KR102325221B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102325221B1
KR102325221B1 KR1020170095485A KR20170095485A KR102325221B1 KR 102325221 B1 KR102325221 B1 KR 102325221B1 KR 1020170095485 A KR1020170095485 A KR 1020170095485A KR 20170095485 A KR20170095485 A KR 20170095485A KR 102325221 B1 KR102325221 B1 KR 102325221B1
Authority
KR
South Korea
Prior art keywords
organic layer
layer
wirings
disposed
electrode
Prior art date
Application number
KR1020170095485A
Other languages
English (en)
Other versions
KR20190012470A (ko
Inventor
엄현철
김진환
윤영호
여준호
배정민
최석환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170095485A priority Critical patent/KR102325221B1/ko
Priority to US16/019,379 priority patent/US10580847B2/en
Publication of KR20190012470A publication Critical patent/KR20190012470A/ko
Application granted granted Critical
Publication of KR102325221B1 publication Critical patent/KR102325221B1/ko

Links

Images

Classifications

    • H01L51/5012—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0014—
    • H01L51/0097—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 벤딩 영역에 배치되는 배선의 개수를 증가시킬 수 있는 동시에 벤딩 영역에 크랙이 발생되는 것을 최소화할 수 있는 표시장치를 제공한다. 본 발명의 일 실시예에 따른 표시 장치는 화소들이 배치된 표시 영역, 및 표시 영역을 둘러싸는 비표시 영역을 포함하고, 비표시 영역 내에 벤딩 영역이 구비된 기판, 기판의 벤딩 영역에 배치되고, 화소와 전기적으로 연결된 복수의 제1 배선들, 복수의 제1 배선들 상에 배치된 제1 유기막, 기판의 벤딩 영역에서 제1 유기막 상에 배치되고, 화소와 전기적으로 연결된 복수의 제2 배선들, 및 복수의 제2 배선들 상에 배치된 제2 유기막을 포함한다. 제1 유기막 및 제2 유기막 중 적어도 하나는 오픈 영역이 형성되는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 벤딩 영역을 포함하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel)와 같은 비자발광 표시 장치 및 유기발광 표시장치(OLED: Organic Light Emitting Display), 퀀텀닷발광 표시장치 (QLED: Quantum dot Light Emitting Display)와 같은 전계발광 표시장치 (Electroluminescence Display)등 여러가지 표시장치가 활용되고 있다.
표시장치들 중에서 유기발광 표시장치 및 퀀텀닷발광 표시장치는 자체발광형으로서, 액정표시장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. 또한, 유기발광 표시장치는 직류저전압 구동이 가능하고, 응답속도가 빠르며, 특히 제조비용이 저렴한 장점이 있다.
최근에는 표시장치 중에서 유기발광 표시장치를 플렉서블 표시장치로 구현하기 위한 연구 개발이 진행되고 있다. 플렉서블 표시장치는 유연성 있는 플렉서블 기판에 박막 트랜지스터들과 배선들을 포함하는 화소 어레이층을 형성한 것으로, 종이처럼 휘어져도 화상 표시가 가능하기 때문에 다양한 분야에 활용될 수 있다.
이러한 플렉서블 표시장치는 화상이 구현되지 않는 베젤(Bezel)에 해당하는 영역을 구부려서, 베젤의 폭을 최소화하는 베젤 벤딩(Bezel Bending) 기술이 적용될 수 있다. 이때, 베젤에 배치된 복수의 배선들은 베젤이 구부려짐에 따라 응력이 발생하며, 이러한 응력에 의하여 크랙(crack)이 발생할 수 있다. 복수의 배선들에 크랙이 발생하면, 플렉서블 표시장치는 신호 전달이 정상적으로 이루어지지 않게 되어 불량이 발생하게 된다.
한편, 표시장치는 고해상도가 요구됨에 따라 배선의 개수가 증가하는 반면 네로우 베젤을 구현하기 위하여 베젤 영역이 감소하고 있다. 이때, 표시장치는 좁은 베젤 영역에 많은 배선들을 배치하는데 어려움이 있다.
본 발명은 벤딩 영역에 배치된 배선들에 크랙이 발생하는 것을 최소화할 수 있는 표시장치를 제공한다.
또한, 본 발명은 벤딩 영역에 배치된 유기막에 크랙이 발생하는 것을 최소화할 수 있는 표시장치를 제공한다.
본 발명은 벤딩 영역에 배치된 유기막에 발생한 크랙이 전파되는 것을 방지할 수 있는 표시장치를 제공한다.
또한, 본 발명은 벤딩 영역에 배치되는 배선의 개수를 증가시킬 수 있는 표시장치를 제공한다.
본 발명의 일 실시예에 따른 표시 장치는 화소들이 배치된 표시 영역, 및 표시 영역을 둘러싸는 비표시 영역을 포함하고, 비표시 영역 내에 벤딩 영역이 구비된 기판, 기판의 벤딩 영역에 배치되고, 화소와 전기적으로 연결된 복수의 제1 배선들, 복수의 제1 배선들 상에 배치된 제1 유기막, 기판의 벤딩 영역에서 제1 유기막 상에 배치되고, 화소와 전기적으로 연결된 복수의 제2 배선들, 및 복수의 제2 배선들 상에 배치된 제2 유기막을 포함한다. 제1 유기막 및 제2 유기막 중 적어도 하나는 오픈 영역이 형성되는 것을 특징으로 한다.
본 발명은 벤딩 영역에 배치된 유기막을 패터닝함으로써 유기막에 발생한 크랙이 전파되는 것을 방지할 수 있다.
또한, 본 발명은 유기막에 오픈 영역을 형성하여 복수개의 패턴을 가지도록 하여, 유기막에 가해지는 힘을 복수개의 패턴으로 분산시킴으로써 유기막에 크랙이 발생하는 것을 최소화할 수 있다.
또한, 본 발명은 벤딩 영역에 배치된 복수의 배선들을 벤딩 방향과 평행하지 않도록 패턴 형성함으로써 벤딩시 복수의 배선들이 받는 응력을 최소화할 수 있다. 이에 따라, 본 발명은 복수의 배선들에 크랙 발생을 최소화할 수 있다.
또한, 본 발명은 벤딩 영역에 배치된 복수의 배선들을 유기막을 사이에 두고 이중층으로 형성함으로써 배선 형성 면적을 증가시킬 수 있다. 이를 통해, 본 발명은 벤딩 영역에 배치할 수 있는 배선의 개수를 증가시킬 수 있으며, 고해상도 표시장치에 적용이 가능하다.
또한, 본 발명은 벤딩 영역에 형성되는 제1 및 제2 배선들을 표시영역의 소스 전극, 드레인 전극 및 애노드 보조 전극중 적어도 하나와 동일한 공정에 형성함으로써 별도의 추가 공정 없이 이중층에 배선들을 형성할 수 있다.
또한, 본 발명은 벤딩 영역에 형성되는 유기막들을 표시영역의 제1 평탄화막, 제2 평탄화막, 뱅크 및 스페이서중 적어도 하나와 동일한 공정에 형성함으로써 별도의 추가 공정 없이 둘 이상의 유기막을 형성할 수 있다.
또한, 본 발명은 벤딩 영역에 형성되는 유기막들을 표시영역의 유기막들과 이격 배치함으로써 벤딩 영역에 형성되는 유기막에 발생한 크랙이 표시영역으로 전파되는 것을 방지할 수 있다. 또한, 본 발명은 벤딩 영역에 형성되는 유기막에 침투된 수분 등이 표시영역으로 유입되는 것을 방지할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 도면이다.
도 2은 도 1의 화소의 단면도이다.
도 3은 도 1의 벤딩 영역의 제1 실시예를 보여주는 평면도이다.
도 4는 도 3의 I-I'의 제1 예를 보여주는 단면도이다.
도 5는 도 3의 I-I'의 제2 예를 보여주는 단면도이다.
도 6은 도 3의 I-I'의 제3 예를 보여주는 단면도이다.
도 7은 도 3의 I-I'의 제4 예를 보여주는 단면도이다.
도 8은 도 3의 I-I'의 제5 예를 보여주는 단면도이다.
도 9는 도 1의 벤딩 영역의 제2 실시예를 보여주는 평면도이다.
도 10은 제2 배선 및 제2 유기막의 형성 영역을 보여주는 평면도이다.
도 11은 도 9의 II-II'의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 도면이다.
본 발명의 실시예에 따른 표시장치는 게이트 라인들(G1~Gn)에 게이트 신호들을 공급하는 라인 스캐닝 방식으로 화소들에 데이터전압들을 공급하는 어떠한 표시장치도 포함될 수 있다. 예를 들어, 본 발명의 실시예에 따른 표시장치는 액정표시장치(Liquid Crystal Display), 유기발광 표시장치(Organic Light Emitting Display), 전계 발광 표시장치(Electroluminescence Display), 퀀텀닷발광표시장치(Quantum dot Lighting Emitting Diode) 및 전기영동 표시장치(Electrophoresis display) 중에 어느 하나로 구현될 수도 있다. 이하에서는 본 발명의 실시예에 따른 표시장치가 유기발광 표시장치로 구현된 것을 예시하였으나, 이에 한정되지 않는다.
본 발명의 일 실시예에 따른 표시장치는 표시패널(10), 제1 게이트 구동부(11), 제2 게이트 구동부(12), 통합 구동부(20), 전원 공급부(30), 및 연성회로기판(40)을 구비한다. 통합 구동부(20)는 데이터 구동부, 레벨 쉬프터 및 타이밍 제어부를 포함한다.
표시패널(10)은 화소(P)들이 형성되어 화상을 표시하는 표시영역(AA)과 화상을 표시하지 않는 비표시영역(NA)으로 구분될 수 있으며, 비표시영역(NA) 내에 벤딩 영역(BA)이 포함될 수 있다. 표시영역(AA)에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 게이트 라인들(G1~Gn, n은 2 이상의 양의 정수), 및 화소(P)들이 형성된다. 데이터 라인들(D1~Dm)은 게이트 라인들(G1~Gn)과 교차하도록 형성된다. 화소(P)는 데이터 라인들(D1~Dm) 중 어느 하나, 및 게이트 라인들(G1~Gn) 중 어느 하나에 접속될 수 있다. 화소(P)는 도 2와 같이 애노드 전극, 발광층, 및 캐소드 전극을 포함하는 유기발광 다이오드로 구현되어 광을 발광할 수 있다. 비표시영역(NA)에는 제1 게이트 구동부(11), 제2 게이트 구동부들(12) 및 통합 구동부(20)가 형성된다.
제1 및 제2 게이트 구동부들(11, 12)은 게이트 라인들(G1~Gn)에 접속되어 게이트 신호들을 공급한다. 구체적으로, 제1 및 제2 게이트 구동부들(11, 12)은 레벨 쉬프터로부터 클럭 신호들 및 스타트 전압을 포함하는 게이트 제어 신호를 입력받는다. 제1 및 제2 게이트 구동부들(11, 12)는 클럭 신호들 및 스타트 전압에 따라 게이트 신호들을 생성하여 게이트 라인들(G1~Gn)에 출력한다.
제1 및 제2 게이트 구동부들(11, 12)은 게이트 드라이브 인 패널(gate driver in panel, GIP) 방식으로 비표시영역(NA)에 형성될 수 있다. 예를 들어, 도 2와 같이 제1 게이트 구동부(11)는 표시영역(AA)의 일 측 바깥쪽의 비표시영역(NA)에 형성되고, 제2 게이트 구동부(12)는 표시영역(AA)의 타 측 바깥쪽의 비표시영역(NA)에 형성될 수 있다. 한편, 제1 및 제2 게이트 구동부들(11, 12) 중 어느 하나는 생략될 수 있으며, 이 경우 하나의 게이트 구동부가 표시영역(DA)의 일 측 바깥쪽의 비표시영역(NA)에 형성될 수 있다.
데이터 구동부는 데이터라인들(D1~Dm)에 접속된다. 데이터 구동부는 타이밍 제어부로부터 디지털 영상 데이터와 데이터 제어신호를 입력받는다. 데이터 구동부는 데이터 제어신호에 따라 디지털 영상 데이터를 아날로그 데이터전압들로 변환한다. 데이터 구동부는 아날로그 데이터전압들을 데이터라인들(D1~Dm)에 공급한다.
타이밍 제어부는 외부의 시스템 보드로부터 디지털 영상 데이터와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 및 데이터 인에이블 신호(data enable signal)를 포함할 수 있다.
타이밍 제어부는 타이밍 신호들에 기초하여 제1 및 제2 게이트 구동부들(11, 12)의 동작 타이밍을 제어하기 위한 게이트 제어 신호와 데이터 구동부의 동작 타이밍을 제어하기 위한 데이터 제어신호를 생성한다.
데이터 구동부, 레벨 쉬프터, 및 타이밍 제어부는 도 1의 통합 구동부(20)와 같이 하나의 구동 IC(integrated circuit)으로 형성될 수 있다. 하지만, 본 발명의 실시예는 이에 한정되지 않으며, 데이터 구동부, 레벨 쉬프터, 및 타이밍 제어부 각각은 별도의 구동 IC로 형성될 수 있다. 통합 구동부(20)는 COG 방식(Chip on Glass) 또는 COP(Chip on Plastic) 방식으로 표시패널(10)의 하부 기판 상에 직접 접착될 수 있다.
전원 공급부(30)는 VDD 전압 및 VSS 전압과 같이 화소(P)들을 구동하기 위해 필요한 복수의 전원전압들, 게이트 온 전압(Von), 게이트 오프 전압(Voff)과 같이 제1 및 제2 게이트 구동부(11, 12)를 구동하기 위해 필요한 게이트 구동전압, 데이터 구동부를 구동하기 위해 필요한 소스 구동 전압, 및 타이밍 제어부를 구동하기 위해 필요한 제어 구동 전압 등을 생성한다. 전원 공급부(30)는 도 1과 같이 연성회로기판(40)상에 실장될 수 있다. 연성회로기판(40)은 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
도 2는 도 1의 화소의 단면도이다.
도 2에서는 화소(P)가 애노드 전극(250), 발광층(260) 및 캐소드 전극(270)을 갖는 유기발광 다이오드를 포함하는 것을 중심으로 설명한다.
도 2를 참조하면, 하부 기판(100)의 일면 상에는 버퍼막(110)이 형성된다. 하부 기판(100)은 플라스틱 필름 또는 유리 기판일 수 있으며, 이에 한정되지 않는다. 버퍼막(110)은 투습에 취약한 하부 기판(100)을 통해 침투하는 수분으로부터 박막 트랜지스터(210)들과 발광소자들을 보호하기 위해 하부 기판(100)의 일면 상에 형성된다. 버퍼막(110)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(110)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON, SiO2 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 또는, 버퍼막(110)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON, SiO2 중 하나의 무기막이 적층된 단일막으로 형성될 수 있다. 버퍼막(110)은 생략될 수 있다.
버퍼막(110) 상에는 박막 트랜지스터(210), 커패시터(220), 및 고전위 전압 라인(230)이 형성된다.
박막 트랜지스터(210)는 액티브층(211), 게이트 전극(212), 소스 전극(213) 및 드레인 전극(214)을 포함한다. 도 2에서는 박막 트랜지스터(210)가 게이트 전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 박막 트랜지스터(210)는 게이트 전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
커패시터(220)는 제1 커패시터 전극(221)과 제2 커패시터 전극(222)을 포함한다. 고전위 전압 라인(230)은 제1 및 제2 고전위 전압 라인들(231, 232)을 포함한다.
구체적으로, 버퍼막(110) 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 버퍼막(110)과 액티브층(211) 사이에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층과 절연막이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(120)이 형성될 수 있다. 게이트 절연막(120)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(120) 상에는 게이트 전극(212), 제1 커패시터 전극(221), 및 게이트 라인이 형성될 수 있다. 제1 커패시터 전극(221)은 게이트 전극(212)으로부터 연장될 수 있다. 게이트 전극(212), 제1 커패시터 전극(221), 및 게이트 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(212), 제1 커패시터 전극(221), 및 게이트 라인 상에는 제1 층간 절연막(130)이 형성될 수 있다. 제1 층간 절연막(130)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
제1 층간 절연막(130) 상에는 제2 커패시터 전극(222)이 형성될 수 있다. 제2 커패시터 전극(222)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(222) 상에는 제2 층간 절연막(140)이 형성될 수 있다. 제2 층간 절연막(140)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
제2 층간 절연막(140) 상에는 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인이 형성될 수 있다. 소스 전극(213)은 게이트 절연막(120)과 제1 및 제2 층간 절연막들(130, 140)을 관통하는 제1 콘택홀(CT1)을 통해 액티브층(211)에 접속될 수 있다. 드레인 전극(214)은 게이트 절연막(120)과 제1 및 제2 층간 절연막들(130, 140)을 관통하는 제2 콘택홀(CT2)을 통해 액티브층(211)에 접속될 수 있다. 제1 고전위 전압 라인(231)은 제2 층간 절연막(140)을 관통하는 제4 콘택홀(CT4)을 통해 제2 커패시터 전극(222)에 접속될 수 있다. 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인 상에는 박막 트랜지스터(210)를 절연하기 위한 보호막(150)이 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
보호막(150) 상에는 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(160)이 형성될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(160) 상에는 애노드 보조 전극(240)과 제2 고전위 전압 라인(232)이 형성될 수 있다. 애노드 보조 전극(240)은 보호막(150)과 제1 평탄화막(160)을 관통하는 제3 콘택홀(CT3)을 통해 소스 전극(213)에 접속될 수 있다. 제2 고전위 전압 라인(232)은 보호막(150)과 제1 평탄화막(160)을 관통하는 제5 콘택홀(CT5)을 통해 제1 고전위 전압 라인(231)에 접속될 수 있다. 애노드 보조 전극(240)과 제2 고전위 전압 라인(232)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 애노드 보조 전극(240)과 제2 고전위 전압 라인(232)은 생략될 수 있다.
애노드 보조 전극(240)과 제2 고전위 전압 라인(232) 상에는 제2 평탄화막(170)이 형성될 수 있다. 제2 평탄화막(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 애노드 보조 전극(240)과 제2 고전위 전압 라인(232)이 생략된 경우, 제2 평탄화막(170)은 생략될 수 있다.
제2 평탄화막(170) 상에는 발광소자, 뱅크(180) 및 스페이서(181)가 형성된다. 발광소자는 애노드 전극(250), 발광층(260), 및 캐소드 전극(270)을 포함한다.
애노드 전극(250)은 제2 평탄화막(170) 상에 형성될 수 있다. 애노드 전극(250)은 제2 평탄화막(170)을 관통하는 제6 콘택홀(CT6)을 통해 애노드 보조 전극(240)에 접속될 수 있다. 애노드 전극(250)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 몰리브덴과 티타늄의 적층 구조(Mo/Ti), 구리(Cu), 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 또는 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)으로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
뱅크(180)는 애노드 전극(250)의 가장자리를 덮도록 형성될 수 있다. 이로 인해, 화소(P)의 발광 영역은 뱅크(180)에 의해 정의될 수 있다. 화소(P)의 발광 영역은 애노드 전극(250), 발광층(260), 및 캐소드 전극(270)이 순차적으로 적층되어 애노드 전극(250)으로부터의 정공과 캐소드 전극(270)으로부터의 전자가 발광층(260)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 뱅크(180)가 형성된 영역은 광을 발광하지 않으므로 비발광부로 정의될 수 있다. 뱅크(180)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 뱅크(180) 상에는 스페이서(181)가 형성될 수 있다. 스페이서(181)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 스페이서(181)는 생략될 수 있다.
애노드 전극(250), 뱅크(180)와 스페이서(181) 상에는 발광층(260)이 형성될 수 있다. 발광층(260)은 화소(P)들에 공통적으로 형성되는 공통층이며, 백색 광을 발광하는 백색 발광층일 수 있다. 이 경우, 발광층(262)은 2 스택(stack) 이상의 탠덤 구조로 형성될 수 있다. 스택들 각각은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층이 형성될 수 있다.
정공 수송층은 애노드 전극(250) 또는 전하 생성층으로부터 주입된 정공을 발광층으로 원활하게 전달하는 역할을 한다. 발광층은 인광 또는 형광물질을 포함하는 유기물질로 형성될 수 있으며, 이로 인해 소정의 광을 발광할 수 있다. 전자 수송층은 캐소드 전극(270) 또는 전하 생성층으로부터 주입된 전자를 발광층으로 원활하게 전달하는 역할을 한다.
전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 전자수송능력이 있는 유기 호스트 물질에 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속이 도핑된 유기층일 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기 호스트 물질에 도펀트가 도핑된 유기층일 수 있다.
도 2에서는 발광층(260)이 화소(P)들에 공통적으로 형성되는 공통층이며, 백색 광을 발광하는 백색 발광층인 것을 예시하였으나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 발광층(260)은 화소(P) 별로 형성될 수 있으며, 이 경우 화소(P)는 적색 광을 발광하는 적색 발광층을 포함하는 적색 화소, 녹색 광을 발광하는 녹색 발광층을 포함하는 녹색 화소, 및 청색 광을 발광하는 청색 화소로 구분될 수 있다.
캐소드 전극(270)은 발광층(260) 상에 형성된다. 캐소드 전극(270)은 화소(P)들에 공통적으로 형성되는 공통층이다. 캐소드 전극(270)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 캐소드 전극(270)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다. 캐소드 전극(270) 상에는 캡핑층(capping layer)이 형성될 수 있다.
캐소드 전극(270) 상에는 봉지막(190)이 배치된다. 봉지막(190)은 발광층(260)과 캐소드 전극(270)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 봉지막(190)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 봉지막(190)은 제1 무기막(191), 유기막(192), 및 제2 무기막(193)을 포함할 수 있다. 이 경우, 제1 무기막(191)은 캐소드 전극(270)을 덮도록 형성된다. 유기막(192)은 제1 무기막(191) 상에 형성된다. 제1 유기막(192)은 이물들(particles)이 제1 무기막(191)을 뚫고 발광층(260)과 캐소드 전극(270)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기막(193)은 유기막(192)을 덮도록 형성된다.
제1 및 제2 무기막(191, 193) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물로 형성될 수 있다.
유기막(192)은 발광층(260)에서 발광된 광을 통과시키기 위해 투명하게 형성될 수 있다. 유기막(192)은 발광층(260)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예컨대, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있다.
컬러필터와 블랙 매트릭스가 상부 기판에 형성될 수 있으며, 상부 기판과 하부 기판은 접착층을 이용하여 접착될 수 있다. 이 경우, 컬러필터는 화소(P)의 발광 영역에 대응되게 배치되고, 블랙 매트릭스는 컬러필터들 사이에서 뱅크(180)에 대응되게 배치될 수 있다. 접착층은 투명한 접착 필름 또는 투명한 접착 레진일 수 있다. 상부 기판은 플라스틱 필름, 유리 기판, 또는 봉지 필름(보호 필름)일 수 있다.
다시 도 1을 참조하면, 표시패널(10)은 벤딩 영역(BA)에 복수의 배선들이 형성된다. 이하에서는 다양한 실시예와 함께 표시 패널(10)의 벤딩 영역(BA)을 보다 구체적으로 설명하도록 한다.
도 3은 도 1의 벤딩 영역의 제1 실시예를 보여주는 평면도이다. 도 4는 도 3의 I-I'의 제1 예를 보여주는 단면도이고, 도 5는 도 3의 I-I'의 제2 예를 보여주는 단면도이고, 도 6은 도 3의 I-I'의 제3 예를 보여주는 단면도이고, 도 7은 도 3의 I-I'의 제4 예를 보여주는 단면도이며, 도 8은 도 3의 I-I'의 제5 예를 보여주는 단면도이다.
도 3 내지 도 8을 참조하면, 표시패널(10)은 비표시 영역(NA)에 구부러지는 벤딩 영역(BA)을 포함하고, 벤딩 영역(BA)에 복수의 배선(310)들, 제1 유기막(330) 및 제2 유기막(340)이 형성된다.
복수의 배선(310)들은 표시영역(AA)에 배치된 화소(P)들과 비표시 영역(NA)에 배치된 통합 구동부(20)를 전기적으로 연결한다. 이러한 복수의 배선(310)들은 제1 배선(312)들 및 제2 배선(314)들을 포함할 수 있다.
제1 배선(312)들 각각은 표시영역(AA)의 일 측 끝단에 배치된 화소(P)로부터 비표시 영역(NA)에 배치된 통합 구동부(20)까지 연장된다. 표시영역(AA)의 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인 중 적어도 어느 하나와 동일한 물질로 형성될 수 있다. 또한, 표시영역(AA)의 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인 중 적어도 어느 하나와 동일한 공정에 의해 형성될 수 있다. 이때, 제1 배선(312)들은 표시영역(AA)의 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인과 다른 층에 형성될 수 있다. 예를 들면, 제1 배선(312)들은 표시영역(AA)의 게이트 전극(212), 액티브층(211) 중 어느 하나와 동일한 층에 형성될 수 있다. 표시영역(AA)에 버퍼층이 형성되어 있는 경우 제1 배선(312)들은 표시영역(AA)에서 버퍼층(110) 상에 형성된 물질과 동일한 층에 형성될 수 있다. 도 2를 참조하면, 표시영역(AA)에서 액티브층(211)과 동일한 층에 형성될 수 있다. 그러나 이에 한정되지는 않으며, 제1 배선(312)들은 표시영역(AA)의 소스 전극(213), 드레인 전극(214), 제1 고전위 전압 라인(231), 및 데이터 라인과 동일한 층에 형성될 수 있다. 제1 배선(312)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 배선(312)들은 표시영역(AA)과 통합 구동부(20) 사이에 형성된 벤딩 영역(BA)을 지나간다. 제1 배선(312)들은 벤딩시 벤딩 방향으로 응력을 받는다. 벤딩 영역(BA)에 배치된 제1 배선(312)들이 벤딩 방향과 평행하게 형성되는 경우, 제1 배선(312)들은 응력에 의하여 크랙이 발생할 가능성이 높아진다. 이를 방지하기 위하여, 벤딩 영역(BA)의 제1 배선(312)들은 벤딩 방향과 평행하지 않도록 패턴 형성될 수 있다. 일 예로, 벤딩 영역(BA)의 제1 배선(312)들은 도 3에 도시된 바와 같이 지그재그(zig zag) 패턴으로 형성될 수 있다. 즉, 벤딩 영역(BA)의 제1 배선(312)들은 벤딩 방향에 대해 사선 방향으로 패턴 형성될 수 있다. 도 3에서는 벤딩 영역(BA)의 제1 배선(312)들이 받는 응력을 최소화하기 위하여 제1 배선(312)들 각각을 지그재그 패턴으로 형성하는 것을 도시하고 있으나, 제1 배선(312)들의 패턴은 이에 한정되지 않는다. 제1 배선(312)들 각각은 벤딩 방향과 평행하는 직선 패턴 이외에 마름모 형상, 타원 형상, 정현파 형상, 사다리꼴 형상, 사슬 형상, 벌집 형상 등 다양한 패턴으로 형성될 수 있다.
제2 배선(314)들 각각은 표시영역(AA)의 일 측 끝단에 배치된 화소(P)로부터 비표시 영역(NA)에 배치된 통합 구동부(20)까지 연장된다. 제2 배선(314)들은 표시영역(AA)에서 제 1 평탄화막에 형성된 물질과 동일한 물질로 형성될 수 있다. 도2를 참조하면, 제2 배선(314)들은 표시영역(AA)의 애노드 보조 전극(240) 및 제2 고전위 전압 라인(232) 중 적어도 어느 하나와 동일한 물질로 형성될 수 있다. 또한, 제2 배선(314)들은 표시영역(AA)의 애노드 보조 전극(240) 및 제2 고전위 전압 라인(232) 중 적어도 어느 하나와 동일한 공정에 의해 형성될 수 있다. 제2 배선(314)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 배선(314)들은 표시영역(AA)과 통합 구동부(20) 사이에 형성된 벤딩 영역(BA)을 지나간다. 제2 배선(314)들은 벤딩시 벤딩 방향으로 응력을 받는다. 벤딩 영역(BA)에 배치된 제2 배선(314)들이 벤딩 방향과 평행하게 형성되는 경우, 제2 배선(314)들은 응력에 의하여 크랙이 발생할 가능성이 높아진다. 이를 방지하기 위하여, 벤딩 영역(BA)의 제2 배선(314)들은 벤딩 방향과 평행하지 않도록 패턴 형성될 수 있다. 일 예로, 벤딩 영역(BA)의 제2 배선(314)들은 도 3에 도시된 바와 같이 지그재그(zig zag) 패턴으로 형성될 수 있다. 즉, 벤딩 영역(BA)의 제2 배선(314)들은 벤딩 방향에 대해 사선 방향으로 패턴 형성될 수 있다. 도 3에서는 벤딩 영역(BA)의 제2 배선(314)들이 받는 응력을 최소화하기 위하여 제2 배선(314)들을 지그재그 패턴으로 형성하는 것을 도시하고 있으나, 제2 배선(314)들의 패턴은 이에 한정되지 않는다. 제2 배선(314)들 각각은 벤딩 방향과 평행하는 직선 패턴 이외에 마름모 형상, 타원 형상, 정현파 형상, 사다리꼴 형상 , 사슬 형상, 벌집 형상등 다양한 패턴으로 형성될 수 있다.
한편, 제2 배선(314)들은 도 3에 도시된 바와 같이 제1 배선(312)들과 중첩되지 않도록 형성될 수 있으나, 이에 한정되지 않는다. 다른 실시예에 있어서, 제2 배선(314)들은 제1 배선(312)들과 일부 중첩되도록 형성될 수 있다. 또 다른 실시예에 있어서, 제2 배선(314)들은 제1 배선(312)들과 중첩되어 나란히 형성될 수 있다.
무기막(320)은 벤딩 영역(BA)에서 하부 기판(100)과 제1 배선(312)들 사이에 형성된다. 무기막(320)은 제1 배선(312)들 아래에 배치되어 하부 기판(100)을 통해 침투하는 수분으로부터 제1 배선(312)들을 보호한다. 무기막(320)은 표시영역(AA)의 버퍼막(110)과 동일층에 형성될 수 있으며, 동일공정에 의해 형성될 수 있다. 또한, 버퍼막(110)과 동일한 물질로 형성될 수 있다. 이러한 경우, 무기막(320)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON, SiO2 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 또는, 무기막(320)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), SiON, SiO2 중 하나의 무기막이 적층된 단일막으로 형성될 수 있다. 무기막(320)은 크랙이 잘 발생하므로, 제1 배선(312)들 형상을 따라 패턴 형성될 수 있으며, 더 나아가, 벤딩 영역(BA)에서 생략될 수도 있다.
제1 유기막(330)은 벤딩 영역(BA)에서 제1 배선(312)들과 제2 배선(314)들 사이에 형성된다. 제1 유기막(330)은 벤딩 영역(BA)에서 제1 배선(312)들 상에 배치되어 제1 배선(312)들과 제2 배선(314)들을 절연시킬 수 있다. 제1 유기막(330)은 벤딩 영역(BA)에서 제1 배선(312)들 사이에 배치되어 제1 배선(312)들을 서로 절연시킬 수 있다.
제1 유기막(330)은 표시영역(AA)의 제1 평탄화막(160)과 동일공정에 의해 형성될 수 있다. 이때, 제1 유기막(330)은 제1 평탄화막(160)과 물리적으로 접촉하지 않고 이격 배치될 수 있다. 이를 통해, 제1 유기막(330)에 발생한 크랙이 제1 평탄화막(160)으로 전파되지 않을 수 있다. 또한, 제1 유기막(330)에 유입된 수분이 제1 평탄화막(160)으로 유입되지 않을 수 있다.
또한, 제1 유기막(330)은 표시영역(AA)의 제1 평탄화막(160)과 동일한 물질로 형성될 수 있다. 이와 같은 경우, 제1 유기막(330)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다.
제2 유기막(340)은 벤딩 영역(BA)에서 제2 배선(314)들 상에 형성된다. 제2 유기막(340)은 제2 배선(314)들 상에 배치되어 제2 배선(314)들을 외부 환경으로부터 보호한다.
제2 유기막(340)은 표시영역(AA)의 제2 평탄화막(170)과 동일 공정에 의해 형성될 수 있다. 이때, 제2 유기막(340)은 제2 평탄화막(170)과 물리적으로 접촉하지 않고 이격 배치될 수 있다. 이를 통해, 제2 유기막(340)에 발생이 크랙이 제2 평탄화막(170)으로 전파되지 않을 수 있다. 또한, 제2 유기막(340)에 유입된 수분이 제2 평탄화막(170)으로 유입되지 않을 수 있다.
이하에서는 도 4 내지 도 8을 참조하여 다양한 실시예와 함께 본 발명의 기술적 특징들을 살펴보도록 한다.
본 발명의 제1 실시예에 따른 표시패널(10)은 벤딩 영역(BA)에 배치된 제2 유기막(340)을 패턴 형성하는 것을 기술적 특징으로 한다. 보다 구체적으로, 벤딩 영역(BA)에 형성된 제2 유기막(340)은 도 4에 도시된 바와 같이 제2 배선(314)들 사이에 오픈 영역을 형성하여 제1 유기막(330)을 노출시킨다. 이때, 제2 배선(314)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않는다. 한편, 제1 배선(312)들은 도 4에 도시된 바와 같이 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않을 수 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 제1 배선(312)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에도 배치될 수 있다.
이러한 제2 유기막(340)은 복수의 유기막 패턴들을 포함할 수 있다. 제2 유기막(340)은 하나의 제2 배선(314) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제2 배선(314) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제1 실시예에 따른 표시패널(10)은 제2 유기막(340)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제1 실시예에 따른 표시패널(10)은 벤딩시 제2 유기막(340)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제2 유기막(340)에 크랙이 발생하는 것을 최소화할 수 있다.
본 발명의 제1 실시예에 따른 표시패널(10)은 벤딩 영역(BA)에 배치된 제2 유기막(340)을 패턴 형성하는 것을 기술적 특징으로 한다. 보다 구체적으로, 벤딩 영역(BA)에 형성된 제2 유기막(340)은 도 4에 도시된 바와 같이 제2 배선(314)들 사이에 오픈 영역을 형성하여 제1 유기막(330)을 노출시킨다. 이때, 제2 배선(314)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않는다. 한편, 제1 배선(312)들은 도 4에 도시된 바와 같이 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않을 수 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 제1 배선(312)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에도 배치될 수 있다.
이러한 제2 유기막(340)은 복수의 유기막 패턴들을 포함할 수 있다. 제2 유기막(340)은 하나의 제2 배선(314) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제2 배선(314) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제1 실시예에 따른 표시패널(10)은 제2 유기막(340)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제1 실시예에 따른 표시패널(10)은 벤딩시 제2 유기막(340)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제2 유기막(340)에 크랙이 발생하는 것을 최소화할 수 있다.
앞서 설명한 제2 실시예와 달리, 본 발명의 제3 실시예에 따른 표시패널(10)은 제1 유기막(330) 만을 패턴 형성하는 것을 기술적 특징으로 한다. 표시패널(10)은 벤딩 영역(BA)에서 중립면(Neutral Plane)이 형성되는 위치에 따라 도 6에 도시된 바와 같이 제1 유기막(330) 만을 패턴 형성할 수도 있다. 중립면의 형성 위치에 따라, 제1 유기막(330)에만 크랙이 발생하는 것으로 판단되면, 표시패널(10)은 제1 유기막(330) 만을 패턴 형성할 수도 있다. 여기서, 중립면은 굽힘 모멘트(bending moment)가 가해질 때 늘어나거나 줄어들지 않고 본래의 길이를 유지하면서 구부러지기만을 하는 면을 말한다. 즉 벤딩 시 인장 응력과 압축 응력이 가해지는데, 이러한 인장 응력과 압축 응력이 상쇄되어 굽힙면에 가해지는 힘이 최소가 되는 면을 말한다.
본 발명의 제4 실시예에 따른 표시패널(10)은 본 발명의 제2 실시예와 같이 벤딩 영역(BA)에 배치된 제2 유기막(340) 및 제1 유기막(330)을 패턴 형성하는 것을 기술적 특징으로 한다. 보다 구체적으로, 벤딩 영역(BA)에 형성된 제2 유기막(340)은 도 7에 도시된 바와 같이 제2 배선(314)들 사이에 오픈 영역을 형성한다. 제. 벤딩 영역(BA)에 형성된 제1 유기막(330)은 제1 배선(312)들 사이에 오픈 영역을 형성한다. 다만, 본 발명의 제4 실시예에 따른 표시패널(10)은 본 발명의 제2 실시예와 달리 제2 유기막(340)의 오픈 영역과 제 1 유기막(330)의 오픈 영역이 서로 중첩되지 않는다.
한편, 제2 배선(314)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않으며, 제1 배선(312)들은 제1 유기막(330)의 오픈 영역과 대응되는 영역에 배치되지 않는다. 한편, 제1 배선(312)들은 도 7에 도시된 바와 같이 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않을 수 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 제1 배선(312)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치될 수도 있다.
이러한 제2 유기막(340)은 복수의 유기막 패턴들을 포함할 수 있다. 제2 유기막(340)은 하나의 제2 배선(314) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제2 배선(314) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제4 실시예에 따른 표시패널(10)은 제2 유기막(340)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제4 실시예에 따른 표시패널(10)은 벤딩시 제2 유기막(340)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제2 유기막(340)에 크랙이 발생하는 것을 최소화할 수 있다.
제1 유기막(330)은 복수의 유기막 패턴들을 포함할 수 있다. 제1 유기막(330)은 하나의 제1 배선(312) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제1 배선(312) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제4 실시예에 따른 표시패널(10)은 제1 유기막(330)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제4 실시예에 따른 표시패널(10)은 제2 유기막(340)에 발생한 크랙이 제1 유기막(330)을 따라 전파되는 것을 방지할 수도 있다. 본 발명의 제4 실시예에 따른 표시패널(10)은 벤딩시 제1 유기막(330)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제1 유기막(330)에 크랙이 발생하는 것을 최소화할 수 있다.
앞서 설명한 제1 내지 제4 실시예에 따른 표시패널(10)은 벤딩 영역(BA)에 제1 및 제2 유기막(330, 340)을 포함하는 것으로 설명하였으나, 이에 한정되지 않는다.
본 발명의 제5 실시예에 따른 표시패널(10)은 제3 유기막(350)을 더 포함할 수 있으며, 제1 내지 제3 유기막(330, 340, 350)들을 패턴 형성하는 것을 기술적 특징으로 한다.
보다 구체적으로, 본 발명의 제5 실시예에 따른 표시패널(10)은 벤딩 영역(BA)에서 제2 유기막(340) 상에 형성된 제3 유기막(350)을 더 포함할 수 있다. 제3 유기막(350)은 표시영역(AA)의 뱅크(180) 및 스페이서(181) 중 적어도 어느 하나와 동일 공정에 의해 형성될 수 있다. 이때, 제3 유기막(350)은 뱅크(180) 및 스페이서(181) 중 어느 하나와 물리적으로 접촉하지 않고 이격 배치될 수 있다. 이를 통해, 제3 유기막(350)에 발생한 크랙이 뱅크(180) 및 스페이서(181) 중 어느 하나로 전파되지 않을 수 있다. 또한, 제3 유기막(350)에 유입된 수분이 뱅크(180) 및 스페이서(181) 중 어느 하나로 유입되지 않을 수 있다.
또한, 제3 유기막(350)은 표시영역(AA)의 뱅크(180) 및 스페이서(181) 중 어느 하나와 동일한 물질로 형성될 수 있다. 이와 같은 경우, 제3 유기막(350)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
벤딩 영역(BA)에 형성된 제3 유기막(350)은 도 8에 도시된 바와 같이 오픈 영역을 형성한다. 벤딩 영역(BA)에 형성된 제2 유기막(340)은 도 8에 도시된 바와 같이 제2 배선(314)들 사이에 오픈 영역을 형성한다. 벤딩 영역(BA)에 형성된 제1 유기막(330)은 제1 배선(312)들 사이에 오픈 영역을 형성한다. 이때, 제3 유기막(350)의 오픈 영역, 제2 유기막(340)의 오픈 영역 및 제 1 유기막(330)의 오픈 영역은 서로 대응된다. 이에 따라, 제1, 제 2 및 제3 유기막(330, 340, 350)들은 하부 기판(100)을 노출시킨다.
한편, 제2 배선(314)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 배치되지 않으며, 제1 배선(312)들은 제1 유기막(330)의 오픈 영역과 대응되는 영역에 배치되지 않는다.
이러한 제2 유기막(340)은 복수의 유기막 패턴들을 포함할 수 있다. 제2 유기막(340)은 하나의 제2 배선(314) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제2 배선(314) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제5 실시예에 따른 표시패널(10)은 제2 유기막(340)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제5 실시예에 따른 표시패널(10)은 벤딩시 제2 유기막(340)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제2 유기막(340)에 크랙이 발생하는 것을 최소화할 수 있다.
제1 유기막(330)은 복수의 유기막 패턴들을 포함할 수 있다. 제1 유기막(330)은 하나의 제1 배선(312) 상에 형성된 유기막 패턴에 크랙이 발생하더라도 인접한 다른 제1 배선(312) 상에 형성된 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제5 실시예에 따른 표시패널(10)은 제1 유기막(330)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제5 실시예에 따른 표시패널(10)은 제2 유기막(340)에 발생한 크랙이 제1 유기막(330)을 따라 전파되는 것을 방지할 수도 있다. 본 발명의 제5 실시예에 따른 표시패널(10)은 벤딩시 제1 유기막(330)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제1 유기막(330)에 크랙이 발생하는 것을 최소화할 수 있다.
제3 유기막(350)은 복수의 유기막 패턴들을 포함할 수 있다. 제3 유기막(350)은 하나의 유기막 패턴에 크랙이 발생하더라도 인접한 유기막 패턴으로 크랙이 전파되지 않을 수 있다. 즉, 본 발명의 제5 실시예에 따른 표시패널(10)은 제3 유기막(350)에 포함된 복수의 유기막 패턴들 중 어느 하나에 크랙이 발생하더라도 해당 유기막 패턴 이외에 다른 유기막 패턴으로 크랙이 전파되는 것을 방지할 수 있다. 또한, 본 발명의 제5 실시예에 따른 표시패널(10)은 벤딩시 제3 유기막(350)에 가해지는 힘이 복수의 유기막 패턴들에 의하여 분산됨으로써 제3 유기막(350)에 크랙이 발생하는 것을 최소화할 수 있다.
앞서 설명한 제1 내지 제5 실시예에 따른 복수의 배선(310)들은 각각 독립된 구조를 가지고 있으나, 이에 한정되지 않는다. 이하에서는 도 9 내지 도 11을 참조하여 복수의 배선(310)들이 서로 연결된 구조를 가지는 실시예를 살펴보도록 한다.
도 9는 도 1의 벤딩 영역의 제2 실시예를 보여주는 평면도이다. 도 10은 제2 배선 및 제2 유기막의 형성 영역을 보여주는 평면도이다. 도 11은 도 9의 II-II'의 일 예를 보여주는 단면도이다.
도 9 내지 도 11에 도시된 벤딩 영역(BA)은 복수의 배선(310)들이 서로 연결된 구조를 가진다는 점에서 도 3 내지 도 8에 도시된 벤딩 영역(BA)과 차이가 있다. 이하에서는 차이점을 중점적으로 설명하고, 중복 설명은 생략하도록 한다.
도 9 내지 도 11을 참조하면, 표시패널(10)은 비표시 영역(NA)에 구부러지는 벤딩 영역(BA)을 포함하고, 벤딩 영역(BA)에 복수의 배선(310)들, 제1 유기막(330) 및 제2 유기막(340)이 형성된다.
복수의 배선(310)들은 표시영역(AA)에 배치된 화소(P)들과 비표시 영역(NA)에 배치된 통합 구동부(20)를 전기적으로 연결한다. 이러한 복수의 배선(310)들은 제1 배선(312)들 및 제2 배선(314)들을 포함할 수 있다.
제1 배선(312)들은 인접하게 배치된 둘 이상의 제1 배선(312)들이 서로 연결된 구조를 가질 수 있다. 예컨대, 제1 배선(312)들은 도 9에 도시된 바와 같이 인접하게 배치된 2개의 제1 배선(312)들이 서로 연결된 구조를 가질 수 있다. 보다 구체적으로, 제1 배선(312)들은 제1 연장 배선(312a), 제1 연장 배선(312a)과 인접하여 나란하게 형성된 제2 연장 배선(312b) 및 제 1 연장 배선(312a)과 제 2 연장 배선(312b)을 서로 연결하는 제1 연결 배선(312c)으로 구성될 수 있다. 제1 연결 배선(312c)은 제1 연장 배선(312a)의 일 측으로부터 인접한 제2 연장 배선(312b)의 일 측까지 연장될 수 있다. 이에 따라, 두개의 제1 및 제2 연장 배선(312a, 312b)들은 제1 연결 배선(312c)을 통해 전기적으로 연결될 수 있다. 본 발명은 제1 연장 배선(312a)과 제2 연장배선(312b)을 제1 연결 배선(312c)으로 연결함으로써 둘 중 하나의 배선에 크랙이 발생하더라도 다른 하나의 배선을 통해 신호를 정상적으로 전달할 수 있다.
제2 배선(314)들은 인접하게 배치된 둘 이상의 제2 배선(314)들이 서로 연결된 구조를 가질 수 있다. 예컨대, 제2 배선(314)들은 도 9에 도시된 바와 같이 인접하게 배치된 2개의 제2 배선(314)들이 서로 연결된 구조를 가질 수 있다. 보다 구체적으로, 제2 배선(314)들은 제 1 연장 배선(314a), 제 1 연장 배선(314a)과 인접하여 나란하게 형성된 제2 연장 배선(314b) 및 제1 연장 배선(314a) 과 제2 연장배선(314b)을 연결하는 제2 연결 배선(314c)으로 구성될 수 있다. 제2 연결 배선(314c)은 제1 연장 배선(314a)의 일 측으로부터 인접한 제2 연장 배선(314b)의 일 측까지 연장될 수 있다. 이에 따라, 두개의 제1 및 제2 연장 배선(314a, 314b)들은 제2 연결 배선(314c)을 통해 전기적으로 연결될 수 있다. 본 발명은 제1 연장 배선(314a)과 제2 연장 배선(314b)을 제2 연결 배선(314c)으로 연결함으로써 둘 중 하나의 배선에 크랙이 발생하더라도 다른 하나의 배선을 통해 신호를 정상적으로 전달할 수 있다.
제1 유기막(330)은 벤딩 영역(BA)에서 제1 배선(312)들과 제2 배선(314)들 사이에 형성되어 제1 배선(312)들과 제2 배선(314)들을 절연시킬 수 있다. 제2 유기막(340)은 벤딩 영역(BA)에서 제2 배선(314)들 상에 형성되어 제2 배선(314)들을 외부 환경으로부터 보호한다.
제2 유기막(340)은 벤딩 영역(BA)에 배치되어 패턴 형성된다. 제2 유기막(340)은 제2 배선(314)들 사이에 오픈 영역을 형성하여 제1 유기막(330)을 노출시킬 수 있다. 더 나아가, 제2 유기막(340)은 제2 연결 배선(314c)으로 연결된 제 1 연장배선(314a) 과 제2 연장배선(314b)들 사이에도 오픈 영역을 형성할 수도 있다. 제2 연결 배선(314c)으로 연결된 제 1 연장 배선(314a) 및 제2 연장 배선(314b)들 사이에 오픈 영역을 형성하는 경우라도, 제2 유기막(340)은 제2 연결 배선(314c)이 형성된 영역을 오픈하여 제2 연결 배선(314c)을 노출시키지는 않는다. 예를 들면, 제2 유기막(340)은 제2 배선(314)들 형상을 따라 패턴 형성될 수 있다.
이때, 제2 배선(314)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에 형성되지 않는다. 한편, 제1 배선(312)들은 도 11에 도시된 바와 같이 제2 유기막(340)의 오픈 영역과 대응되는 영역에 형성되지 않을 수 있으나, 이에 한정되지 않는다. 다른 일 실시예에 있어서, 제1 배선(312)들은 제2 유기막(340)의 오픈 영역과 대응되는 영역에도 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시패널
11: 제1 게이트 구동부 12: 제2 게이트 구동부
20: 통합 구동부 30: 전원 공급부
40: 연성회로기판 100: 하부 기판
110: 버퍼막 120: 게이트 절연막
130: 제1 층간 절연막 140: 제2 층간 절연막
150: 보호막 160: 제1 평탄화막
170: 제2 평탄화막 180: 뱅크
190: 봉지막 210: 박막 트랜지스터
211: 액티브층 212: 게이트 전극
213: 소스 전극 220: 커패시터
221: 제1 커패시터 전극 222: 제2 커패시터 전극
230: 고전위 전압 라인 231: 제1 고전위 전압 라인
232: 제2 고전위 전압 라인 240: 애노드 보조 전극
250: 애노드 전극 260: 발광층
270: 캐소드 전극 310: 배선
312: 제1 배선 312: 제2 배선
320: 무기막 330: 제1 유기막
340: 제2 유기막 350: 제3 유기막

Claims (15)

  1. 화소들이 배치된 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 비표시 영역 내에 벤딩 영역이 구비된 기판;
    상기 기판의 벤딩 영역에 배치되고, 상기 화소와 전기적으로 연결된 복수의 제1 배선들;
    상기 복수의 제1 배선들 상에 배치된 제1 유기막;
    상기 기판의 벤딩 영역에서 상기 제1 유기막 상에 배치되고, 상기 화소와 전기적으로 연결된 복수의 제2 배선들; 및
    상기 복수의 제2 배선들 상에 배치된 제2 유기막을 포함하고,
    상기 화소들 각각은,
    액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 접속된 애노드 보조 전극; 및
    상기 애노드 보조 전극에 접속된 애노드 전극을 포함하고,
    상기 복수의 제2 배선들은 상기 애노드 보조 전극과 동일 물질로 이루어지고,
    상기 제1 유기막 및 상기 제2 유기막 중 적어도 하나는 오픈 영역이 형성되는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 제2 유기막은 상기 복수의 제2 배선들 사이에 오픈 영역이 형성되는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 제1 유기막은 상기 복수의 제1 배선들 사이에 오픈 영역이 형성되는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 복수의 제1 배선들은 상기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일 물질로 이루어지는 것을 특징으로 하는 표시장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 화소들 각각은,
    상기 소스 전극 및 드레인 전극 상에 배치된 제1 평탄화막을 더 포함하고,
    상기 제1 유기막은 상기 제1 평탄화막과 동일 물질로 이루어지고, 상기 제1 평탄화막과 이격 배치되는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서,
    상기 화소들 각각은,
    상기 애노드 보조 전극 상에 배치된 제2 평탄화막을 더 포함하고,
    상기 제2 유기막은 상기 제2 평탄화막과 동일 물질로 이루어지고, 상기 제2 평탄화막과 이격 배치되는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서,
    상기 제2 유기막 상에 배치되고, 오픈 영역이 형성된 제3 유기막을 더 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서,
    상기 화소들 각각은,
    상기 애노드 전극 상에 배치된 뱅크를 더 포함하고,
    상기 제3 유기막은 상기 뱅크와 동일 물질로 이루어지고, 상기 뱅크와 이격 배치되는 것을 특징으로 하는 표시장치.
  10. 제1항에 있어서,
    상기 제1 유기막은 상기 복수의 제1 배선들 사이에 오픈 영역이 형성되고, 상기 제2 유기막은 상기 복수의 제2 배선들 사이에 오픈 영역이 형성되며,
    상기 제1 유기막의 오픈 영역과 상기 제2 유기막의 오픈 영역이 서로 중첩되지 않는 것을 특징으로 하는 표시장치.
  11. 제1항에 있어서,
    상기 기판과 상기 복수의 제1 배선들 사이에 배치된 무기막을 더 포함하는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서,
    상기 무기막은 상기 복수의 제1 배선들 형상을 따라 패턴 형성되는 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서,
    상기 복수의 제2 배선들은 인접한 둘 이상의 제2 배선들이 연결 배선을 통해 연결되는 것을 특징으로 하는 표시장치.
  14. 제13항에 있어서,
    상기 제2 유기막은 인접하게 배치되고 상기 연결 배선을 통해 서로 연결되지 않은 제2 배선들 사이에 오픈 영역을 형성하는 것을 특징으로 하는 표시장치.
  15. 제14항에 있어서,
    상기 제2 유기막은 인접하게 배치되고 상기 연결 배선을 통해 서로 연결된 제2 배선들 사이에 오픈 영역을 형성하는 것을 특징으로 하는 표시장치.
KR1020170095485A 2017-07-27 2017-07-27 표시장치 KR102325221B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170095485A KR102325221B1 (ko) 2017-07-27 2017-07-27 표시장치
US16/019,379 US10580847B2 (en) 2017-07-27 2018-06-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170095485A KR102325221B1 (ko) 2017-07-27 2017-07-27 표시장치

Publications (2)

Publication Number Publication Date
KR20190012470A KR20190012470A (ko) 2019-02-11
KR102325221B1 true KR102325221B1 (ko) 2021-11-10

Family

ID=65038169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170095485A KR102325221B1 (ko) 2017-07-27 2017-07-27 표시장치

Country Status (2)

Country Link
US (1) US10580847B2 (ko)
KR (1) KR102325221B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950809B2 (en) * 2018-12-21 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel having a photoresist supporting element
CN109979973B (zh) * 2019-03-13 2021-02-02 武汉华星光电半导体显示技术有限公司 Oled显示装置及制备方法
CN110246849A (zh) * 2019-05-17 2019-09-17 武汉华星光电半导体显示技术有限公司 阵列基板
CN111106259B (zh) * 2019-12-04 2021-01-15 武汉华星光电半导体显示技术有限公司 可弯折有机发光二极管显示面板及有机发光二极管显示屏
US20230255076A1 (en) * 2020-07-20 2023-08-10 Sharp Kabushiki Kaisha Display device
KR20220029015A (ko) 2020-09-01 2022-03-08 엘지디스플레이 주식회사 표시 장치
US20220208918A1 (en) * 2020-12-30 2022-06-30 Lg Display Co., Ltd. Light emitting diode display apparatus
KR20230068049A (ko) * 2021-11-10 2023-05-17 엘지디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9544994B2 (en) 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
KR102323242B1 (ko) * 2015-03-10 2021-11-08 삼성디스플레이 주식회사 가요성 표시 장치
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20190035872A1 (en) 2019-01-31
US10580847B2 (en) 2020-03-03
KR20190012470A (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
KR102325221B1 (ko) 표시장치
US10998391B2 (en) Display apparatus with a crack detection line
US10910441B2 (en) Organic light emitting display device
CN109950277B (zh) 有机发光显示装置及其制造方法
JP6456903B2 (ja) 有機発光表示装置
CN108231829B (zh) 包括滤色器的显示装置
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
KR102656795B1 (ko) 유기발광 표시장치와 그의 제조방법
KR102333549B1 (ko) 표시장치
KR102670355B1 (ko) 터치 스크린 일체형 표시장치
KR102598831B1 (ko) 스트레처블 표시장치
CN111384108A (zh) 具有通孔的显示装置
KR20140086639A (ko) 플렉서블 유기발광 디스플레이 장치
KR102555648B1 (ko) 표시장치
KR20190012970A (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20220060607A (ko) 표시 장치
JP2018098188A (ja) 発光表示装置及びその製造方法
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR102646212B1 (ko) 유기 발광 표시 장치
KR20210075549A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
KR102569691B1 (ko) 표시장치
CN114664886A (zh) 电致发光显示装置
KR102571020B1 (ko) 유기발광 표시장치와 그의 구동방법
KR20210081944A (ko) 유기 발광 표시 장치
KR20200025582A (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant