CN111384108A - 具有通孔的显示装置 - Google Patents

具有通孔的显示装置 Download PDF

Info

Publication number
CN111384108A
CN111384108A CN201911213504.0A CN201911213504A CN111384108A CN 111384108 A CN111384108 A CN 111384108A CN 201911213504 A CN201911213504 A CN 201911213504A CN 111384108 A CN111384108 A CN 111384108A
Authority
CN
China
Prior art keywords
dam
conductive line
electrode
disposed
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911213504.0A
Other languages
English (en)
Other versions
CN111384108B (zh
Inventor
李珍淑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111384108A publication Critical patent/CN111384108A/zh
Application granted granted Critical
Publication of CN111384108B publication Critical patent/CN111384108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种具有通孔的显示装置，其可防止外部水分或氧渗入发光元件。该具有通孔的显示装置包括：基板，其包括设置有像素的显示区域以及围绕显示区域的非显示区域，并且在显示区域中具有通孔；第一坝，其围绕通孔；第一导线，其沿着第一坝设置在第一坝和像素之间；以及第二导线，其沿着第一坝设置在第一坝和通孔之间。

Description

具有通孔的显示装置
技术领域
本公开涉及一种显示图像的具有通孔的显示装置。
背景技术
随着面向信息的社会的进步，对显示图像的显示装置的需求已按各种类型增加。最近，已广泛使用了各种显示装置，例如诸如液晶显示器(LCD)装置和等离子体显示面板(PDP)装置的电致发光显示装置以及诸如有机发光显示器(OLED)装置和量子点发光显示器(QLED)的电致发光显示装置。
这些显示装置当中的OLED装置和QLED装置采用自发发射系统，具有比LCD装置更优异的视角、对比度等，并且可减小重量和厚度，并且在功耗方面有利，因为不需要单独的背光。OLED装置可利用低DC电压驱动，具有高响应速度，并且具有低制造成本。
OLED装置包括像素，各个像素包括发光元件。发光元件容易由于诸如外部水分和氧的外部因素而劣化。
发明内容
本公开提供了一种具有通孔的显示装置，其可防止外部水分或氧渗入发光元件。
根据本公开的实施方式的具有通孔的显示装置包括：基板，其包括设置有像素的显示区域以及围绕显示区域的非显示区域；第一坝，其围绕通孔；第一导线，其沿着第一坝形成在第一坝和像素之间；以及第二导线，其沿着第一坝形成在第一坝和通孔之间。第一导线和第二导线与形成在基板上的电极电绝缘。
根据本公开的实施方式，提供了一种显示装置，该显示装置包括：基板，该基板包括设置有像素的显示区域以及围绕所述显示区域的非显示区域，并且在所述显示区域中具有通孔；以及第一坝，该第一坝围绕所述通孔，其中，各个像素包括：第一电极，该第一电极设置在所述基板上方；发光层，该发光层设置在所述第一电极上方；以及第二电极，该第二电极设置在所述发光层上方，其中，在所述第一坝上所述发光层和所述第二电极分别被切断。
根据本公开，由于在内坝中形成沟槽，所以发光层和第二电极被切断。因此，根据本公开，可防止已渗入从通孔暴露的发光层和第二电极的侧表面的水分扩散到设置在通孔附近的邻近像素中。
根据本公开，由于第一导线和第二导线分别形成在内坝的第一侧和第二侧，所以可使用导线容易地确定发光层和第二电极是否已切断。因此，可改进产品的可靠性。
本公开的有利效果不限于上述有利效果，本领域技术人员将从以下描述显而易见地理解上面未提及的其它有利效果。
附图说明
附图被包括以提供本公开的进一步理解，并且被并入本申请并构成本申请的一部分，附图示出了本公开的实施方式并与说明书一起用来说明本公开的原理。附图中：
图1是示意性地示出根据本公开的实施方式的显示装置的平面图；
图2是示出根据本公开的实施方式的设置在显示装置的显示区域中的通孔的结构的放大平面图；
图3是示出图1中的线I-I截取的示例性截面结构的截面图；
图4是示出图1中的线I-I截取的另一示例性截面结构的截面图；
图5是示出图1中的线II-II截取的示例性截面结构的截面图；
图6是示出图1中的线III-III截取的示例性截面结构的截面图；
图7是示出根据本公开的另一实施方式的设置在显示装置的显示区域中的通孔的结构的放大平面图；
图8是示出图7中的线IV-IV截取的示例性截面结构的截面图；
图9是示出图7中的线V-V截取的示例性截面结构的截面图；a以及
图10是示出采用根据本公开的另一实施方式的具有通孔的显示装置的钟表的图。
具体实施方式
本公开的优点和特征及其实现方法将通过下面参照附图描述的以下实施方式而变得清楚。然而，本公开可按照不同的形式具体实现，不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了本公开将彻底和完整，并且将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求书的范围限定。
附图中所公开的用于描述本公开的实施方式的形状、尺寸、比例、角度和数量仅是示例，因此，本公开不限于所示的细节。相同标号将始终指代相同元件。在以下描述中，当相关已知技术的详细描述被确定为使本公开的重点不必要地模糊时，所述详细描述将被省略。
在使用本说明书中所描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可添加另一部分。除非相反指出，否则单数形式的术语可包括多数形式。
在解释元件时，尽管没有明确描述，但该元件被解释为包括误差区域。
在描述位置关系时，例如，当两个部分之间的位置关系被描述为“在～上”、“在～上方”、“在～下方”和“在～旁边”时，除非使用“紧挨”或“直接”，否则一个或更多个其它部分可设置在这两个部分之间。
在描述时间关系时，例如，当时间顺序被描述为“在～之后”、“随～之后”、“接着～”和“在～之前”时，除非使用“紧挨”或“直接”，否则可包括不连续的情况。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。例如，在不脱离本公开的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。
“X轴方向”、“Y轴方向”和“Z轴方向”不应被解释为它们彼此垂直的几何关系，并且意指它们在本公开的元件功能上起作用的范围内具有宽方向性。
术语“至少一个”应该被理解为包括一个或更多个相关所列项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个提出的所有项的组合以及第一项、第二项或第三项。
如本领域技术人员可充分理解的，本公开的各种实施方式的特征可部分地或全部地彼此联接或组合，并且可不同地彼此互操作并且在技术上驱动。本公开的实施方式可彼此独立地实现，或者可按照互相依赖的关系一起实现。
以下，将参照附图详细描述本公开的示例性实施方式。
图1是示意性地示出根据本公开的实施方式的显示装置的平面图。
参照图1，根据本公开的实施方式的显示装置包括基板SUB、像素P、公共电源线CPL、外坝DMO、驱动单元PP、200和300以及通孔TH。
基板SUB可以是塑料膜、玻璃基板或通过半导体工艺形成的硅晶圆基板。基板SUB可由透明材料形成，或者可由不透明材料形成。
根据本公开的实施方式的显示装置可采用所发射的光向顶部释放的顶部发射系统，但不限于此。当根据本公开的实施方式的显示装置采用所发射的光向顶侧释放的顶部发射系统时，除了透明材料之外，基板SUB可由不透明材料形成。另一方面，当根据本公开的实施方式的显示装置采用底部发射系统时，基板SUB可由透明材料形成。
基板SUB二维地具有四边形形状(四边形形状的角以预定曲率半径倒圆)或具有至少六个边的非四边形形状。这里，具有非四边形形状的基板SUB包括至少一个突出部分或至少一个切口部分。
基板SUB可被分成显示区域AA和非显示区域IA。显示区域AA设置在基板SUB的基本上中间部分，并且被定义为用于显示图像的区域。例如，显示区域AA具有四边形形状(四边形形状的角以预定曲率半径倒圆)或具有至少六个边的非四边形形状。这里，具有非四边形形状的显示区域AA包括至少一个突出部分或至少一个切口部分。
非显示区域IA设置在基板SUB的边缘以围绕显示区域AA，并且被定义为不显示图像的区域或周向区域。非显示区域IA包括设置在基板的第一边缘的第一非显示区域IA1、设置在基板SUB的第二边缘的与第一非显示区域IA1平行的第二非显示区域IA2、设置在基板SUB的第三边缘的第三非显示区域IA3以及设置在基板SUB的第四边缘的与第三非显示区域IA3平行的第四非显示区域IA4。例如，第一非显示区域IA1可以是基板SUB的上(或下)边缘区域，第二非显示区域IA2可以是基板SUB的下(或上)边缘区域，第三非显示区域IA3可以是基板SUB的左(或右)边缘区域，第四非显示区域IA4可以是基板SUB的右(或左)边缘区域，但本公开不限于此。
像素P设置在基板SUB的显示区域AA中。例如，多个像素P可按矩阵设置在基板SUB的显示区域AA中。像素P分别设置在由扫描线SL、数据线DL和像素驱动电源线PL限定的区域中。
扫描线SL在第一方向X上延伸并在与第一方向X交叉的第二方向Y上以预定间隔设置。基板SUB的显示区域AA包括在第一方向X上彼此平行并且在第二方向Y上彼此分离的多条扫描线SL。这里，第一方向X被定义为基板SUB的水平方向，第二方向Y被定义为基板SUB的垂直方向，但本公开不限于此，可与之相反定义。
数据线DL在第二方向Y上延伸并在第一方向X上以预定间隔设置。基板SUB的显示区域AA包括与第二方向Y平行并在第一方向X上彼此分离的多条数据线DL。
像素驱动电源线PL设置在基板SUB上以平行于数据线DL。基板SUB的显示区域AA包括与数据线DL平行的多条像素驱动电源线PL。选择性地，像素驱动电源线PL可设置为与扫描线SL平行。
一个单元像素包括红色子像素、绿色子像素和蓝色子像素，但不限于此。一个单元像素还可包括白色子像素。
各个像素P包括电连接至对应扫描线SL、对应数据线DL和对应像素驱动电源线PL的像素电路PC以及电连接至像素电路PC的发光元件ED。
响应于从至少一条对应扫描线SL供应的扫描信号，像素电路PC基于从对应数据线DL供应的数据电压来控制从像素驱动电源线PL流到发光元件ED的电流Ied。
响应于从像素电路PC供应的数据电流Ied，各个发光元件ED以与数据电流Ied对应的亮度发射光。在这种情况下，数据电流Ied从像素驱动电源线PL经由驱动晶体管和发光元件ED流到公共电源线CPL。
公共电源线CPL设置在基板SUB的非显示区域IA中并且电连接至设置在显示区域AA中的第二电极CE。例如，公共电源线CPL以恒定线宽沿着与基板SUB的显示区域AA相邻的第二至第四非显示区域IA2、IA3和IA4设置，并且围绕显示区域AA的与基板SUB的第一非显示区域IA1相邻的部分以外的部分。公共电源线CPL的一端设置在第一非显示区域IA1的一侧，公共电源线CPL的另一端设置在第一非显示区域IA1的另一侧。公共电源线CPL的一端和另一端被设置为围绕第二至第四非显示区域IA2、IA3和IA4。因此，公共电源线CPL二维地具有与基板SUB的第一非显示区域IA1对应的一侧开放的“∩-形状”。
根据本公开的实施方式的驱动单元包括焊盘部分PP、栅极驱动电路200和驱动集成电路300。
焊盘部分PP包括设置在基板SUB的非显示区域IA中的多个焊盘。例如，焊盘部分PP可包括设置在基板SUB的第一非显示区域IA1中的多个公共电源焊盘、多个数据输入焊盘、多个电源焊盘和多个控制信号输入焊盘。
栅极驱动电路200设置在基板SUB的第三非显示区域IA3和/或第四非显示区域IA4中，并且以一一对应方式连接至设置在显示区域AA中的扫描线SL。栅极驱动电路200在与制造像素P的工艺(即，制造晶体管的工艺)相同的工艺中作为集成电路形成在基板SUB的第三非显示区域IA3和/或第四非显示区域IA4中。栅极驱动电路200通过基于从驱动集成电路300供应的栅极控制信号生成扫描信号并以预定顺序输出所生成的扫描信号来以预定顺序驱动多条扫描线SL。例如，栅极驱动电路200可包括移位寄存器。
外坝DMO设置在基板SUB的第一非显示区域IA1、第二非显示区域IA2、第三非显示区域IA3和第四非显示区域IA4中并具有围绕显示区域AA的闭合曲线结构。
例如，外坝DMO设置在公共电源线CPL外侧并位于基板SUB上的最外部分中。焊盘部分PP和驱动集成电路300优选设置在外坝DMO外侧的区域中。
在图1中外坝DMO设置在最外部分中，但本公开不限于此。例如，外坝DMO可设置在公共电源线CPL和栅极驱动电路200之间。例如，外坝DMO可设置在显示区域AA和驱动集成电路300之间。
驱动集成电路300通过芯片安装(或接合)工艺安装在基板SUB的第一非显示区域IA1中限定的芯片安装区域中。驱动集成电路300的输入端子直接连接至焊盘部分PP，因此设置在显示区域AA中的多条数据线DL电连接至多条像素驱动电源线PL。驱动集成电路300经由焊盘部分PP从显示驱动电路单元(或主机电路)接收各种电源、定时同步信号和数字图像数据，基于定时同步信号生成栅极控制信号，控制栅极驱动电路200的驱动，将数字图像数据转换为模拟像素数据电压，并将模拟像素数据电压供应给对应数据线DL。
通孔TH物理地穿透显示装置。例如，通孔TH可形成为仅穿透显示装置的显示面板。在这种情况下，可提供接合到显示面板的顶表面的偏振膜或盖玻璃不被穿透并且通孔TH被覆盖的结构。当提供用于透射光的通孔TH(例如，相机孔或光学传感器孔)时，通孔TH可仅穿透显示面板并且可不穿透偏振膜或盖玻璃。例如，当旨在提供穿透整个显示装置的附加装置时，可提供穿透显示面板以及接合在其上的光学膜和盖玻璃的通孔TH。
由于显示元件不设置在通孔TH中，所以通孔TH设置在非显示区域IA中。在这种情况下，由于与通孔TH的宽度或长度以及通孔TH的面积对应的显示区域AA的宽度或长度减小，所以显示区域AA与显示面板的面积比也减小。在本公开中，通孔TH设置在显示区域AA中。因此，由于仅不在显示区域AA中与通孔TH关联的区域中设置显示元件，并且显示元件设置在通孔TH周围，所以可使显示区域AA与显示面板的面积比最大化。
以下，将参照图2更详细地描述通孔的结构特征。
图2是示出根据本公开的实施方式的设置在显示装置的显示区域中的通孔的结构的放大平面图。
参照图2，通孔TH设置在显示区域AA中。像素P设置在通孔TH周围。像素P当中最靠近通孔TH设置的像素P可被定义为邻近像素P’。邻近像素P’与通孔TH之间的部分被定义为孔边界部分THB。
内坝DMI设置在孔边界部分THB中。内坝DMI设置在通孔TH与邻近像素P’之间。内坝DMI具有围绕通孔TH的闭合曲线形状以与通孔TH的形状对应。内坝DMI可具有与通孔TH不同的闭合曲线形状，或者可具有形状相同但尺寸不同的闭合曲线形状。例如，内坝DMI和通孔TH可隔着恒定间隙彼此同心地分离。
以下，将参照图3至图6描述根据本公开的实施方式的显示装置的截面结构。
图3是示出沿图1中的线I-I截取的示例性截面结构的截面图。图4是示出沿图1中的线I-I截取的另一示例性截面结构的截面图。图5是示出沿图1中的线II-II截取的示例性截面结构的截面图。图6是示出沿图1中的线III-III截取的示例性截面结构的截面图。
参照图3至图6，根据本公开的实施方式的显示装置包括基板SUB、缓冲膜BUF、像素阵列层120、封装层130、内坝DMI、第一导线TL1、第二导线TL2、第一链接线LL1、第二链接线LL2、第一测试焊盘TPAD1、第二测试焊盘TPAD2和通孔TH。
基板SUB包括显示区域AA以及围绕显示区域AA的非显示区域IA。基板SUB可以是塑料膜、玻璃基板或通过半导体工艺形成的硅晶圆基板。基板SUB可由透明材料形成，或者可由不透明材料形成。基板SUB可以是柔性基板或刚性基板。
缓冲膜BUF沉积在基板SUB的顶表面上。缓冲膜BUF设置在基板SUB的顶表面上以防止水分经由易受潮的基板SUB渗入像素阵列层120。例如，缓冲膜BUF可由氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)或其多层膜形成。缓冲膜BUF可省略。
像素阵列层120层叠在缓冲膜BUF上。像素阵列层120包括电路元件层、平坦化层PLN、堤BN、间隔物SP和发光元件ED。
电路元件层设置在缓冲膜BUF上。电路元件层包括晶体管T、栅极绝缘膜GI和层间绝缘膜ILD。这里，图3至图5所示的晶体管T可以是电连接至发光元件ED的驱动晶体管。
针对各个子像素在基板SUB或缓冲膜BUF上设置晶体管T。晶体管T包括有源层A、栅极G、源极S和漏极D。
图3至图5所示的晶体管T具有顶栅结构，在顶栅结构中，栅极G位于有源层A上方，但本公开不限于此。例如，晶体管T可具有栅极G位于有源层A下方的底栅结构或者栅极G位于有源层A上方和下方的双栅结构。
有源层A设置在基板SUB或缓冲膜BUF上。有源层A由基于硅的半导体材料、基于氧化物的半导体材料或基于有机物的半导体材料形成，并且具有单层结构或多层结构。可在缓冲膜BUF和基板SUB之间另外设置用于阻挡入射在有源层A上的外部光的光阻挡层。
栅极绝缘膜GI设置在有源层A上以覆盖有源层A。例如，栅极绝缘膜GI可由氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)或其多层膜形成。
栅极G设置在栅极绝缘膜GI上以与有源层A交叠。栅极G与扫描线SL一起设置。例如，栅极G由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单个层或者其多个层形成。
层间绝缘膜ILD设置在栅极G上以覆盖栅极G。层间绝缘膜ILD为栅极G和栅极绝缘膜GI提供平坦表面。
源极S和漏极D设置在层间绝缘膜ILD上以隔着栅极G与有源层A交叠。源极S和漏极D与数据线DL、像素驱动电源线PL和公共电源线CPL一起设置。即，源极S、漏极D、数据线DL、像素驱动电源线PL和公共电源线CPL通过对源/漏极材料进行构图的工艺同时形成。
源极S和漏极D经由穿透层间绝缘膜ILD和栅极绝缘膜GI的接触孔连接至有源层A。源极S和漏极D由包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金的单个层或其多个层形成。
这样，设置在基板SUB的像素P中的驱动晶体管T构成像素电路PC。设置在基板SUB的第四非显示区域IA4中的栅极驱动电路200包括与设置在像素P中的驱动晶体管T相同或相似的晶体管。
平坦化层PLN设置在晶体管上以使由于驱动晶体管T引起的台阶部分变平。例如，平坦化层PLN由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜形成。
平坦化层PLN可包括暴露设置在像素P中的驱动晶体管的源极S和漏极D的接触孔PH。
堤BN设置在平坦化层PLN上。堤BN被设置为覆盖第一电极AE的端部并暴露第一电极AE的一部分。因此，堤BN可防止电流集中在第一电极AE的端部以降低发射效率的问题。
堤BN限定各个子像素中的发射区域。即，各个子像素的未形成堤BN并且暴露第一电极AE的区域用作发射区域。另一方面，发射区域以外的区域被定义为非发射区域。
例如，堤BN可由氧化硅膜(SiOx)、氮化硅膜(SiNx)、氮氧化硅膜(SiON)或其多层膜形成，但不限于此。堤BN可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜形成。
间隔物SP设置在堤BN上。间隔物SP可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机膜形成。间隔物SP可省略。
各个发光元件ED包括第一电极AE、发光层EL和第二电极CE。
针对各个子像素，第一电极AE按图案设置在平坦化层PLN上。第一电极AE连接至驱动晶体管T。具体地，第一电极AE经由穿透平坦化层PLN的接触孔PH电连接至驱动晶体管T的源极S或漏极D。
第一电极AE可由具有高反射率的金属材料形成。例如，第一电极AE可按照诸如铝(Al)和钛(Ti)的层叠结构(Ti/Al/Ti)、铝(Al)和ITO的层叠结构(ITO/Al/ITO)、APC(Ag/Pd/Cu)合金以及APC合金和ITO的层叠结构(ITO/APC/TIO)的多层结构形成，或者可按照包括选自银(Ag)、铝(Al)、钼(Mo)、金(Au)、镁(Mg)、钙(Ca)和钡(Ba)中的一种或两种或更多种的合金的单层结构形成。
发光层EL设置在第一电极AE、堤BN和间隔物SP上。发光层EL包括空穴传输层、至少一个发光层和电子传输层。在这种情况下，当电压施加到第一电极AE和第二电极CE时，空穴和电子分别经由空穴传输层和电子传输层向发光层移动，并在发光层中复合以发射光。
发光层EL包括发射红光的红色发光层、发射绿光的绿色发光层以及发射蓝光的蓝色发光层。针对各个子像素，红色发光层、绿色发光层和蓝色发光层可按图案设置在第一电极AE上。例如，红色发光层按图案形成在红色像素R中，绿色发光层按图案形成在绿色像素G中，蓝色发光层按图案形成在蓝色像素B中，但本公开不限于此。
另选地，发光层EL可以是发射白光的白色发光层。在这种情况下，发光层EL可以是为子像素共同设置的公共层。发光层EL可按照两个或更多个层叠物的串联结构提供。各个层叠物可包括空穴传输层、至少一个发光层和电子传输层。
电荷生成层可设置在层叠物之间。电荷生成层包括与下层叠物相邻设置的n型电荷生成层以及设置在n型电荷生成层上并与上层叠物相邻设置的p型电荷生成层。n型电荷生成层将电子注入到下层叠物，p型电荷生成层将空穴注入到上层叠物。n型电荷生成层可由通过利用诸如Li、Na、K或Cs的碱金属或诸如Mg、Sr、Ba或Ra的碱土金属掺杂有机基质材料而获得的有机层形成。p型电荷生成层可以是通过利用掺杂剂掺杂具有空穴传输能力的有机基质材料而获得的有机层。
第二电极CE设置在发光层EL上。第二电极CE可以是为像素P共同设置的公共层。
第二电极CE可由可透射光的诸如ITO或IZO的透明导电材料(TCO)或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料形成。当第二电极CE由半透射导电材料形成时，可通过微腔增加发射效率。封盖层可设置在第二电极CE上。
封装层130设置在像素阵列层120上。封装层130包括至少一个无机膜和至少一个有机膜以防止氧或水分渗入发光元件ED。
例如，封装层130包括在有机封装层PCL上的第一无机膜PAS1、有机膜PCL和第二无机膜PAS2。在这种情况下，第一无机膜PAS1被设置为覆盖第二电极CE。有机膜PCL设置在第一无机膜PAS1上。有机膜PCL优选以足够的厚度设置，使得防止颗粒穿过第一无机膜PAS1并到达发光层EL和第二电极CE。第二无机膜PAS2被设置为覆盖有机膜PCL。
第一无机膜PAS1和第二无机膜PAS2用于防止水分或氧的渗入。例如，第一无机膜PAS1和第二无机膜PAS2可由诸如氮化硅、氮化铝、氮化锆、氮化钛、氮化铪、氮化钽、氧化硅、氧化铝或氧化钛的无机材料形成。第一无机膜PAS1和第二无机膜PAS2可使用化学气相沉积(CVD)工艺或原子层沉积(ALD)工艺来形成。
有机膜PCL可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料形成。有机膜PCL可使用有机材料使用气相沉积工艺、印刷工艺或狭缝涂布工艺来形成，但不限于此，可使用喷墨涂布工艺来形成。
根据本公开的实施方式的显示装置还可包括坝结构、第一导线TL1、第二导线TL2、第一链接线LL1、第二链接线LL2、第一测试焊盘TPAD1和第二测试焊盘TPAD2。
坝结构包括设置在显示区域AA外侧的外坝DMO以及设置在显示区域AA内侧的内坝DMI。外坝DMO设置在基板SUB的非显示区域IA中，使得可防止有机膜PCL流出显示区域AA。内坝DMI设置在显示区域AA中以围绕通孔TH并防止有机膜PCL从显示区域AA流出到通孔TH。外坝DMO仅示出于图6中，内坝DMI仅示出于图3至图5中。
外坝DMO设置在显示区域AA外侧。外坝DMO设置在层间绝缘膜ILD上。外坝DMO设置在非显示区域IA中以与显示区域AA分离。具体地，外坝DMO被设置为围绕显示区域AA的外边缘并阻挡封装层130的有机膜PCL的流动。外坝DMO设置在显示区域AA和焊盘部分PP之间并阻挡有机膜PCL的流动，使得封装层130的有机膜PCL不流到焊盘部分PP中。因此，外坝DMO可防止有机膜PCL从显示装置暴露或流到焊盘部分PP中。
外坝DMO包括下层DMOa、中间层DMOb和上层DMOc。下层DMOa设置在层间绝缘膜ILD上，中间层DMOb设置在下层DMOa上，上层DMOc设置在中间层DMOb上。
外坝DMO的下层DMOa、中间层DMOb和上层DMOc可与形成平坦化层PLN、堤BN和间隔物SP同时形成，并且可由与平坦化层PLN、堤BN和间隔物SP相同的材料形成。例如，外坝DMO的下层DMOa可由与平坦化层PLN相同的材料同时形成。外坝DMO的中间层DMOb可由与堤BN相同的材料同时形成。外坝DMO的上层DMOc可由与间隔物SP相同的材料同时形成。
在图6中，外坝DMO包括下层DMOa、中间层DMOb和上层DMOc，但本公开不限于此。例如，外坝DMO可按照包括下层DMOa的单层结构形成。例如，外坝DMO可按照包括下层DMOa和上层DMOc的双层结构形成。
外坝DMO由第一无机膜PAS1和/或第二无机膜PAS2覆盖。外坝DMO用于阻挡有机膜PCL的流动并且不被有机膜PCL覆盖。有机膜PCL可与外坝DMO的内壁的一部分接触。
内坝DMI设置在显示区域AA内侧，通孔TH与围绕通孔TH的邻近像素P’之间。内坝DMI形成在层间绝缘膜ILD上。内坝DMI形成为围绕通孔TH并阻挡封装层130的有机膜PCL的流动。因此，内坝DMI可防止有机膜PCL从通孔TH暴露。
内坝DMI包括下层DMIa和上层DMIb。下层DMIa设置在层间绝缘膜ILD上，上层DMIb设置在下层DMIa上。
内坝DMI的下层DMIa和上层DMIb可与形成平坦化层PLN、堤BN和间隔物SP中的至少一个同时形式，并且可由与平坦化层PLN、堤BN和间隔物SP中的至少一个相同的材料形成。例如，内坝DMI的下层DMIa可由与平坦化层PLN相同的材料同时形成。内坝DMI的上层DMIb可由与堤BN相同的材料同时形成。
在图3至图5中，内坝DMI包括下层DMIa和上层DMIb，但本公开不限于此。例如，内坝DMI可按照包括下层DMIa的单层结构形成。例如，内坝DMI可按照包括下层DMIa、中间层和上层DMIb的三层结构形成。
另一方面，与外坝DMO不同，发光元件ED的一些元件可层叠在内坝DMI上。例如，发光层EL和第二电极CE可层叠在内坝DMI上。
发光层EL和第二电极CE的侧表面可从通孔TH暴露，并且水分和氧可渗入暴露的侧表面。在这种情况下，渗入侧表面的水分和氧可扩散到设置在通孔TH周围的邻近像素P’中并使发光元件EL劣化。
为了防止这一问题，在本公开的实施方式中，在内坝DMI中形成沟槽H，使得层叠在内坝DMI上的发光层EL和第二电极CE可被切断。沟槽H穿透内坝DMI并暴露层间绝缘膜ILD，但本公开不限于此。沟槽H可按照凹陷形状形成在内坝DMI中。
发光层EL可被形成在内坝DMI中的沟槽H切断。具体地，由于沟槽H所提供的台阶部分，设置在邻近像素P’和内坝DMI之间的发光层EL1和设置在内坝DMI和通孔TH之间的发光层EL2彼此断开。
第二电极CE可被形成在内坝DMI中的沟槽H切断。具体地，由于沟槽H所提供的台阶部分，设置在邻近像素P’和内坝DMI之间的第二电极CE1和设置在内坝DMI和通孔TH之间的第二电极CE2彼此断开。
因此，利用根据本公开的实施方式的显示装置，可防止渗入从通孔TH暴露的发光层EL2和第二电极CE2的侧表面的水分扩散到设置在通孔TH周围的邻近像素P’中。
另一方面，内坝DMI具有与通孔TH的形状对应的闭合曲线形状。例如，当通孔TH具有圆形形状时，内坝DMI也具有圆形形状。另选地，不管通孔TH的形状如何，内坝DMI可具有围绕通孔TH的椭圆形状。例如，当通孔TH具有诸如四边形形状、六边形形状或八边形形状的多边形形状时，内坝DMI可具有围绕通孔TH的多边形形状、圆形形状和椭圆形状中的一种。在以下描述中，为了方便，假设内坝DMI具有与通孔TH同心并围绕通孔TH的圆形形状。
第一导线TL1设置在层间绝缘膜ILD上。第一导线TL1沿着内坝DMI设置在邻近像素P’和内坝DMI之间。第一导线TL1与内坝DMI的第一侧接触设置。在这种情况下，第一导线TL1具有与内坝DMI的形状对应的闭合曲线形状。例如，当内坝DMI具有圆形形状时，第一导线TL1也具有圆形形状，即，环形状。
第一导线TL1与晶体管T的有源层A、栅极G、源极S和漏极D之一形成在同一层中。第一导线TL1由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图3至图5中，第一导线TL1由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第一导线TL1可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第一导线TL1上。第一导线TL1经由穿透层间绝缘膜ILD的第一接触孔CH1连接至第一链接线LL1。
第二导线TL2设置在层间绝缘膜ILD上。第二导线TL2沿着内坝DMI设置在内坝DMI和通孔TH之间。第二导线TL2与内坝DMI的第二侧接触设置。这里，第二侧与设置有第一导线TL1的第一侧相对。在这种情况下，第二导线TL2具有与内坝DMI的形状对应的闭合曲线形状。例如，当内坝DMI具有圆形形状时，第二导线TL2也具有圆形形状，即，环形状。
第二导线TL2与晶体管T的有源层A、栅极G、源极S和漏极D形成在同一层中。第二导线TL2由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图3至图5中，第二导线TL2由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第二导线TL2可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第二导线TL2上。第二导线TL2经由穿透层间绝缘膜ILD的第二接触孔CH2连接至第二链接线LL2。
由于内坝DMI设置在第一导线TL1和第二导线TL2之间，所以第一导线TL1和第二导线TL2彼此没有电连接。即，第一导线TL1和第二导线TL2彼此电绝缘。
第一测试焊盘TPAD1设置在内坝DMI和通孔TH之间。第一测试焊盘TPAD1设置在栅极绝缘膜GI上。此时，第一测试焊盘TPAD1可暴露，其上未形成其它层，如图3和图4所示。
第一测试焊盘TPAD1形成在与第一导线TL1不同的层中。具体地，第一测试焊盘TPAD1形成在设置在第一导线TL1和基板SUB之间的多层之一中。此时，第一测试焊盘TPAD1可与晶体管T的有源层A或栅极G形成在同一层中。第一测试焊盘TPAD1可由与晶体管T的有源层A或栅极G相同的材料形成。
如图3和图4所示形成一个第一测试焊盘TPAD1，但本公开不限于此。例如，可形成两个或更多个第一测试焊盘TPAD1。
第二测试焊盘TPAD2设置在内坝DMI和通孔TH之间。第二测试焊盘TPAD2形成在栅极绝缘膜GI上。此时，第二测试焊盘TPAD2可暴露，其上未形成其它层，如图3和图4所示。
第二测试焊盘TPAD2形成在与第二导线TL2不同的层中。具体地，第二测试焊盘TPAD2形成在设置在第二导线TL2和基板SUB之间的多层之一中。此时，第二测试焊盘TPAD2可与晶体管T的有源层A或栅极G形成在同一层中。第二测试焊盘TPAD2可由与晶体管T的有源层A或栅极G相同的材料形成。
另选地，第二测试焊盘TPAD2可由与第二导线TL2相同的材料形成，如图4所示。第二测试焊盘TPAD2可与第二导线TL2和第二链接线LL2一体地形成。即，第二测试焊盘TPAD2可以是从第二导线TL2延伸到通孔TH的线的一部分。
如图3和图4所示形成一个第二测试焊盘TPAD2，但本公开不限于此。例如，可形成两个或更多个第二测试焊盘TPAD2。
第一链接线LL1将第一导线TL1电连接到第一测试焊盘TPAD1。具体地，第一链接线LL1的一端连接至第一导线TL1，其另一端连接至第一测试焊盘TPAD1。第一导线TL1经由穿透层间绝缘膜ILD的第一接触孔CH1连接至第一链接线LL1。第一测试焊盘TPAD1可与第一链接线LL1一体地形成。即，第一测试焊盘TPAD1的一端可连接至第一链接线LL1。
因此，第一测试焊盘TPAD1可经由第一链接线LL1电连接至第一导线TL1。
第二链接线LL2将第二导线TL2电连接至第二测试焊盘TPAD2。具体地，第二链接线LL2的一端连接至第二导线TL2，其另一端连接至第二测试焊盘TPAD2。第二导线TL2经由穿透层间绝缘膜ILD的第二接触孔CH2连接至第二链接线LL2。第二测试焊盘TPAD2可与第二链接线LL2一体地形成。即，第二测试焊盘TPAD2的一端可连接至第二链接线LL2。
因此，第二测试焊盘TPAD2可经由第二链接线LL2电连接至第二导线TL2。
根据本公开的实施方式，可使用第一导线TL1和第二导线TL2来确定在内坝DMI中发光层EL和第二电极CE是否已切断。
发光层EL和第二电极CE层叠在第一导线TL1上。发光层EL和第二电极CE也层叠在第二导线TL2上。此时，在设置在第一导线TL1和第二导线TL2之间的内坝DMI中的发光层EL和第二电极CE可被切断。具体地，发光层EL和第二电极CE可被形成在内坝DMI中的沟槽H切断。
当发光层EL和第二电极CE被切断时，第一导线TL1和第二导线TL2彼此未电连接。这是因为形成在第一导线TL1上的发光层EL1和形成在第二导线TL2上的发光层EL2彼此分离而未电连接。这也是因为形成在第一导线TL1上的第二电极CE1和形成在第二导线TL2上的第二电极CE2彼此分离而未电连接。
由于由绝缘材料形成的内坝DMI形成在第一导线TL1和第二导线TL2之间，所以第一导线TL1和第二导线TL2彼此未电连接，而是绝缘。
根据本公开的实施方式，可通过测量第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流或电阻来确定在内坝DMI中的发光层EL和第二电极CE是否已被切断。
具体地，当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，可确定在内坝DMI中发光层EL和第二电极CE未被切断。
第一测试焊盘TPAD1电连接至第一导线TL1。第二测试焊盘TPAD2电连接至第二导线TL2。当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，意味着第一导线TL1和第二导线TL2彼此电连接。
这意味着形成在内坝DMI的第一侧的发光层EL1和形成在内坝DMI的第二侧的发光层EL2未被切断而彼此电连接。另选地，其意味着形成在内坝DMI的第一侧的第二电极CE1和形成在内坝DMI的第二侧的第二电极CE2未被切断而彼此电连接。
另一方面，当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，可确定在内坝DMI中发光层EL和第二电极CE被切断。
当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，其意味着第一导线TL1和第二导线TL2彼此未电连接，而是绝缘。
这意味着形成在内坝DMI的第一侧的发光层EL1和形成在内坝DMI的第二侧的发光层EL2切断并且彼此电绝缘。另选地，其意味着形成在内坝DMI的第一侧的第二电极CE1和形成在内坝DMI的第二侧的第二电极CE2切断并且彼此电绝缘。
在根据本公开的实施方式的显示装置中，通过在内坝DMI中形成沟槽H来切断发光层EL和第二电极CE。因此，利用根据本公开的实施方式的显示装置，可防止已渗入从通孔TH暴露的发光层EL和第二电极EC的侧表面的水分扩散到设置在通孔TH周围的邻近像素P’中。
在根据本公开的实施方式的显示装置中，由于第一导线TL1和第二导线TL2分别形成在内坝DMI的第一侧和第二侧，所以可使用导线容易地确定在内坝DMI中发光层EL和第二电极CE是否已被切断。因此，利用根据本公开的实施方式的显示装置，可改进产品的可靠性。
图7是示出根据本公开的另一实施方式的设置在显示装置的显示区域中的通孔的结构的放大平面图。
参照图7，通孔TH设置在显示区域AA中。像素P设置在通孔TH周围。像素P当中最靠近通孔TH设置的像素可被定义为邻近像素P’。邻近像素P’与通孔TH之间的部分被定义为孔边界部分THB.
第一内坝DMI1和第二内坝DMI2设置在孔边界部分THB中。第一内坝DMI1设置在通孔TH和邻近像素P’之间。第二内坝DMI2设置在通孔TH和第一内坝DMI1之间。第一内坝DMI1和第二内坝DMI2具有围绕通孔TH的闭合曲线形状以与通孔TH的形状对应。第一内坝DMI1和第二内坝DMI2可具有不同于通孔TH的闭合曲线形状，或者可具有形状相同但尺寸不同的闭合曲线形状。例如，第一内坝DMI1和第二内坝DMI2与通孔TH可隔着恒定间隙彼此同心地分离。
以下，将参照图8和图9描述根据本公开的实施方式的显示装置的截面结构。
图8是示出沿图7中的线IV-IV截取的示例性截面结构的截面图。图9是示出沿图7中的线V-V截取的另一示例性截面结构的截面图。
参照图8和图9，根据本公开的另一实施方式的显示装置包括基板SUB、缓冲膜BUF、像素阵列层120、封装层130、第一内坝DMI1、第二内坝DMI2、第一导线TL1、第二导线TL2、第三导线TL3、第四导线TL4、第一链接线LL1、第二链接线LL2、第三链接线LL3、第四链接线LL4、第一测试焊盘TPAD1、第二测试焊盘TPAD2、第三测试焊盘TPAD3、第四测试焊盘TPAD4和通孔TH。
图8和图9所示的基板SUB、缓冲膜BUF、像素阵列层120和封装层130基本上与图3至图6所示的基板SUB、缓冲膜BUF、像素阵列层120和封装层130相同，因此将不再重复其详细描述。
下面将主要描述与图3至图6所示的根据本公开的实施方式的显示装置不同的配置。
第一内坝DMI1设置在显示区域AA内侧通孔TH与围绕通孔TH的邻近像素P’之间。第一内坝DMI1形成在层间绝缘膜ILD上。第一内坝DMI1形成为围绕通孔TH并阻挡封装层130的有机膜PCL的流动。因此，第一内坝DMI1可防止有机膜PCL从通孔TH暴露。
第一内坝DMI1包括下层DMI1a和上层DMI1b。下层DMI1a形成在层间绝缘膜ILD上，上层DMI1b形成在下层DMI1a上。
第一内坝DMI1的下层DMI1a和上层DMI1b可与形成平坦化层PLN、堤BN和间隔物SP中的至少一个同时形成，并且可由与平坦化层PLN、堤BN和间隔物SP中的至少一个相同的材料形成。例如，第一内坝DMI1的下层DMI1a可由与平坦化层PLN相同的材料同时形成。第一内坝DMI1的上层DMI1b可由与堤BN相同的材料同时形成。
在图8和图9中，第一内坝DMI1包括下层DMI1a和上层DMI1b，但本公开不限于此。例如，第一内坝DMI1可按照包括下层DMI1a的单层结构形成。例如，第一内坝DMI1可按照包括下层DMI1a、中间层和上层DMI1b的三层结构形成。
第二内坝DMI2设置在显示区域AA内侧通孔TH与第一内坝DMI1之间。第二内坝DMI2形成在层间绝缘膜ILD上。第二内坝DMI2形成为围绕通孔TH并阻挡封装层130的有机膜PCL的流动。具体地，当封装层130的有机膜PCL在第一内坝DMI1上流动时，第二内坝DMI2二次阻挡封装层130的有机膜PCL的流动。因此，第二内坝DMI2可更有效地防止有机膜PCL从通孔TH暴露。
第二内坝DMI2包括下层DMI2a和上层DMI2b。下层DMI2a形成在层间绝缘膜ILD上，上层DMI2b形成在下层DMI2a上。
第二内坝DMI2的下层DMI2a和上层DMI2b可与形成平坦化层PLN、堤BN和间隔物SP中的至少一个同时形成，并且可由与平坦化层PLN、堤BN和间隔物SP中的至少一个相同的材料形成。例如，第二内坝DMI2的下层DMI2a可由与平坦化层PLN相同的材料同时形成。第二内坝DMI2的上层DMI2b可由与堤BN相同的材料同时形成。
在图8和图9中，第二内坝DMI2包括下层DMI2a和上层DMI2b，但本公开不限于此。例如，第二内坝DMI2可按照包括下层DMI2a的单层结构形成。例如，第二内坝DMI2可按照包括下层DMI2a、中间层和上层DMI2b的三层结构形成。
另一方面，与外坝DMO不同，发光元件ED的一些元件可层叠在第一内坝DMI1和第二内坝DMI2上。例如，发光层EL和第二电极CE可层叠在第一内坝DMI1和第二内坝DMI2上。
发光层EL和第二电极CE的侧表面可从通孔TH暴露，并且水分和氧可渗入暴露的侧表面。在这种情况下，渗入侧表面的水分和氧可扩散到设置在通孔TH周围的邻近像素P’中并使发光元件EL劣化。
为了防止这一问题，在本公开的实施方式中，在第一内坝DMI1和第二内坝DMI2中的每一个中形成沟槽H，使得层叠在第一内坝DMI1和第二内坝DMI2上的发光层EL和第二电极CE可被切断。沟槽H穿透第一内坝DMI1和第二内坝DMI2并暴露层间绝缘膜ILD，但本公开不限于此。可在第一内坝DMI1和第二内坝DMI2中的每一个中按照凹陷形状形成沟槽H。
发光层EL可被形成在第一内坝DMI1和第二内坝DMI2中的沟槽H切断。具体地，形成在邻近像素P’和第一内坝DMI1之间的发光层EL1、形成在第一内坝DMI1和第二内坝DMI2之间的发光层EL2以及形成在第二内坝DMI2和通孔TH之间的发光层EL3由于沟槽H所形成的台阶部分而彼此断开。
第二电极CE可被形成在第一内坝DMI1中的沟槽H切断。具体地，形成在邻近像素P’和第一内坝DMI1之间的第二电极CE1、形成在第一内坝DMI1和第二内坝DMI2之间的第二电极CE2以及形成在第二内坝DMI2和通孔TH之间的第二电极CE3由于沟槽H所形成的台阶部分而彼此断开。
因此，利用根据本公开的实施方式的显示装置，可防止已渗入从通孔TH暴露的发光层EL3和第二电极CE3的侧表面的水分扩散到设置在通孔TH周围的邻近像素P’中。
另一方面，第一内坝DMI1和第二内坝DMI2中的每一个具有与通孔TH的形状对应的闭合曲线形状。例如，当通孔TH具有圆形形状时，第一内坝DMI1和第二内坝DMI2也具有圆形形状。另选地，不管通孔TH的形状如何，第一内坝DMI1和第二内坝DMI2可具有围绕通孔TH的椭圆形状。例如，当通孔TH具有诸如四边形形状、六边形形状或八边形形状的多边形形状时，第一内坝DMI1和第二内坝DMI2可具有围绕通孔TH的多边形形状、圆形形状和椭圆形状中的一种。在以下描述中，为了方便，假设第一内坝DMI1和第二内坝DMI2具有与通孔TH同心并围绕通孔TH的圆形形状。
第一导线TL1设置在层间绝缘膜ILD上。第一导线TL1沿着内坝DMI设置在邻近像素P’和第一内坝DMI1之间。第一导线TL1与第一内坝DMI1的第一侧接触设置。在这种情况下，第一导线TL1具有与第一内坝DMI1的形状对应的闭合曲线形状。例如，当第一内坝DMI1具有圆形形状时，第一导线TL1也具有圆形形状，即，环形状。
第一导线TL1与晶体管T的有源层A、栅极G、源极S和漏极D之一形成在同一层中。第一导线TL1由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图8和图9中，第一导线TL1由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第一导线TL1可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第一导线TL1上。第一导线TL1经由穿透层间绝缘膜ILD的第一接触孔CH1连接至第一链接线LL1。
第二导线TL2设置在层间绝缘膜ILD上。第二导线TL2沿着第一内坝DMI1设置在第一内坝DMI1和通孔TH之间。第二导线TL2与第一内坝DMI1的第二侧接触设置。这里，第二侧与设置有第一导线TL1的第一侧相对。在这种情况下，第二导线TL2具有与第一内坝DMI1的形状对应的闭合曲线形状。例如，当第一内坝DMI1具有圆形形状时，第二导线TL2也具有圆形形状，即，环形状。
第二导线TL2与晶体管T的有源层A、栅极G、源极S和漏极D之一形成在同一层中。第二导线TL2由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图8和图9中，第二导线TL2由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第二导线TL2可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第二导线TL2上。第二导线TL2经由穿透层间绝缘膜ILD的第二接触孔CH2连接至第二链接线LL2。
由于第一内坝DMI1设置在第一导线TL1和第二导线TL2之间，所以第一导线TL1和第二导线TL2彼此未电连接。即，第一导线TL1和第二导线TL2彼此电绝缘。
第一测试焊盘TPAD1设置在第二内坝DMI2和通孔TH之间。第一测试焊盘TPAD1形成在栅极绝缘膜GI上。此时，第一测试焊盘TPAD1可暴露，其上未形成其它层，如图8所示。
第一测试焊盘TPAD1形成在与第一导线TL1不同的层中。具体地，第一测试焊盘TPAD1形成在设置在第一导线TL1和基板SUB之间的多层之一中。此时，第一测试焊盘TPAD1可与晶体管T的有源层A或栅极G形成在同一层中。第一测试焊盘TPAD1可由与晶体管T的有源层A或栅极G相同的材料形成。
如图7所示形成一个第一测试焊盘TPAD1，但本公开不限于此。例如，可形成两个或更多个第一测试焊盘TPAD1。
第二测试焊盘TPAD2设置在第二内坝DMI2和通孔TH之间。第二测试焊盘TPAD2形成在栅极绝缘膜GI上。此时，第二测试焊盘TPAD2可暴露，其上未形成其它层，如图8所示。
第二测试焊盘TPAD2形成在与第二导线TL2不同的层中。具体地，第二测试焊盘TPAD2形成在设置在第二导线TL2和基板SUB之间的多层之一中。此时，第二测试焊盘TPAD2可与晶体管T的有源层A或栅极G形成在同一层中。第二测试焊盘TPAD2可由与晶体管T的有源层A或栅极G相同的材料形成。
如图7所示形成一个第二测试焊盘TPAD2，但本公开不限于此。例如，可形成两个或更多个第二测试焊盘TPAD2。
第一链接线LL1将第一导线TL1电连接至第一测试焊盘TPAD1。具体地，第一链接线LL1的一端连接至第一导线TL1，其另一端连接至第一测试焊盘TPAD1。第一导线TL1经由穿透层间绝缘膜ILD的第一接触孔CH1连接至第一链接线LL1。第一测试焊盘TPAD1可与第一链接线LL1一体地形成。即，第一测试焊盘TPAD1的一端可连接至第一链接线LL1。
因此，第一测试焊盘TPAD1可经由第一链接线LL1电连接至第一导线TL1。
第二链接线LL2将第二导线TL2电连接到第二测试焊盘TPAD2。具体地，第二链接线LL2的一端连接至第二导线TL2，其另一端连接至第二测试焊盘TPAD2。第二导线TL2经由穿透层间绝缘膜ILD的第二接触孔CH2连接至第二链接线LL2。第二测试焊盘TPAD2可与第二链接线LL2一体地形成。即，第二测试焊盘TPAD2的一端可连接至第二链接线LL2。
因此，第二测试焊盘TPAD2可经由第二链接线LL2电连接至第二导线TL2。
根据本公开的实施方式，可使用第一导线TL1和第二导线TL2确定在第一内坝DMI1中发光层EL和第二电极CE是否已被切断。
发光层EL和第二电极CE层叠在第一导线TL1上。发光层EL和第二电极CE也层叠在第二导线TL2上。此时，在设置在第一导线TL1和第二导线TL2之间的第一内坝DMI1中发光层EL和第二电极CE可切断。具体地，发光层EL和第二电极CE可被形成在第一内坝DMI1中的沟槽H切断。
当发光层EL和第二电极CE切断时，第一导线TL1和第二导线TL2彼此未电连接。这是因为形成在第一导线TL1上的发光层EL1和形成在第二导线TL2上的发光层EL2彼此分离而未电连接。这也是因为形成在第一导线TL1上的第二电极CE1和形成在第二导线TL2上的第二电极CE2彼此分离而未电连接。
由于由绝缘材料形成的第一内坝DMI1形成在第一导线TL1和第二导线TL2之间，所以第一导线TL1和第二导线TL2彼此未电连接，而是绝缘。
根据本公开的实施方式，可通过测量第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流或电阻来确定在第一内坝DMI1中发光层EL和第二电极CE是否已被切断。
具体地，当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，可确定在第一内坝DMI1中发光层EL和第二电极CE未被切断。
第一测试焊盘TPAD1电连接至第一导线TL1。第二测试焊盘TPAD2电连接至第二导线TL2。当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，意味着第一导线TL1和第二导线TL2彼此电连接。
这意味着形成在第一内坝DMI1的第一侧的发光层EL1和形成在第一内坝DMI1的第二侧的发光层EL2未切断而彼此电连接。另选地，其意味着形成在第一内坝DMI1的第一侧的第二电极CE1和形成在第一内坝DMI1的第二侧的第二电极CE2未被切断而彼此电连接。
另一方面，当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，可确定在第一内坝DMI1中发光层EL和第二电极CE被切断。
当第一测试焊盘TPAD1与第二测试焊盘TPAD2之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，其意味着第一导线TL1和第二导线TL2彼此未电连接，而是绝缘。
这意味着形成在第一内坝DMI1的第一侧的发光层EL1和形成在第一内坝DMI1的第二侧的发光层EL2切断并且彼此电绝缘。另选地，其意味着形成在第一内坝DMI1的第一侧的第二电极CE1和形成在第一内坝DMI1的第二侧的第二电极CE2被切断并且彼此电绝缘。
第三导线TL3设置在层间绝缘膜ILD上。第三导线TL3沿着第二内坝DMI2设置在第一内坝DMI1和第二内坝DMI2之间。第三导线TL3与第二内坝DMI2的第一侧接触设置。在这种情况下，第三导线TL3具有与第二内坝DMI2的形状对应的闭合曲线形状。例如，当第二内坝DMI2具有圆形形状时，第三导线TL3也具有圆形形状，即，环形状。
第三导线TL3与晶体管T的有源层A、栅极G、源极S和漏极D之一形成在同一层中。第三导线TL3由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图8和图9中，第三导线TL3由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第三导线TL3可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第三导线TL3上。第三导线TL3经由穿透层间绝缘膜ILD的第三接触孔CH3连接至第三链接线LL3。
第四导线TL4设置在层间绝缘膜ILD上。第四导线TL4沿着第二内坝DMI2设置在第二内坝DMI2和通孔TH之间。第四导线TL4与第二内坝DMI2的第二侧接触设置。这里，第二侧与设置有第三导线TL3的第一侧相对。在这种情况下，第四导线TL4具有与第二内坝DMI2的形状对应的闭合曲线形状。例如，当第二内坝DMI2具有圆形形状时，第四导线TL4也具有圆形形状，即，环形状。
第四导线TL4与晶体管T的有源层A、栅极G、源极S和漏极D之一形成在同一层中。第四导线TL4由与晶体管T的有源层A、栅极G、源极S和漏极D之一相同的材料形成。在图8和图9中，第四导线TL4由与晶体管T的源极S和漏极D相同的材料形成在同一层中，但本公开不限于此。另一方面，第四导线TL4可由与第一电极AE相同的材料形成在同一层中。
发光层EL、第二电极CE、第一无机膜PAS1、有机膜PCL和第二无机膜PAS2顺序地层叠在第四导线TL4上。第四导线TL4经由穿透层间绝缘膜ILD的第四接触孔CH4连接至第四链接线LL4。
由于第二内坝DMI2设置在第三导线TL3和第四导线TL4之间，所以第三导线TL3和第四导线TL4彼此未电连接。即，第三导线TL3和第四导线TL4彼此电绝缘。
第三测试焊盘TPAD3设置在第二内坝DMI2和通孔TH之间。第三测试焊盘TPAD3形成在栅极绝缘膜GI上。此时，第三测试焊盘TPAD3可暴露，其上未形成其它层，如图9所示。
第三测试焊盘TPAD3形成在与第三导线TL3不同的层中。具体地，第三测试焊盘TPAD3形成在设置在第三导线TL3和基板SUB之间的多层之一中。此时，第三测试焊盘TPAD3可与晶体管T的有源层A或栅极G形成在同一层中。第三测试焊盘TPAD3可由与晶体管T的有源层A或栅极G相同的材料形成。
如图7所示形成一个第三测试焊盘TPAD3，但本公开不限于此。例如，可形成两个或更多个第三测试焊盘TPAD3。
第四测试焊盘TPAD4设置在第二内坝DMI2和通孔TH之间。第四测试焊盘TPAD4形成在栅极绝缘膜GI上。此时，第四测试焊盘TPAD4可暴露，其上未形成其它层，如图9所示。
第四测试焊盘TPAD4形成在与第四导线TL4不同的层中。具体地，第二测试焊盘TPAD2形成在设置在第四导线TL4和基板SUB之间的多层之一中。此时，第四测试焊盘TPAD4可与晶体管T的有源层A或栅极G形成在同一层中。第四测试焊盘TPAD4可由与晶体管T的有源层A或栅极G相同的材料形成。
如图7所示形成一个第四测试焊盘TPAD4，但本公开不限于此。例如，可形成两个或更多个第四测试焊盘TPAD4。
第三链接线LL3将第三导线TL3电连接至第三测试焊盘TPAD3。具体地，第三链接线LL3的一端连接至第三导线TL3，其另一端连接至第三测试焊盘TPAD3。第三导线TL3经由穿透层间绝缘膜ILD的第三接触孔CH3连接至第三链接线LL3。第三测试焊盘TPAD3可与第三链接线LL3一体地形成。即，第三测试焊盘TPAD3的一端可连接至第三链接线LL3。
因此，第三测试焊盘TPAD3可经由第三链接线LL3电连接至第三导线TL3。
第四链接线LL4将第四导线TL4电连接至第四测试焊盘TPAD4。具体地，第四链接线LL4的一端连接至第四导线TL4，其另一端连接至第四测试焊盘TPAD4。第四导线TL4经由穿透层间绝缘膜ILD的第四接触孔CH4连接至第四链接线LL4。第四测试焊盘TPAD4可与第四链接线LL4一体地形成。即，第四测试焊盘TPAD4的一端可连接至第四链接线LL4。
因此，第四测试焊盘TPAD4可经由第四链接线LL4电连接至第四导线TL4。
根据本公开的实施方式，可使用第三导线TL3和第四导线TL4确定在第二内坝DMI2中发光层EL和第二电极CE是否已被切断。
发光层EL和第二电极CE层叠在第三导线TL3上。发光层EL和第二电极CE也层叠在第四导线TL4上。此时，在设置在第三导线TL3和第四导线TL4之间的第二内坝DMI2中发光层EL和第二电极CE可切断。具体地，发光层EL和第二电极CE可被形成在第二内坝DMI2中的沟槽H切断。
当发光层EL和第二电极CE切断时，第三导线TL3和第四导线TL4彼此未电连接。这是因为形成在第三导线TL3上的发光层EL2和形成在第四导线TL4上的发光层EL3彼此分离而未电连接。这也是因为形成在第三导线TL3上的第二电极CE2和形成在第四导线TL4上的第二电极CE3彼此分离而未电连接。
由于由绝缘材料形成的第二内坝DMI2形成在第三导线TL3和第四导线TL4之间，所以第三导线TL3和第四导线TL4彼此未电连接，而是绝缘。
根据本公开的实施方式，可通过测量第三测试焊盘TPAD3与第四测试焊盘TPAD4之间的电流或电阻来确定在第二内坝DMI2中发光层EL和第二电极CE是否已被切断。
具体地，当第三测试焊盘TPAD3与第四测试焊盘TPAD4之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，可确定在第二内坝DMI2中发光层EL和第二电极CE未切断。
第三测试焊盘TPAD3电连接至第三导线TL3。第四测试焊盘TPAD4电连接至第四导线TL4。当第三测试焊盘TPAD3与第四测试焊盘TPAD4之间的电流大于第一阈值或者它们之间的电阻等于或小于第二阈值时，其意味着第三导线TL3和第四导线TL4彼此电连接。
这意味着形成在第二内坝DMI2的第一侧的发光层EL2和形成在第二内坝DMI2的第二侧的发光层EL3未切断而彼此电连接。另选地，其意味着形成在第二内坝DMI2的第一侧的第二电极CE2和形成在第二内坝DMI2的第二侧的第二电极CE3未切断而彼此电连接。
另一方面，当第三测试焊盘TPAD3与第四测试焊盘TPAD4之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，可确定在第二内坝DMI2中发光层EL和第二电极CE切断。
当第三测试焊盘TPAD3与第四测试焊盘TPAD4之间的电流等于或小于第一阈值或者它们之间的电阻大于第二阈值时，其意味着第三导线TL3和第四导线TL4彼此未电连接，而是绝缘。
这意味着形成在第二内坝DMI2的第一侧的发光层EL2和形成在第二内坝DMI2的第二侧的发光层EL3切断并且彼此电绝缘。另选地，其意味着形成在第二内坝DMI2的第一侧上的第二电极CE2和形成在第二内坝DMI2的第二侧上的第二电极CE3被切断并且彼此电绝缘。
在根据本公开的实施方式的显示装置中，通过在第一内坝DMI1和第二内坝DMI2中形成沟槽H来切断发光层EL和第二电极CE。因此，利用根据本公开的实施方式的显示装置，可防止已渗入从通孔TH暴露的发光层EL和第二电极EC的侧表面的水分扩散到设置在通孔TH周围的邻近像素P’中。
在根据本公开的实施方式的显示装置中，由于第一导线TL1和第二导线TL2分别形成在第一内坝DMI1的第一侧和第二侧，所以可使用导线容易地确定在内坝DMI中发光层EL和第二电极CE是否已被切断。在根据本公开的实施方式的显示装置中，由于第三导线TL3和第四导线TL4分别形成在第二内坝DMI2的第一侧和第二侧，所以可使用导线容易地确定在内坝DMI中发光层EL和第二电极CE是否已被切断。因此，利用根据本公开的实施方式的显示装置，可改进产品的可靠性。
根据本公开的实施方式的显示装置包括穿透显示区域中的显示面板的通孔TH。通孔TH具有用于显示功能的元件和基板SUB被去除的结构。因此，可与通孔TH对应安装或添加各种组件。
可与通孔TH对应设置相机或光学传感器。相机位于显示面板的后表面上并且被设置为使得通孔TH的中心和相机的镜头的中心彼此匹配。当相机设置在显示面板的后表面上时，通孔TH可不具有完美孔形状。例如，盖玻璃(未示出)可使用光学粘合剂接合到显示装置中的封装层130的顶表面。在这种情况下，通孔TH仅在显示装置的面向相机的表面上开放，在用户所观看的顶表面上通过盖玻璃堵塞。由于通过通孔TH从相机的前表面去除盖玻璃以外的显示面板的大多数元件，所以可确保成像性能而没有光学阻碍。
例如，如图10所示，还可设置插入到通孔TH中的驱动轴。例如，根据本公开的实施方式的具有通孔的显示装置可应用于钟表。图10是示出采用根据本公开的另一实施方式的具有通孔的显示装置的钟表的图。
根据本公开的实施方式的具有通孔的显示装置可具有钟表形状。具有通孔TH的显示装置可显示钟表的字符或数字或者各种背景图片。钟表驱动单元M设置在显示装置的后表面上。驱动钟表NE的指针的驱动轴AX设置在钟表驱动单元中。驱动轴AX经由通孔TH从显示装置的前表面突出。钟表NE的指针安装在从显示装置的前表面突出的驱动轴AX上。钟表NE的指针包括安装在穿过通孔TH的驱动轴AX上的时针、分针和秒针。
除了诸如电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、超移动PC(UMPC)、智能电话、移动通信终端、移动电话、平板PC、智能手表、手表电话和可穿戴装置的移动电子装置之外，根据本公开的示例性实施方式的显示装置可应用于诸如电视、笔记本个人计算机(PC)、监视器、冰箱、微波炉、洗衣机和相机的各种产品。
本公开的上述特征、结构和效果包括在本公开的至少一个实施方式中，但不仅限于一个实施方式。此外，本公开的至少一个实施方式中描述的特征、结构和效果可由本领域技术人员通过其它实施方式的组合或修改来实现。因此，与组合和修改关联的内容应该被解释为在本公开的范围内。

Claims (20)

1.一种显示装置，该显示装置包括：
基板，该基板包括设置有像素的显示区域以及围绕所述显示区域的非显示区域，并且在所述显示区域中具有通孔；
第一坝，该第一坝围绕所述通孔；
第一导线，该第一导线设置在所述第一坝和所述像素之间；以及
第二导线，该第二导线设置在所述第一坝和所述通孔之间。
2.根据权利要求1所述的显示装置，其中，所述第一导线与所述第二导线电绝缘。
3.根据权利要求1所述的显示装置，该显示装置还包括：
第一测试焊盘，该第一测试焊盘设置在所述第一坝和所述通孔之间并电连接至所述第一导线；以及
第二测试焊盘，该第二测试焊盘设置在所述第一坝和所述通孔之间并电连接至所述第二导线。
4.根据权利要求3所述的显示装置，该显示装置还包括：
第一链接线，该第一链接线将所述第一导线电连接至所述第一测试焊盘；以及
第二链接线，该第二链接线将所述第二导线电连接至所述第二测试焊盘。
5.根据权利要求4所述的显示装置，该显示装置还包括设置在所述第一导线与所述基板之间以及第二导线与所述基板之间的绝缘膜，
其中，所述第一链接线的一端经由穿透所述绝缘膜的第一接触孔连接至所述第一导线，并且所述第一链接线的另一端连接至所述第一测试焊盘。
6.根据权利要求5所述的显示装置，其中，所述第二链接线的一端经由穿透所述绝缘膜的第二接触孔连接至所述第二导线，并且所述第二链接线的另一端连接至所述第二测试焊盘。
7.根据权利要求1所述的显示装置，其中，各个像素包括：
第一电极，该第一电极设置在所述基板上方；
发光层，该发光层设置在所述第一电极上方；以及
第二电极，该第二电极设置在所述发光层上方，
其中，在所述第一坝上所述发光层和所述第二电极分别被切断。
8.根据权利要求7所述的显示装置，其中，所述第一坝包括沟槽，并且
其中，所述发光层和所述第二电极分别被所述第一坝的所述沟槽切断。
9.根据权利要求7所述的显示装置，其中，所述发光层设置在所述第一导线和所述第二导线上方，并且
其中，设置在所述第一导线上方的所述发光层和设置在所述第二导线上方的所述发光层彼此断开。
10.根据权利要求7所述的显示装置，其中，所述第二电极设置在所述第一导线和所述第二导线上方，并且
其中，设置在所述第一导线上方的所述第二电极和设置在所述第二导线上方的所述第二电极彼此断开。
11.根据权利要求7所述的显示装置，该显示装置还包括设置在所述第二电极上方的封装膜，
其中，所述封装膜覆盖所述第二电极、所述第一导线、所述第二导线和所述第一坝。
12.根据权利要求1所述的显示装置，其中，所述第一导线与所述第一坝的第一侧接触，并且所述第二导线与所述第一坝的第二侧接触。
13.根据权利要求1所述的显示装置，其中，所述第一导线和所述第二导线中的每一个具有闭合形状。
14.根据权利要求13所述的显示装置，其中，所述第一导线和所述第二导线中的每一个具有环形状。
15.根据权利要求1所述的显示装置，该显示装置还包括驱动晶体管，该驱动晶体管设置在所述基板上方并且包括栅极、源极和漏极，
其中，所述第一导线和所述第二导线中的每一个与所述栅极、所述源极和所述漏极中的至少一个设置在同一层中。
16.根据权利要求1所述的显示装置，该显示装置还包括：
第二坝，该第二坝设置在所述第一坝和所述通孔之间并围绕所述通孔；
第三导线，该第三导线沿着所述第二坝设置在所述第二坝和所述第一坝之间；以及
第四导线，该第四导线沿着所述第二坝设置在所述第二坝和所述通孔之间，
其中，所述第三导线与所述第四导线电绝缘。
17.根据权利要求16所述的显示装置，该显示装置还包括：
第三测试焊盘，该第三测试焊盘设置在所述第二坝和所述通孔之间并电连接至所述第三导线；以及
第四测试焊盘，该第四测试焊盘设置在所述第二坝和所述通孔之间并电连接至所述第四导线。
18.根据权利要求17所述的显示装置，该显示装置还包括：
第三链接线，该第三链接线将所述第三导线电连接至所述第三测试焊盘；以及
第四链接线，该第四链接线将所述第四导线电连接至所述第四测试焊盘。
19.根据权利要求18所述的显示装置，该显示装置还包括设置在所述第三导线与所述基板之间以及第四导线与所述基板之间的绝缘膜，
其中，所述第三链接线的一端经由穿透所述绝缘膜的第三接触孔连接至所述第三导线，并且所述第三链接线的另一端连接至所述第三测试焊盘，并且
其中，所述第四链接线的一端经由穿透所述绝缘膜的第四接触孔连接至所述第四导线，并且所述第四链接线的另一端连接至所述第四测试焊盘。
20.一种显示装置，该显示装置包括：
基板，该基板包括设置有像素的显示区域以及围绕所述显示区域的非显示区域，并且在所述显示区域中具有通孔；以及
第一坝，该第一坝围绕所述通孔，
其中，各个像素包括：
第一电极，该第一电极设置在所述基板上方；
发光层，该发光层设置在所述第一电极上方；以及
第二电极，该第二电极设置在所述发光层上方，
其中，在所述第一坝上所述发光层和所述第二电极分别被切断。
CN201911213504.0A 2018-12-28 2019-12-02 具有通孔的显示装置 Active CN111384108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180173120A KR20200082492A (ko) 2018-12-28 2018-12-28 관통홀이 구비된 표시장치
KR10-2018-0173120 2018-12-28

Publications (2)

Publication Number Publication Date
CN111384108A true CN111384108A (zh) 2020-07-07
CN111384108B CN111384108B (zh) 2023-09-05

Family

ID=71124450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911213504.0A Active CN111384108B (zh) 2018-12-28 2019-12-02 具有通孔的显示装置

Country Status (3)

Country Link
US (1) US11322570B2 (zh)
KR (1) KR20200082492A (zh)
CN (1) CN111384108B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200067284A (ko) 2018-12-03 2020-06-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200135673A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시장치의 제조방법
KR20210008232A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 디스플레이 장치
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
KR20220014425A (ko) * 2020-07-27 2022-02-07 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 기기
KR20220026663A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20220063790A (ko) * 2020-11-09 2022-05-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220078932A (ko) * 2020-12-04 2022-06-13 엘지디스플레이 주식회사 디스플레이 장치
KR20230100397A (ko) * 2021-12-28 2023-07-05 엘지디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354379A (zh) * 2000-11-17 2002-06-19 国际商业机器公司 液晶显示板、液晶显示装置及制造方法、衬底连接体
KR20160064373A (ko) * 2014-11-27 2016-06-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US20170162637A1 (en) * 2015-12-04 2017-06-08 Samsung Display Co., Ltd. Display device
US20180061722A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Display device and testing method thereof
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
CN108539037A (zh) * 2018-02-27 2018-09-14 武汉华星光电半导体显示技术有限公司 一种oeld显示器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555403B1 (ko) 2015-06-18 2023-07-13 엘지디스플레이 주식회사 유기 발광 다이오드 패널 및 이를 이용한 플렉서블 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354379A (zh) * 2000-11-17 2002-06-19 国际商业机器公司 液晶显示板、液晶显示装置及制造方法、衬底连接体
KR20160064373A (ko) * 2014-11-27 2016-06-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
US20170162637A1 (en) * 2015-12-04 2017-06-08 Samsung Display Co., Ltd. Display device
US20180061722A1 (en) * 2016-08-31 2018-03-01 Lg Display Co., Ltd. Display device and testing method thereof
CN107808930A (zh) * 2016-08-31 2018-03-16 乐金显示有限公司 显示装置及其测试方法
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
CN108539037A (zh) * 2018-02-27 2018-09-14 武汉华星光电半导体显示技术有限公司 一种oeld显示器件

Also Published As

Publication number Publication date
US11322570B2 (en) 2022-05-03
KR20200082492A (ko) 2020-07-08
CN111384108B (zh) 2023-09-05
US20200212159A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN111384108B (zh) 具有通孔的显示装置
US11355728B2 (en) Electroluminesence display having through-hole in display area
KR102663324B1 (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
US10741616B2 (en) Organic light emitting display device and method for manufacturing the same
CN108231829B (zh) 包括滤色器的显示装置
CN111326547B (zh) 部分透明显示装置
US10692947B2 (en) Light emitting display device and method of manufacturing the same
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
KR20200082582A (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
JP2018026593A (ja) 有機発光表示装置
KR102626690B1 (ko) 표시장치, 그의 제조방법, 및 그를 포함한 헤드 장착형 디스플레이
TWI628789B (zh) 顯示裝置及其製造方法
KR102666703B1 (ko) 전계 발광 표시장치
KR102602171B1 (ko) 전계 발광 표시장치
KR102640017B1 (ko) 협-베젤 전계 발광 표시장치
KR102660306B1 (ko) 폴더블 전계 발광 표시장치
CN114664886A (zh) 电致发光显示装置
KR102633505B1 (ko) 협-베젤 전계 발광 표시장치
KR102574813B1 (ko) 플렉서블 전계 발광 표시장치
KR20200078091A (ko) 플렉서블 전계 발광 표시장치
KR20220070769A (ko) 전계 발광 표시장치
KR20220097188A (ko) 발광 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant