KR20220063790A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220063790A
KR20220063790A KR1020200148598A KR20200148598A KR20220063790A KR 20220063790 A KR20220063790 A KR 20220063790A KR 1020200148598 A KR1020200148598 A KR 1020200148598A KR 20200148598 A KR20200148598 A KR 20200148598A KR 20220063790 A KR20220063790 A KR 20220063790A
Authority
KR
South Korea
Prior art keywords
layer
inorganic
electrode
insulating layer
inorganic pattern
Prior art date
Application number
KR1020200148598A
Other languages
English (en)
Inventor
전우식
김상열
성태현
홍승수
오언석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200148598A priority Critical patent/KR20220063790A/ko
Priority to US17/336,096 priority patent/US11812633B2/en
Priority to CN202111053455.6A priority patent/CN114464648A/zh
Publication of KR20220063790A publication Critical patent/KR20220063790A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H01L27/3225—
    • H01L27/3246—
    • H01L51/5012—
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5088—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 의한 표시 장치는 표시 영역, 상기 표시 영역 내에 위치하는 개구 영역, 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 표시 영역에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하는 제2 전극, 상기 기판의 주변 영역에 위치하는 무기 패턴부, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 상기 무기 패턴부 위에 위치하는 적어도 하나의 유기층을 포함하는 중간층을 포함하고, 상기 무기 패턴부는 서로 이격되어 있는 복수의 무기 패턴을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 내비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다. 최근에는 이러한 전자 기기의 용도가 통합되는 추세이며, 예를 들면 휴대 전화 내에 카메라 등이 내장될 수 있다.
이때, 휴대 전화 내에 카메라 등을 내장하기 위해 휴대 전화의 표시 장치의 일부 영역에 개구를 형성할 수 있다. 이때, 개구 형성에 의해 노출된 층은 외부로부터 오염이 발생할 수 있다. 또한, 이러한 오염이 일부 층을 따라 이동하면서 개구 주변에 위치하는 소자들이 제대로 동작하지 않게 되는 문제점이 있다.
실시예들은 개구를 둘러싸는 주변 영역에서의 장치 신뢰성이 향상된 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 표시 영역, 상기 표시 영역 내에 위치하는 개구 영역, 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역을 포함하는 기판, 상기 기판의 표시 영역에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하는 제2 전극, 상기 기판의 주변 영역에 위치하는 무기 패턴부, 및 상기 제1 전극과 상기 제2 전극 사이에 위치하고, 상기 무기 패턴부 위에 위치하는 적어도 하나의 유기층을 포함하는 중간층을 포함하고, 상기 무기 패턴부는 서로 이격되어 있는 복수의 무기 패턴을 포함한다.
상기 중간층은 상기 무기 패턴부의 상부면 위에 위치하고, 상기 무기 패턴부의 측면 위에는 위치하지 않을 수 있다.
상기 중간층은 인접한 무기 패턴들 사이에는 위치하지 않을 수 있다.
상기 표시 영역에 위치하는 중간층은 상기 무기 패턴부 위에 위치하는 중간층과 분리될 수 있다.
상기 제2 전극은 무기 패턴부와 중첩하지 않을 수 있다.
일 실시예에 의한 표시 장치는 상기 트랜지스터를 구성하는 복수의 층들 사이에 위치하는 무기 절연층을 더 포함하고, 상기 무기 패턴부는 상기 무기 절연층과 동일한 물질을 포함할 수 있다.
상기 무기 절연층은 제1 무기 절연층 및 제2 무기 절연층을 포함하고, 상기 무기 패턴은 상기 제1 무기 절연층과 동일한 물질을 포함하는 제1 무기 패턴층, 및 상기 제2 무기 절연층과 동일한 물질을 포함하는 제2 무기 패턴층을 포함할 수 있다.
일 실시예에 의한 표시 장치는 상기 무기 절연층은 3개 이상의 무기 절연층을 포함하고, 상기 무기 패턴은 상기 무기 절연층과 동일한 물질을 포함하는 3개 이상의 무기 패턴층을 포함할 수 있다.
상기 무기 절연층의 단부는 상기 표시 영역과 상기 주변 영역의 경계부에 위치하고, 상기 무기 절연층의 단부에서 상기 중간층이 분리될 수 있다.
상기 중간층은 상기 무기 절연층의 단부의 상부면 위에 위치하고, 상기 무기 절연층의 측면 위에는 위치하지 않을 수 있다.
상기 무기 패턴의 측면과 상기 기판의 상부면이 이루는 각은 75도 이상이고, 120도 이하일 수 있다.
상기 무기 패턴의 측면은 상기 기판의 상부면에 대해 수직으로 이루어질 수 있다.
상기 무기 패턴은 역테이퍼 형상을 가질 수 있다.
상기 개구 영역은 전자 모듈과 중첩할 수 있다.
상기 중간층은 유기 기능층을 포함하고, 상기 유기 기능층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 기판의 표시 영역에 무기 절연층 및 트랜지스터를 형성하는 단계, 상기 기판의 표시 영역 내에 위치하는 개구 영역 및 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역에 무기 패턴부 및 희생층을 형성하는 단계, 상기 트랜지스터에 연결되는 제1 전극을 형성하는 단계, 상기 기판 위에 전체적으로 중간 물질층을 형성하는 단계, 상기 중간 물질층 위에 제2 전극 물질층을 형성하는 단계, 상기 무기 패턴부에 레이저를 조사하여 상기 희생층 및 상기 희생층 위에 위치하는 중간 물질층 및 제2 전극 물질층의 부분을 상기 기판으로부터 분리하는 단계를 포함한다.
상기 무기 패턴부는 서로 이격되어 있는 복수의 무기 패턴을 포함하고, 상기 희생층은 상기 무기 패턴부의 측면에 형성될 수 있다.
상기 무기 패턴부는 상기 무기 절연층의 적어도 일부와 동일한 물질을 포함하고, 상기 희생층은 상기 트랜지스터를 구성하는 복수의 층 중 적어도 일부와 동일한 물질을 포함하고, 상기 무기 패턴의 측면과 상기 기판의 상부면이 이루는 각은 75도 이상이고, 120도 이하일 수 있다.
상기 레이저 조사에 의해, 상기 무기 패턴의 측면 위에 위치하는 중간 물질층은 제거되고, 상기 무기 패턴의 상부면 위에 위치하는 중간 물질층은 남을 수 있다.
상기 레이저 조사에 의해, 상기 무기 패턴 위 및 상기 무기 패턴들 사이에 위치하는 제2 전극 물질층은 제거될 수 있다.
실시예들에 따르면, 개구에 인접하여 위치하는 주변 영역에서 발광층 및 공통 전극이 위치하지 않는 부분이 존재함으로써, 이물질이 개구를 통해 표시 장치의 내부로 침투하는 것을 방지할 수 있으며, 이로 인해 표시 장치의 신뢰성을 향상시킬 수 있다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
도 4는 도 1 및 도 3의 A 영역을 확대한 평면도이다.
도 5a는 표시 영역에 해당하는 표시 패널의 단면도이다.
도 5b는 일 실시예에 의한 표시 장치의 회로도이다.
도 6a는 주변 영역 및 개구 영역이 위치하는 표시 패널의 단면도이다.
도 6b는 주변 영역의 일부를 확대하여 나타낸 단면도이다.
도 6c는 일 실시예에 의한 표시 장치의 변형예를 나타낸 확대 단면도이다.
도 7 내지 도 12는 일 실시예에 의한 표시 장치의 제조 공정의 순서에 따라 나타낸 공정 단면도이다.
도 13은 일 실시예에 의한 표시 장치의 무기 패턴부를 나타낸 평면도이다.
도 14는 일 실시예에 의한 표시 장치의 무기 패턴부를 나타낸 단면도이다.
도 15는 도 14의 일부를 확대하여 나타낸 확대 단면도이다.
도 16은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 17은 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
도 18은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 19는 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
도 20a는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 20b는 도 20a의 일부를 확대하여 나타낸 단면도이다.
도 21은 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 내지 도 3을 참조하여 일 실시예에 따른 표시 장치에 대해 개략적으로 살펴본다. 도 1은 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
우선 도 1 및 도 2를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 제3 방향(DR3)을 향해 영상을 표시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
표시 장치(1000)는 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)를 포함한다. 본 실시예에서, 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)가 결합되어 표시 장치(1000)를 구성할 수 있다.
커버 윈도우(WU)는 표시 패널(DP) 상에 배치되어 표시 패널(DP)을 보호한다. 커버 윈도우(WU)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시키는 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의한다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩하여 비표시 영역(PA)이 외부에서 시인되는 것을 차단할 수 있다.
커버 윈도우(WU)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 후술하는 전자 모듈(EM)과 중첩할 수 있다. 전자 모듈(EM)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.
일 실시예에 따르면 제1 홀 영역(HA1)은 투과 영역(TA)에 위치하고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 그러나 이는 예시적으로 도시한 것에 불과하고 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA)에 위치하거나 모두 차단 영역(BA)에 위치할 수 있다. 또한, 홀 영역의 개수는 2개에 한정되지 아니하며, 3개 이상의 홀 영역이 형성될 수도 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각에는 커버 윈도우(WU)의 배면으로부터 함몰된 소정의 함몰부가 정의될 수 있다. 함몰부는 커버 윈도우(WU)의 두께보다 낮은 깊이의 홈 부 또는 개구를 포함할 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 다른 형태를 가질 수 있다. 제1 홀 영역(HA1)은 평면 상 원형 형태를 가질 수 있고, 제2 홀 영역(HA2)은 평면상 제1 방향(DR1)을 따라 연장된 장축을 가지는 타원 형태를 가질 수 있다. 다만 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형태가 이에 제한되는 것은 아니며, 크기나 형상은 다양하게 변형될 수 있다.
표시 패널(DP)은 플랫한 리지드 표시 패널이거나, 이에 제한되지 않고 플렉서블 표시 패널일 수 있다. 본 발명의 일 실시예에 따른 표시 패널은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 전면에 영상을 표시한다. 표시 패널(DP)의 전면은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 영상은 표시 영역(DA)에 표시된다. 비표시 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 위치하는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)들은 전기적 신호에 응답하여 광을 표시할 수 있다. 화소(PX)들이 표시하는 광들은 영상을 구현할 수 있다. 일 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
일 실시예에 따른 표시 패널(DP)은 표시 패널(DP)을 관통하는 개구 영역(DTA)를 포함할 수 있다. 개구 영역(DTA)는 표시 영역(DA) 내에 위치할 수 있다. 이후 개구 영역(DTA)가 위치하는 A 영역에 대해 후술하기로 한다. 개구 영역(DTA)는 커버 윈도우(WU)의 제1 홀 영역(HA1)과 중첩할 수 있다. 복수의 화소(PX)들 중 일부는 개구 영역(DTA)를 둘러싸며 배치될 수 있다. 따라서 영상은 개구 영역(DTA)에 인접하는 영역에도 표시될 수 있다.
표시 패널(DP)은 표시 영역(DA)으로부터 연장되어 복수의 신호선 및 패드부가 위치하는 비표시 영역(PA)을 포함한다. 비표시 영역(PA)에는 데이터 구동부(50)가 위치할 수 있다. 일 실시예에 따르면 비표시 영역(PA)의 패드부는 구동칩(80)을 포함하는 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있으며, 이하 도 3에서 보다 구체적으로 설명한다.
도 2에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에는 표시 패널(DP) 및 커버 윈도우(WU)를 결합시키는 접착층(AD)이 위치할 수 있다. 한편 본 명세서는 도시하지 않았으나 표시 패널(DP)과 커버 윈도우(WU) 사이에 위치하는 터치 유닛을 더 포함할 수 있다. 터치 유닛은 표시 장치(1000)의 터치스크린 기능을 위해 표시 패널(DP) 상에 배치될 수 있다. 터치 유닛은 다양한 패턴의 터치 전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다.
전자 모듈(EM)은 표시 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(EM)은 미 도시된 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.
전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 수신되는 외부 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다.
예를 들어, 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈, 및 촬영 모듈 중 적어도 어느 하나일 수 있다. 예를 들어, 제1 전자 모듈(EM1)은 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서, 외부 피사체를 촬영하는 카메라 모듈 중 적어도 어느 하나를 포함할 수 있다.
제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예를 들어, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 어느 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력 받을 수 있는 마이크로폰(microphone)을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EM)은 단일의 모듈로 구성되거나, 더 많은 수의 전자 모듈들을 더 포함할 수도 있고, 다양한 배치 관계로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징 부재(HM)는 표시 패널(DP)의 하측에 배치된다. 하우징 부재(HM)는 커버 윈도우(WU)와 결합되어 표시 장치(1000)의 외관을 구성한다. 하우징 부재(HM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다.
하우징 부재(HM)는 소정의 수용 공간을 제공한다. 표시 패널(DP)은 수용 공간 내에 수용되어 외부 충격으로부터 보호될 수 있다.
다음 도 3을 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 기판(SUB)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(SUB) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 구동 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 기판(SUB)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 기판(SUB)의 일측에만 배치될 수도 있다.
패드부(PAD)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(P1, P2, P3, P4)를 포함한다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 패드부(PAD)는 인쇄 회로 기판(PCB)의 패드부(PCB_P)와 전기적으로 연결될 수 있다. 인쇄 회로 기판(PCB)은 IC 구동칩(80)의 신호 또는 전원을 패드부(PAD)로 전달 할 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(P1)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(P3, P1)를 통해 각각에 전달할 수 있다. 제어부는 단자(P2)를 통해 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달한다. 또한 제어부는 단자(P4)를 통해 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달한다.
데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(PAD)와 표시 영역(DA) 사이에 배치될 수 있다.
구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(SUB)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 제2 전극)에 공통 전압(ELVSS)을 전달한다.
이하에서는 도 3에 도시된 개구 영역(DTA)를 포함하는 A 영역에 대해 도 4를 참조하여 설명한다. 도 4는 도 1 및 도 3의 A 영역을 확대한 평면도이다.
전술한 도면들에 도 4를 참조하면 표시 패널(DP)은 기판 상에 위치하는 복수의 신호선(SL, DL), 복수의 화소(PX)를 포함한다. 복수의 화소(PX) 각각은 복수의 신호선(SL, DL)과 연결될 수 있다. 도 4는 복수의 신호선 중 스캔선(SL) 및 데이터선(DL)을 예시적으로 설명한다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX) 각각은 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)이 포함하는 홀 영역(HA)은 개구 영역(DTA) 및 개구 영역(DTA)를 둘러싸는 주변 영역(LA)을 포함한다.
주변 영역(LA)은 개구 영역(DTA)의 외곽을 감싸는 영역이다. 주변 영역(LA)은 개구 영역(DTA)와 표시 영역(DA) 사이에 위치할 수 있다. 주변 영역(LA)은 개구 영역(DTA)를 형성하기 위한 레이저 조사 시에, 배선들에 손상을 미치지 않게 할 수 있다. 주변 영역(LA)은 최소 너비를 일정하게 유지시킬 필요가 있다.
한편, 주변 영역(LA)에는 무기 패턴부(IOP) 및 댐(D1, D2)이 위치할 수 있다. 이때, 무기 패턴부(IOP)는 개구 영역(DTA)와 댐(D1, D2) 사이에 위치할 수 있다. 즉, 무기 패턴부(IOP)가 댐(D1, D2)보다 개구 영역(DTA)에 더 가까이 위치할 수 있다.
스캔선(SL) 및 데이터선(DL)은 반원 구조를 가지며 주변 영역(LA)과 중첩하며 개구 영역(DTA)를 우회할 수 있다. 복수의 스캔선(SL)은 개구 영역(DTA)의 주변을 따라서 가로 방향으로 연장되어 있다. 여기서, 복수의 스캔선(SL)은 신호에 따라 스캔선, 발광 제어선, 초기화 전압선 등으로 구성될 수 있다. 복수의 데이터선(DL)은 개구 영역(DTA)의 주변을 따라서 세로 방향으로 연장되어 있다. 복수의 데이터선(DL)은 신호에 따라 구동 전압선, 구동 저전압선 등으로 구성될 수 있다. 실시예에 따라서, 복수의 스캔선(SL) 및 복수의 데이터선(DL)은 변경될 수 있다.
이하에서는 도 5a, 도 5b, 도 6a, 도 6b 및 도 6c를 참고하여 개구 영역(DTA)를 둘러싸는 부분에 대해 더욱 설명한다.
도 5a는 표시 영역에 해당하는 표시 패널의 단면도이고, 도 5b는 일 실시예에 의한 표시 장치의 회로도이다. 도 6a는 주변 영역 및 개구 영역이 위치하는 표시 패널의 단면도이며, 도 6b는 주변 영역의 일부를 확대하여 나타낸 단면도이고, 도 6c는 일 실시예에 의한 표시 장치의 변형예를 나타낸 확대 단면도이다.
먼저, 도 5a를 참조하여 표시 영역(DA)을 기준으로 적층 구조에 대해 살펴본다.
일 실시예에 따른 기판(SUB)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있다. 기판(SUB)은 단층 또는 다층일 수 있다. 기판(SUB)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층된 구조를 가질 수 있다.
기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 기판(SUB)으로부터 버퍼층(BF)의 상부층, 특히 반도체층(SC)으로 불순물이 전달되는 것을 차단하여 반도체층(SC)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(BF)은 질화규소 또는 산화규소 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(BF)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(BF) 상에 반도체층(SC)이 위치한다. 반도체층(SC)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(SC)은 채널 영역(C), 제1 영역(S) 및 제2 영역(D)을 포함한다. 제1 영역(S) 및 제2 영역(D)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 제1 영역(S) 및 제2 영역(D) 대비 소량의 불순물이 도핑되거나, 불순물이 도핑되지 않는 반도체를 포함하고, 제1 영역(S) 및 제2 영역(D)은 채널 영역(C) 대비 다량의 불순물이 도핑되어 있는 반도체를 포함할 수 있다. 반도체층(SC)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(SC) 위에는 제1 무기 절연층(IL1)이 위치한다. 제1 무기 절연층(IL1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 무기 절연층(IL1) 위에는 게이트 전극(GE) 및 제1 커패시터 전극(CE1)이 위치한다. 게이트 전극(GE) 및 제1 커패시터 전극(CE1)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 반도체층(SC)의 채널 영역(C)과 중첩할 수 있다.
게이트 전극(GE) 및 제1 무기 절연층(IL1) 위에는 제2 무기 절연층(IL2)이 위치한다. 제2 무기 절연층(IL2)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2 무기 절연층(IL2) 위에 상부 전극(AE) 및 제2 커패시터 전극(CE2)이 위치한다. 제2 커패시터 전극(CE2)과 상부 전극(AE)은 하나의 도전 패턴의 서로 다른 부분일 수 있다. 제2 커패시터 전극(CE2)과 상부 전극(AE)은 전기적으로 연결될 수 있다.
제2 커패시터 전극(CE2)과 상부 전극(AE)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
상부 전극(AE) 및 제2 커패시터 전극(CE2) 위에 제3 무기 절연층(IL3)이 위치한다. 제3 무기 절연층(IL3)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제3 무기 절연층(IL3) 위에 소스 전극(SE)과 드레인 전극(DE)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 제3 무기 절연층(IL3), 제1 및 제2 무기 절연층(IL1, IL2)에 형성된 접촉 구멍을 통해 반도체층(SC)의 제1 영역(S) 및 제2 영역(D)과 각각 연결된다.
소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제3 무기 절연층(IL3), 소스 전극(SE) 및 드레인 전극(DE) 위에는 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)이 순차적으로 위치한다. 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 유기 절연층(IL4)과 제2 유기 절연층(IL5) 사이에는 연결 부재(CE)가 위치할 수 있다. 연결 부재(CE)는 드레인 전극(DE)과 제1 전극(E1)을 연결할 수 있다. 그러나 이에 제한되지 않고 실시예에 따라 연결 부재 없이 드레인 전극(DE)과 제1 전극(E1)이 직접 연결될 수도 있다.
제2 유기 절연층(IL5) 위에는 제1 전극(E1)이 위치한다. 제1 전극(E1)은 제2 유기 절연층(IL5)의 접촉 구멍을 통해 연결 부재(CE)와 연결된다. 제1 전극(E1)은 전기적으로 드레인 전극(DE)과 연결되어 있다.
제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 전극(E1)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
게이트 전극(GE), 반도체층(SC), 소스 전극(SE) 및 드레인 전극(DE)으로 이루어진 트랜지스터는 제1 전극(E1)에 연결되어 발광 소자(LD)에 전류를 공급한다.
제2 유기 절연층(IL5)과 제1 전극(E1)의 위에는 격벽(IL6) 및 스페이서(IL7)가 위치한다.
격벽(IL6)은 제1 전극(E1)의 적어도 일부와 중첩하고 발광 영역을 정의하는 개구를 가진다. 개구는 제1 전극(E1)과 거의 유사한 평면 형태를 가질 수 있다. 개구는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형, 타원형 등 어떠한 모양도 가질 수 있다.
격벽(IL6) 및 스페이서(IL7)는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
개구와 중첩하는 제1 전극(E1) 위에는 중간층(EL)이 위치한다. 중간층(EL)은 적어도 하나의 유기층을 포함할 수 있으며, 다중층으로 이루어질 수 있다. 중간층(EL)은 발광층 및 유기 기능층을 포함할 수 있다. 발광층은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 또한, 유기 기능층은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 등을 포함할 수 있다. 중간층(EL)은 소정의 유색 컬러광을 생성할 수 있다. 중간층(EL)은 표시 영역(DA) 및 주변 영역(LA)에 위치하는 것으로 도시되어 있으나, 중간층(EL)의 적어도 일부는 표시 영역(DA)에만 위치하고, 주변 영역(LA)에는 위치하지 않을 수 있다. 예를 들면, 발광층은 마스크를 이용하여 격벽(IL6)의 개구 내에만 위치하도록 형성할 수 있다. 이때 발광층은 표시 영역(DA)에 위치하고, 주변 영역(LA)에는 위치하지 않게 된다. 유기 기능층은 표시 영역(DA) 및 주변 영역(LA)에 위치할 수 있다.
중간층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 중간층(EL)과 제2 전극(E2)은 발광 소자(LD)를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 유기 중간층(EL) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
제2 전극(E2) 위에 봉지층(ENC)이 위치한다. 봉지층(ENC)은 발광 소자(LD)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 소자(LD)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
제1 봉지 무기층(EIL1)은 제2 전극(E2)을 커버할 수 있다. 제1 봉지 무기층(EIL1)은 외부 수분이나 산소가 발광 소자(LD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 봉지 무기층(EIL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 봉지 무기층(EIL1)은 증착 공정을 통해 형성될 수 있다.
봉지 유기층(EOL)은 제1 봉지 무기층(EIL1) 상에 배치되어 제1 봉지 무기층(EIL1)에 접촉할 수 있다. 제1 봉지 무기층(EIL1) 상면에 형성된 굴곡이나 제1 봉지 무기층(EIL1) 상에 존재하는 파티클(particle) 등은 봉지 유기층(EOL)에 의해 커버되어, 제1 봉지 무기층(EIL1)의 상면의 표면 상태가 봉지 유기층(EOL)상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 봉지 유기층(EOL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 봉지 유기층(EOL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 봉지 무기층(EIL2)은 봉지 유기층(EOL) 상에 배치되어 봉지 유기층(EOL)을 커버한다. 제2 봉지 무기층(EIL2)은 제1 봉지 무기층(EIL1)상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 봉지 무기층(EIL2)은 봉지 유기층(EOL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 봉지 무기층(EIL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 봉지 무기층(EIL2)은 증착 공정을 통해 형성될 수 있다.
본 명세서는 도시하지 않았으나 제2 전극(E2)과 봉지층(ENC) 사이에 위치하는 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 유기물질을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 소자(LD)의 출광 효율을 향상시킨다. 캡핑층은 제1 봉지 무기층(EIL1)보다 큰 굴절률을 가질 수 있다.
상기에서 하나의 화소에 포함되어 있는 트랜지스터들 중 하나의 트랜지스터에 대해 설명하였으나, 각 화소는 복수의 트랜지스터를 포함할 수 있다. 이하에서는 도 5b를 참조하여 각 화소에 포함되어 있는 복수의 트랜지스터의 예시에 대해 설명한다.
도 5b에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 게이트 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)의 신호와 동일한 타이밍에 제1 스캔 신호선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔 신호선(151)에 부극성의 전압이 인가될 때, 제2 스캔 신호선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔 신호선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 실리콘 반도체를 포함하는 실리콘 트랜지스터를 포함할 수 있다. 예를 들면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 실리콘 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 실리콘 트랜지스터로 이루어질 수도 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
다음으로, 도 6a 및 도 6b를 참조하여 개구 영역(DTA) 및 개구 영역(DTA)의 주변 영역(LA)을 포함하는 홀 영역(HA)에 대해 설명한다. 전술한 설명과 동일한 구성 요소에 대한 설명은 생략한다.
기판(SUB)의 주변 영역(LA) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 표시 영역(DA)으로부터 연장된 형태로 이루어질 수 있다. 버퍼층(BF)은 기판(SUB)의 주변 영역(LA) 위에 전체적으로 형성될 수 있다.
제1 무기 절연층(IL1), 제2 무기 절연층(IL2), 제3 무기 절연층(IL3), 제1 유기 절연층(IL4), 제2 유기 절연층(IL5), 격벽(IL6) 및 스페이서(IL7)는 표시 영역(DA)과 주변 영역(LA)의 경계에 위치할 수 있다. 즉, 표시 영역(DA)에 위치하는 제1 무기 절연층(IL1), 제2 무기 절연층(IL2), 제3 무기 절연층(IL3), 제1 유기 절연층(IL4), 제2 유기 절연층(IL5), 격벽(IL6) 및 스페이서(IL7)가 주변 영역(LA)의 일부까지 연장되도록 형성될 수 있다. 이때, 제1 유기 절연층(IL4)이 제1 무기 절연층(IL1), 제2 무기 절연층(IL2), 제3 무기 절연층(IL3)의 단부의 측면을 덮도록 형성될 수 있다. 또한, 제2 유기 절연층(IL5)은 제1 유기 절연층(IL4)의 단부의 측면을 덮도록 형성될 수 있다.
기판(SUB)의 주변 영역(LA) 위에는 무기 패턴부(IOP)가 위치할 수 있다. 기판(SUB)의 주변 영역(LA)과 무기 패턴부(IOP) 사이에는 버퍼층(BF)이 위치할 수 있다. 무기 패턴부(IOP)는 무기 절연 물질을 포함할 수 있다. 무기 패턴부(IOP)는 복수의 무기 패턴(500)을 포함할 수 있다. 복수의 무기 패턴(500)은 소정 간격을 가지고 이격되어 있다. 복수의 무기 패턴(500)은 일정한 간격으로 이격될 수 있다. 각각의 무기 패턴(500)의 폭(WT)은 약 2㎛ 이상일 수 있다. 인접한 무기 패턴(500)들 사이의 간격(SP)은 약 1.8㎛ 이상일 수 있고, 약 10㎛ 이하일 수 있다. 각각의 무기 패턴(500)의 두께(TH)는 약 0.5㎛ 이상일 수 있다. 각각의 무기 패턴(500)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들면, 무기 패턴(500)은 제1 무기 패턴층(510) 및 제2 무기 패턴층(520)을 포함할 수 있다. 제2 무기 패턴층(520)이 제1 무기 패턴층(510) 위에 위치할 수 있다. 무기 패턴(500)이 이중층으로 이루어지는 것은 하나의 예시에 불과하며, 무기 패턴(500)은 삼중층 또는 그 이상의 층으로 이루어질 수도 있다.
제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 동일한 물질로 이루어질 수 있다. 제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 동일한 공정에서 동시에 형성될 수 있다. 제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 연결되지 않으며, 분리되어 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 동일한 물질로 이루어질 수 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 동일한 공정에서 동시에 형성될 수 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 연결되지 않으며, 분리되어 있다. 제1 무기 패턴층(510) 및 제2 무기 패턴층(520)을 구성하는 물질은 이에 한정되지 않으며, 다양하게 변경될 수 있다. 제1 무기 패턴층(510)이 제2 무기 절연층(IL2)과 동일한 물질로 이루어지고, 제2 무기 패턴층(520)이 제3 무기 절연층(IL3)과 동일한 물질로 이루어질 수도 있다. 또한, 제1 무기 패턴층(510)이 제1 무기 절연층(IL1)과 동일한 물질로 이루어지고, 제2 무기 패턴층(520)이 제3 무기 절연층(IL3)과 동일한 물질로 이루어질 수도 있다.
무기 패턴(500)의 측면은 버퍼층(BF)의 상부면에 대하여 수직으로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 무기 패턴(500)의 측면과 버퍼층(BF)의 상부면이 이루는 각(θ)은 약 75도 이상 약 120도 이하일 수 있다. 버퍼층(BF)의 상부면과 기판(SUB)의 상부면은 거의 나란할 수 있다. 따라서, 무기 패턴(500)의 측면이 기판(SUB)의 상부면에 대하여 수직으로 이루어질 수 있다. 또한, 무기 패턴(500)의 측면과 기판(SUB)의 상부면이 이루는 각은 약 75도 이상 약 120도 이하일 수 있다.
한편 도 4에 도시된 바와 같이, 무기 패턴부(IOP)는 평면상에서 개구 영역(DTA)를 에워싸는 링 형상을 가질 수 있다. 그러나 이는 하나의 예시에 불과하며, 무기 패턴부(IOP)는 개구 영역(DTA)와 상이한 형상을 가질 수 있다. 일 예로 무기 패턴부(IOP)는 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
무기 패턴부(IOP) 위에는 중간층(EL)이 위치할 수 있다. 무기 패턴부(IOP) 위에 위치하는 중간층(EL)은 표시 영역(DA)에 위치하는 중간층(EL)과 연결되어 있지 않고, 분리되어 있다. 중간층(EL)은 각각의 무기 패턴(500)의 상부면 위에 위치할 수 있다. 각각의 무기 패턴(500) 위에 위치하는 중간층(EL)은 서로 연결되어 있지 않고, 분리되어 있다. 중간층(EL)은 각각의 무기 패턴(500)의 측면 위에는 위치하지 않을 수 있다. 중간층(EL)은 인접한 무기 패턴(500)들 사이에는 위치하지 않을 수 있다. 다만, 이에 한정되는 것은 아니며, 도 6c에 도시된 바와 같이 중간층(EL)이 인접한 무기 패턴(500)들 사이에 위치할 수도 있다. 이때 무기 패턴(500) 위에 위치하는 중간층(EL)과 무기 패턴(500)들 사이에 위치하는 중간층(EL)은 서로 연결되어 있지 않으며, 분리되어 있다.
무기 패턴부(IOP) 위에는 제2 전극(E2)이 위치하지 않는다. 즉, 무기 패턴부(IOP)와 중첩하는 중간층(EL) 위에는 제2 전극(E2)이 위치하지 않는다. 따라서, 제2 전극(E2)은 무기 패턴부(IOP)와 중첩하지 않는다.
주변 영역(LA)에는 적어도 2 이상의 댐(D1, D2)이 위치할 수 있다. 일 예로 표시 영역(DA)에 인접한 순으로 제1 댐(D1) 및 제2 댐(D2)이 위치할 수 있다. 제1 댐(D1) 및 제2 댐(D2)은 주변 영역(LA)에 위치하며 버퍼층(BF) 위에 위치할 수 있다.
제1 댐(D1)은 제1-1 서브댐(D1-a), 제1-2 서브댐(D1-b), 제1-3 서브댐(D1-c)을 포함할 수 있다. 제1-1 서브댐(D1-a)은 표시 영역(DA)에 위치하는 제2 유기 절연층(IL5)과 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제1-1 서브댐(D1-a)은 표시 영역(DA)에 위치하는 제2 유기 절연층(IL5)과 동일한 공정에서 형성될 수 있다. 제1-2 서브댐(D1-b)은 표시 영역(DA)에 위치하는 격벽(IL6)과 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제1-2 서브댐(D1-b)은 표시 영역(DA)에 위치하는 격벽(IL6)과 동일한 공정에서 형성될 수 있다. 제1-3 서브댐(D1-c)은 표시 영역(DA)에 위치하는 스페이서(IL7)와 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제1-3 서브댐(D1-c)은 표시 영역(DA)에 위치하는 스페이서(IL7)와 동일한 공정에서 형성될 수 있다.
제2 댐(D2)은 제2-1 서브댐(D2-a), 제2-2 서브댐(D2-b), 제2-3 서브댐(D2-c) 및 제2-4 서브댐(D2-d)을 포함할 수 있다. 제2-1 서브댐(D2-a)은 표시 영역(DA)에 위치하는 제1 유기 절연층(IL4)과 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제2-1 서브댐(D2-a)은 표시 영역(DA)에 위치하는 제1 유기 절연층(IL4)과 동일한 공정에서 형성될 수 있다. 제2-2 서브댐(D2-b)은 표시 영역(DA)에 위치하는 제2 유기 절연층(IL5)과 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제2-2 서브댐(D2-b)은 표시 영역(DA)에 위치하는 제2 유기 절연층(IL5)과 동일한 공정에서 형성될 수 있다. 제2-3 서브댐(D2-c)은 표시 영역(DA)에 위치하는 격벽(IL6)과 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제2-3 서브댐(D2-c)은 표시 영역(DA)에 위치하는 격벽(IL6)과 동일한 공정에서 형성될 수 있다. 제2-4 서브댐(D2-d)은 표시 영역(DA)에 위치하는 스페이서(IL7)와 동일한 층상에 위치할 수 있으며, 동일한 재료를 포함할 수 있다. 제2-4 서브댐(D2-d)은 표시 영역(DA)에 위치하는 스페이서(IL7)와 동일한 공정에서 형성될 수 있다.
본 실시예에서 제1 댐(D1)이 삼중층 구조로 형성되고, 제2 댐(D2)이 사중층 구조로 형성되는 실시예를 도시하였다. 그러나 이에 제한되는 것은 아니며, 제1 댐(D1)이 사중층 구조로 형성되고 제2 댐(D2)이 삼중층 구조로 형성되는 것과 같이 위치가 변경되거나, 제1 댐(D1) 및 제2 댐(D2) 모두 삼중층 구조로 형성되거나, 제1 댐(D1) 및 제2 댐(D2) 모두 사중층 구조로 형성될 수 있다. 또한 전술한 서브댐의 일부만을 포함하는 이중층 구조의 댐도 제공될 수 있음은 물론이다. 또한 본 명세서는 주변 영역(LA)에 2개의 댐(D1, D2)이 위치하는 실시예에 대해 도시하였으나, 이러한 개수에 제한되지 않고 주변 영역(LA)에는 2개 이상의 댐이 위치할 수 있다.
한편 도 4에 도시된 바와 같이, 댐(D1, D2)은 평면상 개구 영역(DTA)를 에워싸는 링 형상을 가질 수 있다. 그러나 이는 하나의 예시에 불과하며, 제1 댐(D1) 및 제2 댐(D2)은 개구 영역(DTA)와 상이한 형상을 가질 수 있다. 일 예로 제1 댐(D1) 및 제2 댐(D2)은 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐(D1, D2) 위에는 중간층(EL) 및 제2 전극(E2)이 위치할 수 있다. 중간층(EL) 및 제2 전극(E2)은 표시 영역(DA)으로부터 주변 영역(LA)의 일부까지 연장될 수 있다. 즉, 표시 영역(DA)에 위치하는 중간층(EL) 및 제2 전극(E2)이 댐(D1, D2) 위에까지 연장되도록 형성될 수 있다.
댐(D1, D2) 위에 위치하는 중간층(EL) 및 제2 전극(E2)은 무기 패턴부(IOP) 위에까지 연장되지 않는다. 댐(D1, D2) 위에 위치하는 중간층(EL)과 무기 패턴부(IOP) 위에 위치하는 중간층(EL)은 서로 연결되지 않고, 분리되어 있다. 제2 전극(E2)은 댐(D1, D2) 위에 위치하고, 무기 패턴부(IOP) 위에는 위치하지 않을 수 있다. 따라서, 개구 영역(DTA)를 통해 이물질이 유입되더라도 중간층(EL)이나 제2 전극(E2)을 따라 표시 영역(DA)의 내부로 침투하는 것을 방지할 수 있으며, 표시 장치의 신뢰성을 향상시킬 수 있다.
주변 영역(LA)에는 표시 영역(DA)으로부터 연장된 제1 봉지 무기층(EIL1)이 위치할 수 있다. 제1 봉지 무기층(EIL1)은 제2 전극(E2) 위에 위치할 수 있다. 댐(D1, D2)과 중첩하는 제1 봉지 무기층(EIL1)은 제2 전극(E2)과 접할 수 있다. 제1 봉지 무기층(EIL1)은 무기 패턴부(IOP) 위에 위치할 수 있다. 무기 패턴부(IOP) 위에는 중간층(EL)이 위치하고, 제2 전극(E2)은 위치하지 않는다. 따라서, 무기 패턴부(IOP)와 중첩하는 제1 봉지 무기층(EIL1)은 중간층(EL)과 접할 수 있다.
표시 영역(DA)에 위치하는 봉지 유기층(EOL)은 주변 영역(LA)의 일부까지 연장될 수 있다. 봉지 유기층(EOL)의 단부는 제1 댐(D1)까지 이를 수 있다. 봉지 유기층(EOL)이 제1 댐(D1)과 일부 중첩할 수 있다. 제1 댐(D1)은 봉지 유기층(EOL)을 형성하는 공정에서 물질의 퍼짐을 제어할 수 있다. 봉지 유기층(EOL)은 표시 영역(DA)의 단부와 제1 댐(D1) 사이의 공간을 채우는 형태를 가질 수 있다.
봉지 유기층(EOL) 상에는 기판(SUB) 전면과 중첩하는 제2 봉지 무기층(EIL2)이 위치할 수 있다. 즉, 제2 봉지 무기층(EIL2)은 표시 영역(DA)으로부터 주변 영역(LA)까지 연장되도록 형성될 수 있다. 제2 봉지 무기층(EIL2)은 일부 영역에서 봉지 유기층(EOL)과 접할 수 있고, 다른 일부 영역에서 제1 봉지 무기층(EIL1)과 접할 수 있다. 댐(D1, D2) 및 무기 패턴부(IOP)와 중첩하는 제2 봉지 무기층(EIL2)은 제1 봉지 무기층(EIL1)과 접할 수 있다.
개구 영역(DTA)와 중첩하는 영역에는 전술한 제1 전자 모듈(EM1)이 삽입될 수 있다. 개구 영역(DTA)의 내면은 기판(SUB), 버퍼층(BF), 제1 봉지 무기층(EIL1) 및 제2 봉지 무기층(EIL2)의 단부에 의해 정의될 수 있다. 기판(SUB), 버퍼층(BF), 제1 봉지 무기층(EIL1) 및 제2 봉지 무기층(EIL2) 각각의 단부 측면은 서로 정렬되어 개구 영역(DTA)를 이룬다. 다만 이에 제한되지 않으며 전술한 구성요소 중 일부가 생략되거나 추가되어 개구 영역(DTA)의 경계를 이룰 수도 있음은 물론이다.
이하에서는 도 7 내지 도 12를 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명한다.
도 7 내지 도 12는 일 실시예에 의한 표시 장치의 제조 공정의 순서에 따라 나타낸 공정 단면도이다. 전술한 구성 요소와 동일한 구성 요소에 대한 설명은 생략하기로 한다.
먼저, 도 7에 도시된 바와 같이, 표시 영역(DA)과 중첩하며 기판(SUB) 상에 위치하는 트랜지스터(Tr) 및 트랜지스터(Tr)와 연결되는 제1 전극(E1)을 형성한다. 또한, 트랜지스터(Tr)를 구성하는 각 층들 사이, 그리고 트랜지스터(Tr)와 제1 전극(E1) 사이에 절연층을 형성한다. 절연층은 제1 무기 절연층(IL1), 제2 무기 절연층(IL2), 제3 무기 절연층(IL3), 제1 유기 절연층(IL4), 제2 유기 절연층(IL5) 등을 포함할 수 있다.
제1 무기 절연층(IL1) 및 제2 무기 절연층(IL2)을 형성하는 단계에서 기판(SUB)의 주변 영역(LA) 및 개구 영역(DTA) 위에 무기 패턴부(IOP)를 함께 형성할 수 있다. 개구 영역(DTA)에 위치하는 무기 패턴부(IOP)는 후술하는 바와 같이 기판(SUB)과 함께 제거될 수 있다. 따라서, 개구 영역(DTA)에는 무기 패턴부(IOP)를 형성하지 않고, 주변 영역(LA)에만 무기 패턴부(IOP)를 형성할 수도 있다. 다만, 레이저 조사 위치 및 개구 영역(DTA) 형성 위치의 오차 등을 고려하여 도 7에 도시된 바와 같이, 개구 영역(DTA)에도 무기 패턴부(IOP)를 형성할 수 있다. 앞서 설명한 바와 같이, 무기 패턴부(IOP)는 복수의 무기 패턴(500)을 포함할 수 있고, 각각의 무기 패턴(500)은 제1 무기 패턴층(510) 및 제2 무기 패턴층(520)을 포함할 수 있다. 제1 무기 절연층(IL1)을 형성하는 단계에서 제1 무기 패턴층(510)을 형성할 수 있고, 제2 무기 절연층(IL2)을 형성하는 단계에서 제2 무기 패턴층(520)을 형성할 수 있다.
트랜지스터(Tr)를 구성하는 각 층 및 제1 전극(E1)은 금속, 금속 산화물 등과 같은 도전성 물질을 증착하고, 포토 및 식각 공정을 통해 도전성 물질을 패터닝하여 형성할 수 있다. 이처럼 도전성 물질을 증착하고, 패터닝하는 과정에서 무기 패턴부(IOP)의 측면 및 무기 패턴부(IOP)의 측면과 인접한 기판(SUB) 위에는 희생층(550)이 형성될 수 있다. 무기 패턴부(IOP)는 기판(SUB)에 거의 수직한 측면을 가질 수 있고, 무기 패턴부(IOP)의 측면에 접하는 도전성 물질은 패터닝 과정에서 완전히 제거되지 않고 남을 수 있으며, 이는 희생층(550)이 될 수 있다. 따라서, 희생층(550)은 트랜지스터(Tr)의 전극이나 제1 전극(E1)과 적어도 일부 동일한 물질로 이루어질 수 있다. 예를 들면, 희생층(550)은 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE), 연결 부재(CE), 제1 전극(E1) 중 적어도 어느 하나와 동일한 물질로 이루어질 수 있다. 희생층(550)은 2개 이상의 물질로 이루어질 수 있다. 예를 들면, 희생층(550)은 게이트 전극(GE) 및 소스 전극(SE)과 동일한 물질로 이루어질 수 있다.
희생층(550)은 기판(SUB)에 대해 소정의 테이퍼 각을 가지는 단면 형상을 가질 수 있다. 희생층(550)은 기판(SUB)으로부터 멀어질수록 점차적으로 폭이 줄어드는 단면 형상을 가질 수 있다. 희생층(550)의 단면 형상은 대략 삼각형으로 이루어질 수 있으며, 직각 삼각형으로 이루어질 수 있다.
제1 전극(E1) 상에는 격벽(IL6) 및 스페이서(IL7)를 형성할 수 있다. 격벽(IL6)은 제1 전극(E1)의 적어도 일부를 노출하는 개구를 포함하도록 형성될 수 있다. 이와 동시에 주변 영역(LA)에는 제1 댐(D1) 및 제2 댐(D2)이 형성될 수 있다. 제1 댐(D1) 및 제2 댐(D2)은 유기 물질을 포함하는 다층 구조로 형성될 수 있다.
이어 도 8에 도시된 바와 같이, 증착 공정을 이용하여 기판(SUB) 전면과 중첩하는 중간 물질층(EL-a) 및 제2 전극 물질층(E2-a)을 형성한다. 중간 물질층(EL-a) 및 제2 전극 물질층(E2-a)은 주변 영역(LA)까지 연장되어 기판(SUB) 전면에 형성될 수 있다.
이어 도 9에 도시된 바와 같이, 주변 영역(LA)의 일부에 레이저를 조사한다. 이때, 무기 패턴부(IOP)가 위치하는 부분에 대응하여 레이저를 조사할 수 있다. 레이저가 조사되는 영역(IRA)은 일 실시예에 따라 서로 다른 에너지 밀도(Energy Density, ED)를 가지는 레이저가 조사될 수 있다. 예를 들면, 희생층(550)이 위치하는 영역에는 상대적으로 높은 에너지 밀도를 가지는 레이저를 조사할 수 있고, 나머지 영역에는 상대적으로 낮은 에너지 밀도를 가지는 레이저를 조사할 수 있다.
무기 패턴부(IOP)가 위치하는 부분에서 각 무기 패턴(500)의 측면에 인접하도록 희생층(550)이 위치하고 있으며, 레이저 조사 공정을 통해 도 10에 도시된 바와 같이 희생층(550)이 기판(SUB) 및 버퍼층(BF)으로부터 분리될 수 있다. 레이저 어블레이션(Laser Ablation)을 통해 희생층(550)이 기판(SUB)으로부터 분리되면서, 희생층(550) 위에 위치하는 중간 물질층(EL-a) 및 제2 전극 물질층(E2-a)도 함께 기판(SUB)으로부터 분리될 수 있다. 또한 희생층(550)이 위치하지 않으나 레이저가 조사된 영역에 위치하는 제2 전극 물질층(E2-a)도 함께 기판(SUB)으로부터 분리될 수 있다.
레이저 조사에 의해 금속 물질로 이루어진 층은 기판(SUB)으로부터 분리될 수 있다. 희생층(550)은 금속 물질을 포함하고 있으므로, 레이저 조사에 의해 기판(SUB)으로부터 분리될 수 있다. 중간 물질층(EL-a)은 금속 물질을 포함하고 있지 않지만, 희생층(550) 위에 위치하는 중간 물질층(EL-a)은 희생층(550)이 기판(SUB)으로부터 분리될 때 함께 분리될 수 있다. 제2 전극 물질층(E2-a)은 금속 물질을 포함하고 있으므로, 레이저 조사에 의해 기판(SUB)으로부터 분리될 수 있다.
레이저 조사 공정을 이용하여 희생층(550) 및 그 위에 위치하는 중간 물질층(EL-a) 및 제2 전극 물질층(E2-a)을 제거하면, 도 11에 도시된 바와 같이 남은 중간 물질층(EL-a)이 중간층(EL)이 되고, 남은 제2 전극 물질층(E2-a)이 제2 전극(E2)이 된다. 표시 영역(DA)에서 제1 전극(E1), 중간층(EL) 및 제2 전극(E2)은 발광 소자(LD)를 구성할 수 있다. 중간층(EL) 및 제2 전극(E2)은 주변 영역(LA)의 일부까지 연장될 수 있으며, 제1 댐(D1) 및 제2 댐(D2) 위에 위치할 수 있다.
중간층(EL)은 무기 패턴부(IOP)의 각 무기 패턴(500)의 상부면 위에도 위치할 수 있다. 무기 패턴부(IOP) 위에 위치하는 중간층(EL)은 표시 영역(DA)에 위치하는 중간층(EL)과 연결되어 있지 않고, 분리되어 있다. 각각의 무기 패턴(500) 위에 위치하는 중간층(EL)은 서로 연결되어 있지 않고, 분리되어 있다. 중간층(EL)은 각각의 무기 패턴(500)의 측면 위에는 위치하지 않을 수 있다. 중간층(EL)은 인접한 무기 패턴(500)들 사이에는 위치하지 않을 수 있다. 다만, 이에 한정되는 것은 아니며, 도 6c에 도시된 바와 같이 중간층(EL)이 인접한 무기 패턴(500)들 사이의 영역에 일부 남을 수도 있다. 이때, 일부 무기 패턴(500)들 사이의 영역에는 중간층(EL)이 남고, 다른 일부 무기 패턴(500)들 사이의 영역에는 중간층(EL)이 남지 않을 수도 있다. 무기 패턴(500) 위에 위치하는 중간층(EL)과 무기 패턴(500)들 사이에 위치하는 중간층(EL)은 서로 연결되어 있지 않으며, 분리되어 있다.
제2 전극(E2)은 무기 패턴부(IOP) 위에 위치하지 않는다. 즉, 무기 패턴부(IOP)와 중첩하는 중간층(EL) 위에는 제2 전극(E2)이 위치하지 않는다. 따라서, 제2 전극(E2)은 무기 패턴부(IOP)와 중첩하지 않는다.
이어 도 12에 도시된 바와 같이, 기판(SUB) 전면에 제1 봉지 무기층(EIL1)을 형성할 수 있다. 그리고 봉지 유기층(EOL)은 표시 영역(DA)과 중첩하면서 주변 영역(LA)의 일부에 위치하도록 형성될 수 있다. 봉지 유기층(EOL)을 형성하는 공정에서 액상의 유기 물질은 댐(D1, D2)에 의해 퍼짐이 방지될 수 있다. 봉지 유기층(EOL)은 액상의 유기 물질을 제1 봉지 무기층(EIL1) 상에 도포하는 잉크젯 방식으로 형성할 수 있다. 이때 댐(D1, D2)은 액상의 유기 물질이 도포되는 영역의 경계를 설정하고 액상의 유기 물질이 댐(D1, D2)의 외측으로 넘치는 것을 방지한다. 이후 봉지 유기층(EOL) 위에 기판(SUB) 전면과 중첩하도록 제2 봉지 무기층(EIL2)이 형성될 수 있다. 제1 봉지 무기층(EIL1) 및 제2 봉지 무기층(EIL2)은 주변 영역(LA)에서 서로 접촉할 수 있다.
그리고 나서 개구 영역(DTA)를 형성하여 도 6a와 같은 구조를 형성할 수 있다. 개구 영역(DTA)는 표시 패널을 관통하여 형성될 수 있다. 개구 영역(DTA)는 레이저 또는 드릴링 공정에 의해 형성될 수 있다. 개구 영역(DTA)에는 전술한 제1 전자 모듈이 장착될 수 있다. 개구 영역(DTA)는 기판(SUB), 버퍼층(BF), 제1 봉지 무기층(EIL1) 및 제2 봉지 무기층(EIL2) 각각의 단부 측면이 정렬된 내면으로 형성될 수 있다.
이하에서는 도 13 내지 도 15를 참조하여 일 실시예에 의한 표시 장치를 실제로 구현한 경우에 대해 설명한다.
도 13은 일 실시예에 의한 표시 장치의 무기 패턴부를 나타낸 평면도이고, 도 14는 일 실시예에 의한 표시 장치의 무기 패턴부를 나타낸 단면도이며, 도 15는 도 14의 일부를 확대하여 나타낸 확대 단면도이다. 도 15는 도 14에서 레이저 조사 영역(IRA)과 레이저 비조사 영역(NRA) 사이의 경계에 위치하는 부분(BD)을 확대하여 나타내고 있다.
도 13 내지 도 15에 도시된 바와 같이, 무기 패턴부는 소정 간격으로 이격되어 있는 복수의 무기 패턴(500)을 포함할 수 있다. 무기 패턴부는 레이저 조사 여부를 기준으로 레이저 조사 영역(IRA)과 레이저 비조사 영역(NRA)으로 구분될 수 있다. 레이저 비조사 영역(NRA)에서는 중간층(EL) 및 제2 전극이 전체적으로 위치할 수 있다. 도 14 및 도 15의 PO2 부분을 참조하면, 레이저 비조사 영역(NRA)에서 무기 패턴(500) 위에 위치하는 중간층(EL)과 무기 패턴(500)들 사이에 위치하는 중간층(EL)은 서로 연결되어 있는 것을 확인할 수 있다. 레이저 조사 영역(IRA)에서는 중간층(EL)이 일부 영역에만 위치하고, 제2 전극(E2)은 위치하지 않을 수 있다. 도 14 및 도 15의 PO1 부분을 참조하면, 레이저 조사 영역(IRA)에서 무기 패턴(500) 위에 위치하는 중간층(EL)과 무기 패턴(500)들 사이에 위치하는 중간층(EL)이 서로 분리되어 있는 것을 확인할 수 있다. 즉, 레이저 조사에 의해 무기 패턴(500)의 측면 하부에 위치하는 중간층(EL)이 제거됨에 따라 무기 패턴(500) 위에 위치하는 중간층(EL)과 무기 패턴(500)들 사이에 위치하는 중간층(EL)의 연결이 끊어지게 된다. 무기 패턴(500)들 사이에 위치하는 중간층(EL)은 대부분 남아있는 것으로 나타나 있으나 이에 한정되는 것은 아니며, 무기 패턴(500)들 사이에 위치하는 중간층(EL)이 함께 제거될 수도 있다. 무기 패턴(500)들 사이의 간격이 상대적으로 좁은 경우 예를 들면, 약 2㎛인 경우에는 무기 패턴(500)들 사이에 위치하는 중간층(EL)이 제거될 수 있다. 무기 패턴(500)들 사이의 간격이 상대적으로 넓은 경우 예를 들면, 약 10㎛인 경우에는 무기 패턴(500)들 사이에 위치하는 중간층(EL)이 남아 있을 수 있다.
다음으로, 도 16 및 도 17을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 16 및 도 17에 도시된 실시예에 의한 표시 장치는 도 1 내지 도 6에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예는 무기 패턴부가 삼중층으로 이루어진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 16은 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 17은 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
도 16에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(SUB), 기판(SUB)의 표시 영역(DA) 위에 위치하는 트랜지스터(Tr), 트랜지스터(Tr)에 연결되어 있는 제1 전극(E1), 제1 전극(E1) 위에 위치하는 제2 전극(E2), 제1 전극(E1)과 제2 전극(E2) 사이에 위치하는 중간층(EL)을 포함한다.
일 실시예에 의한 표시 장치는 주변 영역(LA)에 위치하는 무기 패턴부(IOP)를 더 포함하고, 무기 패턴부(IOP)는 복수의 무기 패턴(500)을 포함한다. 중간층(EL)은 무기 패턴부(IOP) 위에도 위치할 수 있다. 중간층(EL)은 각각의 무기 패턴(500) 상부면 위에 위치할 수 있고, 무기 패턴(500)의 측면 위에는 위치하지 않는다. 따라서, 각각의 무기 패턴(500) 위에 위치하는 중간층(EL)들은 서로 분리되어 있다. 또한, 중간층(EL)은 무기 패턴(500)들 사이에는 위치하지 않을 수 있다. 제2 전극(E2)은 무기 패턴부(IOP) 위에 위치하지 않는다.
앞선 실시예에서 각각의 무기 패턴(500)은 이중층으로 이루어질 수 있고, 본 실시예에서 각각의 무기 패턴(500)은 삼중층으로 이루어질 수 있다. 무기 패턴(500)은 제1 무기 패턴층(510), 제2 무기 패턴층(520) 및 제3 무기 패턴층(530)을 포함할 수 있다. 제2 무기 패턴층(520)이 제1 무기 패턴층(510) 위에 위치할 수 있고, 제3 무기 패턴층(530)이 제2 무기 패턴층(520) 위에 위치할 수 있다.
제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 동일한 물질로 이루어질 수 있다. 제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 동일한 공정에서 동시에 형성될 수 있다. 제1 무기 패턴층(510)은 제1 무기 절연층(IL1)과 연결되지 않으며, 분리되어 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 동일한 물질로 이루어질 수 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 동일한 공정에서 동시에 형성될 수 있다. 제2 무기 패턴층(520)은 제2 무기 절연층(IL2)과 연결되지 않으며, 분리되어 있다. 제3 무기 패턴층(530)은 제3 무기 절연층(IL3)과 동일한 물질로 이루어질 수 있다. 제3 무기 패턴층(530)은 제3 무기 절연층(IL3)과 동일한 공정에서 동시에 형성될 수 있다. 제3 무기 패턴층(530)은 제3 무기 절연층(IL3)과 연결되지 않으며, 분리되어 있다. 제1 무기 패턴층(510), 제2 무기 패턴층(520) 및 제3 무기 패턴층(530)을 구성하는 물질은 이에 한정되지 않으며, 다양하게 변경될 수 있다.
일 실시예에 의한 표시 장치의 제조 공정을 살펴보면, 도 17에 도시된 바와 같이 제1 무기 절연층(IL1)을 형성하는 단계에서 제1 무기 패턴층(510)을 형성할 수 있다. 제2 무기 절연층(IL2)을 형성하는 단계에서 제2 무기 패턴층(520)을 형성할 수 있고, 제3 무기 절연층(IL3)을 형성하는 단계에서 제3 무기 패턴층(530)을 형성할 수 있다.
또한, 트랜지스터(Tr)를 구성하는 각 층 및 제1 전극(E1)을 형성하기 위해 도전성 물질을 패터닝하는 과정에서 무기 패턴부(IOP)의 측면 및 무기 패턴부(IOP)의 측면과 인접한 기판(SUB) 위에는 희생층(550)이 형성될 수 있다. 희생층(550)은 트랜지스터(Tr)의 게이트 전극 및 소스/드레인 전극이나 제1 전극(E1)과 적어도 일부 동일한 물질을 포함할 수 있다. 희생층(550)은 기판(SUB)에 대해 소정의 테이퍼 각을 가지는 단면 형상을 가질 수 있다.
이어 기판(SUB) 위에 전체적으로 중간 물질층과 제2 전극 물질층을 형성하고, 무기 패턴부(IOP)가 위치하는 부분에 레이저를 조사하여 희생층(550)을 기판(SUB)으로부터 분리시킬 수 있다. 이에 따라 희생층(550) 위에 위치하는 중간 물질층이 제거될 수 있다. 무기 패턴부(IOP)의 각 무기 패턴(500)의 상부면 위에는 중간층(EL)이 남게 된다. 또한, 레이저가 조사된 부분에 위치하는 제2 전극 물질층이 제거될 수 있다.
일 실시예에 의한 표시 장치에서는 표시 영역에 위치하는 중간층(EL)과 무기 패턴부(IOP) 위에 위치하는 중간층(EL)이 서로 연결되지 않고, 분리되어 있다. 또한, 표시 영역에 위치하는 제2 전극(E2)은 무기 패턴부(IOP) 위에는 위치하지 않는다. 따라서, 개구 영역(DTA)를 통해 이물질이 유입되더라도 중간층(EL)이나 제2 전극(E2)을 따라 표시 영역(DA)의 내부로 침투하는 것을 방지할 수 있으며, 표시 장치의 신뢰성을 향상시킬 수 있다.
다음으로, 도 18 및 도 19를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 18 및 도 19에 도시된 실시예에 의한 표시 장치는 도 16 및 도 17에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예는 무기 패턴부가 역테이퍼 형상을 가진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 18은 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 19는 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
도 18에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(SUB), 기판(SUB)의 표시 영역(DA) 위에 위치하는 트랜지스터(Tr), 트랜지스터(Tr)에 연결되어 있는 제1 전극(E1), 제1 전극(E1) 위에 위치하는 제2 전극(E2), 제1 전극(E1)과 제2 전극(E2) 사이에 위치하는 중간층(EL)을 포함한다.
일 실시예에 의한 표시 장치는 주변 영역(LA)에 위치하는 무기 패턴부(IOP)를 더 포함하고, 무기 패턴부(IOP)는 복수의 무기 패턴(500)을 포함한다. 중간층(EL)은 무기 패턴부(IOP) 위에도 위치할 수 있다. 중간층(EL)은 각각의 무기 패턴(500) 상부면 위에 위치할 수 있고, 무기 패턴(500)의 측면 위에는 위치하지 않는다. 따라서, 각각의 무기 패턴(500) 위에 위치하는 중간층(EL)들은 서로 분리되어 있다. 또한, 중간층(EL)은 무기 패턴(500)들 사이에는 위치하지 않을 수 있다. 제2 전극(E2)은 무기 패턴부(IOP) 위에 위치하지 않는다.
앞선 실시예에서 무기 패턴(500)의 측면은 기판(SUB)의 상부면에 대하여 거의 수직으로 이루어질 수 있고, 본 실시예에서 무기 패턴(500)의 측면은 역테이퍼 형상을 가질 수 있다. 즉, 무기 패턴(500)의 폭은 기판(SUB)으로부터 멀어질수록 점차적으로 커지는 형상을 가질 수 있다. 제2 무기 패턴층(520)의 폭은 제1 무기 패턴층(510)의 폭보다 클 수 있고, 제3 무기 패턴층(530)의 폭은 제2 무기 패턴층(520)의 폭보다 클 수 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 측면도 역테이퍼 형상을 가질 수 있다.
일 실시예에 의한 표시 장치의 제조 공정을 살펴보면, 도 19에 도시된 바와 같이 제1 무기 절연층(IL1)을 형성하는 단계에서 제1 무기 패턴층(510)을 형성할 수 있다. 제2 무기 절연층(IL2)을 형성하는 단계에서 제2 무기 패턴층(520)을 형성할 수 있고, 제3 무기 절연층(IL3)을 형성하는 단계에서 제3 무기 패턴층(530)을 형성할 수 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 식각 공정을 진행하는 시간을 늘리는 등의 방법을 이용하여 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 측면이 역테이퍼 형상을 가지도록 할 수 있다. 이에 따라 무기 패턴(500)의 측면도 역테이퍼 형상을 가질 수 있다.
또한, 트랜지스터(Tr)를 구성하는 각 층 및 제1 전극(E1)을 형성하기 위해 도전성 물질을 패터닝하는 과정에서 무기 패턴부(IOP)의 측면 및 무기 패턴부(IOP)의 측면과 인접한 기판(SUB) 위에는 희생층(550)이 형성될 수 있다. 희생층(550)은 트랜지스터(Tr)의 게이트 전극 및 소스/드레인 전극이나 제1 전극(E1)과 적어도 일부 동일한 물질을 포함할 수 있다. 희생층(550)은 기판(SUB)에 대해 소정의 테이퍼 각을 가지는 단면 형상을 가질 수 있다. 무기 패턴(500)은 역테이퍼 형상을 가지고, 희생층(550)은 무기 패턴(500)의 측면과 접하고 있으므로, 무기 패턴(500)이 희생층(550)의 적어도 일부를 덮는 형태로 이루어질 수 있다.
이어 기판(SUB) 위에 전체적으로 중간 물질층과 제2 전극 물질층을 형성하고, 무기 패턴부(IOP)가 위치하는 부분에 레이저를 조사하여 희생층(550)을 기판(SUB)으로부터 분리시킬 수 있다. 이에 따라 희생층(550) 위에 위치하는 중간 물질층이 제거될 수 있다. 무기 패턴부(IOP)의 각 무기 패턴(500)의 상부면 위에는 중간층(EL)이 남게 된다. 또한, 레이저가 조사된 부분에 위치하는 제2 전극 물질층이 제거될 수 있다.
일 실시예에 의한 표시 장치에서는 표시 영역에 위치하는 중간층(EL)과 무기 패턴부(IOP) 위에 위치하는 중간층(EL)이 서로 연결되지 않고, 분리되어 있다. 또한, 표시 영역에 위치하는 제2 전극(E2)은 무기 패턴부(IOP) 위에는 위치하지 않는다. 따라서, 개구 영역(DTA)를 통해 이물질이 유입되더라도 중간층(EL)이나 제2 전극(E2)을 따라 표시 영역(DA)의 내부로 침투하는 것을 방지할 수 있으며, 표시 장치의 신뢰성을 향상시킬 수 있다.
다음으로, 도 20a, 도 20b 및 도 21을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 20a, 도 20b 및 도 21에 도시된 실시예에 의한 표시 장치는 도 16 및 도 17에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예는 무기 패턴부 외의 다른 영역에서도 중간층이 분리되어 있다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 20a는 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 20b는 도 20a의 일부를 확대하여 나타낸 단면도이며, 도 21은 일 실시예에 의한 표시 장치의 제조 공정 중 일부 단계를 나타낸 단면도이다.
도 20a에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(SUB), 기판(SUB)의 표시 영역(DA) 위에 위치하는 트랜지스터(Tr), 트랜지스터(Tr)에 연결되어 있는 제1 전극(E1), 제1 전극(E1) 위에 위치하는 제2 전극(E2), 제1 전극(E1)과 제2 전극(E2) 사이에 위치하는 중간층(EL)을 포함한다.
도 20b를 더욱 참조하면, 일 실시예에 의한 표시 장치는 주변 영역(LA)에 위치하는 무기 패턴부(IOP)를 더 포함하고, 무기 패턴부(IOP)는 복수의 무기 패턴(500)을 포함한다. 중간층(EL)은 무기 패턴부(IOP) 위에도 위치할 수 있다. 중간층(EL)은 각각의 무기 패턴(500) 상부면 위에 위치할 수 있고, 무기 패턴(500)의 측면 위에는 위치하지 않는다. 따라서, 각각의 무기 패턴(500) 위에 위치하는 중간층(EL)들은 서로 분리되어 있다. 또한, 중간층(EL)은 무기 패턴(500)들 사이에는 위치하지 않을 수 있다. 제2 전극(E2)은 무기 패턴부(IOP) 위에 위치하지 않는다.
앞선 실시예에서 중간층(EL)은 무기 패턴부(IOP)에서만 분리되어 있고, 나머지 영역에서는 전체적으로 연결될 수 있다. 본 실시예에서 중간층(EL)은 무기 패턴부(IOP)뿐만 아니라 표시 영역(DA)과 주변 영역(LA)의 경계에서도 분리될 수 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부는 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)에 의해 덮여 있지 않고, 노출되어 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 측면은 서로 정렬될 수 있으며, 기판(SUB)의 상부면에 대하여 수직으로 이루어질 수 있다.
이러한 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 상부면 위에는 중간층(EL)이 위치할 수 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 측면 위에는 중간층(EL)이 위치하지 않을 수 있다. 또한, 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부와 인접한 영역에도 중간층(EL)이 위치하지 않을 수 있다. 따라서, 표시 영역(DA)에 위치하는 중간층(EL)과 댐(D1, D2) 위에 위치하는 중간층(EL)이 서로 연결되지 않고, 분리될 수 있다.
마찬가지로, 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 상부면 위에는 제2 전극(E2)이 위치할 수 있다. 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 측면 위에는 제2 전극(E2)이 위치하지 않을 수 있다. 또한, 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부와 인접한 영역에도 제2 전극(E2)이 위치하지 않을 수 있다. 따라서, 표시 영역(DA)에 위치하는 제2 전극(E2)과 댐(D1, D2) 위에 위치하는 제2 전극(E2)이 서로 연결되지 않고, 분리될 수 있다.
이때, 중간층(EL)의 단부와 제2 전극(E2)의 단부가 일치하지 않을 수 있다. 중간층(EL)의 단부의 적어도 일부는 제2 전극(E2)에 의해 덮여 있지 않을 수 있다.
일 실시예에 의한 표시 장치의 제조 공정을 살펴보면, 도 21에 도시된 바와 같이 제1 무기 절연층(IL1)을 형성하는 단계에서 제1 무기 패턴층(510)을 형성할 수 있다. 제2 무기 절연층(IL2)을 형성하는 단계에서 제2 무기 패턴층(520)을 형성할 수 있고, 제3 무기 절연층(IL3)을 형성하는 단계에서 제3 무기 패턴층(530)을 형성할 수 있다.
또한, 트랜지스터(Tr)를 구성하는 각 층 및 제1 전극(E1)을 형성하기 위해 도전성 물질을 패터닝하는 과정에서 무기 패턴부(IOP)의 측면 및 무기 패턴부(IOP)의 측면과 인접한 기판(SUB) 위에는 희생층(550)이 형성될 수 있다. 또한, 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부의 측면 및 이와 인접한 기판(SUB) 위에도 희생층(550)이 형성될 수 있다. 희생층(550)은 트랜지스터(Tr)의 게이트 전극 및 소스/드레인 전극이나 제1 전극(E1)과 적어도 일부 동일한 물질을 포함할 수 있다.
제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)은 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부를 덮지 않도록 패터닝할 수 있다.
이어 기판(SUB) 위에 전체적으로 중간 물질층과 제2 전극 물질층을 형성한다. 이때, 중간 물질층 및 제2 전극 물질층은 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부에 위치하는 희생층(550)을 덮도록 형성될 수 있다. 무기 패턴부(IOP)가 위치하는 부분 및 제1 무기 절연층(IL1), 제2 무기 절연층(IL2) 및 제3 무기 절연층(IL3)의 단부에 레이저를 조사하여 희생층(550)을 기판(SUB)으로부터 분리시킬 수 있다. 이에 따라 희생층(550) 위에 위치하는 중간 물질층이 제거될 수 있다. 무기 패턴부(IOP)의 각 무기 패턴(500)의 상부면 위에는 중간층(EL)이 남게 된다. 또한, 레이저가 조사된 부분에 위치하는 제2 전극 물질층이 제거될 수 있다.
일 실시예에 의한 표시 장치에서는 표시 영역에 위치하는 중간층(EL)과 댐(D1, D2) 위에 위치하는 중간층(EL)이 서로 연결되지 않고, 분리되어 있다. 또한, 댐(D1, D2) 위에 위치하는 중간층(EL)과 무기 패턴부(IOP) 위에 위치하는 중간층(EL)이 서로 연결되지 않고, 분리되어 있다. 또한, 표시 영역에 위치하는 제2 전극(E2)은 무기 패턴부(IOP) 위에는 위치하지 않는다. 또한, 표시 영역에 위치하는 제2 전극(E2)과 댐(D1, D2) 위에 위치하는 제2 전극(E2)이 서로 연결되지 않고, 분리되어 있다.
따라서, 개구 영역(DTA)를 통해 이물질이 유입되더라도 중간층(EL)이나 제2 전극(E2)을 따라 표시 영역(DA)의 내부로 침투하는 것을 방지할 수 있으며, 표시 장치의 신뢰성을 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
IOP: 무기 패턴부
500: 무기 패턴
510: 제1 무기 패턴층
520: 제2 무기 패턴층
530: 제3 무기 패턴층
550: 희생층
SUB: 기판
D1, D2: 댐
DA: 표시 영역
DTA: 개구 영역
LA: 주변 영역
EL: 중간층
E1: 제1 전극
E2: 제2 전극
IL1: 제1 무기 절연층
IL2: 제2 무기 절연층
IL3: 제3 무기 절연층
IL4: 제1 유기 절연층
IL5: 제2 유기 절연층
EM: 전자 모듈

Claims (20)

  1. 표시 영역, 상기 표시 영역 내에 위치하는 개구 영역, 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역을 포함하는 기판,
    상기 기판의 표시 영역에 위치하는 트랜지스터,
    상기 트랜지스터에 연결되어 있는 제1 전극,
    상기 제1 전극 위에 위치하는 제2 전극,
    상기 기판의 주변 영역에 위치하는 무기 패턴부, 및
    상기 제1 전극과 상기 제2 전극 사이에 위치하고, 상기 무기 패턴부 위에 위치하는 적어도 하나의 유기층을 포함하는 중간층을 포함하고,
    상기 무기 패턴부는 서로 이격되어 있는 복수의 무기 패턴을 포함하는 표시 장치.
  2. 제1항에서,
    상기 중간층은 상기 무기 패턴부의 상부면 위에 위치하고, 상기 무기 패턴부의 측면 위에는 위치하지 않는 표시 장치.
  3. 제2항에서,
    상기 중간층은 인접한 무기 패턴들 사이에는 위치하지 않는 표시 장치.
  4. 제2항에서,
    상기 표시 영역에 위치하는 중간층은 상기 무기 패턴부 위에 위치하는 중간층과 분리되어 있는 표시 장치.
  5. 제2항에서,
    상기 제2 전극은 무기 패턴부와 중첩하지 않는 표시 장치.
  6. 제1항에서,
    상기 트랜지스터를 구성하는 복수의 층들 사이에 위치하는 무기 절연층을 더 포함하고,
    상기 무기 패턴부는 상기 무기 절연층과 동일한 물질을 포함하는 표시 장치.
  7. 제6항에서,
    상기 무기 절연층은 제1 무기 절연층 및 제2 무기 절연층을 포함하고,
    상기 무기 패턴은,
    상기 제1 무기 절연층과 동일한 물질을 포함하는 제1 무기 패턴층, 및
    상기 제2 무기 절연층과 동일한 물질을 포함하는 제2 무기 패턴층을 포함하는 표시 장치.
  8. 제6항에서,
    상기 무기 절연층은 3개 이상의 무기 절연층을 포함하고,
    상기 무기 패턴은 상기 무기 절연층과 동일한 물질을 포함하는 3개 이상의 무기 패턴층을 포함하는 표시 장치.
  9. 제6항에서,
    상기 무기 절연층의 단부는 상기 표시 영역과 상기 주변 영역의 경계부에 위치하고,
    상기 무기 절연층의 단부에서 상기 중간층이 분리되어 있는 표시 장치.
  10. 제9항에서,
    상기 중간층은 상기 무기 절연층의 단부의 상부면 위에 위치하고, 상기 무기 절연층의 측면 위에는 위치하지 않는 표시 장치.
  11. 제1항에서,
    상기 무기 패턴의 측면과 상기 기판의 상부면이 이루는 각은 75도 이상이고, 120도 이하인 표시 장치.
  12. 제11항에서,
    상기 무기 패턴의 측면은 상기 기판의 상부면에 대해 수직으로 이루어지는 표시 장치.
  13. 제1항에서,
    상기 무기 패턴은 역테이퍼 형상을 가지는 표시 장치.
  14. 제1항에서,
    상기 개구 영역은 전자 모듈과 중첩하는 표시 장치.
  15. 제1항에서,
    상기 중간층은 유기 기능층을 포함하고,
    상기 유기 기능층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 포함하는 표시 장치.
  16. 기판의 표시 영역에 무기 절연층 및 트랜지스터를 형성하는 단계,
    상기 기판의 표시 영역 내에 위치하는 개구 영역 및 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역에 무기 패턴부 및 희생층을 형성하는 단계,
    상기 트랜지스터에 연결되는 제1 전극을 형성하는 단계,
    상기 기판 위에 전체적으로 중간 물질층을 형성하는 단계,
    상기 중간 물질층 위에 제2 전극 물질층을 형성하는 단계,
    상기 무기 패턴부에 레이저를 조사하여 상기 희생층 및 상기 희생층 위에 위치하는 중간 물질층 및 제2 전극 물질층의 부분을 상기 기판으로부터 분리하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 무기 패턴부는 서로 이격되어 있는 복수의 무기 패턴을 포함하고,
    상기 희생층은 상기 무기 패턴부의 측면에 형성되는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 무기 패턴부는 상기 무기 절연층의 적어도 일부와 동일한 물질을 포함하고,
    상기 희생층은 상기 트랜지스터를 구성하는 복수의 층 중 적어도 일부와 동일한 물질을 포함하고,
    상기 무기 패턴의 측면과 상기 기판의 상부면이 이루는 각은 75도 이상이고, 120도 이하인 표시 장치의 제조 방법.
  19. 제16항에서,
    상기 레이저 조사에 의해, 상기 무기 패턴의 측면 위에 위치하는 중간 물질층은 제거되고, 상기 무기 패턴의 상부면 위에 위치하는 중간 물질층은 남는 표시 장치의 제조 방법.
  20. 제16항에서,
    상기 레이저 조사에 의해, 상기 무기 패턴 위 및 상기 무기 패턴들 사이에 위치하는 제2 전극 물질층은 제거되는 표시 장치의 제조 방법.
KR1020200148598A 2020-11-09 2020-11-09 표시 장치 및 그 제조 방법 KR20220063790A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200148598A KR20220063790A (ko) 2020-11-09 2020-11-09 표시 장치 및 그 제조 방법
US17/336,096 US11812633B2 (en) 2020-11-09 2021-06-01 Display device including an inorganic pattern positioned in a peripheral area of the substrate
CN202111053455.6A CN114464648A (zh) 2020-11-09 2021-09-09 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148598A KR20220063790A (ko) 2020-11-09 2020-11-09 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220063790A true KR20220063790A (ko) 2022-05-18

Family

ID=81406180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148598A KR20220063790A (ko) 2020-11-09 2020-11-09 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US11812633B2 (ko)
KR (1) KR20220063790A (ko)
CN (1) CN114464648A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066373A (ko) * 2019-11-28 2021-06-07 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20220168616A (ko) * 2021-06-16 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240038875A (ko) * 2022-09-16 2024-03-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20240334789A1 (en) * 2023-03-29 2024-10-03 Samsung Display Co., Ltd. Electronic device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315824B1 (ko) 2014-06-27 2021-10-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR20160057197A (ko) 2014-11-13 2016-05-23 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102615113B1 (ko) * 2016-05-10 2023-12-19 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102648401B1 (ko) * 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR102671040B1 (ko) * 2016-10-10 2024-06-03 삼성디스플레이 주식회사 디스플레이 장치
JP6807223B2 (ja) * 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR102632615B1 (ko) * 2016-12-05 2024-02-02 삼성디스플레이 주식회사 디스플레이 장치
KR102457251B1 (ko) * 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
US10559772B2 (en) * 2017-03-31 2020-02-11 Sharp Kabushiki Kaisha Display device and production method thereof
KR102414940B1 (ko) * 2017-10-31 2022-06-29 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
KR102534121B1 (ko) * 2018-01-25 2023-05-19 삼성디스플레이 주식회사 디스플레이 장치
KR102405146B1 (ko) 2018-02-08 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN109148522B (zh) * 2018-08-10 2020-09-01 上海天马微电子有限公司 有机发光显示面板、显示面板的制作方法及显示装置
KR102587878B1 (ko) * 2018-08-31 2023-10-11 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102567498B1 (ko) * 2018-09-13 2023-08-16 삼성디스플레이 주식회사 커버 윈도우 및 이를 포함하는 표시장치
KR102563782B1 (ko) 2018-10-19 2023-08-04 엘지디스플레이 주식회사 표시 장치
KR20200049115A (ko) 2018-10-31 2020-05-08 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
KR102663324B1 (ko) * 2018-11-01 2024-05-02 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102642791B1 (ko) * 2018-12-04 2024-02-29 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR20200082496A (ko) 2018-12-28 2020-07-08 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200082492A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 관통홀이 구비된 표시장치
KR20200102580A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN112768502B (zh) * 2019-03-29 2022-08-02 武汉天马微电子有限公司 有机发光显示面板和显示装置
KR20200118266A (ko) * 2019-04-03 2020-10-15 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US11812633B2 (en) 2023-11-07
CN114464648A (zh) 2022-05-10
US20220149321A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
KR20220063790A (ko) 표시 장치 및 그 제조 방법
CN111326548A (zh) 显示装置
CN111326553A (zh) 显示装置
WO2019073678A1 (ja) 表示装置
KR102653424B1 (ko) 표시 패널
KR20200145902A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR20220060607A (ko) 표시 장치
KR20200090595A (ko) 표시 패널
CN116249397A (zh) 发光显示装置
US11785798B2 (en) Display with dam surrounding opening
US20220149323A1 (en) Display device
US20220246701A1 (en) Display device
KR20220089777A (ko) 표시 장치
KR20220056924A (ko) 표시 장치
EP4068385A1 (en) Display device and manufacturig method thereof
KR20230063918A (ko) 표시 장치 및 그 제조 방법
KR20230006669A (ko) 표시 장치
KR102203105B1 (ko) 디스플레이 장치
KR20220153155A (ko) 표시 장치
KR20240015230A (ko) 표시 장치
CN116709820A (zh) 显示装置
KR20230167210A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20220102194A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination