KR102203105B1 - 디스플레이 장치 - Google Patents

Abstract

본 발명은 표시영역 내측에 다양한 종류의 컴포넌트들을 배치할 수 있는 제1 영역을 구비한 디스플레이 패널을 위하여, 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판; 상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 및 상기 제3 영역에 위치하는, 복수의 그루브들;을 구비하며, 상기 복수의 그루브들 중 적어도 하나의 그루브는, 홀을 구비한 제1 층, 상기 제1 층 상에 배치되되 상기 홀 또는 상기 리세스의 내측면을 덮는 제2 층 및 상기 제2 층 상에 배치되는 제3 층을 구비하는 다층막에 포함되고, 상기 제3 층은, 상기 제3 층의 하면과 상기 제2 층의 상면이 접하는 부분과 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분을 포함하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus }

본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 표시영역 내측에 다양한 종류의 컴포넌트들을 배치할 수 있는 제1 영역을 구비한 디스플레이 장치에 관한 것이다.

근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.

디스플레이 장치 중 표시영역이 차지하는 면적을 확대하면서, 디스플레이 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장치의 연구가 이루어지고 있다.

본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 제1 영역을 갖는 디스플레이 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.

본 발명의 일 관점에 따르면, 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판; 상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 및 상기 제3 영역에 위치하는, 복수의 그루브들;을 구비하며, 상기 복수의 그루브들 중 적어도 하나의 그루브는, 홀을 구비한 제1 층, 상기 제1 층 상에 배치되되 상기 홀 또는 상기 리세스의 내측면을 덮는제2 층 및 상기 제2 층 상에 배치되는 제3 층을 구비하는 다층막에 포함되고, 상기 제3 층은, 상기 제3 층의 하면과 상기 제2 층의 상면이 접하는 부분과 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분을 포함하는, 디스플레이 장치가 제공된다.

본 실시예에 있어서, 상기 제1 층은, 무기절연층을 포함할 수 있다.

본 실시예에 있어서, 상기 제2 층 및 상기 제3 층은 도전성산화물층 및 금속층 중 적어도 하나를 포함할 수 있다.

본 실시예에 있어서, 상기 제3 층은, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 한 쌍의 팁을 포함할 수 있다.

본 실시예에 있어서, 상기 제3 층의 상기 한 쌍의 팁 사이의 폭은 상기 제1 층의 상기 홀의 폭 보다 좁을 수 있다.

본 실시예에 있어서, 상기 제2 층은 상기 홀의 바닥면의 적어도 일부를 노출하는 개구를 가질 수 있다.

본 실시예에 있어서, 상기 제3 층의 상기 한 쌍의 팁 사이의 폭은 상기 제2 층의 상기 개구의 폭과 동일하거나 더 좁을 수 있다.

본 실시예에 있어서, 상기 제2 층의 끝단은 상기 적어도 하나의 그루브의 중심을 향해 연장되며, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 상기 제3 층의 끝단은 상기 제2 층의 끝단과 일치하거나, 상기 적어도 하나의 그루브의 중심을 향해 더 돌출될 수 있다.

본 실시예에 있어서, 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분 사이에는 언더컷 구조가 구비될 수 있다.

본 실시예에 있어서, 상기 언더컷 구조 내에 위치한 유기물층을 더 포함할 수 있다.

본 실시예에 있어서, 상기 표시요소와 전기적으로 연결되며 박막트랜지스터를 구비한 화소회로를 더 포함하고, 상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트전극을 포함하고, 상기 화소회로는 상기 반도체층과 연결된 제1 전극층, 상기 제1 전극층 상이 배치된 제2 전극층 및 상기 제1 전극층과 상기 제2 전극층 사이에 개재되는 유기절연층을 포함할 수 있다.

본 실시예에 있어서, 상기 다층막의 상기 제2 층은 상기 제1 전극층과 동일 물질을 포함할 수 있다.

본 실시예에 있어서, 상기 다층막의 상기 제3 층은 상기 제2 전극층과 동일 물질을 포함할 수 있다.

본 실시예에 있어서, 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분 사이에는 언더컷 구조가 구비되고, 상기 언더컷 구조 내에 위치한 유기물층을 더 포함하며, 상기 다층막의 상기 유기물층은 상기 유기절연층과 동일 물질을 포함할 수 있다.

본 실시예에 있어서, 상기 다층막의 상기 제2 층은 상기 게이트전극과 동일 물질을 포함할 수 있다.

본 실시예에 있어서, 상기 다층막 상에 배치되는 제1 상부절연층을 더 포함하고, 상기 제1 상부절연층은 상기 제3 층의 상면의 적어도 일부를 덮을 수 있다.

본 실시예에 있어서, 상기 제1 상부절연층은 상기 적어도 하나의 그루브에 대응하는 제1 개구를 가질 수 있다.

본 실시예에 있어서, 상기 제1 상부절연층 상에 배치되는 제2 상부절연층을 더 포함할 수 있다.

본 실시예에 있어서, 상기 제2 상부절연층은 상기 적어도 하나의 그루브에 대응하는 제2 개구를 가질 수 있다.

상기 적어도 하나의 그루브의 깊이는 상기 그루브의 바닥면에서 상기 제3 층의 하면까지로 정의되며, 상기 적어도 하나의 그루브의 깊이는 상기 제1 층, 상기 제2 층 및 상기 제3 층의 두께를 합한 높이보다 클 수 있다.

본 실시예에 있어서, 상기 적층 구조 상에 배치되며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층을 더 포함하고, 상기 무기봉지층은 상기 복수의 그루브들 각각의 내부 표면을 따라 연속적으로 배치될 수 있다.

본 실시예에 있어서, 상기 적어도 하나의 그루브 내에는 잔여물층이 위치하고, 상기 잔여물층은 상기 대향전극 및 상기 적어도 하나의 유기물층과 동일 물질을 포함할 수 있다.

본 발명의 다른 관점에 따르면, 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판; 상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 상기 제3 영역에 위치하며, 홀 또는 리세스를 구비한, 무기절연층; 상기 제3 영역에 위치하며, 상기 무기절연층 상에 배치되되 상기 홀 또는 상기 리세스의 내측면을 덮는, 하부도전층; 및 상기 제3 영역에 위치하며, 상기 하부도전층 상에 배치되되 적어도 일부가 상기 하부도전층과 접하고, 나머지 일부는 상기 하부도전층과 이격된, 상부도전층;을 구비하는, 디스플레이 장치가 제공된다.

본 실시예에 있어서, 상기 상부도전층은, 상기 하부도전층과의 사이에서 언더컷을 이루는 한 쌍의 팁을 포함할 수 있다.

본 실시예에 있어서, 상기 상부도전층의 상기 한 쌍의 팁 사이의 폭은 상기 무기절연층의 상기 홀 또는 상기 리세스의 폭 보다 좁을 수 있다.

본 실시예에 있어서, 상기 하부도전층은 상기 홀 또는 상기 리세스의 바닥면의 적어도 일부를 노출하는 개구를 가질 수 있다.

본 실시예에 있어서, 상기 상부도전층의 상기 한 쌍의 팁 사이의 폭은 상기 하부도전층의 상기 개구의 폭과 동일하거나 더 좁을 수 있다.

본 실시예에 있어서, 상기 상부도전층과 상기 하부도전층이 이격된 부분 사이에는 언더컷 구조가 구비될 수 있다.

본 발명의 또 다른 관점에 따르면, 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 기판을 구비한, 디스플레이 패널; 및 상기 제1 영역에 대응하도록 배치된 전자요소를 포함하는, 컴포넌트를 구비하며, 상기 디스플레이 패널은, 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판; 상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 및 상기 제3 영역에 위치하는, 복수의 그루브들을 구비하며, 상기 복수의 그루브들 중 적어도 하나의 그루브는, 홀을 구비한 제1 층, 상기 제1 층 상에 배치되되 상기 홀 또는 상기 리세스의 내측면을 덮는 제2 층 및 상기 제2 층 상에 배치되는 제3 층을 구비하는 다층막에 포함되고, 상기 제3 층은, 상기 제3 층의 하면과 상기 제2 층의 상면이 접하는 부분과 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분을 포함하는, 디스플레이 장치가 제공된다.

전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.

본 발명의 실시예들에 관한 디스플레이 장치는 제1 영역을 중심으로 수분과 같은 외부 불순물이 표시요소들을 손상시키는 것을 방지할 수 있다.

그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 2a, 도 2b 및 도 3은 각각 본 발명의 일 실시예에 따른 디스플레이 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.
도 7은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 단면도로서, 도 7의 VIII-VIII'선에 따른 단면에 대응할 수 있다.
도 9는 도 8의 일부를 확대한 확대도이다.
도 10은 도 9의 변형예이다.
도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 그루브(G)의 제조 과정의 일부를 도시한 단면도들이다.
도 12는 도 9의 변형예이다.
도 13을 본 발명의 일 실시예에 관한 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.
도 14 및 도 15는 본 발명의 일 실시예들에 따른 디스플레이 패널을 개략적으로 도시한 단면도들이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.

본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.

이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.

x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.

도 1을 참조하면, 디스플레이 장치(1)는 제1 영역(OA) 및 제1 영역(OA)을 적어도 부분적으로 둘러싸는 제2 영역인 표시영역(DA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 제1 영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 제1 영역(OA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.

제1 영역(OA)과 제2 영역인 표시영역(DA) 사이에는 제3 영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 외곽영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 외곽영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 외곽영역(PA)에 의해 전체적으로 둘러싸일 수 있다.

이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치(1)는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL 표시 장치)이거나, 양자점 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.

도 1에는 제1 영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 제1 영역(OA)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다.

도 2a, 도 2b 및 도 3은 각각 본 발명의 일 실시예에 따른 디스플레이 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.

도 2a를 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10), 디스플레이 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 디스플레이 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.

디스플레이 패널(10)은 이미지를 표시할 수 있다. 디스플레이 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다.

입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 디스플레이 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.

입력감지층(40)은 디스플레이 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 디스플레이 패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 디스플레이 패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 디스플레이 패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 2a에는 입력감지층(40)이 디스플레이 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.

광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,

/2 위상지연자 및/또는

/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.

다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 디스플레이 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.

광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 디스플레이 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.

일 실시예에서, 광학 기능층(50)은 디스플레이 패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 디스플레이 패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.

디스플레이 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 2a에는 디스플레이 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3 개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3 개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3 개구(10H, 40H, 50H)들은 제1 영역(OA)에 대응하도록 위치한다.

다른 실시예로, 디스플레이 패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예컨대, 디스플레이 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 디스플레이 패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 3에 도시된 바와 같이 개구를 포함하지 않을 수 있다.

제1 영역(OA)은 전술한 바와 같이 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 2a에 도시된 바와 같이 제1 내지 제3 개구(10H, 40H, 50H)와 대응하도록 배치되되 디스플레이 패널(10)의 아래에 배치될 수 있다. 또는, 도 2b에 도시된 바와 같이 제1 내지 제3 개구(10H, 40H, 50H) 내에 적어도 일부가 삽입되어 위치할 수 있다. 또는, 컴포넌트(20)는 도 3에 도시된 바와 같이 관통홀이 구비되지 않은 디스플레이 패널(10)의 아래에 배치될 수 있다.

컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1 영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.

다른 실시예로, 디스플레이 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 디스플레이 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1 영역(OA)에 대응하는 개구를 포함할 수 있다.

컴포넌트(20)는 전술한 바와 같이 디스플레이 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 디스플레이 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2a, 도 2b 및 도 3에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등을 포함하는 층이 위치할 수 있다.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 단면도들이다.

도 4a를 참조하면, 디스플레이 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 다층으로 형성될 수 있다. 예컨대, 기판(100)은 도 4a의 확대도에 도시된 바와 같이, 제1 베이스층(101), 제1 배리어층(102), 제2 베이스층(103) 및 제2 배리어층(104)을 포함할 수 있다.

제1 베이스층(101) 및 제2 베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 베이스층(101) 및 제2 베이스층(103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리이미드(PI, polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.

제1 배리어층(102) 및 제2 배리어층(104)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx) 또는 실리콘옥시나이트라이드(SiOxNy)와 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.

표시층(200)은 복수의 화소들을 구비한다. 표시층(200)은 각 화소마다 배치되는 표시요소들을 포함하는 표시요소층(200A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(200B)을 포함할 수 있다. 표시요소층(200A)은 화소전극, 대향전극, 및 이들 사이에 개재되는 적층 구조를 가질 수 있으며, 각 표시요소는 유기발광다이오드(organic light-emitting diode, OLED)일 수 있다. 각 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있으며,

표시층(200)의 표시요소들은 박막봉지층(300)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 디스플레이 패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(300)을 구비하는 경우, 디스플레이 패널(10)의 유연성(flexibility)을 향상시킬 수 있다.

디스플레이 패널(10)은 디스플레이 패널(10)을 관통하는 관통부(10H)를 포함할 수 있다. 관통부(10H)는 제1 영역(OA)에 위치할 수 있으며, 이 경우 제1 영역(OA)은 일종의 개구영역일 수 있다. 도 4a는 기판(100) 및 박막봉지층(300)이 각각 디스플레이 패널(10)의 관통부(10H)에 대응하는 관통홀(100H, 300H)을 포함하는 것을 도시한다. 표시층(200)도 제1 영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다.

다른 실시예로, 도 4b에 도시된 바와 같이 기판(100)은 제1 영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(200)은 제1 영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다. 박막봉지층(300)은 제1 영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 다른 실시예로, 도 4c에 도시된 바와 같이 표시층(200)은 제1 영역(OA)에 대응하는 관통홀(200H)을 포함하지 않을 수 있다.

도 4a 내지 도 4c에는 제1 영역(OA)에는 표시요소층(200A)이 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 4d에 도시된 바와 같이 제1 영역(OA)에는 보조표시요소층(200C)이 위치할 수 있다. 보조표시요소층(200C)은 표시요소층(200A)의 표시요소와 다른 구조 또는/및 다른 방식으로 동작하는 표시요소를 포함할 수 있다.

일 실시예로, 표시요소층(200A)의 각 화소가 능동형 유기발광다이오드를 포함하고 보조표시요소층(200C)은 수동형 유기발광다이오드를 포함하는 화소들을 구비할 수 있다. 보조표시요소층(200C)이 수동형 유기발광다이오드의 표시요소를 포함하는 경우, 해당 수동형 유기발광다이오드 아래에는 화소회로를 이루는 구성요소들이 존재하지 않을 수 있다. 예컨대, 화소회로층(200B) 중 보조표시요소층(200C) 아래의 부분은 트랜지스터 및 스토리지 커패시터를 포함하지 않는다.

또 다른 실시예로, 보조표시요소층(200C)은 표시요소층(200A)과 동일한 타입(예, 능동형 유기발광다이오드)의 표시요소를 포함할 수 있으나, 그 아래의 화소회로의 구조가 다를 수 있다. 예컨대, 보조표시요소층(200C) 아래의 화소회로(예, 기판과 트랜지스터 사이에 차광막을 갖는 화소회로 등)는 표시요소층(200A) 아래의 화소회로와 다른 구조를 포함할 수 있다. 또는, 보조표시요소층(200C)의 표시요소들은 표시요소층(200A)의 표시요소들과 다른 제어 신호에 따라 동작할 수 있다. 보조표시요소층(200C)이 배치된 제1 영역(OA)에는 비교적 높은 투과율을 요하지 않는 컴포넌트(예컨대, 적외선 센서 등)가 배치될 수 있다. 이 경우, 제1 영역(OA)은 컴포넌트 영역이자 보조 표시영역으로 이해될 수 있다.

도 5는 본 발명의 일 실시예에 따른 디스플레이 패널을 개략적으로 나타낸 평면도이고, 도 6은 본 발명의 일 실시예에 따른 디스플레이 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.

도 5를 참조하면, 디스플레이 패널(10)은 제1 영역(OA), 제2 영역인 표시영역(DA), 제3 영역인 중간영역(MA), 및 제4 영역인 외곽영역(PA)을 포함할 수 있다. 도 5는 디스플레이 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 제1 영역(OA), 표시영역(DA), 중간영역(MA) 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다.

디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 6에 도시된 바와 같이 화소회로(PC) 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1 박막트랜지스터(T1), 제2 박막트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.

제2 박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.

제1 박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.

도 6은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.

다시 도 5를 참조하면, 중간영역(MA)은 평면상에서 제1 영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 제1 영역(OA) 주변에 배치된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1전원전압 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 5에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 디스플레이 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.

도 7은 본 발명의 일 실시예에 따른 디스플레이 패널의 일부를 나타낸 평면도이다.

도 7을 참조하면, 제1 영역(OA)을 중심으로 화소(P)들이 표시영역(DA)에 배치된다. 일부 화소(P)들은 제1 영역(OA)을 중심으로 상호 이격될 수 있으며, 제1 영역(OA)은 화소(P)들 사이에 정의될 수 있다. 예컨대, 평면상에서 제1 영역(OA)을 중심으로 위와 아래에 각각 화소(P)들이 배치되고, 제1 영역(OA)을 중심으로 좌우에 각각 화소(P)들이 배치될 수 있다.

화소(P)들에 신호를 공급하는 신호라인들 중 제1 영역(OA)과 인접한 신호라인들은 제1 영역(OA)을 우회할 수 있다. 도 7의 평면상에서 표시영역(DA)을 지나는 데이터라인들 중 적어도 하나의 데이터라인(DL)은, 제1 영역(OA)의 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 중간영역(MA)에서 제1 영역(OA)의 가장자리를 따라 우회할 수 있다. 평면상에서, 표시영역(DA)을 지나는 스캔라인들 중 적어도 하나의 스캔라인(SL)은, 제1 영역(OA)의 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 중간영역(MA)에서 제1 영역(OA)의 가장자리를 따라 우회할 수 있다.

스캔라인(SL)의 우회 부분(circuitous portion or bypass portion, SL-D)은 표시영역(DA)을 가로지르는 연장 부분(SL-L)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-D1)은 표시영역(DA)을 가로지르는 연장 부분(DL-L1)과 서로 다른 층 상에 형성될 수 있으며, 데이터라인(DL)의 우회 부분(DL-D1)과 연장 부분(DL-L1)은 콘택홀(CNT)을 통해 접속될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(DL)의 우회 부분(DL-D2)은 연장 부분(DL-L2)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다.

중간영역(MA) 중 스캔라인(SL)들 및 데이터라인(DL)들이 우회하는 영역과 제1 영역(OA) 사이에는 하나 또는 그 이상의 그루브(G)가 위치할 수 있다. 평면 상에서, 그루브(G)들은 각각 제1 영역(OA)을 둘러싸는 링 형상일 수 있으며, 그루브(G)들은 상호 이격되어 배치될 수 있다.

도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 단면도이고, 도 9는 도 8의 일부를 확대한 확대도이다. 도 8은 도 7의 VIII-VIII'선에 따른 단면에 대응할 수 있다.

먼저 도 8에 도시된 디스플레이 패널(10-1)의 표시영역(DA)을 참조하면, 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 앞서 도 4a의 확대도에 도시된 바와 같이 복수의 층들을 포함할 수 있다.

기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단층 또는 다층일 수 있다.

버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE) 및 소스전극(SE) 및/또는 드레인전극(DE)(즉, 제1 전극층)을 포함할 수 있다.

일 실시예로, 도 8에 도시된 박막트랜지스터(TFT)는 도 6을 참조하여 설명한 구동 박막트랜지스터에 대응할 수 있다. 화소회로(PC)의 데이터라인(DL)은 도 8에는 도시되지 않았으나 화소회로(PC)에 포함된 스위칭 박막트랜지스터와 전기적으로 연결된다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.

반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 선택적 실시예로, 화소회로(PC)는 복수의 반도체층(Act)을 포함할 수 있으며, 이때 일부 반도체층(Act)은 폴리 실리콘을 포함하고, 다른 일부 반도체층(Act)은 산화물 반도체를 포함할 수도 있다.

게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.

반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드 및 하프늄옥사이드 등과 같은 무기절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.

반도체층(Act)과 전기적으로 연결되는 연결전극인 소스전극(SE) 및/또는 드레인전극(DE)은 데이터라인(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE) 및 데이터라인(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE) 및 데이터라인(DL)은 Ti/Al/Ti의 다층으로 형성될 수 있다.

스토리지 커패시터(Cst)는 제1 층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 8은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2 층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.

제1 층간절연층(205) 및 제2 층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기절연물을 포함할 수 있다. 제1 층간절연층(205) 및 제2 층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.

도시되어 있지는 않으나, 선택적 실시예로 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)는 무기절연층(미도시)으로 커버될 수 있다. 무기절연층은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 도 8의 디스플레이 패널(10-1)에 있어서, 무기절연층은 소스전극(SE) 및 드레인전극(DE)을 덮으며 제2 층간절연층(207)과 제1 유기절연층(209) 사이에 개재될 수 있다. 경우에 따라 무기절연층은 중간영역(MA)까지 연장될 수 있다.

무기절연층은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등과 같은 무기절연물을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 일 실시예로, 무기절연층은 실리콘나이트라이드 (SiNx)를 포함할 수 있다. 무기절연층은 약 500

이상의 두께를 가질 수 있다. 또 다른 실시예로, 무기절연층은 1,000

이상이거나, 1,500

이상이거나, 2,000

이상이거나, 2,500

이상이거나, 3,000

이상이거나, 3,500

이상이거나, 4,000

이상이거나, 4,500

이상이거나, 5,000

이상이거나, 5,500

이상이거나, 6,000

이상이거나, 6,500

이상일 수 있다. 또는, 무기절연층은 7,000

내지 10,000

의 두께를 가질 수 있다.

제1 유기절연층(209)은 박막트랜지스터(TFT) 상에 배치될 수 있다. 제1 유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.

화소회로(PC)는 화소전극(221)과 전기적으로 연결될 수 있다. 예컨대, 도 8에 도시된 바와 같이 박막트랜지스터(TFT)와 화소전극(221) 사이에는 콘택메탈층(CM)(즉, 제2 전극층)이 개재될 수 있다. 콘택메탈층(CM)은 제1 유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있으며, 화소전극(221)은 콘택메탈층(CM) 상의 제2 유기절연층(211)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.

제1 유기절연층(209) 및 제2 유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1 유기절연층(209) 및 제2 유기절연층(211)은 폴리이미드를 포함할 수 있다.

화소전극(221)은 제2 유기절연층(211) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In₂O₃: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In₂O₃로 형성된 막을 더 포함할 수 있다.

화소전극(221) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON) 또는 실리콘옥사이드(SiOx)와 같은 무기절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.

중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1 기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2 기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.

제1 기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1 기능층(222a)이 고분자 물질로 형성되는 경우, 제1 기능층(222a)은 단층구조인 홀 수송층(HTL, Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT, poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PAN, polyaniline)으로 형성할 수 있다. 제1 기능층(222a)이 저분자 물질로 형성되는 경우, 제1 기능층(222a)은 홀 주입층(HIL, Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.

한편, 제2 기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1 기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2 기능층(222c)을 형성하는 것이 바람직하다. 제2 기능층(222c)은 단층 또는 다층일 수 있다. 제2 기능층(222c)은 전자 수송층(ETL, Electron Transport Layer) 및/또는 전자 주입층(EIL, Electron Injection Layer)을 포함할 수 있다.

중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소전극(221)과 대응하도록 패터닝될 수 있다. 발광층(222b)과 달리, 중간층(222) 중 제1 기능층(222a) 및/또는 제2 기능층(222c)은 표시영역(DA) 상에서 일체(一體)로 형성되며, 표시영역(DA)뿐만 아니라 중간영역(MA)에도 존재할 수 있다.

대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In₂O₃과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 제1 기능층(222a), 제2 기능층(222c) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.

캐핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캐핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 선택적 실시예로, 캐핑층(230)은 생략될 수 있다.

화소정의막(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(217)는 무기절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.

스페이서(217)는 화소정의막(215)과 다른 물질을 포함하거나, 화소정의막(215)과 동일한 물질을 포함할 수 있다. 예컨대, 화소정의막(215)과 스페이서(217)는 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다.

유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 8은 박막봉지층(300)이 제1 및 제2 무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.

제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다.

유기봉지층(320)은 모노머(monomer)계열의 물질 또는 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.

제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 다를 수 있다. 제1 무기봉지층(310)의 두께가 제2 무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2 무기봉지층(330)의 두께가 제1 무기봉지층(310)의 두께 보다 크거나, 제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 동일할 수 있다.

도 8의 중간영역(MA)을 참조하면, 중간영역(MA)은 제1 영역(OA)으로부터 상대적으로 먼 제1 서브중간영역(SMA1) 및 제1 영역(OA)에 상대적으로 가까운 제2 서브중간영역(SMA2)을 포함할 수 있다. 중간영역(MA)에는, 제1 영역(OA)을 우회하는 라인들 및 그루브(G)들이 배치될 수 있다.

라인들, 예컨대 도 8에 도시된 바와 같이 표시영역(DA)에 위치한 데이터라인(DL)들은 전술한 도 7과 같이 제1 서브중간영역(SMA1)에도 위치할 수 있다. 도시되어있지는 않으나, 제1 서브중간영역(SMA1)에 위치한 데이터라인(DL)들은, 앞서 도 7을 참조하여 설명한 데이터라인(DL)들의 우회하는 부분(예컨대, DL-D1, DL-D2)들에 해당할 수 있다. 제1 서브중간영역(SMA1)은 전술한 데이터라인(DL)들과 같은 라인들이 우회하는 라인영역 또는 우회영역으로 이해될 수 있다.

도시되어 있지는 않으나, 다른 실시예로, 데이터라인(DL)들은 사이에 절연층을 개재한 채 서로 교번적으로 배치될 수 있다. 예컨대, 이웃하는 데이터라인(DL)들 중 하나는 절연층(예, 제1 유기절연층(209))의 아래에 배치되고 다른 하나는 절연층(예, 제1 유기절연층(209))의 위에 배치되는 것과 같이, 교번적으로 배치될 수 있다. 데이터라인(DL)들이 절연층을 사이에 두고 교번적으로 배치되는 경우, 데이터라인들 사이의 거리(즉, 피치(pitch))를 줄일 수 있다. 도 8에는 표시영역(DA)에 위치하는 데이터라인(DL)을 도시하고 있으나, 도 7을 참조하여 설명한 스캔라인(SL)들, 예컨대 스캔라인(SL)들의 우회 부분들은 제1 서브중간영역(SMA1)에 위치할 수 있다.

중간영역(MA) 중 제2 서브중간영역(SMA2)에는 격벽(PW) 및 그루브(G가 위치할 수 있다.

격벽(PW)은 이웃한 그루브(G)들 사이에 위치할 수 있다. 격벽(PW)은 제1 유기절연층(209)을 형성하는 층의 일부(209P), 제2 유기절연층(211)을 형성하는 층의 일부(211P), 화소정의막(215)을 형성하는 층의 일부(215P) 및 스페이서(217)를 형성하는 층의 일부(217P)가 순차적으로 적층되면서 형성될 수 있다. 기판(100)의 상면으로부터 격벽(PW)의 상면까지의 높이는 기판(100)의 상면으로부터 스페이서(217)의 상면까지의 높이 보다 낮을 수 있다.

도 8에서 격벽(PW)은 총 4층 구조로 구비되나, 선택적 실시예로, 격벽(PW)은 층들(209P, 211P, 215P, 217P) 중 일부를 생략하여 구비될 수 있다.

중간영역(MA)은 무기접촉영역(ICR)을 포함할 수 있다. 무기접촉영역(ICR)은 이웃한 그루브(G)들 사이에 위치할 수 있다. 무기접촉영역(ICR)은 무기물을 포함하는 층들의 직접 접촉 영역으로서, 도 8에서는 후술할 제2 층(L2)이 버퍼층(201)과 직접 접촉하는 것을 도시한다. 제2 층(L2)은 게이트절연층(203), 제1 층간절연층(205) 및 제2 층간절연층(207) 각각에 형성된 개구들을 통해 버퍼층(201)과 접촉할 수 있다. 제2 층(L2)은 무기물, 예컨대 도전물질을 포함할 수 있으며, 게이트절연층(203), 제1 층간절연층(205) 및 제2 층간절연층(207)에 각각 형성된 개구들의 내측면을 커버함으로써 무기-무기접촉을 구현할 수 있다. 이러한 무기-무기접촉은 투습에 강건한 특성을 가질 수 있다.

제2 서브중간영역(SMA2)에는 하나 또는 그 이상의 그루브(G)들이 배치될 수 있다. 대향전극(223) 및 중간층(222)에 포함된 유기물층, 예컨대 제1 기능층(222a) 및/또는 제2 기능층(222c)은 그루브(G)에 의해 단절(또는 분리)될 수 있다. 제2 서브중간영역(SMA2)은 그루브영역 또는 유기물층의 단절영역(또는 분리영역)으로 이해될 수 있다.

그루브(G)들은 중간층(222)을 형성하는 공정 이전에 형성되며, 제1 기능층(222a), 제2 기능층(222c), 대향전극(223) 및 캐핑층(230)은 도 8에 도시된 바와 같이 그루브(G)들에 의해 단절되거나 분리될 수 있다.

그루브(G)는 기판(100)과 화소전극(221) 사이에 개재되는 다층막(ML: Multi-layered film)에 형성될 수 있다. 그루브(G)는 도 8과 같이 격벽(PW)을 기준으로, 격벽(PW)과 표시영역(DA) 사이 및 격벽(PW)과 제1 영역(OA) 사이에 각각 적어도 1개 이상 구비될 수 있다.

다층막(ML)은 제1 층(L1), 제2 층(L2) 및 제3 층(L3)의 적층 구조를 포함할 수 있다. 이와 관련하여, 제1 층(L1), 제2 층(L2) 및 제3 층(L3)이 각각 단일 또는 복수의 층으로 구비될 수 있다. 제1 층(L1)은 적어도 하나의 무기절연막을 포함할 수 있으며, 제2 층(L2) 및 제3 층(L3)은 도전성 산화물층 및 금속층 중 적어도 하나를 포함할 수 있다. 즉, 제1 층(L1)은 무기절연층일 수 있고, 제2 층(L2)은 하부도전층일 수 있으며, 제3 층(L3)은 상부도전층일 수 있다.

제1 층(L1)은 적어도 하나의 무기절연막을 포함할 수 있는데, 도 8과 같이 복수의 무기절연막(203, 205, 207)을 포함할 수 있다. 복수의 무기절연막(203, 205, 207)은 각각 표시 영역(DA)의 게이트절연층(203), 제1 층간절연층(205) 및 제2 층간절연층(207)과 동일 물질을 포함할 수 있다.

제2 층(L2) 및 제3 층(L3)은 제1 층(L1) 상에 배치될 수 있다. 제2 층(L2) 및 제3 층(L3)은 무기물을 포함할 수 있다. 예컨대, 제2 층(L2) 및 제3 층(L3)의 무기물은 인듐징크옥사이드(IZO; indium zinc oxide), 인듐틴옥사이드(ITO; indium tin oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 또는, 무기물은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)과 같은 금속을 포함할 수 있다.

도 8에서 제2 층(L2)은 표시영역(DA)의 소스전극(SE) 및 드레인전극(DE)(즉, 제1 전극층)과 동일 물질을 포함하고, 제3 층(L3)은 콘택메탈층(CM)(즉, 제2 전극층)과 동일 물질을 포함하는 것으로 도시되나, 본 발명이 반드시 이에 한정되는 것은 아니다. 다른 실시예로, 제2 층(L2)은 표시영역(DA)의 게이트전극(GE) 또는 스토리지 커패시터(Cst)의 상부 전극(CE2)과 동일 물질을 포함하고, 제3 층(L3)은 상술한 제1 전극층 또는 제2 전극층과 동일 물질을 포함할 수도 있다.

박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 화학기상증착법 등으로 형성되는 제1 무기봉지층(310)은 전술한 제1 기능층(222a), 제2 기능층(222c), 및/또는 대향전극(223) 보다 스텝 커버리지가 상대적으로 우수할 수 있으며, 제1 무기봉지층(310)은 도 8에 도시된 바와 같이 연속적으로 형성될 수 있다. 예컨대, 제1 무기봉지층(310)은 그루브(G)의 내부 표면(inner surface)을 전체적으로 커버할 수 있다.

유기봉지층(320)은 기판(100)에 모노머 또는 폴리머를 도포하고 이를 경화하여 형성할 수 있다. 제1 영역(OA)을 향하는 유기봉지층(320)의 단부는 격벽(PW)의 일측에 인접하게 배치될 수 있다. 격벽(PW)은 유기봉지층(320)의 단부가 기판(100)의 에지(본 실시예에서는, 중간영역(MA)과 제1 영역(OA)의 경계)까지 오버플로우(overflow)되는 것을 방지하는 댐과 같은 기능을 할 수 있다.

제2 무기봉지층(330)은 유기봉지층(320) 상에 위치할 수 있으며, 제2 무기봉지층(330)은 중간영역(MA) 중 일부 영역에서 제1 무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 도 8 등에 도시된 바와 같이, 중간영역(MA) 중 제1 영역(OA)에 인접한 일부 영역에서 제1 무기봉지층(310)과 제2 무기봉지층(330)은 서로 접촉할 수 있다.

도 8에 도시된 디스플레이 패널(10-1)의 단면도는 제1 영역(OA)을 둘러싸는 구조로 이해할 수 있다. 예컨대, 도 8의 그루브(G)들은 각각 도 7에 도시된 바와 같이 기판(100)의 상면에 수직한 방향에서 보았을 때 제1 영역(OA)을 둘러싸는 링 형상일 수 있다. 유사하게, 격벽(PW)도 기판(100)의 상면에 수직한 방향에서 보았을 때 제1 영역(OA)을 둘러싸는 링 형상일 수 있다. 유사하게, 도 8에 도시된 구성요소, 예컨대 중간영역(MA)에 구비된 구성요소들은 기판(100)의 상면에 수직한 방향에서 보았을 때 제1 영역(OA)을 둘러싸는 형상을 가질 수 있다.

도 9 및 도 10은 본 발명의 일 실시예에 따른 그루브(G)를 확대하여 개략적으로 도시한 단면도들이다.

도 9는 도 8의 그루브(G)에 대응한다. 이하 도 9를 참조하여 그루브(G)에 대해 상세히 설명한다.

그루브(G)는 다층막(ML)의 깊이 방향(-z 방향)을 따라 형성될 수 있다. 그루브(G)는 기판(100)과 버퍼층(201)이 배치되고, 이들 상부에 위치할 수 있다. 즉, 그루브(G)를 통해 버퍼층(201)의 상면이 노출될 수 있다. 그루브(G)를 통해 버퍼층(201)의 상면이 노출된다고 함은, 그루브(G)의 바닥면과 버퍼층(201)의 상면이 동일 면 상에 위치하는 것으로 이해될 수 있다.

다른 실시예로, 그루브(G)는 기판(100)의 상면을 노출하도록 형성될 수도 있다. 이 경우 그루브(G)의 바닥면과 기판(100)의 상면이 동일 면 상에 위치할 수 있다. 또 다른 실시예로, 그루브(G)의 바닥면은 기판(100)의 상면과 제1 층(L1)의 상면 사이에 위치한 가상의 면과 동일 면 상에 위치할 수 있다. 이 경우 제1 층(L1)에는 그루브(G)를 형성하기 위한 리세스가 구비될 수 있다.

그루브(G)는 제3 층(L3)을 관통하는 제3 홀(L3-h), 제2 층(L2)을 관통하는 제2 홀(L2-h) 및 제1 층(L1)을 관통하는 제1 홀(L1-h)로 이루어질 수 있다. 도시되어 있지는 않으나, 제1 층(L1)은 제1 층(L1)을 완전히 관통하지 않는 리세스를 포함할 수 있다. 전술한 것과 같이, 리세스를 포함하는 경우 그루브(G)의 바닥면은 기판(100)의 상면과 제1 층(L1)의 상면 사이에 위치한 가상의 면과 동일 면 상에 위치할 수 있다.

상술한 것과 같이 제1 층(L1)은 제1 홀(L1-h) 또는 리세스를 포함할 수 있다. 제2 층(L2)은 제1 층(L1) 상에 위치하며, 제1 홀(L1-h) 또는 리세스의 내측면(L1s)을 덮도록(cladding) 구비될 수 있다. 도전 물질로 형성되는 제2 층(L2)은 무기절연물로 형성되는 제1 층(L1)에 비해 투습에 강건한 특성을 갖는다. 따라서, 제2 층(L2)이 제1 층(L1)의 내측면(L1s)을 커버함에 따라, 제1 층(L1)의 제1 홀(L1-h) 또는 리세스 측으로 유입될 수 있는 불순물을 효과적으로 차단할 수 있다.

제2 층(L2)은 그루브(G)의 바닥면의 적어도 일부를 노출하도록 제2 홀(L2-h)을 가질 수 있다. 제2 홀(L2-h)의 폭(W2)은 제1 홀(L1-h) 또는 리세스의 폭(W1) 보다 좁게 형성될 수 있다.

제2 홀(L2-h)의 의해 노출된 그루브(G)의 바닥면 상에는 그루브(G)에 의해 단절(또는 분리)된 적층 구조의 잔여물층(Gr)이 위치할 수 있다. 도 9에서 적층 구조의 일부는 제2 상부절연층(215a) 상에 위치하고, 다른 일부는 그루브(G)의 바닥면 상에 위치할 수 있다. 잔여물층(Gr)은 제1 기능층(222a)의 일부, 제2 기능층(222c)의 일부, 대향전극(223)의 일부 및 캐핑층(230)의 일부를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다. 앞서 설명한 바와 같이, 그루브(G)에 의해 단절(또는 분리)된 적층 구조는 일부 층들이 생략 또는 추가될 수 있으며, 이에 따라 잔여물층(Gr)의 구성 역시 변화되는 것은 물론이다.

그루브(G)는 언더컷(UC) 구조를 가질 수 있다. 이는 도 9와 같이 그루브(G) 내부의 폭(WG)이 그루브(G)의 입구에 해당하는 제3 홀(L3-h)의 폭(W3) 보다 넓게 구비되는 것을 의미할 수 있다. 제3 층(L3)은 제3 홀(L3-h)에서부터 다층막(ML)의 깊이 방향(-z 방향)을 따라 제2 층(L2)의 상면까지 점차 넓어지는 구조를 가질 수 있다. 그루브(G) 내부의 폭(WG)은 제3 층(L3)과 제2 층(L2)의 경계면 부분에서 최대 폭을 가질 수 있는데, 이때 최대 폭은 제1 층(L1)은 제1 홀(L1-h)의 폭(W1) 보다 크게 구비될 수 있다.

제3 층(L3)은 제2 층(L2) 상에 위치하되, 적어도 일부가 제2 층(L2)과 이격된 단차를 형성할 수 있다. 상술한 언더컷(UC) 구조는 제3 층(L3)과 제2 층(L2)이 이격된 부분에 구비될 수 있다. 이와 관련하여 제3 층(L3)의 일부는 제2 층(L2)과 접하고, 제3 층(L3)의 다른 일부는 제2 층(L2)과 접하지 않을 수 있다. 일 실시예로, 도 9와 같이 제3 층(L3)은, 제3 층(L3)의 하면과 제2 층(L2)의 상면이 이격된 제1 부분(P1)과 제3 층(L3)의 하면과 제2 층(L2)의 상면이 접하는 제2 부분(P2)을 포함할 수 있다.

그루브(G)를 향해, 예컨대 그루브(G)의 중심을 향해 돌출된 제3 층(L3)의 단부들은 한 쌍의 팁(PT)을 형성할 수 있다. 본 실시예에 있어서, 각각의 팁(PT)은 제3 층(L3)의 단차에 의해 제3 층(L3)의 하면과 제2 층(L2)의 상면이 이격된 제1 부분(P1)으로 이해될 수 있다. 따라서, 도 9에서 각각의 팁(PT)은 최대 제2 층(L2)의 상면과 제1 높이(h)만큼 이격될 수 있다. 이때 제1 높이(h)는 제3 층(L3)의 단차의 높이와 동일할 수 있다.

한편, 도 10과 같이 각각의 팁(PT)은 그루브(G)를 향해, 예컨대 그루브(G)의 중심을 향해 더 돌출될 수 있다. 이 경우 각각의 팁(PT) 사이의 간격, 즉 제3 홀(L3-h)의 폭(W3)은 제2 홀(L2-h)의 폭(W2) 보다 좁게 형성될 수 있다.

일 실시예로, 그루브(G)의 깊이(d)는 그루브(G)의 바닥면에서 제3 층(L3)의 하면까지도 정의될 수 있으며, 각각의 팁(PT)의 돌출 길이(d1)는 그루브(G)의 깊이(d) 보다 작을 수 있다. 팁(PT)의 돌출 길이(d1)는 약 2㎛ 보다 작을 수 있다. 예컨대, 팁(PT)의 돌출 길이(d1)는 약 1㎛ 내지 1.5 ㎛일 수 있다. 그루브(G)의 깊이(d)는 약 2㎛ 이상이거나, 2.5㎛ 이상이거나, 3㎛ 이상이거나, 3.5㎛ 이상일 수 있다.

본 실시예에서, 그루브(G)에 의해 상부 적층 구조가 단절(또는 분리)되기 위해서는, 그루브(G)가 일정 이상의 깊이(d)를 가져야 한다. 본 실시예에서는 그루브(G)가 정의된 다층막(ML)이 무기막으로 구성된 제1 층(L1) 내지 제3 층(L3)을 포함하는데, 이러한 다층막(ML)의 두께(t)는 예컨대, 약 2㎛ 보다 작을 수 있다. 따라서, 제1 층(L1) 내지 제3 층(L3)의 두께(t)만으로는 상부 적층 구조의 단절(또는 분리)을 위한 충분한 그루브(G)의 깊이(d)를 형성하기에 용이하지 않을 수 있다. 따라서, 상술한 것과 같이 제3 층(L3)의 적어도 일부가 제2 층(L2)과 이격된 단차를 형성함에 따라, 다층막(ML)의 두께(t)에 비해 그루브(G)의 깊이(d)를 더 깊게 형성할 수 있다.

다층막(ML) 상에는 제1 상부절연층(211a) 및 제2 상부절연층(215a)가 배치될 수 있다. 일 실시예로, 제1 상부절연층(211a)은 표시영역(DA)에 위치한 제2 유기절연층(211)과 동일 물질을 포함할 수 있고, 제2 상부절연층(215a)은 표시 영역(DA)에 위치한 화소정의막(215)과 동일 물질을 포함할 수 있다. 제1 상부절연층(211a) 및 제2 상부절연층(215a)은 각각 그루브(G)에 대응하는 제1 개구(OP1) 및 제2 개구(OP2)를 포함할 수 있다.

다른 실시예로, 도 14와 같이 다층막(ML) 상에는 절연층(들)이 배치되지 않고, 유기발광다이오드(OLED, 도 8)의 적층 구조에 포함된 유기물층(들)이 바로 배치될 수 있다. 또 다른 실시예로, 도 15와 같이 다층막(ML) 상에 제1 상부절연층(211a)이 배치되고, 제1 상부절연층(211a) 상에 유기물층(들)이 바로 배치될 수 있다. 이때, 제1 상부절연층(211a)은 표시영역(DA)에 위치한 제2 유기절연층(211)과 동일 물질을 포함할 수 있고, 화소정의막(215)과 동일 물질을 포함할 수 있다.

앞서 설명한 바와 같은 유기발광다이오드(OLED, 도 8)의 적층 구조에 포함된 유기물층(들)은 그루브(G)에 의해 단절되거나 분리될 수 있다. 예컨대, 제1 기능층(222a) 및 제2 기능층(222c)은 도 9에 도시된 바와 같이, 그루브(G)를 중심으로 단절되거나 분리될 수 있다. 마찬가지로, 대향전극(223) 및 캐핑층(230)은 그루브(G)를 중심으로 단절되거나 분리될 수 있다. 도 9, 그리고 후술할 도면들에서는 그루브(G)를 중심으로 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캐핑층(230)이 단절되거나 분리된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 앞서 설명한 바와 같이 제2 기능층(222c) 및/또는 캐핑층(230)은 생략될 수 있으며, 이 경우 생략된 제2 기능층(222c) 및/또는 캐핑층(230)은 그루브(G) 주변에 존재하지 않는다.

도 11a 내지 도 11d는 본 발명의 일 실시예에 따른 그루브(G)의 제조 과정의 일부를 도시한 단면도들이다.

도 11a를 참조하면, 먼저 기판(100) 상에 버퍼층(201) 및 제1 층(L1)을 순차적으로 형성한 후, 제1 층(L1)에 제1 홀(L1-h)을 형성한다. 제1 층(L1)은 전술한 것과 같이, 기판(100) 상에 배치된 버퍼층(201) 상에 위치할 수 있으나, 경우에 따라 버퍼층(201)을 포함할 수도 있다. 앞서 설명한 것과 같이, 제1 층(L1)은 무기절연층을 포함할 수 있다.

그 후, 제1 층(L1) 상에 제2 층(L2)을 형성한다. 제2 층(L2)은 제1 층(L1)에 형성된 제1 홀(L1-h)의 내측면(L1s)을 덮도록(cladding) 형성될 수 있다. 또한, 제2 층(L2)에는 버퍼층(201)의 상면, 즉 그루브(G)의 바닥면의 적어도 일부를 노출하는 제2 홀(L2-h)을 형성한다.

그 후, 제2 층(L2) 상에 유기물층(OL)을 형성한다. 유기물층(OL)은 제1 홀(L1-h) 내에 매립되도록 형성될 수 있다. 일 실시예로, 유기물층(OL)은 도 8의 제1 유기절연층(209)과 동일 물질을 포함할 수 있다.

유기물층(OL)은 제1 두께(d0)로 형성될 수 있는데, 유기물층(OL)의 제1 두께(d0)는 제1 층(L1) 및 제2 층(L2)의 두께의 합(t') 보다 두꺼울 수 있다. 즉, 기판(100)의 상면을 기준으로 유기물층(OL)의 상면은 제2 층(L2)의 상면보다 높게 형성될 수 있으며, 일 실시예로 도 11a와 같이 유기물층(OL)의 상면은 제2 층(L2)의 상면보다 제1 높이(h')만큼 높게 형성될 수 있다. 제1 높이(h')는 도 9에서 전술한 제3 층(L3)의 단차의 제1 높이(h)에 대응할 수 있다.

제2 층(L2) 상에 배치된 유기물층(OL)의 폭(WG')은 제1 홀(L1-h)의 폭(W1) 보다 넓게 형성될 수 있다. 이는 제조 공정 상 유기물층(OL)의 폭(WG')을 제1 홀(L1-h)의 폭(W1) 보다 넓게 형성하는 것이 용이하기 때문이다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 유기물층(OL)의 폭(WG')과 제1 홀(L1-h)의 제1 폭(W1)이 동일하게 형성될 수도 있다.

한편 유기물층(OL)은 제2 층(L2)의 일부를 노출하도록 패터닝될 수 있다. 유기물층(OL)에 의해 커버되지 않고 노출된 제2 층(L2)의 일부는 후술한 제3 층(L3)과 직접 접촉할 수 있다.

그 후 도 11b와 같이, 유기물층(OL) 상에는 제3 층(L3)이 형성될 수 있다. 제3 층(L3)에는 제1 홀(L1-h)에 대응하도록 제3 홀(L3-h)이 형성될 수 있다. 전술한 것과 같이, 언더컷(UC) 구조를 형성하기 위해 제3 홀(L3-h)의 폭(W3)은 제1 홀(L1-h)의 폭(W1) 보다 좁게 형성될 수 있다. 한편, 제3 홀(L3-h)의 폭(W3)은 제2 홀(L2-h)의 폭(W2)과 동일하거나, 더 좁게 형성될 수 있다. 제3 홀(L3-h)을 통해 유기물층(OL)의 상면의 적어도 일부가 노출될 수 있다.

제3 층(L3)에 제3 홀(L3-h)을 형성하는 패터닝 과정에서, 도 11b에 도시된 것과 같이 유기물층(OL)의 일부가 함께 식각될 수 있다. 즉, 제조 과정에서 유기물층(OL)에는 제3 홀(L3-h)로부터 -z 방향으로 연장된 리세스(R)가 형성될 수 있다.

제3 층(L3)의 일부는 제2 층(L2) 상에 형성되고, 제3 층(L3)의 다른 일부는 유기물층(OL) 상에 형성될 수 있다. 일 실시예로, 도 11b와 같이 제3 층(L3)은, 제3 층(L3)의 하면과 제2 층(L2)의 상면이 유기물층(OL)을 사이에 두고 이격된 제1 부분(P1)과 제3 층(L3)의 하면과 제2 층(L2)의 상면이 직접 접하는 제2 부분(P2)을 포함할 수 있다. 이때 제3 층(L3)과 제2 층(L2)이 유기물층(OL)을 사이에 두고 이격된 제1 부분(P1)은 도 9에서 설명한 한 쌍의 팁(PT)을 구성할 수 있다.

그 후 도 11c와 같이, 제3 층(L3) 상에 제1 상부절연층(211a) 및 제2 상부절연층(215a)를 순차적으로 형성할 수 있다. 일 실시예로, 제1 상부절연층(211a)은 표시영역(DA)에 위치한 제2 유기절연층(211)과 동일 물질을 포함할 수 있고, 제2 상부절연층(215a)은 표시 영역(DA)에 위치한 화소정의막(215)과 동일 물질을 포함할 수 있다. 제1 상부절연층(211a) 및 제2 상부절연층(215a)에는 각각 제3 홀(L3-h)에 대응하는 제1 개구(OP1) 및 제2 개구(OP2)가 형성될 수 있다.

도 11c에서는 제3 층(L3) 상에 제1 상부절연층(211a) 및 제2 상부절연층(215a)이 모두 형성된 것을 도시하나, 선택적 실시예로, 제1 상부절연층(211a) 및/또는 제2 상부절연층(215a)는 생략될 수 있으며, 추가적으로 다른 유/무기층이 더 배치될 수도 있다.

그 후 도 11d를 참조하면, 그 후, 제3 홀(L3-h)을 통해 유기물층(OL)을 제거할 수 있다. 유기물층(OL)은 Ÿ‡-에치(wet-etch) 또는 드라이-에치(dry-etch)로 제거될 수 있다. 유기물층(OL)은 제3 홀(L3-h)과, 제3 홀(L3-h)에 대응하여 형성된 제1 개구(OP1) 및 제2 개구(OP)를 통해 적어도 일부가 외부로 노출되며, 이와 같이 노출된 영역을 중심으로 그루브(G) 내에 형성된 유기물층(OL)의 전부 또는 일부를 제거할 수 있다.

유기물층(OL)은 별도의 과정으로 제거될 수도 있고, 도 8의 표시영역(DA)에서 제1 유기절연층(209)에 콘택메탈층(CM)과 드레인전극(DE)의 컨택을 위한 컨택홀을 형성하는 과정에서 동시에 제거될 수도 있다. 비교예로서, 기판(100)의 일부를 제거하여 그루브를 형성하는 경우, 그루브 형성만을 위한 마스크 공정이 필수적으로 추가되어야 한다. 이와 같이 마스크공정을 추가하는 것은 제조공정을 복잡하게 하고 제조단가를 상승시키는 문제를 야기한다.

이에 본 발명의 일 실시예에 따른 디스플레이 패널 및 이를 포함한 디스플레이 장치에서는 기판(100) 상에 위치한 다층막(ML)을 이용하여 그루브(G)를 형성함으로써, 제조공정 시 필요한 마스크 수를 절감하여 공정을 단순화시키고, 나아가 제조단가를 절감할 수 있다.

한편, 도 11d에서는 그루브(G) 내에 형성된 유기물층(OL)의 전부가 제거된 구조를 도시하나, 다른 실시예로 도 12와 같이 그루브(G) 내에 형성된 유기물층(OL)이 전부 제거되지 않고 유기물층(OL)의 일부(OLr)가 잔존할 수 있다. 일 실시예로, 유기물층(OL)의 일부(OLr)는 그루브(G)의 언더컷(UC) 구조 내에 잔존할 수 있다.

도 12에서는 유기물층(OL)의 일부(OLr)와 제2 층(L2)의 내측면이 동일면 상에 위치하는 것으로 도시되나, 본 발명이 이에 한정되는 것은 아니다. 이는 유기물층(OL)의 식각 정도에 따라 달라질 수 있다. 도 12에 표기된 부재번호는 도 9와 동일하며, 도 12에 대한 상세한 설명은 전술한 도 9와 동일한 바, 중복되는 내용은 생략한다.

유기물층(OL)이 제거된 후에는 도 11d와 같은 형상이 될 수 있다. 유기물층(OL)을 제거함으로써 다층막(ML)에 정의되는 그루브(G)가 형성될 수 있다. 그루브(G)는 다층막(ML)을 구성하는 제1 층(L1)의 제1 홀(L1-h), 제2 층(L2)의 제2 홀(L2-h) 및 제3 층(L3)의 제3 홀(L3-h)로 정의될 수 있다. 예컨대, 그루브(G)는 제1 홀(L1-h)의 바닥면, 제2 홀(L2-h)과 제3 홀(L3-h) 사이의 이격된 공간을 형성하는 제2 층(L2)과 제3 층(L3)의 내측면으로 둘러싸일 수 있다.

상술한 것과 같이 제3 층(L3) 상에 제1 상부절연층(211a) 및 제2 상부절연층(215a)을 모두 생략해도 무방하나, 제3 층(L3) 상에 제1 상부절연층(211a) 및/또는 제2 상부절연층(215a)을 형성하는 경우, 유기물층(OL)이 제거된 언더컷(UC) 구조의 제3 층(L3)을 상부에서 지지할 수 있다.

한편, 도 11c 및 도 11d에서는 제3 층(L3) 상에 제1 상부절연층(211a) 및 제2 상부절연층(215a)을 형성한 후, 유기물층(OL)을 제거하는 제조방법을 설명하였으나, 유기물층(OL)을 제거하는 순서는 이에 한정되지 않는다. 유기물층(OL)은 제1 상부절연층(211a) 및 제2 상부절연층(215a)을 형성하기 전에 제거될 수도 있다.

본 발명의 일 실시예에 따르면, 그루브(G)는 다층막(ML)에 정의되며 다층막(ML)은 제1 층(L1), 제2 층(L2) 및 제3 층(L3)을 포함한다. 본 실시예에서, 그루브(G)의 깊이(d)는 제1 층(L1) 내지 제3 층(L3)의 두께(t) 보다 깊게 구비될 수 있다. 이러한 구조는 전술한 것과 같이, 제3 층(L3) 하부에 유기물층(OL)을 형성한 후 이를 제거함으로써 구현할 수 있다. 언더컷(UC) 구조를 갖는 제3 층(L3)의 하면은 제2 층(L2)의 상면을 기준으로 제1 높이(h)만큼 상승된 구조를 가질 수 있다. 제1 높이(h)는 제3 층(L3) 자체의 두께(t3) 보다 더 클 수 있다. 이러한 그루브(G)를 통해 도 9와 같이 유기발광소자(OLED)의 적층 구조에 포함된 유기물층(들)이 그루브(G)에 의해 단절되거나 분리될 수 있다.

도 13을 본 발명의 일 실시예에 관한 디스플레이 패널의 일부를 개략적으로 도시하는 단면도이다.

도 13을 참조하면, 중간영역(MA)은 제1 영역(OA)에 상대적으로 가까운 제2 서브중간영역(SMA2)을 포함할 수 있다. 중간영역(MA)에는, 제1 영역(OA)을 둘러싸는 그루브(G)들이 배치될 수 있다.

중간영역(MA)은 접촉영역(CR)을 포함할 수 있다. 접촉영역(CR)은 이웃한 그루브(G)들 사이에 위치할 수 있다. 도 13에서 제2 층(L2)은 접촉영역(CR) 상에는 배치되지 않고, 그루브(G)들 사이에 이격되어 구비될 수 있다. 따라서, 그루브(G)를 통해 단절(또는 분리)되는 유기층(들)(222a, 222c)은 접촉영역(CR)에 형성된 게이트절연층(203), 제1 층간절연층(205) 및 제2 층간절연층(207)의 개구들을 통해 버퍼층(201)과 직접 접촉할 수 있다.

도 13의 그루브(G)는 그루브(G) 내에서 제2 층(L2) 및 제3 층(L3)의 접촉을 통해 무기-무기접촉을 형성하기 때문에, 관통부(10H) 측에서 유입될 수 있는 불순물을 그루브(G)를 통해 차단할 수 있다. 따라서, 접촉영역(CR) 상에서 유기층(들)(222a, 222c)이 버퍼층(201)과 직접 접촉하더라도 투습에 강건한 구조를 구현할 수 있다.

도 14 및 도 15는 본 발명의 일 실시예들에 따른 디스플레이 패널을 개략적으로 도시한 단면도들이다.

도 14 및 도 15의 디스플레이 패널들(10-2, 10-3)은 제2 서브중간영역(SMA2) 상의 그루브(G) 주변 구조에 있어서 전술한 도 8과 차이가 있다. 이하에서는 차이점을 중심으로 설명하고, 도 14 및 도 15에 도시된 부재번호는 전술한 도 8과 동일한 바, 중복되는 설명은 생략한다.

도 14를 참조하면, 그루브(G)는 제1 층(L1), 제2 층(L2) 및 제3 층(L3)을 포함하는 다층막(ML)에 정의된다. 다층막(ML) 상에는 절연층(들)(211a, 215a, 도 9)이 배치되지 않고, 유기발광다이오드(OLED)의 적층 구조에 포함된 유기물층(들)(222a, 222c), 대향전극(223) 및 캐핑층(230)이 바로 배치될 수 있다. 즉, 유기물층(들)(222a, 222c) 등은 다층막(ML)의 제3 층(L3)과 직접 접촉하도록 위치할 수 있다.

다른 실시예로, 도 15와 같이 다층막(ML) 상에 제1 상부절연층(211a)이 배치되고, 제1 상부절연층(211a) 상에 유기물층(들)(222a, 222c)이 바로 배치될 수 있다. 이때, 제1 상부절연층(211a)은 표시영역(DA)에 위치한 제2 유기절연층(211)과 동일 물질을 포함할 수 있고, 또는 화소정의막(215)과 동일 물질을 포함할 수 있다.

한편, 도 14 및 도 15의 실시예에서 격벽(PW)은 제1 유기절연층(209)을 형성하는 층의 일부(209P), 제2 유기절연층(211)을 형성하는 층의 일부(211P) 및 화소정의막(215)을 형성하는 층의 일부(215P)가 순차적으로 적층되어 형성될 수 있다. 기판(100)의 상면으로부터 격벽(PW)의 상면까지의 높이는 기판(100)의 상면으로부터 스페이서(217)의 상면까지의 높이 보다 낮을 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.

1: 디스플레이 장치
10, 10-1, 10-2, 10-3: 디스플레이 패널
10H: 관통부
20: 컴포넌트
100: 기판
211a: 제1 상부절연층
215a: 제2 상부절연층
221: 화소전극
222b: 발광층
222a: 제1 기능층
222c: 제2 기능층
222: 중간층
223: 대향전극
300: 박막봉지층
SMA1, SMA2: 제1 및 제3 서브중간영역
G; 그루브
ML: 다층막
L1: 제1 층(무기절연층)
L2: 제2 층(하부도전층)
L3: 제3 층(상부도전층)
L1-h, L2-h, L3-h: 제1 내지 제3 홀

Claims (30)

1. 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판;
   상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 및
   상기 제3 영역에 위치하는, 복수의 그루브들;
   을 구비하며,
   상기 복수의 그루브들 중 적어도 하나의 그루브는, 홀을 구비한 제1 층, 상기 제1 층 상에 배치되되 상기 홀의 내측면을 덮으며 상기 홀의 바닥면의 적어도 일부를 노출하는 개구를 갖는 제2 층 및 상기 제2 층 상에 배치되는 제3 층을 구비하는 다층막에 포함되고,
   상기 제3 층은, 상기 제3 층의 하면과 상기 제2 층의 상면이 접하는 부분과 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분을 포함하는, 디스플레이 장치.
2. 제1항에 있어서,
   상기 제1 층은, 무기절연층을 포함하는, 디스플레이 장치.
3. 제1항에 있어서,
   상기 제2 층 및 상기 제3 층은 도전성산화물층 및 금속층 중 적어도 하나를 포함하는, 디스플레이 장치.
4. 제1항에 있어서,
   상기 제3 층은, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 한 쌍의 팁을 포함하는, 디스플레이 장치.
5. 제4항에 있어서,
   상기 제3 층의 상기 한 쌍의 팁 사이의 폭은 상기 제1 층의 상기 홀의 폭 보다 좁은, 디스플레이 장치.
6. 제4항에 있어서,
   상기 제2 층은 상기 홀의 바닥면의 적어도 일부를 노출하는 개구를 갖는, 디스플레이 장치.
7. 제6항에 있어서,
   상기 제3 층의 상기 한 쌍의 팁 사이의 폭은 상기 제2 층의 상기 개구의 폭과 동일하거나 더 좁은, 디스플레이 장치.
8. 제1항에 있어서,
   상기 제2 층의 끝단은 상기 적어도 하나의 그루브의 중심을 향해 연장되며, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 상기 제3 층의 끝단은 상기 제2 층의 끝단과 일치하거나, 상기 적어도 하나의 그루브의 중심을 향해 더 돌출된, 디스플레이 장치.
9. 제1항에 있어서,
   상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분 사이에는 언더컷 구조가 구비되는, 디스플레이 장치.
10. 제9항에 있어서,
    상기 언더컷 구조 내에 위치한 유기물층을 더 포함하는, 디스플레이 장치.
11. 제1항에 있어서,
    상기 표시요소와 전기적으로 연결되며 박막트랜지스터를 구비한 화소회로를 더 포함하고,
    상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트전극을 포함하고,
    상기 화소회로는 상기 반도체층과 연결된 제1 전극층, 상기 제1 전극층 상에 배치된 제2 전극층 및 상기 제1 전극층과 상기 제2 전극층 사이에 개재되는 유기절연층을 포함하는, 디스플레이 장치.
12. 제11항에 있어서,
    상기 다층막의 상기 제2 층은 상기 제1 전극층과 동일 물질을 포함하는, 디스플레이 장치.
13. 제11항에 있어서,
    상기 다층막의 상기 제3 층은 상기 제2 전극층과 동일 물질을 포함하는, 디스플레이 장치.
14. 제11항에 있어서,
    상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분 사이에는 언더컷 구조가 구비되고,
    상기 언더컷 구조 내에 위치한 유기물층을 더 포함하며,
    상기 다층막의 상기 유기물층은 상기 유기절연층과 동일 물질을 포함하는, 디스플레이 장치.
15. 제11항에 있어서,
    상기 다층막의 상기 제2 층은 상기 게이트전극과 동일 물질을 포함하는, 디스플레이 장치.
16. 제1항에 있어서,
    상기 다층막 상에 배치되는 제1 상부절연층을 더 포함하고,
    상기 제1 상부절연층은 상기 제3 층의 상면의 적어도 일부를 덮는, 디스플레이 장치.
17. 제16항에 있어서,
    상기 제1 상부절연층은 상기 적어도 하나의 그루브에 대응하는 제1 개구를 갖는, 디스플레이 장치.
18. 제16항에 있어서,
    상기 제1 상부절연층 상에 배치되는 제2 상부절연층을 더 포함하는, 디스플레이 장치.
19. 제18항에 있어서,
    상기 제2 상부절연층은 상기 적어도 하나의 그루브에 대응하는 제2 개구를 갖는, 디스플레이 장치.
20. 제1항에 있어서,
    상기 적어도 하나의 그루브의 깊이는 상기 그루브의 바닥면에서 상기 제3 층의 하면까지로 정의되며,
    상기 적어도 하나의 그루브의 깊이는 상기 제1 층, 상기 제2 층 및 상기 제3 층의 두께를 합한 높이보다 큰, 디스플레이 장치.
21. 제1항에 있어서,
    상기 적층 구조 상에 배치되며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층을 더 포함하고,
    상기 무기봉지층은 상기 복수의 그루브들 각각의 내부 표면을 따라 연속적으로 배치되는, 디스플레이 장치.
22. 제1항에 있어서,
    상기 적어도 하나의 그루브 내에는 잔여물층이 위치하고,
    상기 잔여물층은 상기 대향전극 및 상기 적어도 하나의 유기물층과 동일 물질을 포함하는, 디스플레이 장치.
23. 제1항에 있어서,
    상기 복수의 그루브들 중 적어도 하나의 그루브는, 상기 다층막에 위치한 리세스를 더 포함하는, 디스플레이 장치.
24. 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판;
    상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조;
    상기 제3 영역에 위치하며, 홀 또는 리세스를 구비한, 무기절연층;
    상기 제3 영역에 위치하며, 상기 무기절연층 상에 배치되되 상기 홀 또는 상기 리세스의 내측면을 덮는, 하부도전층; 및
    상기 제3 영역에 위치하며, 상기 하부도전층 상에 배치되되 적어도 일부가 상기 하부도전층과 접하고, 나머지 일부는 상기 하부도전층과 이격된, 상부도전층;
    을 구비하는, 디스플레이 장치.
25. 제24항에 있어서,
    상기 상부도전층은, 상기 하부도전층과의 사이에서 언더컷을 이루는 한 쌍의 팁을 포함하는, 디스플레이 장치.
26. 제25항에 있어서,
    상기 상부도전층의 상기 한 쌍의 팁 사이의 폭은 상기 무기절연층의 상기 홀 또는 상기 리세스의 폭 보다 좁은, 디스플레이 장치.
27. 제25항에 있어서,
    상기 하부도전층은 상기 홀 또는 상기 리세스의 바닥면의 적어도 일부를 노출하는 개구를 갖는, 디스플레이 장치.
28. 제27항에 있어서,
    상기 상부도전층의 상기 한 쌍의 팁 사이의 폭은 상기 하부도전층의 상기 개구의 폭과 동일하거나 더 좁은, 디스플레이 장치.
29. 제25항에 있어서,
    상기 상부도전층과 상기 하부도전층이 이격된 부분 사이에는 언더컷 구조가 구비되는, 디스플레이 장치.
30. 제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 기판을 구비한, 디스플레이 패널; 및
    상기 제1 영역에 대응하도록 배치된 전자요소를 포함하는, 컴포넌트;
    를 구비하며,
    상기 디스플레이 패널은,
    제1 영역, 제2 영역 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는, 기판;
    상기 제2 영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극, 상기 화소전극과 상기 대향전극 사이의 중간층 및 적어도 하나의 유기물층을 포함하는, 적층 구조; 및
    상기 제3 영역에 위치하는, 복수의 그루브들;
    을 구비하며,
    상기 복수의 그루브들 중 적어도 하나의 그루브는, 홀을 구비한 제1 층, 상기 제1 층 상에 배치되되 상기 홀의 내측면을 덮으며 상기 홀의 바닥면의 적어도 일부를 노출하는 개구를 갖는 제2 층 및 상기 제2 층 상에 배치되는 제3 층을 구비하는 다층막에 포함되고,
    상기 제3 층은, 상기 제3 층의 하면과 상기 제2 층의 상면이 접하는 부분과 상기 제3 층의 하면과 상기 제2 층의 상면이 이격된 부분을 포함하는, 디스플레이 장치.

Images