KR20200110575A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200110575A
KR20200110575A KR1020190030021A KR20190030021A KR20200110575A KR 20200110575 A KR20200110575 A KR 20200110575A KR 1020190030021 A KR1020190030021 A KR 1020190030021A KR 20190030021 A KR20190030021 A KR 20190030021A KR 20200110575 A KR20200110575 A KR 20200110575A
Authority
KR
South Korea
Prior art keywords
metal pattern
layer
electrode
area
disposed
Prior art date
Application number
KR1020190030021A
Other languages
English (en)
Inventor
김정화
손세완
우민우
이왕우
김지훈
안병선
이용희
조기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190030021A priority Critical patent/KR20200110575A/ko
Priority to CN201911376970.0A priority patent/CN111697026A/zh
Priority to US16/737,694 priority patent/US11257893B2/en
Publication of KR20200110575A publication Critical patent/KR20200110575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3225—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3262—
    • H01L27/3265—
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판과, 상기 표시영역에 배치되며, 박막트랜지스터와 전기적으로 연결된 복수의 표시소자들과, 상기 중간영역에서 상기 개구영역의 가장자리를 따라 우회하는 복수의 배선들과, 상기 중간영역에서 상기 복수의 배선들과 이격되도록 배치되며, 상기 개구영역을 둘러싸되 일측이 개방된 링(ring) 형상을 갖는 적어도 하나의 금속패턴;을 구비하는, 표시 패널을 제공한다.

Description

표시 패널 및 이의 제조 방법{Display panel and method of manufacturing the same}
본 발명의 실시예들은 표시 패널 및 이의 제조 방법에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장치의 연구가 이루어지고 있다.
개구를 구비하는 표시 장치의 경우, 개구의 측면으로 수분 등의 이물이 침투할 수 있으며, 이 경우 개구를 둘러싸는 표시요소들을 손상시킬 수 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 개구를 통한 투습을 방지할 수 있는 구조의 표시 패널 및 이의 제조 방법을 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 측면에 따르면, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판; 상기 표시영역에 배치되며, 박막트랜지스터와 전기적으로 연결된 복수의 표시소자들; 상기 중간영역에서 상기 개구영역의 가장자리를 따라 우회하는 복수의 배선들; 및 상기 중간영역에서 상기 복수의 배선들과 이격되도록 배치되며, 상기 개구영역을 둘러싸되 일측이 개방된 링(ring) 형상을 갖는 적어도 하나의 금속패턴;을 구비하는, 표시 패널이 제공된다.
상기 적어도 하나의 금속패턴은, 상기 개구영역을 둘러싸는 제1부분; 상기 제1부분으로부터 연장되되 상기 개구영역 측으로 절곡된 제2부분; 및 상기 제2부분으로부터 연장되되 상기 제2부분의 폭에 대응하는 길이가 상기 제2부분의 폭보다 긴 제3부분;을 구비할 수 있다.
상기 적어도 하나의 금속패턴은, 상기 개구영역을 둘러싸는 제1부분; 및 상기 제1부분으로부터 연장되되 상기 개구영역 측으로 절곡된 제2부분;을 구비하고, 상기 제2부분은 상기 개구영역에 대응하는 홀의 가장자리까지 연장될 수 잇다.
상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치될 수 있다.
상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치될 수 있다.
상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된 하부전극과, 절연층을 사이에 두고 적어도 일부가 상기 게이트전극과 중첩하는 상부전극을 갖는 커패시터;를 더 구비하고, 상기 적어도 하나의 금속패턴은, 상기 커패시터의 상기 상부전극과 동일층 상에 배치될 수 있다.
상기 복수의 표시소자들 각각은, 상기 박막트랜지스터의 소스전극 및 드레인 전극 중 적어도 하나와 전기적으로 연결된 화소전극; 상기 화소전극 상의 대향전극; 및 상기 화소전극과 상기 대향전극 사이에 배치된 발광층;을 구비할 수 있다.
상기 화소전극과 상기 발광층 사이, 및 상기 발광층과 상기 대향전극 사이 중 적어도 하나에 기능층을 더 구비하며, 상기 기능층 및 상기 대향전극 각각은, 상기 금속패턴 표면의 적어도 일부를 중심으로 단절될 수 있다.
상기 복수의 표시소자들을 커버하며, 제1무기봉지층, 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 봉지층;을 더 구비할 수 있다.
상기 적어도 하나의 금속패턴은, 상기 개구영역보다 상기 표시영역에 더 인접하게 배치된 제1금속패턴; 및 상기 제1금속패턴과 상기 개구영역 사이에 배치된 제2금속패턴;을 포함하고, 상기 제1금속패턴 상에는 상기 제1무기봉지층과 상기 유기봉지층이 서로 접촉하며, 상기 제2금속패턴 상에는 상기 제1무기봉지층과 상기 제2무기봉지층이 서로 접촉할 수 있다.
본 발명의 다른 측면에 따르면, 개구영역, 상기 개구영역을 둘러싸며 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판의 중간영역에, 상기 개구영역을 둘러싸되 일측이 개방된 링(ring) 형상을 갖는 적어도 하나의 금속패턴을 형성하는 단계; 상기 표시영역에 화소전극을 형성하는 단계; 상기 적어도 하나의 금속패턴 상에, 상기 적어도 하나의 금속패턴과 접촉하되 음의 열팽창계수를 갖는 리프트오프패턴(lift-off pattern)을 형성하는 단계; 상기 화소전극 및 상기 리프트오프패턴을 커버하도록 발광층 및 대향전극을 순차적으로 형성하는 단계; 및 상기 적어도 하나의 금속패턴의 양단에 전류를 인가하여 상기 적어도 하나의 금속패턴을 발열시켜, 상기 기판으로부터 상기 리프트오프패턴과 함께 상기 발광층 및 상기 대향전극의 일부가 분리되는 단계;를 포함하는, 표시 패널의 제조 방법이 제공된다.
상기 표시영역에 상기 화소전극과 전기적으로 연결된 박막트랜지스터를 형성하는 단계;를 더 포함할 수 있다.
상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치될 수 있다.
상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치될 수 있다.
상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된 하부전극과, 절연층을 사이에 두고 적어도 일부가 상기 게이트전극과 중첩하는 상부전극을 갖는 커패시터를 형성하는 단계;를 더 포함하고, 상기 적어도 하나의 금속패턴은, 상기 커패시터의 상기 상부전극과 동일층 상에 배치될 수 있다.
상기 리프트오프패턴은 폴리올레핀, 아크릴계 폴리머 및 폴리에스터 중 적어도 하나를 포함할 수 있다.
상기 발광층 및 상기 대향전극의 일부가 분리되는 단계는, 상기 적어도 하나의 금속패턴을 100℃ 내지 150℃의 온도로 발열시키는 단계일 수 있다.
상기 대향전극 상에, 제1무기봉지층, 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 봉지층을 형성하는 단계;를 더 포함할 수 있다.
상기 적어도 하나의 금속패턴을 형성하는 단계는, 상기 개구영역보다 상기 표시영역에 더 인접한 제1금속패턴을 형성하는 단계; 및 적어도 일부가 상기 제1금속패턴과 상기 개구영역 사이에 위치하는 제2금속패턴을 형성하는 단계;를 포함하고, 상기 제1금속패턴 상에는 상기 제1무기봉지층과 상기 유기봉지층이 서로 접촉하며, 상기 제2금속패턴 상에는 상기 제1무기봉지층과 상기 제2무기봉지층이 서로 접촉할 수 있다.
상기 개구영역에 대응하는 홀을 형성하는 단계;를 더 포함하고, 상기 제2금속패턴의 단부는 상기 홀의 가장자리를 따라 절단될 수 있다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시 장치에 형성된 개구의 측면으로 수분 등의 이물이 침투하여 개구를 둘러싸는 표시요소들을 손상시키는 것을 방지할 수 있다. 그러나, 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다.
도 2는 도 1의 표시 장치의 II-II'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 일 화소의 등가 회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 7a 내지 도 7c는 도 6의 표시 패널의 VII-VII'선에 따른 단면도의 예들이다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정을 순차적으로 도시한 단면도들이다.
도 9는 도 8b의 리프트오프패턴 형성용 물질의 물성을 나타내는 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 명세서에서 사용되는 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 명세서에서 사용되는 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하, 본 발명에 따른 실시예들을 도면을 참조하여 상세히 설명하기로 하며, 도면을 참조하여 설명함에 있어 실질적으로 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이고, 도 2는 도 1의 표시 장치의 II-II’선에 따른 단면도이다.
먼저, 도 1을 참조하면, 표시 장치(1)는 개구영역(OA) 및 개구영역(OA)을 적어도 부분적으로 둘러싸는 제2영역인 표시영역(DA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 도 1은 표시영역(DA)의 내측에 하나의 개구영역(OA)이 배치된 것을 도시하며, 개구영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 개구영역(OA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.
개구영역(OA)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 외곽영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 외곽영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 외곽영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 발광 표시 장치(또는 무기 EL 표시 장치, Inorganic Light Emitting Display), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시 장치가 사용될 수 있다.
도 1에는 개구영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 개구영역(OA)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다.
다음으로 도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 전자 기기일 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 무기발광다이오드, 또는 퀀텀닷 발광다이오드 등을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 이뤄질 수 있으며, 이 경우 점착층은 입력감지층(40)과 표시 패널(10) 사이에 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사 방지층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 2에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 개구영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50) 중 적어도 하나는 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은, 모두 개구를 포함하지 않을 수 있다.
개구영역(OA)은 전술한 바와 같이 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 2에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 그러나, 이에 한정되는 것은 아니고, 컴포넌트(20)는 표시 패널(10)의 아래에 배치될 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 개구영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2에 도시되지는 않았으나, 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등을 포함하는 층이 위치할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 단면도이다.
도 3을 참조하면, 표시 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 다층으로 형성될 수 있다. 예컨대, 기판(100)은 도 3의 확대도에 도시된 바와 같이, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.
제1 및 제2배리어층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
표시층(200)은 복수의 화소를 구비한다. 표시층(200)은 각 화소마다 배치되는 표시요소들을 포함하는 표시요소층(200A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(200B)을 포함할 수 있다. 각 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있으며, 각 표시요소는 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다.
표시층(200)의 표시요소들은 봉지층(300)과 같은 봉지부재로 커버될 수 있으며, 봉지층(300) 상에는 무기층(520)이 배치된다. 무기층(520)은 중간영역(MA)에서 봉지층(300)의 끝단을 커버할 수 있다. 무기층(520)은 중간영역(MA)에서 봉지층(300)의 끝단 보다 개구영역(OA)을 향해 더 연장될 수 있으며, 봉지층(300)의 끝단의 아래에 배치된 층과 접촉할 수 있다. 무기층(520)은 무기절연물을 포함할 수 있으며, 무기절연물은 예컨대 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드 등을 포함할 수 있다.
표시 패널(10)이 다층인 기판(100) 및 봉지층(300)을 포함하는 경우, 표시 패널(10)의 유연성(flexibility)을 향상시킬 수 있다. 표시 패널(10)은 표시 패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 개구영역(OA)에 위치할 수 있으며, 이 경우 개구영역(OA)은 일종의 개구영역일 수 있다.
도 3은 기판(100), 봉지층(300) 및 무기층(520)이 각각 표시 패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 300H, 520H)을 포함하는 것을 도시한다. 표시층(200)도 개구영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다.
도 3에는 도시되지 않았으나, 다른 실시예로, 기판(100)은 개구영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 이 경우 봉지층(300)은 개구영역(OA)에 대응하는 관통홀(300H)을 포함할 수 있다. 무기층(520)은 개구영역(OA)에 대응하는 관통홀(520H)을 포함하거나, 관통홀을 구비하지 않은 채 개구영역(OA)을 커버할 수 있다.
도 3에는 개구영역(OA)에는 별도의 표시요소층이 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 개구영역(OA)에는 보조표시요소층이 위치할 수 있고, 이 경우 상기 보조표시요소층은 표시요소층(200A)의 표시요소와 동일한 구조 또는/및 동작방식을 가질 수도 있고, 또는 다른 구조 또는/및 동작방식을 가질 수도 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 도시한 평면도이고, 도 5는 본 발명의 일 실시예에 따른 표시 패널의 일 화소의 등가 회로도이다.
도 4를 참조하면, 표시 패널(10)은 표시영역(DA), 개구영역(OA) 및 중간영역(MA), 및 외곽영역(PA)을 포함할 수 있다. 도 4는 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 표시영역(DA), 개구영역(OA) 및 중간영역(MA), 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 5에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서, 유기발광다이오드(OLED)를 포함한다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 따라 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 5는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.
다시 도 4를 참조하면, 중간영역(MA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 개구영역(OA) 주변에 배치된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다. 도 4에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 6을 참조하면, 개구영역(OA)을 중심으로 화소(P)들이 표시영역(DA)에 배치된다. 화소(P)들은 개구영역(OA)을 중심으로 상호 이격될 수 있다. 평면상에서, 개구영역(OA)을 중심으로 위와 아래에 각각 화소(P)들이 배치되고, 개구영역(OA)을 중심으로 좌우에 각각 화소(P)들이 배치될 수 있다.
화소(P)들에 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA)을 우회할 수 있다. 도 6의 평면상에서 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은, 개구영역(OA)의 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 중간영역(MA)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다. 평면상에서, 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은, 개구영역(OA)의 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 중간영역(MA)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다. 도 6에서 개구영역(OA)의 가장자리를 따라 커브진 부분은 각각 스캔라인(SL)의 우회 부분 및 데이터라인(DL)의 우회 부분에 해당한다. 스캔라인(SL)의 우회 부분 또는/및 데이터라인(DL)의 우회 부분은 표시영역(DA)을 가로지르는 연장 부분과 동일한 층 상에 일체로 형성될 수 있다. 다른 실시예로, 스캔라인(SL)의 우회 부분 또는/및 데이터라인(DL)의 우회 부분은 표시영역(DA)을 가로지르는 연장 부분과 서로 다른 층 상에 형성되며 콘택홀(미도시)을 통해 전기적으로 연결될 수 있다.
중간영역(MA)에는 상술한 신호라인들(SL, DL)과 이격되도록 적어도 하나의 금속패턴(HM1)(HM2)이 배치된다. 적어도 하나의 금속패턴(HM1)(HM2)은 개구영역(OA)을 둘러싸며, 대략 링(ring) 형상을 갖는다. 이때 상기 링 형상은 개구영역(OA)의 가장자리 형상에 대응하는 것일 수 있으나, 개구영역(OA)의 가장자리 형상과 상이하게 형성될 수도 있다. 상기 링 형상은 원형으로 한정되는 것은 아니며, 타원형, 다각형 등으로 다양하게 변형될 수 있다.
상기 링 형상은 일측이 개방된 형태이며, 이로써 적어도 하나의 금속패턴(HM1)(HM2)의 양측 단부가 서로 이격되어 개구(OP)를 형성할 수 있다.
일 실시예로, 적어도 하나의 금속패턴(HM1)(HM2)은 제1금속패턴(HM1) 및 제2금속패턴(HM2)을 포함할 수 있다. 제1금속패턴(HM1)은 표시영역(DA) 측에 배치된 패턴으로, 개구영역(OA)보다 표시영역(DA)에 더 인접하게 배치된 패턴을 의미한다. 제2금속패턴(HM2)은 제1금속패턴(HM1)과 개구영역(OA) 사이에 배치된 패턴으로, 표시영역(DA)보다 개구영역(OA)에 더 인접하게 배치된다.
도 6에 도시된 바를 예로 들면, 제1금속패턴(HM1)은 상술한 신호라인들(SL, DL)의 우회부분과 표시영역(DA) 사이에 배치될 수 있다.
일 실시예로, 제1금속패턴(HM1)은 제1부분(HM1-1), 제2부분(HM1-2) 및 제3부분(HM1-3)으로 구성될 수 있다. 제1부분(HM1-1)은 개구영역(OA)을 둘러싸는 부분으로, 링 형상을 갖는 곡선형 부분을 의미한다. 이때 제1부분(HM1-1)은 상술한 신호라인들(SL, DL) 중 적어도 일부의 우회부분에 대응하는 형상으로 형성될 수 있다.
제2부분(HM1-2)은 제1부분(HM1-1)으로부터 연장되되 개구영역(OA) 측으로 절곡된 부분일 수 있다. 이때 제2부분(HM1-2)은 제1부분(HM1-1)과 달리 직선형일 수 있으며, 일 실시예로 표시영역(DA)에서의 데이터라인(DL)의 연장방향인 y방향으로 연장된 부분일 수 있다. 또한, 전술한 제1금속패턴(HM1)의 개구(OP)는, 상기 제1금속패턴(HM1)의 일측 단부의 제2부분(HM1-2)과 상기 제1금속패턴(HM1)의 반대측 단부의 제2부분(HM1-2) 사이의 공간으로 정의될 수 있다.
제3부분(HM1-3)은 제2부분(HM1-2)으로부터 연장된 제1금속패턴(HM1)의 단부일 수 있다. 이때 제3부분(HM1-3)의 x방향에서 정의되는 길이는, 제2부분(HM1-2)의 x방향에서 정의되는 폭보다 길 수 있다. 구체적으로, 제3부분(HM1-3)은 제2부분(HM1-2)으로부터 연장되어 개구(OP)의 외측으로 절곡된 부분일 수 있다. 또한, 제3부분(HM1-3)은 제2부분(HM1-2)보다 크기 또는 면적이 큰 것일 수 있다. 이는 제3부분(HM1-3)을 통해 제1금속패턴(HM1-1)을 외부전원에 전기적으로 연결하기 위함으로, 제3부분(HM1-2)의 폭, 크기 또는 면적을 크게 함으로써 외부전원으로부터 인가된 전류가 제1금속패턴(HM1-1)의 제1 및 2부분(HM1-1, HM1-2)으로 월활하게 흐를 수 있다. 따라서, 제3부분(HM1-3)에는 외부전원을 공급하는 프로브 등과 접촉하기 위한 콘택부(CNT)가 구비될 수 있다.
한편, 제2금속패턴(HM2)은 도 6에 도시된 바와 같이 상술한 신호라인들(SL, DL)의 우회부분과 개구영역(OA) 사이에 배치될 수 있다.
일 실시예로, 제2금속패턴(HM2)은 제1부분(HM2-1) 및 제2부분(HM2-2C)으로 구성될 수 있다. 제2금속패턴(HM2)의 제1부분(HM2-1)은, 제1금속패턴(HM1)의 제1부분(HM1-1)과 마찬가지로 개구영역(OA)을 둘러싸는 링 형상을 갖는 곡선형 부분일 수 있다. 따라서, 제1부분(HM2-1) 또한 상술한 신호라인들(SL, DL) 중 적어도 일부의 우회부분에 대응하는 형상을 가질 수 있다.
제2금속패턴(HM2)의 제2부분(HM2-2C)은, 제1금속패턴(HM1)의 제2부분(HM1-2)과 마찬가지로 제2금속패턴(HM2)의 제1부분(HM2-1)으로부터 연장되되 개구영역(OA) 측으로 절곡된 부분일 수 있다. 이때 제2부분(HM2-2C)은 제1부분(HM1-1)과 달리 직선형일 수 있으며, 일 실시예로 표시영역(DA)에서의 데이터라인(DL)의 연장방향인 y방향으로 연장된 부분일 수 있다. 또한, 제2금속패턴(HM2)은, 제1금속패턴(HM1)과 마찬가지로 제2금속패턴(HM2)의 양측 단부에 위치하는 제2부분(HM1-2C)들 사이의 공간으로 정의되는 개구를 구비할 수 있다.
그러나, 제2금속패턴(HM2)은 제1금속패턴(HM1)과 달리 제1금속패턴(HM1)의 제3부분(HM1-3)에 대응하는 부분을 구비하지 않으며, 개구영역(OA)의 가장자리까지 연장된 것일 수 있다. 이로써 제2금속패턴(HM2)의 제2부분(HM2-2C)이 제2금속패턴(HM2)의 단부가 될 수 있다.
이하 도 7a 내지 도 7c를 참조하여, 적어도 하나의 금속패턴(HM1)(HM2)의 층상에서의 위치에 대해 상세히 설명하기로 한다.
도 7a 내지 도 7c는 도 6의 표시 패널의 VII-VII’선에 따른 단면도의 예들이다.
먼저 도 7a의 표시영역(DA)을 참조하면, 기판(100)은 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 앞서 도 3을 참조하여 설명한 바와 같이 다층을 포함할 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 7a에 도시된 박막트랜지스터(TFT)는 도 5를 참조하여 설명한 구동 박막트랜지스터에 대응할 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함한다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 8은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 상부전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1 및 제2층간절연층(205, 207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1 및 제2층간절연층(205, 207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 평탄화 절연층(209)으로 커버될 수 있다. 평탄화 절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다. 평탄화 절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 평탄화 절연층(209)은 폴리이미드를 포함할 수 있다. 또는, 평탄화 절연층(209)은 무기 절연물을 포함하거나, 무기 및 유기절연물을 포함할 수 있다.
화소전극(221)은 평탄화 절연층(209) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(211)이 형성될 수 있다. 화소정의막(211)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(211)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 실리콘나이트라이드(SiNx)나 실리콘옥시나이트라이드(SiON), 또는 실리콘옥사이드(SiOx)와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(211)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 표시영역(DA)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소정의막(211)의 개구를 통해 노출된 화소전극(221)의 상면과 접촉할 수 있다. 발광층(222b)과 달리, 중간층(222) 중 제1 및 제2기능층(222a, 222c)은 표시영역(DA)뿐만 아니라 중간영역(MA)에도 존재할 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
캡핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캡핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 캡핑층(230)은 생략될 수 있다.
화소정의막(211) 상에는 스페이서(213)가 형성될 수 있다. 스페이서(213)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(213)는 실리콘나이트라이드나 실리콘옥사이드와 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(213)는 화소정의막(211)과 다른 물질을 포함할 수 있다. 또는, 스페이서(213)는 화소정의막(211)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(211)과 스페이서(213)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(211) 및 스페이서(213)는 폴리이미드를 포함할 수 있다.
유기발광다이오드(OLED)는 봉지층(300)으로 커버된다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층(300IL)을 포함할 수 있으며, 도 7a는 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 및 제2무기봉지층(310, 330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 예컨대, 제1무기봉지층(310)의 두께는 약 1㎛이고, 제2무기봉지층(330)의 두께는 약 0.7㎛일 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께보다 크거나, 제1 및 제2무기봉지층(310, 330)의 두께는 서로 동일할 수 있다.
도 7a의 중간영역(MA)을 참조하면, 중간영역(MA)에는 도 6을 참조하여 전술한 적어도 하나의 금속패턴(HM1)(HM2)이 배치된다. 이때 도 6에 도시된 신호라인들(SL, DL)의 우회부분이 배치되는 영역을 제2중간영역(MA2)이라 하면, 제2중간영역(MA2)을 사이에 두고, 표시영역(DA) 측의 영역은 제1중간영역(MA1)으로, 개구영역(OA) 측의 영역은 제3중간영역(MA3)으로 각각 정의될 수 있다. 따라서, 제1중간영역(MA1)에는 제1금속패턴(HM1)이 배치되고, 제3중간영역(MA3)에는 제2금속패턴(HM2)이 배치될 수 있다.
한편, 도 7a 등에는 제2중간영역(MA2)에 도 6을 참조하여 설명한 스캔라인(SL)이 배치된 것으로 도시되어 있으나, 이는 도 6의 VII-VII'선을 따라 표시 패널의 단면을 절취한 데서 비롯된 것일 뿐이다. 즉, 도 6의 표시 패널을 VII-VII'선과 다른 선을 따라 절취하는 경우, 제2중간영역(MA2)에는 데이터라인(도 6의 DL)과 스캔라인(SL)이 함께 도시되거나, 데이터라인(도 6의 DL)만 도시될 수도 있다.
도 7a의 스캔라인(SL)은 박막트랜지스터(TFT)의 게이트전극(GE) 또는 스토리지 커패시터(Cst)의 하부전극(CE1)과 동일층 상에 형성되는 것으로 도시되어 있으나, 이 외에 스캔라인(SL)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 형성될 수도 있다. 또한, 도 7a 등에 도시되지는 않았으나, 데이터라인(도 6의 DL)은 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상에 형성될 수 있다. 이때 데이터라인(도 6의 DL)과 스캔라인(SL)은 층을 달리하여 서로 엇갈리도록 배치될 수 있다.
도 7a에 도시된 실시예에 따르면, 제1금속패턴(HM1) 및 제2금속패턴(HM2)은 모두 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE)과 동일층 상에 배치될 수 있다. 이 경우 제1금속패턴(HM1) 및 제2금속패턴(HM2)은 소스전극(SE) 및 드레인전극(DE)과 동일 물질로 형성될 수 있으며, 예컨대 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질로 형성될 수 있다. 일 실시예로, 제1금속패턴(HM1) 및 제2금속패턴(HM2)은 Ti/Ai/Ti의 다층 구조를 가질 수 있다.
본 실시예의 경우, 제1금속패턴(HM1)의 상부에는 화소정의막(211) 및 평탄화 절연층(209)이 제거 또는 생략될 수 있으며, 이로써 제1금속패턴(HM1) 상에 중간층(222) 중 일부, 대향전극(223), 캡핑층(230) 등의 공통층(CL)이 순차적으로 적층될 수 있다. 예컨대, 상기 중간층(222) 중 일부는 제1 및 제2기능층(222a, 222c)일 수 있다.
이러한 공통층(CL)은 표시영역(DA) 및 중간영역(MA)을 커버하도록 전체적으로 형성될 수 있으며, 공통층(CL) 각각은 열증착법(thermal evaporation)에 의해 형성될 수 있다. 이때 공통층(CL) 중에서도 제1 및 제2기능층(222a, 222c)과 같은 유기물은 수분이 침투하는 경로를 제공할 수 있다. 그러나, 본 발명의 실시예에 따르면 도 7a에 도시된 바와 같이 제1 및 제2기능층(222a, 222c)이 제1금속패턴(HM1) 및 제2금속패턴(HM2) 각각의 적어도 일부를 중심으로 단절되므로 수분이 제1 및/또는 제2기능층(222a, 222c)을 통해 유기발광다이오드(OLED) 내부로 침투하는 것을 방지할 수 있다.
구체적으로, 제2금속패턴(HM2)은 표시영역(DA)보다 개구영역(OA) 측에 인접한 패턴으로, 제2금속패턴(HM2)의 위치에서 수분 침투가 1차적으로 차단될 수 있다. 예컨대, 개구영역(OA)의 가장자리를 절단선(L)으로 하여 제1개구(10H)를 형성할 시 제1개구(10H)를 통해 침투된 수분은, 제2금속패턴(HM2)을 중심으로 공통층(CL)이 단절됨에 따라 중간영역(MA) 내부로 침투되지 못하게 된다.
또한, 제1금속패턴(HM1)은 개구영역(OA)보다 표시영역(DA) 측에 인접한 금속패턴으로, 제1금속패턴(HM1)의 위치에서 수분 침투가 2차적으로 차단될 수 있다. 예컨대, 제1금속패턴(HM1)을 중심으로 공통층(CL)이 단절됨에 따라, 제2금속패턴(HM2)의 존재에도 불구하고 침투된 수분이나 제1개구(10H) 외의 다른 경로로 침투된 수분은 표시영역(A) 내부로 침투되지 못하게 된다.
한편, 제1 및 제2기능층(222a, 222c), 대향전극(223) 및 캡핑층(230)을 형성한 이후, 제1무기봉지층(310)이 형성된다. 제1무기봉지층(310)은 공통층(CL)의 단절된 부분을 커버하며 개구영역(OA)으로까지 연장된다. 즉, 제1무기봉지층(310)은 기판(100)의 대략 전면(全面)에 걸쳐 형성될 수 있다.
제1금속패턴(HM1)과 제2금속패턴(HM2) 사이에는 격벽(410)이 배치된다. 격벽(410)은 유기봉지층(320) 형성용 물질인 모노머의 개구영역(OA) 측으로의 유출(overflow)을 방지하기 위한 댐 기능을 하는 것으로, 이에 따라 유기봉지층(320)의 단부는 격벽(410)의 표시영역(DA) 측 벽면에 인접하게 위치하게 된다. 즉, 격벽(410)과 개구영역(OA) 사이의 영역에는 유기봉지층(320)이 배치되지 않을 수 있다.
유기봉지층(320) 상에는 제2무기봉지층(330)이 형성된다. 제2무기봉지층(330)은 제1무기봉지층(310)과 마찬가지로, 공통층(CL)의 단절된 부분을 커버하며 개구영역(OA)으로까지 연장된다. 제2무기봉지층(330) 또한 기판(100)의 대략 전면(全面)에 걸쳐 형성되어, 제1무기봉지층(310)과 함께 유기발광다이오드(OLED) 등으로의 수분, 이물질 등의 침투를 막게 된다.
상술한 바와 같이 봉지층(300)이 형성됨에 따라, 제1금속패턴(HM1)의 직상부에는 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330) 순으로 적층된 봉지 구조가 형성될 수 있다. 따라서, 제1금속패턴(HM1) 상에서 제1무기봉지층(310)과 제2무기봉지층(330) 사이의 공간을 유기봉지층(320)이 채우게 되고, 제1무기봉지층(310)과 유기봉지층(320)은 서로 접촉하게 된다.
이에 반하여, 제2금속패턴(HM2)은 유기봉지층(320)에 의해 커버되지 않으므로, 제2금속패턴(HM2)의 직상부에는 제1무기봉지층(310) 및 제2무기봉지층(330) 순으로 적층된 봉지 구조가 형성될 수 있다. 따라서, 제1금속패턴(HM1) 상에서 제1무기봉지층(310)과 제2무기봉지층(330)은 서로 접촉하게 된다.
다음으로, 도 7b 및 7c에 도시된 실시예들은 제1금속패턴(HM1) 및 제2금속패턴(HM2)의 위치 외에는, 도 7a를 참조하여 설명한 이전 실시예와 동일 또는 유사하다. 따라서, 이하에서는 도 7a에 도시된 실시예와의 차이점을 중심으로 설명하되, 도 7a에 도시된 실시예와 중복되는 내용은 축약 또는 생략하기로 한다.
도 7b에 도시된 표시 패널(10') 또한, 제1금속패턴(HM1') 및 제2금속패턴(HM2') 각각을 중심으로 제1 및 제2기능층(222a, 222c), 대향전극(223), 캡핑층(230) 등의 공통층(CL)이 단절됨에 따라, 제1개구(10H)를 통하여 중간영역(MA), 나아가 표시영역(DA)으로 수분 등이 침투하는 것을 방지할 수 있다.
본 실시예의 경우, 제1금속패턴(HM1') 및 제2금속패턴(HM2') 각각은 박막트랜지스터(TFT)의 게이트전극(GE), 또는 스토리지 커패시터(Cst)의 하부전극(CE1)과 동일층 상에 배치될 수 있다. 이때 제1금속패턴(HM1') 및 제2금속패턴(HM2')은 스캔라인(SL)들과 동일층 상에 배치되는 것일 수도 있다.
이 경우 제1금속패턴(HM1') 및 제2금속패턴(HM2')은 게이트전극(GE)과 동일 물질인 저저항 물질로 형성될 수 있다. 예컨대, 제1금속패턴(HM1'') 및 제2금속패턴(HM2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있으며, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
도 7c에 도시된 표시 패널(10") 또한, 제1금속패턴(HM1") 및 제2금속패턴(HM2") 각각을 중심으로 제1 및 제2기능층(222a, 222c), 대향전극(223), 캡핑층(230) 등의 공통층(CL)이 단절되어 표시영역(DA)으로의 수분 침투가 방지될 수 있다.
본 실시예의 경우, 제1금속패턴(HM1") 및 제2금속패턴(HM2") 각각은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일층 상에 배치될 수 있다. 이때 제1금속패턴(HM1") 및 제2금속패턴(HM2")은 데이터배선(도 6의 DL)들 또는 스캔라인(SL)들과 동일층 상에 배치되는 것일 수 있다.
이 경우 제1금속패턴(HM1") 및 제2금속패턴(HM2")은 커패시터(Cst)의 상부전극(CE2)과 동일 물질로 형성될 수 있으며, 예컨대 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
이하 도 8a 내지 도 8g를 참조하여, 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 대하여 상세히 설명하기로 한다.
도 8a 내지 도 8g는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정을 순차적으로 도시한 단면도들이다.
구체적으로, 도 8a 내지 도 8g에는, 도 6에 도시된 제2금속패턴(HM2) 상에 제2금속패턴(HM2)의 상부층들을 형성하는 과정이 순차적으로 도시되어 있고, 설명의 편의를 위해 개구영역(OA) 및 개구영역(OA)을 둘러싸는 제3중간영역(도 7a 등의 MA3)을 포함하는 표시 패널의 일부를 도시하였다. 이때 각 도면들의 단면도(CSV)는 도 7a와 같이 xz평면에서 정의되는 도면을 의미하며, 평면도(PV)는 도 6과 같이 xy평면에서 정의되는 도면을 의미한다.
먼저 도 8a의 단면도(CSV)에 도시된 바와 같이, 베이스 기판(100B)을 준비하고, 베이스 기판(100B) 상에 제2금속패턴(HM2)을 형성한다. 이때 베이스 기판(100B)이라 함은, 도 7a를 참조하여 설명한 버퍼층(201)부터 제2층간절연층(207)까지 적층된 상태의 기판(100)을 의미한다.
일 실시예로, 제2금속패턴(HM2)은 박막트랜지스터(도 7a 등의 TFT)의 소스전극(도 7a 등의 SE) 및 드레인전극(도 7a 등의 DE)과 동일층 상에 형성되는 것일 수 있으며, 소스전극(도 7a 등의 SE) 및 드레인전극(도 7a 등의 DE)과 동일 물질로 형성된 것일 수도 있다.
이 단계에서 제2금속패턴(HM2)은 도 6에 도시된 제1금속패턴(HM1)과 동일한 형상을 가질 수 있다. 도 8a의 평면도(PV)를 참조하면, 제2금속패턴(HM2)은 개구영역(OA)을 둘러싸되 일측이 개방된 링 형상을 가질 수 있으며, 제1부분(HM2-1), 제2부분(HM2-2) 및 제3부분(HM2-3)으로 구성될 수 있다.
제1부분(HM2-1)은 개구영역(OA)을 둘러싸는 링 형상을 갖는 곡선형 부분으로, 후속 공정에서 절단되지 않고 그대로 잔류할 수 있다. 제2부분(HM2-2)은 제1부분(HM2-1)으로부터 연장되되 개구영역(OA) 측으로 절곡된 부분이며, 제3부분(HM2-3)은 제2부분(HM2-2)으로부터 연장된 부분으로, 현 단계에서의 제2금속패턴(HM2)의 단부에 해당한다. 이때 제3부분(HM2-3)에 있어서 제2부분(HM2-2)의 폭(w1)에 대응하는 길이(w2)는, 제2부분(HM2-2)의 폭(w1)보다 길게 형성될 수 있다. 또한, 제3부분(HM2-3)은 제2부분(HM2-2)보다 크기 또는 면적이 큰 것일 수 있다.
다음으로 도 8b의 단면도(CSV)에 도시된 바와 같이, 제2금속패턴(HM2) 상에 리프트오프패턴(LO)을 형성한다. 이때 리프트오프패턴(LO)은 후속 공정에서 제2금속패턴(HM2)으로부터 분리되는 부분으로, 단면도(CSV)에는 리프트오프패턴(LO)이 제2금속패턴(HM2)의 상면보다 폭이 좁게 형성되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 즉, 리프트오프패턴(LO)은 제2금속패턴(HM2)의 적어도 상면 전체를 커버하도록 형성될 수도 있다.
도 8b의 평면도(PV)를 참조하면, 리프트오프패턴(LO)은 제2금속패턴(HM2)의 제1부분(HM2-1)에 대응하는 형상으로 형성되며, 제2금속패턴(HM2)과 달리 일측이 개방되지 않은 폐곡선 형태의 링 형상을 가질 수 있다.
일 실시예로, 리프트오프패턴(LO)은 음의 열팽창계수를 갖는 물질을 포함하며, 이러한 물질로는 폴리올레핀, 아크릴계 폴리머, 폴리에스터, 또는 이들 중 적어도 하나의 조합이 사용될 수 있다.
도 8b에 도시되지는 않았으나, 리프트오프패턴(LO)과 제2금속패턴(HM2) 사이에는 탈착층이 더 배치될 수 있다. 상기 탈착층은 분리를 용이하게 하는 기능을 할 수 있으며, 리프트오프패턴(LO) 및 제2금속패턴(HM2) 각각의 물성 및 기타 공정조건들에 따라 상기 탈착층의 재료, 크기 등은 다양하게 변경될 수 있다.
이 단계는 적어도 유기발광다이오드(도 7a의 OLED)의 중간층(도 7a의 222), 그 중에서도 제1 및 제2기능층(도 7a의 222a, 222c)이 형성되기 전에 수행되는 단계이며, 일 실시예로 이 단계는 화소정의막(도 7a의 211)이 형성된 이후에 바로 수행될 수 있다.
다음으로 도 8c의 단면도(CSV)에 도시된 바와 같이, 리프트오프패턴(LO) 상에 공통층(CL)을 형성한다. 이때 공통층(CL)은 중간층(도 7a의 222) 중 일부, 예컨대 제1 및 제2기능층(도 7a의 222a, 222c)과, 대향전극(도 7a의 223)과, 캡핑층(도 7a의 230) 등을 포함하는 층일 수 있다.
공통층(CL)은 베이스 기판(100B)의 대략 전면(全面)에 걸쳐 형성될 수 있다. 따라서, 도 8c의 평면도(PV)에서의 제2금속패턴(HM2) 및 리프트오프패턴(LO)은 공통층(CL)에 의해 커버된 상태이다.
다음으로 도 8d의 단면도(CSV) 및 평면도(PV)에 도시된 바와 같이, 리프트오프패턴(LO)의 하부층인 제2금속패턴(HM2)에 외부전원(E)을 공급한다.
이 단계에서 제2금속패턴(HM2)에 외부전원(E)을 공급하는 방법은 여러가지일 수 있다. 일 실시예로, 공통층(CL)의 리프트오프패턴(LO) 직상부에 위치한 부분(TH)에 홀을 뚫고 뾰족한 형상의 프로브(probe)를 제2금속패턴(HM2)에 접촉시키는 방법이 이용될 수 있다. 이 경우 상기 프로브는 제2금속패턴(HM2)의 제3부분(HM2-3)에 접촉되는 것일 수 있으며, 이를 위해 제2금속패턴(HM2)의 제3부분(HM2-3)은 제2부분(HM2-2)보다 폭, 크기, 또는 면적이 크게 형성되어 제2부분(HM2-2) 및 제1부분(HM2-1)으로 전류가 신속히 흐르도록 할 수 있다.
그러나, 외부전원의 공급 방법이 이로 한정되는 것은 아니다. 다른 실시예로, 베이스 기판(100B)의 적어도 일부층에 콘택홀을 뚫어 상기 콘택홀을 통해 제2금속패턴(HM2)을 외부전원에 접속시키는 방법이 이용될 수도 있다.
이로써 도 8d의 단면도(CSV)에 도시된 바와 같이, 제2금속패턴(HM2)에 전류가 인가되어 제2금속패턴(HM2)과 리프트오프패턴(LO)의 경계면에 열(HEAT)이 발생하게 된다. 상기의 열(HEAT)은 도전체에 전류가 흐름으로써 발생하는 줄열(Joul heat)일 수 있다.
한편, 도 8b를 참조하여 설명한 바와 같이 리프트오프패턴(LO)은 음의 열팽창계수를 가질 수 있는바, 제2금속패턴(HM2)에 열(HEAT)이 발생하여 리프트오프패턴(LO)의 온도가 증가하게 되면 리프트오프패턴(LO)에는 대략 리프트오프패턴(LO) 내에 도시된 화살표 방향으로 수축응력이 발생하게 된다.
이후 도 8e의 단면도(CSV) 및 평면도(PV)에 도시된 바와 같이, 리프트오프패턴(LO)은 열수축에 기하여 발생한 수축응력으로 인해 제2금속패턴(HM2)으로부터 분리될 수 있다. 이때 공통층(CL)의 리프트오프패턴(LO) 상부에 위치하는 부분이 파단되면서 리프트오프패턴(LO)과 함께 제2금속패턴(HM2)으로부터 분리될 수 있다. 이로써 제2금속패턴(HM2)의 표면 상에는 파단되고 남은 공통층(CL)이 잔류하게 되고, 공통층(CL)은 제2금속패턴(HM2) 표면(예컨대, 제2금속패턴(HM2)의 상면)의 적어도 일부를 중심으로 단절될 수 있다.
이 단계에서 공통층(CL)의 단절된 양측 단부는 불규칙한 거칠기를 갖는 파단면(FS)을 갖도록 형성될 수 있다.
이후 도 8f의 단면도(CSV) 및 평면도(PV)에 도시된 바와 같이, 베이스 기판(100B)의 대략 전면(全面)을 커버하도록 봉지층을 형성한다. 이 단계에서의 봉지층은 도 7a를 참조하여 전술한 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)를 포함하는 것일 수 있다. 다만, 도 8f에는 개구영역(OA) 및 개구영역(OA)에 인접한 제3중간영역(MA3)만이 도시되어 있으므로, 베이스 기판(100B) 상에 형성된 봉지층은 제1무기봉지층(도 7a의 310) 및 제3무기봉지층(도 7a의 330)의 적층체(300IL)일 수 있다.
이후 도 8g의 단면도(CSV) 및 평면도(PV)에 도시된 바와 같이, 개구영역(OA)의 가장자리에 대응하는 절단선(L)을 따라 베이스 기판(100B) 및 베이스 기판(100B)의 상부층들을 절단한다. 이로써 개구영역(OA)에는 제1개구(10H)가 형성되게 되며, 공통층(CL)이 제2금속패턴(HM2) 표면의 적어도 일부를 중심으로 단절된 상태에 있으므로 제1개구(10H)를 통한 수분의 침투가 어렵게 된다.
상기와 같이 개구영역(OA)이 절단됨에 따라, 제2금속패턴(HM2)의 제3부분(도 8f의 HM2-3) 및 제2부분(도 8f의 HM2-2)의 일부도 함께 제거될 수 있다. 이로써 제2금속패턴(HM2)은 도 8g에 도시된 바와 같이, 제1부분(HM2-1) 및 절단된 제2부분(HM2-2C)을 갖게 된다.
한편, 도 6을 참조하여 설명한 제1금속패턴(HM1) 또한, 도 8a 내지 도 8g에 도시된 것과 유사한 공정들을 거쳐 형성될 수 있다. 그러나, 제1금속패턴(도 6의 HM1)의 경우 도 8g에서와 같이 개구영역(OA)이 절단되더라도, 제1부분(도 6의 HM1-1), 제2부분(도 6의 HM1-2) 및 제3부분(도 6의 HM1-3)이 그대로 잔류하게 된다.
도 9는 도 8b의 리프트오프패턴(LO) 형성용 물질의 물성을 나타내는 그래프이다.
도 9를 참조하면, 그래프의 x축은 리프트오프패턴 형성용 물질의 온도 변화를 나타내고, 그래프의 y축은 리프트오프패턴 형성용 물질의 선형수축률을 나타낸다.
제1선도(G1)는 리프트오프패턴 형성용 물질 중 하나인 폴리올레핀의 물성 변화를 나타낸 것이고, 제2선도(G2)는 리프트오프패턴 형성용 물질 중 하나인 아크릴계 폴리머의 물성 변화를 나타낸 것이다
제1선도(G1) 및 제2선도(G2)에 따르면, 리프트오프패턴 형성용 물질의 온도가 100℃ 내지 150℃일 때 선형수축률의 변화가 크다는 것을 알 수 있으며, 따라서 100℃ 내지 150℃의 범위의 온도를 리프트오프패턴의 수축응력을 크게 발생시킬 수 있는 유효 온도(Te)로 볼 수 있다.
이러한 물성 데이터를 도 8d에 도시된 공정에 적용해 보면, 금속패턴(HM2)을 100℃ 내지 150℃의 온도로 발열시키는 경우 리프트오프패턴(LO)이 용이하게 분리될 수 있음을 알 수 있다. 따라서, 도 6에 도시된 제1 및 2금속패턴들(HM1, HM2)이 100℃ 내지 150℃의 온도로 발열되도록 제1 및 2금속패턴들(HM1, HM2)에 인가되는 전류의 양을 조절함으로써 공통층(도 8d의 CL)의 단절 작업을 효과적으로 수행할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
200: 표시부
300: 봉지층
310: 제1무기봉지층
320; 유기봉지층
330: 제2무기봉지층
HM1: 제1금속패턴
HM2: 제2금속패턴
LO: 리프트오프층
CL: 공통층

Claims (20)

  1. 개구영역, 상기 개구영역을 둘러싸는 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판;
    상기 표시영역에 배치되며, 박막트랜지스터와 전기적으로 연결된 복수의 표시소자들;
    상기 중간영역에서 상기 개구영역의 가장자리를 따라 우회하는 복수의 배선들; 및
    상기 중간영역에서 상기 복수의 배선들과 이격되도록 배치되며, 상기 개구영역을 둘러싸되 일측이 개방된 링(ring) 형상을 갖는 적어도 하나의 금속패턴;을 구비하는, 표시 패널.
  2. 제1항에 있어서,
    상기 적어도 하나의 금속패턴은,
    상기 개구영역을 둘러싸는 제1부분;
    상기 제1부분으로부터 연장되되 상기 개구영역 측으로 절곡된 제2부분; 및
    상기 제2부분으로부터 연장되되 상기 제2부분의 폭에 대응하는 길이가 상기 제2부분의 폭보다 긴 제3부분;을 구비하는, 표시패널.
  3. 제1항에 있어서,
    상기 적어도 하나의 금속패턴은,
    상기 개구영역을 둘러싸는 제1부분; 및
    상기 제1부분으로부터 연장되되 상기 개구영역 측으로 절곡된 제2부분;을 구비하고,
    상기 제2부분은 상기 개구영역에 대응하는 홀의 가장자리까지 연장된, 표시 패널.
  4. 제1항에 있어서,
    상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치된, 표시 패널.
  5. 제1항에 있어서,
    상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된, 표시 패널.
  6. 제1항에 있어서,
    상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된 하부전극과, 절연층을 사이에 두고 적어도 일부가 상기 게이트전극과 중첩하는 상부전극을 갖는 커패시터;를 더 구비하고,
    상기 적어도 하나의 금속패턴은, 상기 커패시터의 상기 상부전극과 동일층 상에 배치된, 표시 패널.
  7. 제1항에 있어서,
    상기 복수의 표시소자들 각각은,
    상기 박막트랜지스터의 소스전극 및 드레인 전극 중 적어도 하나와 전기적으로 연결된 화소전극;
    상기 화소전극 상의 대향전극; 및
    상기 화소전극과 상기 대향전극 사이에 배치된 발광층;을 구비하는, 표시 패널.
  8. 제7항에 있어서,
    상기 화소전극과 상기 발광층 사이, 및 상기 발광층과 상기 대향전극 사이 중 적어도 하나에 기능층을 더 구비하며,
    상기 기능층 및 상기 대향전극 각각은, 상기 금속패턴 표면의 적어도 일부를 중심으로 단절되는, 표시 패널.
  9. 제1항에 있어서,
    상기 복수의 표시소자들을 커버하며, 제1무기봉지층, 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 봉지층;을 더 구비하는, 표시 패널.
  10. 제9항에 있어서,
    상기 적어도 하나의 금속패턴은,
    상기 개구영역보다 상기 표시영역에 더 인접하게 배치된 제1금속패턴; 및
    상기 제1금속패턴과 상기 개구영역 사이에 배치된 제2금속패턴;을 포함하고,
    상기 제1금속패턴 상에는 상기 제1무기봉지층과 상기 유기봉지층이 서로 접촉하며,
    상기 제2금속패턴 상에는 상기 제1무기봉지층과 상기 제2무기봉지층이 서로 접촉하는, 표시패널.
  11. 개구영역, 상기 개구영역을 둘러싸며 표시영역, 및 상기 개구영역과 상기 표시영역 사이의 중간영역을 포함하는 기판의 중간영역에, 상기 개구영역을 둘러싸되 일측이 개방된 링(ring) 형상을 갖는 적어도 하나의 금속패턴을 형성하는 단계;
    상기 표시영역에 화소전극을 형성하는 단계;
    상기 적어도 하나의 금속패턴 상에, 상기 적어도 하나의 금속패턴과 접촉하되 음의 열팽창계수를 갖는 리프트오프패턴(lift-off pattern)을 형성하는 단계;
    상기 화소전극 및 상기 리프트오프패턴을 커버하도록 발광층 및 대향전극을 순차적으로 형성하는 단계; 및
    상기 적어도 하나의 금속패턴의 양단에 전류를 인가하여 상기 적어도 하나의 금속패턴을 발열시켜, 상기 기판으로부터 상기 리프트오프패턴과 함께 상기 발광층 및 상기 대향전극의 일부가 분리되는 단계;를 포함하는, 표시 패널의 제조 방법.
  12. 제11항에 있어서,
    상기 표시영역에 상기 화소전극과 전기적으로 연결된 박막트랜지스터를 형성하는 단계;를 더 포함하는, 표시 패널의 제조 방법.
  13. 제12항에 있어서,
    상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 소스전극 및 드레인전극과 동일층 상에 배치된, 표시 패널의 제조 방법.
  14. 제12항에 있어서,
    상기 적어도 하나의 금속패턴은, 상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된, 표시 패널의 제조 방법.
  15. 제12항에 있어서,
    상기 박막트랜지스터의 게이트전극과 동일층 상에 배치된 하부전극과, 절연층을 사이에 두고 적어도 일부가 상기 게이트전극과 중첩하는 상부전극을 갖는 커패시터를 형성하는 단계;를 더 포함하고,
    상기 적어도 하나의 금속패턴은, 상기 커패시터의 상기 상부전극과 동일층 상에 배치된, 표시 패널의 제조 방법.
  16. 제11항에 있어서,
    상기 리프트오프패턴은 폴리올레핀, 아크릴계 폴리머 및 폴리에스터 중 적어도 하나를 포함하는, 표시 패널의 제조 방법.
  17. 제 11 항에 있어서,
    상기 발광층 및 상기 대향전극의 일부가 분리되는 단계는,
    상기 적어도 하나의 금속패턴을 100℃ 내지 150℃의 온도로 발열시키는 단계인, 표시 패널의 제조 방법.
  18. 제11항에 있어서,
    상기 대향전극 상에, 제1무기봉지층, 제2무기봉지층, 및 상기 제1무기봉지층과 상기 제2무기봉지층 사이의 유기봉지층을 포함하는 봉지층을 형성하는 단계;를 더 포함하는, 표시 패널의 제조 방법.
  19. 제18항에 있어서,
    상기 적어도 하나의 금속패턴을 형성하는 단계는,
    상기 개구영역보다 상기 표시영역에 더 인접한 제1금속패턴을 형성하는 단계; 및
    적어도 일부가 상기 제1금속패턴과 상기 개구영역 사이에 위치하는 제2금속패턴을 형성하는 단계;를 포함하고,
    상기 제1금속패턴 상에는 상기 제1무기봉지층과 상기 유기봉지층이 서로 접촉하며,
    상기 제2금속패턴 상에는 상기 제1무기봉지층과 상기 제2무기봉지층이 서로 접촉하는, 표시 패널의 제조 방법.
  20. 제19항에 있어서,
    상기 개구영역에 대응하는 홀을 형성하는 단계;를 더 포함하고,
    상기 제2금속패턴의 단부는 상기 홀의 가장자리를 따라 절단되는, 표시 패널의 제조 방법.
KR1020190030021A 2019-03-15 2019-03-15 표시 패널 및 이의 제조 방법 KR20200110575A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190030021A KR20200110575A (ko) 2019-03-15 2019-03-15 표시 패널 및 이의 제조 방법
CN201911376970.0A CN111697026A (zh) 2019-03-15 2019-12-27 显示面板
US16/737,694 US11257893B2 (en) 2019-03-15 2020-01-08 Display panel having opening area and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190030021A KR20200110575A (ko) 2019-03-15 2019-03-15 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200110575A true KR20200110575A (ko) 2020-09-24

Family

ID=72424739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190030021A KR20200110575A (ko) 2019-03-15 2019-03-15 표시 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US11257893B2 (ko)
KR (1) KR20200110575A (ko)
CN (1) CN111697026A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7116538B2 (ja) * 2017-11-20 2022-08-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20210024292A (ko) * 2019-08-21 2021-03-05 삼성디스플레이 주식회사 표시 장치
US20240164183A1 (en) * 2021-07-28 2024-05-16 Boe Technology Group Co., Ltd. Display Substrate and Display Apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042151A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
KR101935553B1 (ko) 2012-02-01 2019-01-07 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
JP6194233B2 (ja) 2013-01-08 2017-09-06 株式会社ジャパンディスプレイ 表示装置の製造方法
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102476900B1 (ko) 2016-06-02 2022-12-13 엘지디스플레이 주식회사 관통부를 구비하는 디스플레이 장치
KR20180046960A (ko) 2016-10-28 2018-05-10 삼성디스플레이 주식회사 표시 장치
KR102386906B1 (ko) 2017-05-11 2022-04-18 삼성디스플레이 주식회사 표시 장치
KR102626939B1 (ko) * 2018-10-05 2024-01-19 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20200295112A1 (en) 2020-09-17
CN111697026A (zh) 2020-09-22
US11257893B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
KR102626939B1 (ko) 표시 장치
US12108623B2 (en) Display panel
US11239302B2 (en) Display panel including a non-display area within a display area
KR102697457B1 (ko) 표시 패널
US11943974B2 (en) Display panel
KR102593535B1 (ko) 표시 장치
KR20200115943A (ko) 표시 장치 및 그 제조방법
KR20200115834A (ko) 표시 패널
KR20200113092A (ko) 표시 패널
KR20200111889A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200108145A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR20200131399A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200107026A (ko) 표시 패널
KR20210024292A (ko) 표시 장치
KR20210044359A (ko) 표시 장치 및 그 제조방법
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
US11257893B2 (en) Display panel having opening area and method of manufacturing the same
KR20200144628A (ko) 표시 장치
KR20200033376A (ko) 표시 패널
KR20220033611A (ko) 표시 장치
KR20220056929A (ko) 표시 장치
KR20210087610A (ko) 표시장치
KR102718397B1 (ko) 표시 패널
KR102203105B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal