KR20240015230A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240015230A
KR20240015230A KR1020220092716A KR20220092716A KR20240015230A KR 20240015230 A KR20240015230 A KR 20240015230A KR 1020220092716 A KR1020220092716 A KR 1020220092716A KR 20220092716 A KR20220092716 A KR 20220092716A KR 20240015230 A KR20240015230 A KR 20240015230A
Authority
KR
South Korea
Prior art keywords
area
signal wire
electrode
layer
display
Prior art date
Application number
KR1020220092716A
Other languages
English (en)
Inventor
이동현
강연웅
송시준
이재학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220092716A priority Critical patent/KR20240015230A/ko
Priority to CN202310925904.4A priority patent/CN117457673A/zh
Publication of KR20240015230A publication Critical patent/KR20240015230A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역 및 폴딩 영역을 포함하는 기판, 상기 표시 영역과 중첩하는 표시층, 상기 표시층으로부터 연장되어 상기 폴딩 영역을 가로지르는 신호 배선, 그리고 상기 신호 배선과 전기적으로 연결되는 연성 인쇄 회로막을 포함하고, 상기 신호 배선은, 상기 기판 상에 위치하는 제1 신호 배선, 상기 제1 신호 배선 위에 위치하며, 상기 제1 신호 배선과 전기적으로 연결되는 제2 신호 배선, 그리고 상기 제2 신호 배선 위에 위치하는 금속층을 포함하고, 상기 제1 신호 배선은 상기 폴딩 영역을 가로지르고, 상기 제2 신호 배선은 상기 폴딩 영역에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
이동성을 기반으로 하는 전자 기기가 폭 넓게 사용되고 있다. 이동용 전자 기기로는 모바일 폰과 같은 소형 전자 기기 이외에도 최근 들어 태블릿 PC가 널리 사용되고 있다.
이와 같은 이동형 전자 기기는 다양한 기능을 지원하기 위하여, 이미지 또는 영상과 같은 시각 정보를 사용자에게 제공하기 위하여 표시 장치를 포함한다. 최근, 표시 장치를 구동하기 위한 기타 부품들이 소형화됨에 따라, 표시 영역이 전자 기기에서 차지하는 비중이 점차 증가하고 있는 추세이다.
실시예들은 주변 영역이 차지하는 데드 스페이스의 면적을 감소시킨 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 표시 영역 및 폴딩 영역을 포함하는 기판, 상기 표시 영역과 중첩하는 표시층, 상기 표시층으로부터 연장되어 상기 폴딩 영역을 가로지르는 신호 배선, 그리고 상기 신호 배선과 전기적으로 연결되는 연성 인쇄 회로막을 포함하고, 상기 신호 배선은, 상기 기판 상에 위치하는 제1 신호 배선, 상기 제1 신호 배선 위에 위치하며, 상기 제1 신호 배선과 전기적으로 연결되는 제2 신호 배선, 그리고 상기 제2 신호 배선 위에 위치하는 금속층을 포함하고, 상기 제1 신호 배선은 상기 폴딩 영역을 가로지르고, 상기 제2 신호 배선은 상기 폴딩 영역에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함한다.
상기 제1 신호 배선은, 상기 표시 영역에 인접한 제1-1 영역, 상기 연성 인쇄 회로막에 인접한 제1-2 영역, 그리고 상기 제1-1 영역 및 상기 제1-2 영역을 연결하는 제1 연결 영역을 포함한다.
상기 제1-1 영역 및 상기 제1-2 영역 각각의 너비는 상기 연결 영역의 너비보다 클 수 있다.
상기 제1-1 영역, 상기 연결 영역 및 상기 제1-2 영역은 일 방향을 따라 배열될 수 있다.
상기 제2-1 패턴은 상기 제1-1 영역과 중첩하고, 상기 제2-2 패턴은 상기 제1-2 영역과 중첩할 수 있다.
상기 금속층은 서로 이격된 상기 제2-1 패턴 및 상기 제2-2 패턴과 중첩할 수 있다.
상기 표시 장치는 상기 금속층 상에 위치하는 레진층을 더 포함할 수 있다.
상기 레진층은 복수의 상기 제1 신호 배선 및 상기 제2 신호 배선을 덮을 수 있다.
상기 표시 장치는 상기 제2 신호 배선 상에 위치하는 절연층을 더 포함하고, 상기 금속층 및 상기 레진층은 상기 절연층의 개구 내에 위치할 수 있다.
상기 표시층은, 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 그리고 상기 제1 전극의 일부를 노출하는 개구를 포함하는 격벽을 포함하고, 상기 절연층은 상기 격벽과 동일한 물질을 포함할 수 있다.
일 실시예에 따른 표시 장치는 표시 영역 및 폴딩 영역을 포함하는 기판, 상기 표시 영역과 중첩하는 표시층, 상기 표시층으로부터 연장되어 상기 폴딩 영역을 가로지르는 신호 배선, 그리고 상기 신호 배선과 전기적으로 연결되는 연성 인쇄 회로막을 포함하고, 상기 신호 배선은, 상기 기판 상에 위치하는 제1 신호 배선, 상기 제1 신호 배선 위에 위치하며, 상기 제1 신호 배선과 전기적으로 연결되는 제2 신호 배선, 그리고 상기 제2 신호 배선 위에 위치하는 금속층을 포함하고, 상기 제1 신호 배선은 상기 폴딩 영역에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하고, 상기 제2 신호 배선은 상기 폴딩 영역을 가로지른다.
상기 제2 신호 배선은, 상기 표시 영역에 인접한 제2-1 영역, 상기 연성 인쇄 회로막에 인접한 제2-2 영역, 그리고 상기 제2-1 영역 및 상기 제2-2 영역을 연결하는 제2 연결 영역을 포함할 수 있다.
상기 제2-1 영역 및 상기 제2-2 영역 각각의 너비는 상기 제2 연결 영역의 너비보다 클 수 있다.
상기 제2-1 영역은 상기 제1-1 패턴과 중첩하고, 상기 제2-2 영역은 상기 제1-2 패턴과 중첩할 수 있다.
상기 금속층은 상기 제2 연결 영역과 중첩할 수 있다.
상기 표시 장치는 상기 금속층 상에 위치하는 레진층을 더 포함할 수 있다.
상기 레진층은 복수의 상기 제1 신호 배선 및 상기 제2 신호 배선을 덮을 수 있다.
상기 표시 장치는 상기 제2 신호 배선 상에 위치하는 절연층을 더 포함하고, 상기 금속층 및 상기 레진층은 상기 절연층의 개구 내에 위치할 수 있다.
상기 표시층은 상기 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 소스 전극 및 드레인 전극, 상기 드레인 전극 상에 위치하는 연결 전극, 상기 연결 전극 상에 위치하는 제1 전극, 상기 제1 전극과 중첩하는 제2 전극, 상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 그리고 상기 제1 전극의 일부를 노출하는 개구를 포함하는 격벽을 포함할 수 있다.
상기 제1 신호 배선은 상기 게이트 전극과 동일한 물질을 포함하고, 상기 제2 신호 배선은 상기 연결 전극과 동일한 물질을 포함할 수 있다.
실시예들에 따르면 주변 영역이 차지하는 데드 스페이스의 면적을 감소시킨 표시 장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 분해 사시도이다.
도 2는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 3은 일 실시예에 따른 일 화소의 등가 회로도이다.
도 4는 일 실시예에 따라 표시 영역에 배치되는 구성들에 대한 단면도이다.
도 5는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 6은 일 실시예에 따라 폴딩 영역에 배치된 신호 배선들을 나타낸 평면도이다.
도 7은 일 실시예에 따라 도 6의 A-A' 선을 따라 자른 단면도이다.
도 8은 일 실시예에 따라 도 6의 A-A' 선을 따라 자른 단면도이다.
도 9는 일 실시예에 따라 폴딩 영역에 배치된 신호 배선들을 나타낸 평면도이다.
도 10은 일 실시예에 따라 도 9의 B-B' 선을 따라 자른 단면도이다.
도 11은 일 실시예에 따라 도 9의 B-B' 선을 따라 자른 단면도이다.
도 12, 도 13 및 도 14 각각은 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도면에서, 방향을 나타내는데 부호 "x", "y" 및 "z"가 사용된다. 여기서 "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
이하에서 도 1 내지 도 4를 참조하여 일 실시예에 따른 표시 장치에 대해 설명한다. 도 1은 일 실시예에 따른 표시 장치의 개략적인 분해 사시도이고, 도 2는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 3은 일 실시예에 따른 일 화소의 등가 회로도이고, 도 4는 일 실시예에 따라 표시 영역에 배치되는 구성들에 대한 단면도이다.
도 1을 참고하면, 표시 장치(1)는 스마트폰, 휴대폰, 태블릿, 멀티미디어 플레이어, 노트북, 게임기와 같은 전자 기기에 적용될 수 있다. 표시 장치(1)는 리지드(rigid)할 수 있다. 표시 장치(1)는 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible)한 부분을 포함할 수도 있다. 표시 장치(1)는 제1 방향(x) 및 제2 방향(y)에 의해 정의되는 평면에서 정면에 해당하는 제3 방향(z)으로 영상을 표시할 수 있다. 표시 장치(1)는 표시 패널(DP), 커버 윈도우(CW), 전자 모듈(EM) 및 하우징(HS)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(display area)(DA)과 비표시 영역(non-display area)(NA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서 화면에 대응할 수 있다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 배열되어 있는 화소(PX)를 포함할 수 있고, 화소(PX)의 조합에 의해 영상을 표시할 수 있다. 표시 패널(DP)은 화소(PX)를 구동하기 위한 화소 회로들 및 신호 배선들을 포함할 수 있다. 표시 패널(DP)은 발광 다이오드들을 포함하는 발광 표시 패널일 수 있고, 각각의 발광 다이오드는 화소(PX)를 구성할 수 있다. 표시 패널(DP)은 터치를 감지할 수 있는 터치 센서층을 포함할 수 있다.
표시 패널(DP)의 비표시 영역(NA)에는 화소(PX)를 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동부가 위치할 수 있다. 예컨대, 구동부는 화소(PX)에 데이터 전압을 인가하는 데이터 구동부(DIC), 화소(PX)에 게이트 신호를 인가하는 게이트 구동부, 그리고 데이터 구동부(DIC) 및 게이트 구동부를 제어하는 제어부를 포함할 수 있다. 게이트 구동부는 비표시 영역(NA)에 집적될 수 있다. 데이터 구동부(DIC)는 집적회로 칩 형태로 제공되어 비표시 영역(NA)에 실장될 수 있다. 데이터 구동부(DIC) 및/또는 제어부는 연성 인쇄 회로막(FPC) 등에 배치되어 표시 패널(DP)에 전기적으로 연결될 수도 있다.
커버 윈도우(CW)는 표시 패널(DP) 위에 위치하여 표시 패널(DP)을 외부 충격 등으로부터 보호할 수 있고, 표시 패널(DP)에 표시되는 영상을 투과시킬 수 있다. 커버 윈도우(CW)는 광학적 투명 접착제(OCA), 광학적 투명 수지(OCR)와 같은 접착제에 의해 표시 패널(DP)과 부착되어 있을 수 있다. 커버 윈도우(CW)는 표시 패널(DP) 위에 코팅되어 있을 수도 있다. 커버 윈도우(CW)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시킬 수 있다. 차단 영역(BA)은 투과 영역(TA)보다 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의할 수 있다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(NA)과 중첩하여 비표시 영역(NA)이 외부에서 시인되는 것을 차단할 수 있다.
커버 윈도우(CW)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 전자 모듈(EM)과 중첩할 수 있다. 전자 모듈(EM)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.
제1 홀 영역(HA1)은 투과 영역(TA)에 위치할 수 있고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 도시된 것과 달리, 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA) 또는 차단 영역(BA)에 위치할 수 있다. 또한, 홀 영역의 개수는 다양하게 변경될 수 있다. 제1 홀 영역(HA1)은 원형일 수 있고, 제2 홀 영역(HA2)은 제1 방향(x)으로 길게 형성될 수 있지만, 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형상과 크기는 다양하게 변경될 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각에는 커버 윈도우(CW)의 배면으로부터 함몰된 소정의 함몰부가 정의될 수 있다. 함몰부는 커버 윈도우(CW)의 두께보다 낮은 깊이의 홈을 포함할 수 있다.
전자 모듈(EM)은 표시 장치(1)의 동작과 관련된 다양한 기능성 모듈을 포함할 수 있다. 전자 모듈(EM)은 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예컨대, 전자 모듈(EM)은 카메라, 센서, 스피커, 마이크로폰 등을 포함할 수 있다. 전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다.
제1 전자 모듈(EM1)은 제1 홀 영역(HA1)을 통해 수신되는 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다. 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈 및/또는 촬영 모듈일 수 있다. 예컨대, 제1 전자 모듈(EM1)은 피사체를 촬영하는 카메라 모듈, 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서 중 적어도 하나를 포함할 수 있다.
제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예컨대, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력 받을 수 있는 마이크로폰을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.
도시된 것과 달리, 전자 모듈(EM)은 단일 모듈로 구성되거나, 더 많은 수의 전자 모듈을 더 포함할 수도 있고, 다양하게 배치될 수 있다.
하우징(HS)은 커버 윈도우(CW)와 결합되어 표시 장치(1)의 외관을 구성할 수 있다. 하우징(HS)은 금속, 유리, 플라스틱 등과 같이 높은 강성을 가진 재료로 이루어질 수 있다. 커버 윈도우(CW)와 하우징(HS)에 의해 한정되는 표시 장치(1)의 내부 공간에는 표시 패널(DP) 및 전자 모듈(EM)이 위치할 수 있다.
다음 도 2를 참조하면, 표시 패널(DP)은 기판(SUB)을 포함할 수 있고, 기판(SUB)은 표시 영역(DA)과 비표시 영역(NA)을 포함할 수 있다. 또한 기판(SUB)은 기판(SUB)의 구부러짐 정도에 따라 구분되는 제1 영역(NBA1), 제2 영역(NBA2) 및 폴딩 영역(FA)을 포함할 수 있다. 제1 영역(NBA1), 폴딩 영역(FA) 및 제2 영역(NBA2) 순으로 배치될 수 있다. 기판(SUB)은 폴딩 영역(FA)을 기준으로 구부러질 수 있다. 제2 영역(NBA2)은 제1 영역(NBA1)의 배면 상에 배치될 수 있다. 후술할 복수의 신호 배선들은 폴딩 영역(FA)을 가로지를 수 있다. 일 예로 스캔선(SL), 데이터선(DL), 구동 전압선(PL), 구동 전압 전달선(DVL), 공통 전압 전달선(CVL) 등과 전기적으로 연결된 복수의 신호 배선들이 폴딩 영역(FA)을 가로지를 수 있다.
표시 패널(DP)은 화소(PX)를 포함할 수 있고, 화소(PX)는 표시 영역(DA)에 배치될 수 있다. 각각의 화소(PX)는 발광 다이오드 및 이와 연결된 화소 회로부를 포함할 수 있다. 각각의 화소(PX)는 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
표시 패널(DP)은 신호 배선들, 게이트 구동부(GD), 패드부(PAD) 등을 포함할 수 있다. 신호 배선들은 스캔선(SL), 데이터선(DL), 구동 전압선(PL), 구동 전압 전달선(DVL), 공통 전압 전달선(CVL) 등을 포함할 수 있다. 스캔선(SL)은 제1 방향(x)으로 표시 영역(DA)을 가로질러 연장할 수 있다. 데이터선(DL)과 구동 전압선(PL)은 제2 방향(y)으로 표시 영역(DA)을 가로질러 연장할 수 있다. 구동 전압 전달선(DVL)은 비표시 영역(NA)에 배치될 수 있다. 구동 전압 전달선(DVL)은 구동 전압선들(PL)과 연결될 수 있고, 구동 전압(ELVDD)을 전달할 수 있다. 공통 전압 전달선(CVL)은 비표시 영역(NA)에 배치될 수 있다. 공통 전압 전달선(CVL)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 공통 전압 전달선(CVL)은 화소(PX)를 구성하는 발광 다이오드의 전극에 공통 전압(ELVSS)을 전달할 수 있다.
게이트 구동부(GD)는 제1 방향(x)으로 표시 영역(DA)의 양측에 위치할 수 있다. 게이트 구동부(GD)는 게이트 신호를 생성하여 스캔선(SL)을 통해 화소(PX)에 전달할 수 있다. 패드부(PAD)는 표시 패널(DP)의 일단에 배치될 수 있다.
패드부(PAD)는 제1 방향(x)을 따라 배열될 수 있는 단자들(P1, P2, P3, P4)을 포함할 수 있다. 단자들(P1, P2, P3, P4)은 연성 인쇄 회로막(FPC)의 패드부(PCB_P)의 단자들과 전기적으로 연결될 수 있다. 연성 인쇄 회로막(FPC)은 제어부(ICC)의 신호 또는 전원을 패드부(PAD, PCB_P)를 통해 표시 패널(DP)로 전달할 수 있다.
제어부(ICC)는 외부에서 입력되는 영상 신호를 영상 데이터 신호로 변경하여 단자(P1)를 통해 데이터 구동부(DIC)로 전달할 수 있다. 제어부(ICC)는 수직 동기 신호, 수평 동기 신호 및 클럭 신호를 전달받아 게이트 구동부(GD) 및 데이터 구동부(DIC)의 구동을 제어하기 위한 제어 신호를 생성하여 단자들(P3, P1)을 통해 전달할 수 있다. 제어부(ICC)는 단자(P2)를 통해 구동 전압 전달선(DVL)에 구동 전압을 공급할 수 있다. 제어부(ICC)는 단자(P4)를 통해 공통 전압 전달선(CVL)에 공통 전압(ELVSS)을 공급할 수 있다. 데이터 구동부(DIC)는 비표시 영역(NA)에 위치할 수 있다. 예컨대, 데이터 구동부(DIC)는 표시 영역(DA)과 패드부(PAD) 사이에 배치될 수 있다. 데이터 구동부(DIC)는 데이터선들(DL)과 연결될 수 있고, 각각의 화소(PX)에 인가할 데이터 전압(VDAT)을 데이터선(DL)에 전달할 수 있다.
도 3에는 어느 하나의 스캔선(SL)과 어느 하나의 데이터선(DL), 및 구동 전압선(PL)에 전기적으로 연결된 화소(PX)를 예시적으로 도시하였다. 화소(PX)의 구성은 이에 제한되지 않고 변형되어 실시될 수 있다.
일 화소(PX)는 발광 다이오드(LED)를 포함한다. 발광 다이오드(LED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 발광 다이오드(LED)를 구동하기 위한 회로부로써 제1 트랜지스터(TFT1, 또는 스위칭 트랜지스터), 제2 트랜지스터(TFT2, 또는 구동 트랜지스터), 및 커패시터 (CAP)를 포함한다.
제1 트랜지스터(TFT1)는 스캔선(SL)에 인가된 주사 신호에 응답하여 데이터선(DL)에 인가된 데이터 신호를 출력한다. 커패시터(CAP)는 제1 트랜지스터(TFT1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다.
제2 트랜지스터(TFT2)는 발광 다이오드(LED)에 연결된다. 제2 트랜지스터(TFT2)는 커패시터(CAP)에 저장된 전하량에 대응하여 발광 다이오드(LED)에 흐르는 구동전류를 제어한다. 발광 다이오드(LED)는 제2 트랜지스터(TFT2)의 턴-온 구간 동안 발광한다.
도 4는 도 3에서 설명한 일 화소(PX)의 예시적인 단면 구조이다.
도 4를 참고하면, 일 실시예에 따른 표시 패널은 기판(SUB)을 포함한다. 기판(SUB)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있다. 기판(SUB)은 단층 또는 다층일 수 있다. 기판(SUB)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층된 구조를 가질 수 있다. 일 실시예에 따른 기판(SUB)은 2 개의 베이스층과 2 개의 베이스층 사이에 위치하는 무기층을 포함하는 구조를 가질 수 있다.
기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 기판(SUB)으로부터 버퍼층(BF)의 상부층, 특히 반도체층(ACT)으로 불순물이 전달되는 것을 차단하여 반도체층(ACT)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(BF)은 질화규소 또는 산화규소 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(BF)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(BF) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(ACT)은 채널 영역(C), 제1 영역(P) 및 제2 영역(Q)을 포함한다. 제1 영역(P) 및 제2 영역(Q)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않은 반도체를 포함하고, 제1 영역(P) 및 제2 영역(Q)은 채널 영역(C) 대비 다량의 불순물이 도핑되어 있는 반도체를 포함할 수 있다. 반도체층(ACT)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(ACT) 위에는 제1 게이트 절연층(GI1)이 위치한다. 제1 게이트 절연층(GI1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 게이트 절연층(GI1) 위에는 게이트 전극(GE) 및 하부 전극(LE)이 위치한다. 게이트 전극(GE) 및 하부 전극(LE)은 일체로 형성될 수 있다. 게이트 전극(GE) 및 하부 전극(LE)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 반도체층(ACT)의 채널 영역(C)과 중첩할 수 있다.
게이트 전극(GE) 및 하부 전극(LE)과 제1 게이트 절연층(GI1) 위에는 제2 게이트 절연층(GI2) 및 상부 전극(UE)이 위치할 수 있다. 상부 전극(UE)은 하부 전극(LE)과 커패시터를 형성할 수 있다.
상부 전극(UE) 상에는 제1 절연층(ILD1)이 위치한다. 제1 절연층(ILD1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 절연층(ILD1) 위에 소스 전극(SE)과 드레인 전극(DE)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 제1 절연층(ILD1)에 형성된 접촉 구멍을 통해 반도체층(ACT)의 제1 영역(P) 및 제2 영역(Q)과 각각 연결된다.
소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제1 절연층(ILD1), 소스 전극(SE) 및 드레인 전극(DE) 위에는 제2 절연층(ILD2)이 위치한다. 제2 절연층(ILD2)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다. 본 명세서는 단층으로 형성된 제2 절연층(ILD2)을 도시하였으나 이에 제한되지 않고 다중층으로 형성될 수 있다.
제2 절연층(ILD2) 상에는 연결 전극(CE)이 위치한다. 연결 전극(CE)은 실시예에 따라 생략될 수 있다. 연결 전극(CE)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제2 절연층(ILD2) 위에는 제3 절연층(ILD3) 및 제1 전극(E1)이 위치한다. 제1 전극(E1)은 제3 절연층(ILD3)의 접촉 구멍을 통해 연결 전극(CE)과 연결되고, 전기적으로 드레인 전극(DE)과 연결되어 있다. 다만 이에 제한되지 않고 제1 전극은 제3 절연층(ILD3) 상에 위치하는 추가 연결 전극 그리고 연결 전극(CE)을 통해 드레인 전극(DE)과 전기적으로 연결되는 실시예도 가능할 수 있다.
제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 전극(E1)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
게이트 전극(GE), 반도체층(ACT), 소스 전극(SE) 및 드레인 전극(DE)으로 이루어진 트랜지스터는 제1 전극(E1)에 연결되어 발광 다이오드에 전류를 공급한다.
제3 절연층(ILD3)과 제1 전극(E1)의 위에는 격벽(PDL)이 위치한다.
격벽(PDL)은 제1 전극(E1)의 적어도 일부와 중첩하고 발광 영역을 정의하는 개구를 가진다. 개구는 제1 전극(E1)과 거의 유사한 평면 형태를 가질 수 있다. 개구는 평면상 원형 형태를 가질 수 있으며, 이에 제한되지 않고 마름모 또는 마름모와 유사한 팔각 형상, 사각형, 다각형, 타원형 등 어떠한 모양도 가질 수 있다.
격벽(PDL)은 유기 절연물을 포함할 수 있다. 또는 격벽(PDL)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기절연물을 포함할 수 있다. 또는, 격벽(PDL)은 유기절연물 및 무기절연물을 포함할 수 있다. 일 실시예에서, 격벽(PDL)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대, 니켈, 알루미늄, 몰리브덴, 및 그의 합금, 금속 산화물 입자(예컨대, 크롬 산화물) 또는 금속 질화물 입자(예컨대, 크롬 질화물) 등을 포함할 수 있다. 격벽(PDL)이 광차단 물질을 포함하는 경우, 격벽(PDL)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 격벽(PDL)은 광차단 물질을 포함하지 않고, 투광성의 유기절연물을 포함할 수 있다.
격벽(PDL) 상에는 스페이서(SPC)가 배치될 수 있다. 스페이서(SPC)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(SPC)는 실리콘질화물(SiNX)나 실리콘산화물(SiO2)과 같은 무기절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
일 실시예에서, 스페이서(SPC)는 격벽(PDL)과 동일한 물질을 포함할 수 있다. 이 경우, 격벽(PDL)과 스페이서(SPC)는 하프 톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예에서, 격벽(PDL)과 스페이서(SPC)는 다른 물질을 포함할 수 있다.
제1 전극(E1) 위에는 발광층(EML)이 위치한다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
발광층(EML)과 제1 전극(E1) 사이에 제1 기능층(FL1)이 위치하고, 발광층(EML)과 제2 전극(E2) 사이에 제2 기능층(FL2)이 위치할 수 있다.
제1 기능층(FL1)은 정공 주입층(hole injection layer, HIL) 및 정공 수송층(hole transporting layer, HTL) 중 적어도 하나를 포함하고, 제2 기능층(FL2)은 전자 수송층(electron transporting layer, ETL) 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함할 수 있다.
제1 기능층(FL1) 및 제2 기능층(FL2)은 각각 기판(SUB)을 전체적으로 커버하도록 일체로 형성될 수 있다. 제1 기능층(FL1) 및 제2 기능층(FL2)은 각각 기판(SUB)의 표시 영역(DA)을 전체적으로 커버하도록 형성될 수 있다.
발광층(EML) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 금(Au), 니켈(Ni), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 발광층(EML) 및 제2 전극(E2)은 발광 다이오드를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 발광층(EML) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
본 명세서에서는 기판(SUB) 상에 위치하는 버퍼층(BF)부터 제2 전극(E2)까지의 적층 구조를 표시층(DPL)으로 지칭하기로 한다.
제2 전극(E2) 상에는 봉지층(ENC)이 위치할 수 있다. 봉지층(ENC)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함하며, 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 봉지층(ENC)은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광층을 보호하기 위한 것일 수 있다. 실시예에 따라 봉지층(ENC)은 무기층과 유기층이 순차적으로 더 적층된 구조를 포함할 수 있다. 본 명세서는 봉지층(ENC)을 포함하는 실시예에 대해 설명하였으나, 이에 제한되지 않고 휘어지지 않는 재질의 봉지 기판을 대신 포함할 수도 있다.
이하에서는 도 5 내지 도 8을 참고하여 일 실시예에 따른 표시 장치의 비표시 영역 중 특히 폴딩 영역에 대해 살펴본다. 도 5는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이고, 도 6은 일 실시예에 따라 폴딩 영역에 배치된 신호 배선들을 나타낸 평면도이고, 도 7은 일 실시예에 따라 도 6의 A-A' 선을 따라 자른 단면도이고, 도 8은 일 실시예에 따라 도 6의 A-A' 선을 따라 자른 단면도이다.
앞서 도 2에서 살펴본 바와 같이 표시 패널(DP)은 제2 방향(y)을 따라 배치되는 제1 영역(NBA1), 폴딩 영역(FA) 및 제2 영역(NBA2)을 포함할 수 있다. 표시 패널(DP)은 제1 방향(x)에 평행한 폴딩축을 중심으로 폴딩되어 있을 수 있다. 특히 도 5에 도시된 바와 같이 폴딩 영역(FA)은 기판(SUB)이 90도에 가깝에 꺾인 형태를 가질 수 있으나, 본 발명은 이에 한정되지 않는다. 제2 영역(NBA2)에서는 기판(SUB)이 한 번 더 벤딩될 수 있는데, 제2 영역(NBA2)에서의 기판(SUB)의 벤딩 부분의 곡률 반경과 폴딩 영역(FA)에서의 기판(SUB)의 곡률 반경을 서로 다를 수 있다.
제1 영역(NBA1)에는 복수의 화소들이 배치되는 표시층(DPL) 및 봉지층(ENC)이 위치할 수 있다. 표시층(DPL) 및 봉지층(ENC)은 앞서 도 4를 바탕으로 설명한 바, 여기서는 구체적인 설명을 생략하기로 한다.
일 실시예에 따른 표시 패널(DP)은 기판(SUB)의 배면에 위치하는 제1 보호층(PF1) 및 제2 보호층(PF2)을 포함할 수 있다. 제1 보호층(PF1)은 제1 영역(NBA1)과 중첩하는 기판(SUB)의 배면에 위치할 수 있으며, 제2 보호층(PF2)은 제2 영역(NBA2)과 중첩하는 기판(SUB)의 배면에 위치할 수 있다.
제1 보호층(PF1) 및 제2 보호층(PF2)은 외부로부터 기판(SUB)으로 유입되는 수분 및 산소 등을 차단하거나, 충격 등을 흡수할 수 있다. 제1 보호층(PF1) 및 제2 보호층(PF2)은 필름 또는 레진 형태로 제공될 수 있으며 이에 제한되는 것은 아니다.
이하에서는 도 6 및 도 7을 참고하여 폴딩 영역에 배치되는 복수의 신호 배선에 대해 살펴본다. 도 6 및 도 7에서 설명하는 신호 배선은 앞서 도 2에서 설명한 폴딩 영역(FA)을 가로지르는 신호 배선일 수 있으며, 일 예로 공통 전압 전달선(CVL)에 연결되거나, 게이트 구동부(GD)와 연결되거나, 구동 전압 전달선(DVL)에 연결되거나, 데이터선(DL)에 연결되는 신호 배선 중 적어도 어느 하나일 수 있다.
도 6 및 도 7을 참고하면 기판(SUB) 상에는 표시 영역(DA)으로부터 연장된 버퍼층(BF) 및 제1 게이트 절연층(GI1)이 위치할 수 있다. 실시예에 따라 버퍼층(BF) 및 제1 게이트 절연층(GI1)의 적어도 일부는 생략될 수 있다.
제1 게이트 절연층(GI1) 상에는 표시 영역(DA)에 위치하는 게이트 전극(GE)과 동일한 층에 위치하는 제1 신호 배선(GSL)이 위치할 수 있다. 제1 신호 배선(GSL)은 게이트 전극(도 4의 GE)과 동일한 물질을 포함할 수 있다. 제1 신호 배선(GSL)은 게이트 전극(도 4의 GE)과 동일한 공정에서 형성될 수 있다. 다만 이에 제한되는 것은 아니며 제1 신호 배선(GSL)은 표시 영역(DA)에 위치하는 상부 전극(도 4의 UE)과 동일한 물질을 포함하고, 상부 전극(도 4의 UE)과 동일한 공정에서 형성될 수도 있다.
제1 신호 배선(GSL)은 대체적으로 y 방향을 따라 연장되는 형태를 가질 수 있다. 제1 신호 배선(GSL)은 폴딩 영역(FA)을 가로지를 수 있다.
제1 신호 배선(GSL)은 제1-1 영역(GSL1), 제1-2 영역(GLS2) 및 제1 연결 영역(GSLS)을 포함할 수 있다. 제1-1 영역(GSL1)은 표시 영역(DA)으로부터 연장된 신호선과 전기적으로 연결될 수 있으며, 상대적으로 표시 영역(DA)에 인접하게 위치한다. 제1-2 영역(GSL2)은 연성 인쇄 회로막(FPC)에 전기적으로 연결될 수 있으며, 상대적으로 연성 인쇄 회로막(FPC)에 인접하게 위치한다. 연결 영역(GSLS)은 제1-1 영역(GSL1) 및 제1-2 영역(GSL2) 사이에 위치하며, 제1-1 영역(GSL1) 및 제1-2 영역(GSL2)을 연결할 수 있다.
제1-1 영역(GLS1) 및 제1-2 영역(GSL2) 각각은 제1 연결 영역(GSLS)의 너비보다 큰 너비를 가지는 확장부를 포함할 수 있다. 기판(SUB)이 폴딩되는 영역과 중첩하는 제1 연결 영역(GSLS)은 상대적으로 얇은 너비로 형성됨으로써 제1 연결 영역(GSLS)의 크랙 또는 들뜸을 방지할 수 있다. 다만 제1-1 영역(GSL1), 제1-2 영역(GSL2) 및 연결 영역(GSLS)의 형태는 이에 제한되는 것은 아니며 실시예에 따라 다양하게 변형될 수 있다.
제1 신호 배선(GSL)은 기판(SUB)이 수직에 가깝게 폴딩됨에 따라 단선될 가능성이 있으나 후술할 제2 신호 배선(DCL) 및 금속층(AR)에 의해 전기적으로 연결될 수 있다. 또한 제조 공정 중에 기판(SUB)을 폴딩하기에 앞서 제1 신호 배선(GSL)에 의해 표시 영역의 신뢰성을 평가하는 공정이 실시될 수 있다.
제1 신호 배선(GSL) 상에는 제2 절연층(ILD2)이 위치할 수 있다. 제2 절연층(ILD2)은 표시 영역(DA)에 위치하는 제2 절연층(도 4의 ILD2)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다.
제2 절연층(ILD2) 상에는 제2 신호 배선(DCL)이 위치할 수 있다. 제2 신호 배선(DCL)은 섬(Island) 형태로 형성될 수 있다.
제2 신호 배선(DCL)은 제1 신호 배선(GSL)의 일부와 중첩할 수 있다. 특히 제2 신호 배선(DCL)은 제1-1 영역(GSL1) 및 제1-2 영역(GSL2)의 확장부와 중첩할 수 있다. 제2 신호 배선(DCL)의 일부는 제1 연결 영역(GSLS)과 중첩할 수 있다. 제2 신호 배선(DCL)은 평면 상 사각 형상으로 도시되었으나 이에 제한되지 않고 제1 신호 배선(GSL)과 중첩하는 어떠한 형상으로도 제공될 수 있다.
제2 신호 배선(DCL)은 제1-1 영역(GSL1)과 중첩하는 제2-1 패턴(DCL1) 및 제1-2 영역(GSL2)과 중첩하는 제2-2 패턴(DCL2)을 포함할 수 있다. 제2-1 패턴(DCL1) 및 제2-2 패턴(DCL2)은 제2 방향(y)을 따라 이격될 수 있다. 제2 신호 배선(DCL)은 폴딩 영역(FA) 내에서 분리된 형태를 가지므로, 기판(SUB)이 폴딩되더라도 제2 신호 배선(DCL)이 단선되거나, 배선에 크랙이나 들뜸이 발생할 가능성이 낮다.
일 실시예에 따른 표시 장치는 복수의 제2-1 패턴(DCL1) 및 복수의 제2-2 패턴(DCL2)을 포함할 수 있다. 복수의 제2-1 패턴(DCL1)은 제1 방향(x)을 따라 배치될 수 있으며, 복수의 제2-2 패턴(DCL2)은 제1 방향(x)을 따라 배치될 수 있다. 복수의 제2-1 패턴(DCL1)은 제1 방향(x)을 따라 서로 이격될 수 있으며, 복수의 제2-2 패턴(DCL2)은 제1 방향(x)을 따라 서로 이격될 수 있다.
제2 신호 배선(DCL)은 표시 영역(DA)에 위치하는 연결 전극(도 4의 CE)과 동일한 물질을 포함할 수 있다. 제2 신호 배선(DCL)은 연결 전극(도 4의 CE)과 동일한 공정을 통해 형성될 수 있다. 그러나 이에 제한되는 것은 아니며 제2 신호 배선(DCL)은 소스 전극(도 4의 SE) 및 드레인 전극(도 4의 DE)과 동일한 물질을 포함하면서, 동일한 공정에서 형성되는 것도 가능할 수 있다.
제2 신호 배선(DCL)은 제2 절연층(ILD2)이 가지는 컨택홀(CNT)을 통해 제1 신호 배선(GSL)과 연결될 수 있다. 구체적으로 제2-1 패턴(DCL1)은 컨택홀(CNT1)을 통해 제1-1 영역(GSL1)과 전기적으로 연결될 수 있다. 제2-2 패턴(DCL2)은 컨택홀(CNT2)을 통해 제1-2 영역(GSL2)과 전기적으로 연결될 수 있다.
제2 신호 배선(DCL) 및 제2 절연층(ILD2) 상에는 제3 절연층(ILD3)이 위치할 수 있다. 제3 절연층(ILD3)은 표시 영역(DA)에 위치하는 제3 절연층(도 4의 ILD3)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다.
제3 절연층(ILD3)은 제2 신호 배선(DCL)의 일부를 노출할 수 있다. 제3 절연층(ILD3)은 제2-1 패턴(DCL1)의 일부 및 제2-2 패턴(DCL2)의 일부를 노출할 수 있다.
제3 절연층(ILD3), 제2 신호 배선(DCL) 및 제2 절연층(ILD2) 상에는 금속층(AR)이 위치할 수 있다. 금속층(AR)은 메탈 페이스트, 메탈 잉크, 금속 유기 분해물(Metal organic decomposition, MOD) 또는 금속을 포함할 수 있다. 금속층(AR)은 일 예로 Ag, Ni, Au 등을 포함할 수 있다. 금속층(AR)을 이루는 금속 물질의 비저항은 10 μΩ·㎝ 이하일 수 있으며, 접착력은 약 5B 수준일 수 있으나, 이에 제한되는 것은 아니다. 금속층(AR)은 잉크젯 공정을 이용하거나, 스퍼터링 공정 등을 이용하여 형성될 수 있으며, UV 경화, 광 경화, 근적외선 경화 공정 등을 이용하여 경화될 수 있다.
금속층(AR)은 제3 절연층(ILD3)이 가지는 개구(OP1) 내에 위치할 수 있다. 금속층(AR)은 금속층(AR)을 형성하는 물질에 따라 볼록한 상부면을 가질 수 있으며, 다른 실시예에 따르면 평탄한 상부면을 가질 수도 있다.
금속층(AR)은 제3 절연층(ILD3)에 의해 노출된 제2-1 패턴(DCL1) 및 제2-2 패턴(DCL2)과 접촉할 수 있다. 금속층(AR)은 서로 이격된 제2-1 패턴(DCL1) 및 제2-2 패턴(DCL2)을 전기적으로 연결할 수 있다.
제3 절연층(ILD3) 및 금속층(AR) 상에는 레진층(BR)이 위치할 수 있다. 레진층(BR)은 아크릴계 화합물, 에폭시계 화합물, 우레탄계 화합물, 불소계 화합물, Si 중 적어도 하나를 포함하는 유기 물질 또는 무기 물질을 포함할 수 있다. 레진층(BR)은 잉크젯 공정을 이용하거나 디스펜서를 이용하여 형성될 수 있다.
레진층(BR)은 복수의 제1 신호 배선(GSL), 복수의 제2 신호 배선(DCL) 및 금속층(AR)을 모두 커버할 수 있다. 레진층(BR)은 폴딩 영역(FA) 전체를 덮으면서 일체로 형성될 수 있다. 다만 이에 제한되지 않고 레진층(BR)은 복수의 영역으로 분리 형성될 수도 있다. 레진층(BR)은 폴딩 영역(FA) 내에 수분, 이물질 등이 침투하는 것을 방지할 수 있다.
일 실시예에 따르면 비표시 영역 중 폴딩 영역(FA)에 위치하는 복수의 신호 배선은 제1 신호 배선(GSL), 제2 신호 배선(DCL) 및 금속층(AR)을 통해 전기적으로 연결될 수 있다. 폴딩 영역(FA)이 직각에 가깝게 폴딩되는 경우 제1 신호 배선(GSL)은 일부 영역에서 단선이 발생할 수 있다. 제2 신호 배선(DCL)은 폴딩 영역(FA)에서 끊어진 형태를 가지므로 추가 단선 또는 크랙이 발생될 확률이 적고, 상대적인 가요성이 우수한 금속층(AR)을 이용하여 이격된 제2 신호 배선(DCL)을 전기적으로 연결할 수 있다. 따라서 전술한 실시예를 통해 기판(SUB)이 폴딩되더라도 금속 배선들의 크랙 및 들뜸이 전달되는 것을 방지하고, 특정 각도로 기판(SUB)을 폴딩함으로써 비표시 영역의 데드 스페이스를 감소시킬 수 있다.
다음 도 8을 참조하면 일 실시예에 따른 표시 장치는 폴딩 영역(FA)에서 제3 절연층(ILD3) 상에 위치하는 제4 절연층(ILD4)을 더 포함할 수 있다. 제4 절연층(ILD4)은 표시 영역(DA)에 위치하는 격벽(도 4의 PDL)과 동일한 물질을 포함하면서, 동일한 공정에서 형성될 수 있다. 제4 절연층(ILD4)은 금속층(AR)을 노출하는 개구(OP2)를 포함할 수 있다.
제4 절연층(ILD4)의 개구(OP2) 및 제3 절연층(ILD3)의 개구(OP1) 내에는 레진층(BR)이 위치할 수 있다. 제4 절연층(ILD4)의 개구(OP2) 및 제3 절연층(ILD3)의 개구(OP1)는 레진층(BR)이 형성되는 공정 중에 레진이 넘치는 것을 방지할 수 있다.
이하에서는 도 9 내지 도 11을 참고하여 일 실시예에 따른 표시 장치의 주변 영역에 대해 살펴본다. 도 9는 일 실시예에 따라 폴딩 영역에 배치된 신호 배선들을 나타낸 평면도이고, 도 10은 일 실시예에 따라 도 9의 B-B' 선을 따라 자른 단면도이고, 도 11은 일 실시예에 따라 도 9의 B-B' 선을 따라 자른 단면도이다. 전술한 실시예와 동일한 구성요소에 대한 설명은 생략할 수 있다.
우선 도 9 및 도 10을 참조하여 폴딩 영역(FA)에 위치하는 신호 배선에 대해 살펴본다. 도 9 및 도 10에서 설명하는 신호 배선은 앞서 도 2에서 설명한 폴딩 영역(FA)을 가로지르는 신호 배선일 수 있으며, 일 예로 공통 전압 전달선(CVL)에 연결되거나, 게이트 구동부(GD)와 연결되거나, 구동 전압 전달선(DVL)에 연결되거나, 데이터선(DL)에 연결되는 신호 배선 중 적어도 어느 하나일 수 있다.
기판(SUB) 상에는 표시 영역(DA)으로부터 연장된 버퍼층(BF) 및 제1 게이트 절연층(GI1)이 위치할 수 있다. 실시예에 따라 버퍼층(BF) 및 제1 게이트 절연층(GI1)은 폴딩 영역(FA)의 적어도 일부와 중첩하는 영역이 제거된 형태를 가질 수 있다.
제1 게이트 절연층(GI1) 상에는 표시 영역(DA)에 위치하는 게이트 전극(도 4의 GE)과 동일한 층에 위치하는 제1 신호 배선(GSP)이 위치할 수 있다. 제1 신호 배선(GSP)은 게이트 전극(도 4의 GE)과 동일한 물질을 포함할 수 있다. 제1 신호 배선(GSP)은 게이트 전극(도 4의 GE)과 동일한 공정에서 형성될 수 있다. 다만 이에 제한되는 것은 아니며 제1 신호 배선(GSP)은 표시 영역(DA)에 위치하는 상부 전극(도 4의 UE)과 동일한 물질을 포함하고, 상부 전극(도 4의 UE)과 동일한 공정에서 형성될 수 있다.
제1 신호 배선(GSP)은 제1-1 패턴(GSP1) 및 제1-2 패턴(GSP2)을 포함할 수 있다. 제1-1 패턴(GSP1)은 표시 영역(DA)으로부터 연장된 신호선과 전기적으로 연결될 수 있으며, 상대적으로 표시 영역(DA)에 인접하게 위치한다. 제1-2 패턴(GSP2)은 연성 인쇄 회로막(FPC)에 전기적으로 연결될 수 있으며, 상대적으로 연성 인쇄 회로막(FPC)에 인접하게 위치한다. 제1-1 패턴(GSP1) 및 제1-2 패턴(GSP2)은 제2 방향(y)을 따라 서로 이격될 수 있다.
일 실시예에 따른 표시 장치는 복수의 제1-1 패턴(GSP1) 및 복수의 제1-2 패턴(GSP2)을 포함할 수 있다. 복수의 제1-1 패턴(GSP1)은 제1 방향(x)을 따라 배치될 수 있으며, 복수의 제1-2 패턴(GSP2)은 제1 방향(x)을 따라 배치될 수 있다. 복수의 제1-1 패턴(GSP1)은 제1 방향(x)을 따라 서로 이격될 수 있으며, 복수의 제1-2 패턴(GSP2)은 제1 방향(x)을 따라 서로 이격될 수 있다.
제1 신호 배선(GSP) 상에는 제2 절연층(ILD2)이 위치할 수 있다. 제2 절연층(ILD2)은 표시 영역(DA)에 위치하는 제2 절연층(도 4의 ILD2)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다.
제2 절연층(ILD2) 상에는 제2 신호 배선(DCP)이 위치할 수 있다. 제2 신호 배선(DCP)은 대체적으로 y 방향을 따라 연장되는 형태를 가질 수 있다. 제2 신호 배선(DCP)은 폴딩 영역(FA)을 가로지를 수 있다.
제2 신호 배선(DCP)은 제1-1 패턴(GSP1)과 중첩하는 제2-1 영역(DCP1) 및 제1-2 패턴(GSP2)과 중첩하는 제2-2 영역(DCP2)을 포함할 수 있다. 제2-1 영역(DCP1) 및 제2-2 영역(DCP2)은 제2 방향(y)을 따라 배치될 수 있다.
또한 일 실시예에 따른 제2 신호 배선(DCL)은 제2-1 영역(DCP1) 및 제2-2 영역(DCP2)을 연결하는 제2 연결 영역(DCPC)을 포함할 수 있다. 제2 연결 영역(DCPC)은 제2 방향(y)을 따라 연장된 막대 형태를 가질 수 있다.
제2 신호 배선(DCP)은 제1 신호 배선(GSP)의 일부와 중첩할 수 있다. 특히 제2 신호 배선(DCP)은 제1-1 패턴(GSP1) 및 제1-2 패턴(GSP2)과 중첩할 수 있다.
제2-1 영역(DCP1) 및 제2-2 영역(DCP2) 각각은 제2 연결 영역(DCPC)의 너비보다 큰 너비를 가지는 확장부를 포함할 수 있다. 기판(SUB)이 폴딩되는 영역과 중첩하는 제2 연결 영역(DCPC)은 상대적으로 얇은 너비로 형성됨으로써 제2 연결 영역(DCPC)의 크랙 또는 들뜸을 방지할 수 있다. 다만 제2-1 영역(DCP1), 제2-2 영역(DCP2) 및 제2 연결 영역(DCPC)의 형태는 이에 제한되는 것은 아니며 실시예에 따라 다양하게 변형될 수 있다.
제2 신호 배선(DCP)은 표시 영역(DA)에 위치하는 연결 전극(도 4의 CE)과 동일한 물질을 포함할 수 있다. 제2 신호 배선(DCP)은 연결 전극(도 4의 CE)과 동일한 공정을 통해 형성될 수 있다. 그러나 이에 제한되는 것은 아니며 제2 신호 배선(DCP)은 소스 전극(도 4의 SE) 및 드레인 전극(도 4의 DE)과 동일한 물질을 포함하면서, 동일한 공정에서 형성되는 것도 가능할 수 있다.
제2 신호 배선(DCP)은 제2 절연층(ILD2)이 가지는 컨택홀(CNT)을 통해 제1 신호 배선(GSP)과 연결될 수 있다. 구체적으로 제2-1 영역(DCP1)은 컨택홀(CNT1)을 통해 제1-1 패턴(GSP1)과 전기적으로 연결될 수 있다. 제2-2 영역(DCP2)은 컨택홀(CNT2)을 통해 제1-2 패턴(GSP2)과 전기적으로 연결될 수 있다.
제2 신호 배선(DCP) 및 제2 절연층(ILD2) 상에는 제3 절연층(ILD3)이 위치할 수 있다. 제3 절연층(ILD3)은 표시 영역(DA)에 위치하는 제3 절연층(도 4의 ILD3)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다.
제3 절연층(ILD3)은 제2 신호 배선(DCP)의 적어도 일부를 노출할 수 있다. 제3 절연층(ILD3)은 특히 제2 신호 배선(DCP)의 제2 연결 영역(DCPC)을 노출할 수 있다.
제3 절연층(ILD3), 제2 신호 배선(DCP) 및 제2 절연층(ILD2) 상에는 금속층(AR)이 위치할 수 있다. 금속층(AR)은 메탈 페이스트, 메탈 잉크, 금속 유기 분해물(Metal organic decomposition, MOD), 금속을 포함할 수 있다.
금속층(AR)은 제3 절연층(ILD3)이 가지는 개구(OP1) 내에 위치할 수 있다. 금속층(AR)은 금속층(AR)을 형성하는 물질에 따라 볼록한 상부면을 가질 수 있으며, 다른 실시예에 따르면 평탄한 상부면을 가질 수도 있다.
금속층(AR)은 제3 절연층(ILD3)에 의해 노출된 제2-1 영역(DCP1) 및 제2-2 영역(DCP2)과 접촉할 수 있다. 또한 일 실시예에 따른 금속층(AR)은 개구(OP1)에 의해 노출된 제2 연결 영역(DCPC)과 접촉할 수 있다.
제3 절연층(ILD3) 및 금속층(AR) 상에는 레진층(BR)이 위치할 수 있다. 레진층(BR)은 아크릴계 화합물, 에폭시계 화합물, 우레탄계 화합물, 불소계 화합물, Si 중 적어도 하나를 포함하는 유기 물질 또는 무기 물질을 포함할 수 있다. 레진층(BR)은 잉크젯 공정을 이용하거나 디스펜서를 이용하여 형성될 수 있다.
레진층(BR)은 복수의 제1 신호 배선(GSP), 복수의 제2 신호 배선(DCP) 및 금속층(AR)을 모두 커버할 수 있다. 레진층(BR)은 폴딩 영역(FA) 전체를 덮으면서 일체로 형성될 수 있다. 다만 이에 제한되지 않고 레진층(BR)은 복수의 영역으로 분리 형성될 수도 있다.
일 실시예에 따르면 비표시 영역 중 폴딩 영역(FA)에 위치하는 복수의 신호 배선은 제1 신호 배선(GSP), 제2 신호 배선(DCP) 및 금속층(AR)을 통해 전기적으로 연결될 수 있다. 제1 신호 배선(GSP)은 폴딩 영역(FA)에서 끊어진 형태를 가지나, 이격된 제1 신호 배선(GSP)을 연결하는 제2 신호 배선(DCP)은 폴딩 영역을 가로지를 수 있으며, 제2 신호 배선(DCP)은 금속층(AR)에 의해 추가적으로 연결될 수 있다. 상대적인 가요성이 우수한 금속층(AR)을 이용하여 제1 신호 배선(GSL) 및 제2 신호 배선(DCP)이 전기적으로 연결될 수 있다. 실시예에 따라 기판(SUB)이 폴딩되더라도 금속 배선들의 크랙 및 들뜸이 전하되는 것을 방지하고, 특정 각도로 기판(SUB)을 폴딩함으로써 주변 영역의 데드 스페이스를 감소시킬 수 있다.
다음 도 11을 참조하면 일 실시예에 따른 표시 장치는 폴딩 영역(FA)에서 제3 절연층(ILD3) 상에 위치하는 제4 절연층(ILD4)을 더 포함할 수 있다. 제4 절연층(ILD4)은 표시 영역(DA)에 위치하는 격벽(도 4의 PDL)과 동일한 물질을 포함하면서, 동일한 공정에서 형성될 수 있다. 제4 절연층(ILD4)은 금속층(AR)을 노출하는 개구(OP2)를 포함할 수 있다.
제4 절연층(ILD4)의 개구(OP2) 내에는 레진층(BR)이 위치할 수 있다. 제4 절연층(ILD4)의 개구(OP2)는 레진층(BR)이 형성되는 공정 중에 레진이 넘치는 것을 방지할 수 있다.
이하에서는 도 12 내지 도 14를 참고하여 표시 패널의 제조 공정에 대해 살펴본다. 도 12, 도 13 및 도 14 각각은 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
우선 도 12를 살펴보면, 폴딩 영역(FA)과 중첩하는 기판(SUB) 상에 버퍼층(BF), 제1 게이트 절연층(GI1) 및 제1 신호 배선(GSL)을 형성한다. 제1 신호 배선(GSL) 상에는 컨택홀(CNT)을 포함하는 제2 절연층(ILD2)을 형성하고, 이후 서로 이격된 제2-1 패턴(DCL1) 및 제2-2 패턴(DCL2)을 포함하는 제2 신호 배선을 형성한다. 이때 기판(SUB)은 평탄한 형태를 유지할 수 있다. 이후 제2 신호 배선(DCL) 상에 제3 절연층(ILD3)을 형성한다. 제3 절연층(ILD3)은 폴딩 영역(FA)과 중첩하는 개구(OP1)를 포함할 수 있다.
도 13에 도시된 바와 같이 개구(OP1)에는 금속층(AR) 및 레진층(BR)이 순차적으로 형성될 수 있다.
그리고 나서 도 14에 도시된 바와 같이 기판(SUB)의 적어도 일부가 도 5에 도시된 바와 같이 기판(SUB)의 배면과 중첩하도록 기판(SUB)을 폴딩할 수 있다. 이때 폴딩 영역(FA)을 가로지르는 신호 배선은 제1 신호 배선(GSL), 제2 신호 배선(DCL) 및 금속층(AR)으로 이루어질 수 있다. 제2 신호 배선(DCL)은 폴딩 영역(FA)에서 이격된 형태를 가지므로 기판(SUB)의 폴딩을 용이하게 할 수 있다. 또한 이격된 형태의 제2 신호 배선(DCL)은 가요성이 우수한 금속층(AR)을 통해 전기적으로 연결될 수 있다. 따라서 폴딩 영역(FA)에서 신호 배선의 크랙이나 들뜸 없이 안정적으로 신호를 전달할 수 있다. 또한 기판(SUB)의 폴딩을 통해 데드 스페이스를 감소시켜 사용자에 제공되는 표시 영역의 면적을 확장시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DA: 표시 영역 FA: 폴딩 영역
SUB: 기판 DPL: 표시층
FPC: 연성 인쇄 회로막 GSL: 제1 신호 배선
DCL: 제2 신호 배선 AR: 금속층
BR: 레진층

Claims (20)

  1. 표시 영역 및 폴딩 영역을 포함하는 기판,
    상기 표시 영역과 중첩하는 표시층,
    상기 표시층으로부터 연장되어 상기 폴딩 영역을 가로지르는 신호 배선, 그리고
    상기 신호 배선과 전기적으로 연결되는 연성 인쇄 회로막을 포함하고,
    상기 신호 배선은,
    상기 기판 상에 위치하는 제1 신호 배선,
    상기 제1 신호 배선 위에 위치하며, 상기 제1 신호 배선과 전기적으로 연결되는 제2 신호 배선, 그리고
    상기 제2 신호 배선 위에 위치하는 금속층을 포함하고,
    상기 제1 신호 배선은 상기 폴딩 영역을 가로지르고,
    상기 제2 신호 배선은 상기 폴딩 영역에서 서로 이격된 제2-1 패턴 및 제2-2 패턴을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 신호 배선은,
    상기 표시 영역에 인접한 제1-1 영역,
    상기 연성 인쇄 회로막에 인접한 제1-2 영역, 그리고
    상기 제1-1 영역 및 상기 제1-2 영역을 연결하는 제1 연결 영역을 포함하는 표시 장치.
  3. 제2항에서,
    상기 제1-1 영역 및 상기 제1-2 영역 각각의 너비는 상기 연결 영역의 너비보다 큰 표시 장치.
  4. 제2항에서,
    상기 제1-1 영역, 상기 연결 영역 및 상기 제1-2 영역은 일 방향을 따라 배열된 표시 장치.
  5. 제2항에서,
    상기 제2-1 패턴은 상기 제1-1 영역과 중첩하고, 상기 제2-2 패턴은 상기 제1-2 영역과 중첩하는 표시 장치.
  6. 제5항에서,
    상기 금속층은 서로 이격된 상기 제2-1 패턴 및 상기 제2-2 패턴과 중첩하는 표시 장치.
  7. 제6항에서,
    상기 표시 장치는 상기 금속층 상에 위치하는 레진층을 더 포함하는 표시 장치.
  8. 제7항에서,
    상기 레진층은 복수의 상기 제1 신호 배선 및 상기 제2 신호 배선을 덮는 표시 장치.
  9. 제1항에서,
    상기 표시 장치는 상기 제2 신호 배선 상에 위치하는 절연층을 더 포함하고,
    상기 금속층 및 상기 레진층은 상기 절연층의 개구 내에 위치하는 표시 장치.
  10. 제9항에서,
    상기 표시층은,
    제1 전극,
    상기 제1 전극과 중첩하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 그리고
    상기 제1 전극의 일부를 노출하는 개구를 포함하는 격벽을 포함하고,
    상기 절연층은 상기 격벽과 동일한 물질을 포함하는 표시 장치.
  11. 표시 영역 및 폴딩 영역을 포함하는 기판,
    상기 표시 영역과 중첩하는 표시층,
    상기 표시층으로부터 연장되어 상기 폴딩 영역을 가로지르는 신호 배선, 그리고
    상기 신호 배선과 전기적으로 연결되는 연성 인쇄 회로막을 포함하고,
    상기 신호 배선은,
    상기 기판 상에 위치하는 제1 신호 배선,
    상기 제1 신호 배선 위에 위치하며, 상기 제1 신호 배선과 전기적으로 연결되는 제2 신호 배선, 그리고
    상기 제2 신호 배선 위에 위치하는 금속층을 포함하고,
    상기 제1 신호 배선은 상기 폴딩 영역에서 서로 이격된 제1-1 패턴 및 제1-2 패턴을 포함하고, 상기 제2 신호 배선은 상기 폴딩 영역을 가로지르는 표시 장치.
  12. 제11항에서,
    상기 제2 신호 배선은,
    상기 표시 영역에 인접한 제2-1 영역,
    상기 연성 인쇄 회로막에 인접한 제2-2 영역, 그리고
    상기 제2-1 영역 및 상기 제2-2 영역을 연결하는 제2 연결 영역을 포함하는 표시 장치.
  13. 제12항에서,
    상기 제2-1 영역 및 상기 제2-2 영역 각각의 너비는 상기 제2 연결 영역의 너비보다 큰 표시 장치.
  14. 제12항에서,
    상기 제2-1 영역은 상기 제1-1 패턴과 중첩하고,
    상기 제2-2 영역은 상기 제1-2 패턴과 중첩하는 표시 장치.
  15. 제14항에서,
    상기 금속층은 상기 제2 연결 영역과 중첩하는 표시 장치.
  16. 제15항에서,
    상기 표시 장치는 상기 금속층 상에 위치하는 레진층을 더 포함하는 표시 장치.
  17. 제11항에서,
    상기 레진층은 복수의 상기 제1 신호 배선 및 상기 제2 신호 배선을 덮는 표시 장치.
  18. 제11항에서,
    상기 표시 장치는 상기 제2 신호 배선 상에 위치하는 절연층을 더 포함하고,
    상기 금속층 및 상기 레진층은 상기 절연층의 개구 내에 위치하는 표시 장치.
  19. 제18항에서,
    상기 표시층은
    상기 기판 상에 위치하는 게이트 전극,
    상기 게이트 전극 상에 위치하는 소스 전극 및 드레인 전극,
    상기 드레인 전극 상에 위치하는 연결 전극,
    상기 연결 전극 상에 위치하는 제1 전극,
    상기 제1 전극과 중첩하는 제2 전극,
    상기 제1 전극과 상기 제2 전극 사이에 위치하는 발광층, 그리고
    상기 제1 전극의 일부를 노출하는 개구를 포함하는 격벽을 포함하는 표시 장치.
  20. 제19항에서,
    상기 제1 신호 배선은 상기 게이트 전극과 동일한 물질을 포함하고,
    상기 제2 신호 배선은 상기 연결 전극과 동일한 물질을 포함하는 표시 장치.
KR1020220092716A 2022-07-26 2022-07-26 표시 장치 KR20240015230A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220092716A KR20240015230A (ko) 2022-07-26 2022-07-26 표시 장치
CN202310925904.4A CN117457673A (zh) 2022-07-26 2023-07-26 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220092716A KR20240015230A (ko) 2022-07-26 2022-07-26 표시 장치

Publications (1)

Publication Number Publication Date
KR20240015230A true KR20240015230A (ko) 2024-02-05

Family

ID=89589831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220092716A KR20240015230A (ko) 2022-07-26 2022-07-26 표시 장치

Country Status (2)

Country Link
KR (1) KR20240015230A (ko)
CN (1) CN117457673A (ko)

Also Published As

Publication number Publication date
CN117457673A (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US20230259225A1 (en) Display device having shaped sealing member
US9209420B2 (en) Display device
US20220352292A1 (en) Display substrate and display device
CN110010646A (zh) 曲面显示装置及其制造方法
US11747926B2 (en) Display apparatus with black matrix
KR20140064131A (ko) 멀티 디스플레이 장치
EP3800667A1 (en) Display device
KR20200082015A (ko) 플렉서블 표시장치
US11812633B2 (en) Display device including an inorganic pattern positioned in a peripheral area of the substrate
KR20220110381A (ko) 표시 장치
US11950470B2 (en) Display device with hole surrounded by data lines in different layers
EP4068385A1 (en) Display device and manufacturig method thereof
KR20240015230A (ko) 표시 장치
KR20220089777A (ko) 표시 장치
CN114497120A (zh) 显示装置
CN218101267U (zh) 显示装置
US11513652B2 (en) Display device
US20210126173A1 (en) Electronic apparatus
KR20230108788A (ko) 표시 장치
KR20220102194A (ko) 표시 장치
KR20230045656A (ko) 표시 장치
KR20220153155A (ko) 표시 장치
KR20220056301A (ko) 표시 장치
KR20240001797A (ko) 표시 장치
KR20220156133A (ko) 표시 장치