KR20220056301A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220056301A
KR20220056301A KR1020200140520A KR20200140520A KR20220056301A KR 20220056301 A KR20220056301 A KR 20220056301A KR 1020200140520 A KR1020200140520 A KR 1020200140520A KR 20200140520 A KR20200140520 A KR 20200140520A KR 20220056301 A KR20220056301 A KR 20220056301A
Authority
KR
South Korea
Prior art keywords
layer
dam
area
electrode
encapsulation
Prior art date
Application number
KR1020200140520A
Other languages
English (en)
Inventor
권회수
김선영
김승환
김휘성
예유진
이재만
윤희원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200140520A priority Critical patent/KR20220056301A/ko
Priority to US17/243,003 priority patent/US11785798B2/en
Priority to CN202110789032.4A priority patent/CN114497413A/zh
Publication of KR20220056301A publication Critical patent/KR20220056301A/ko

Links

Images

Classifications

    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5088—
    • H01L51/5225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

일 실시예에 따른 표시 장치는 개구 영역, 상기 개구 영역을 둘러싸는 주변 영역, 상기 주변 영역을 둘러싸는 표시 영역을 포함하는 기판; 상기 표시 영역과 중첩하며 상기 기판 상에 위치하는 트랜지스터; 상기 트랜지스터 상에 위치하는 절연층; 상기 절연층 상에 위치하는 제1 전극; 상기 제1 전극 상에 위치하는 화소 정의막; 상기 제1 전극과 중첩하며, 기능층을 포함하는 중간층 및 제2 전극; 상기 주변 영역과 중첩하는 댐; 상기 주변 영역과 중첩하며, 상기 중간층과 이격된 제1 층을 포함하고, 상기 제1 층은 상기 댐의 상부면과 이격되어 있으며, 상기 댐의 측면을 덮는다.

Description

표시 장치 {DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
최근에는 다양한 휴대형 전자 기기가 카메라 기능을 포함하면서 별도로 카메라를 들고 다니는 경우보다 카메라 기능이 내장되어 있는 전자 기기 하나만을 휴대하고 다니는 경우가 급속도로 증가하고 있다.
종래에는 카메라, 플래시, 스피커, 광센서 등이 전자 기기의 표시 영역의 외부에 존재하여 전자 기기가 영상을 표시할 수 있는 공간이 감소되는 경향이 있었다.
실시예들은 개구 영역을 포함하는 표시 장치에서 영상을 표시할 수 있는 공간이 넓은 표시 장치를 제공하기 위한 것이다. 실시예들은 개구 영역 주변의 데드 스페이스(dead space)가 감소된 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 표시 장치는 개구 영역, 상기 개구 영역을 둘러싸는 주변 영역, 상기 주변 영역을 둘러싸는 표시 영역을 포함하는 기판; 상기 표시 영역과 중첩하며 상기 기판 상에 위치하는 트랜지스터; 상기 트랜지스터 상에 위치하는 절연층; 상기 절연층 상에 위치하는 제1 전극; 상기 제1 전극 상에 위치하는 화소 정의막; 상기 제1 전극과 중첩하며, 기능층을 포함하는 중간층 및 제2 전극; 상기 주변 영역과 중첩하는 댐; 상기 주변 영역과 중첩하며, 상기 중간층과 이격된 제1 층을 포함하고, 상기 제1 층은 상기 댐의 상부면과 이격되어 있으며, 상기 댐의 측면을 덮는다.
상기 제1 층의 끝단은 상기 댐의 상부면보다 돌출될 수 있다.
상기 표시 장치는 상기 제2 전극 상에 위치하는 봉지층을 더 포함하고, 상기 봉지층은 제1 봉지 무기층, 봉지 유기층 및 제2 봉지 무기층을 포함하며, 상기 제2 전극의 끝단은 상기 봉지 유기층과 중첩할 수 있다.
상기 제1 층은, 상기 댐의 상부면을 노출하는 제1 영역, 그리고 상기 절연층의 일부를 노출하는 제2 영역을 포함할 수 있다.
상기 댐의 상부면에서 상기 제1 봉지 무기층은 상기 제1 영역 내에 위치할 수 있다.
상기 제1 봉지 무기층은 상기 제2 영역에서 노출된 상기 절연층과 접촉하며, 단차를 가질 수 있다.
상기 주변 영역과 중첩하는 상기 제2 전극의 끝단은 말려 올라간 형태를 가질 수 있다.
상기 댐은 높이가 서로 다른 복수의 댐을 포함할 수 있다.
상기 제1 영역은 상기 복수의 댐 중 적어도 하나와 중첩할 수 있다.
상기 표시 장치는 상기 트랜지스터와 상기 기판 사이에 위치하는 무기 절연층을 더 포함하고, 상기 제2 영역은 상기 무기 절연층을 노출할 수 있다.
상기 표시 장치는 상기 주변 영역에 위치하며, 상기 제2 전극과 동일한 물질을 포함하는 제2 층을 더 포함할 수 있다.
상기 기판, 상기 무기 절연층 및 상기 제1 봉지 무기층 및 제2 봉지 무기층의 끝단은 상기 개구 영역의 내면을 정의할 수 있다.
일 실시예에 따른 표시 장치는 개구 영역, 상기 개구 영역을 둘러싸는 주변 영역, 상기 주변 영역을 둘러싸는 표시 영역을 포함하는 기판; 상기 기판 상에 위치하는 트랜지스터; 상기 트랜지스터 상에 위치하는 절연층; 상기 절연층 상에 위치하는 제1 전극; 상기 제1 전극 상에 위치하는 화소 정의막; 상기 제1 전극과 중첩하며, 기능층을 포함하는 중간층 및 제2 전극; 상기 주변 영역에 위치하는 복수의 댐; 그리고 상기 주변 영역에 위치하는 제1 층을 포함하고, 상기 제1 층은 인접한 복수의 댐 사이에서 이격되고, 상기 제1 층은 상기 복수의 댐 중 적어도 하나의 댐의 상부면을 노출한다.
상기 제1 층은 상기 복수의 댐의 측면을 덮을 수 있다.
상기 표시 장치는 상기 제2 전극 상에 위치하는 봉지층을 더 포함하고, 상기 봉지층은 제1 봉지 무기층, 봉지 유기층 및 제2 봉지 무기층을 포함하며, 상기 제1 봉지 무기층은 상기 주변 영역에서 상기 복수의 댐의 상부면과 접촉할 수 있다.
상기 제1 층은 상기 댐의 상부면에서 돌출된 끝단을 포함할 수 있다.
상기 주변 영역에서 상기 제1 층은 상기 댐의 상부면을 노출하는 제1 영역을 포함할 수 있다.
상기 제1 영역에서 상기 제1 봉지 무기층은 상기 제1 층의 끝단 및 상기 댐의 상부면과 접촉하며, 단차를 가질 수 있다.
상기 주변 영역에서 상기 제1 층은 절연층의 적어도 일부를 노출하는 제2 영역을 포함할 수 있다.
상기 제1 봉지 무기층은 상기 제2 영역에서 노출된 상기 절연층과 접촉하며, 단차를 가질 수 있다.
상기 기능층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 층은 상기 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나와 동일한 물질을 포함할 수 있다.
실시예들에 따르면 개구 영역을 둘러싸는 주변 영역을 줄이고, 표시 영역을 넓게 확보할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
도 4는 도 1 및 도 3의 A 영역을 확대한 평면도이다.
도 5a는 표시 영역에 해당하는 표시 패널의 단면도이고, 도 5b는 일 실시예에 의한 표시 장치의 회로도이고, 도 5c는 주변 영역 및 개구 영역이 위치하는 표시 패널의 단면도이다.
도 6, 도 7, 도 8, 도 9, 도 10, 도 11 각각은 제조 공정에 따른 표시 패널의 일부 영역에 대한 단면도이다.
도 12는 일 실시예에 따른 표시 패널의 제조 공정을 나타낸 순서도이다.
도 13, 도 14 및 도 15 각각은 일 실시예에 따른 표시 패널의 일부 영역에 대한 단면도이다.
도 16은 일 실시예에 따라 조사되는 레이저의 에너지 밀도에 따른 탄화 발생 여부를 나타낸 이미지이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1 내지 도 3을 참조하여 일 실시예에 따른 표시 장치에 대해 개략적으로 살펴본다. 도 1은 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이고, 도 3은 일 실시예에 따른 표시 패널의 일부 구성요소를 도시한 평면도이다.
우선 도 1 및 도 2를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 제3 방향(DR3)을 향해 영상을 표시한다. 각 부재들의 전면 (또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.
표시 장치(1000)는 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)를 포함한다. 본 실시예에서, 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)가 결합되어 표시 장치(1000)를 구성할 수 있다.
커버 윈도우(WU)는 표시 패널(DP) 상에 배치되어 표시 패널(DP)을 보호한다. 커버 윈도우(WU)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시키는 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의한다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩하여 비표시 영역(PA)이 외부에서 시인되는 것을 차단할 수 있다.
커버 윈도우(WU)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 후술하는 전자 모듈(EM)과 중첩할 수 있다. 전자 모듈(EM)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.
일 실시예에 따르면 제1 홀 영역(HA1)은 투과 영역(TA)에 위치하고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 그러나 이는 예시적으로 도시한 것에 불과하고 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA)에 위치하거나 모두 차단 영역(BA)에 위치할 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각에는 커버 윈도우(WU)의 배면으로부터 함몰된 소정의 함몰부가 정의될 수 있다. 함몰부는 커버 윈도우(WU)의 두께보다 낮은 깊이의 홈 부 또는 개구 영역을 포함할 수 있다.
제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 다른 형태를 가질 수 있다. 제1 홀 영역(HA1)은 평면 상 원형 형태를 가질 수 있고, 제2 홀 영역(HA2)은 평면상 제1 방향(DR1)을 따라 연장된 장축을 가지는 타원 형태를 가질 수 있다. 다만 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형태가 이에 제한되는 것은 아니며, 크기나 형상은 다양하게 변형될 수 있다.
표시 패널(DP)은 플랫한 리지드 표시 패널이거나, 이에 제한되지 않고 플렉서블 표시 패널일 수 있다. 본 발명의 일 실시예에 따른 표시 패널은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 중간층이 포함하는 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 중간층이 포함하는 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 전면에 영상을 표시한다. 표시 패널(DP)의 전면은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 영상은 표시 영역(DA)에 표시된다. 비표시 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.
표시 패널(DP)은 표시 영역(DA)에 위치하는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)들은 전기적 신호에 응답하여 광을 표시할 수 있다. 화소(PX)들이 표시하는 광들은 영상을 구현할 수 있다. 일 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
일 실시예에 따른 표시 패널(DP)은 표시 패널(DP)을 관통하는 개구 영역(DTA)을 포함할 수 있다. 개구 영역(DTA)은 표시 영역(DA)에 위치할 수 있다. 이후 개구 영역(DTA)이 위치하는 A 영역에 대해 후술하기로 한다. 개구 영역(DTA)은 커버 윈도우(WU)의 제1 홀 영역(HA1)과 중첩할 수 있다. 복수의 화소(PX)들 중 일부는 개구 영역(DTA)을 둘러싸며 배치될 수 있다. 따라서 영상은 개구 영역(DTA)에 인접하는 영역에도 표시될 수 있다.
표시 패널(DP)은 표시 영역(DA)으로부터 연장되어 복수의 신호선 및 패드부가 위치하는 비표시 영역(PA)을 포함한다. 비표시 영역(PA)에는 데이터 구동부(50)가 위치할 수 있다. 일 실시예에 따르면 비표시 영역(PA)의 패드부는 구동칩(80)을 포함하는 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있으며, 이하 도 3에서 보다 구체적으로 설명한다.
도 2에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에는 표시 패널(DP) 및 커버 윈도우(WU)를 결합시키는 접착층(AD)이 위치할 수 있다. 한편 본 명세서는 도시하지 않았으나 표시 패널(DP)과 커버 윈도우(WU) 사이에 위치하는 터치 유닛을 더 포함할 수 있다. 터치 유닛은 표시 장치(1000)의 터치스크린 기능을 위해 표시 패널(DP) 상에 배치될 수 있다. 터치 유닛은 다양한 패턴의 터치 전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다.
전자 모듈(EM)은 표시 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(EM)은 미 도시된 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예를 들어, 전자 모듈(EM)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.
전자 모듈(EM)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 수신되는 외부 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다.
예를 들어, 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈, 및 촬영 모듈 중 적어도 어느 하나일 수 있다. 예를 들어, 제1 전자 모듈(EM1)은 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서, 외부 피사체를 촬영하는 카메라 모듈 중 적어도 어느 하나를 포함할 수 있다.
제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예를 들어, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 어느 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력 받을 수 있는 마이크로폰(microphone)을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.
다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EM)은 단일의 모듈로 구성되거나, 더 많은 수의 전자 모듈들을 더 포함할 수도 있고, 다양한 배치 관계로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
하우징 부재(HM)는 표시 패널(DP)의 하측에 배치된다. 하우징 부재(HM)는 커버 윈도우(WU)와 결합되어 표시 장치(1000)의 외관을 구성한다. 하우징 부재(HM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다.
하우징 부재(HM)는 소정의 수용 공간을 제공한다. 표시 패널(DP)은 수용 공간 내에 수용되어 외부 충격으로부터 보호될 수 있다.
다음 도 3을 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 기판(110)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.
표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(110) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 구동 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.
표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.
스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 기판(110)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 기판(110)의 일측에만 배치될 수도 있다.
패드부(PAD)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(P1, P2, P3, P4)를 포함한다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 패드부(PAD)는 인쇄 회로 기판(PCB)의 패드부(PCB_P)와 전기적으로 연결될 수 있다. 인쇄 회로 기판(PCB)은 IC 구동칩(80)의 신호 또는 전원을 패드부(PAD)로 전달 할 수 있다.
제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(P1)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(P3, P1)를 통해 각각에 전달할 수 있다. 제어부는 단자(P2)를 통해 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달한다. 또한 제어부는 단자(P4)를 통해 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달한다.
데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(PAD)와 표시 영역(DA) 사이에 배치될 수 있다.
구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.
공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(110)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 제2 전극)에 공통 전압(ELVSS)을 전달한다.
이하에서는 도 3에 도시된 개구 영역(DTA)을 포함하는 A 영역에 대해 도 4를 참조하여 설명한다. 도 4는 도 1 및 도 3의 A 영역을 확대한 평면도이다.
전술한 도면들에 도 4를 참조하면 표시 패널(DP)은 기판 상에 위치하는 복수의 신호선(SL, DL), 복수의 화소(PX)를 포함한다. 복수의 화소(PX) 각각은 복수의 신호선(SL, DL)과 연결될 수 있다. 도 4는 복수의 신호선 중 스캔선(SL) 및 데이터선(DL)을 예시적으로 설명한다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소들(PX) 각각은 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)이 포함하는 홀 영역(HA)은 개구 영역(DTA) 및 개구 영역(DTA)을 둘러싸는 주변 영역(LA)을 포함한다.
주변 영역(LA)은 개구 영역(DTA)의 외곽을 감싸는 영역이다. 주변 영역(LA)은 개구 영역(DTA)을 형성하기 위한 레이저 조사 시에, 배선들에 손상을 미치지 않게 할 수 있다. 주변 영역(LA)은 최소 너비를 일정하게 유지시킬 필요가 있다. 한편 주변 영역(LA)은 댐(D)을 포함한다. 도 4는 하나의 댐(D)을 도시하였으나 이에 제한되지 않고 복수의 댐(D)을 포함할 수 있다.
스캔선(SL) 및 데이터선(DL)은 반원 구조를 가지며 주변 영역(LA)과 중첩하며 개구 영역(DTA)을 우회할 수 있다. 복수의 스캔선(SL)은 개구 영역(DTA)의 주변을 따라서 가로 방향으로 연장되어 있다. 여기서, 복수의 스캔선(SL)은 신호에 따라 스캔선, 발광 제어선, 초기화 전압선 등으로 구성될 수 있다. 복수의 데이터선(DL)은 개구 영역(DTA)의 주변을 따라서 세로 방향으로 연장되어 있다. 복수의 데이터선(DL)은 신호에 따라 구동 전압선, 구동 저전압선 등으로 구성될 수 있다. 실시예에 따라서, 복수의 스캔선(SL) 및 복수의 데이터선(DL)은 변경될 수 있다.
이하, 도 5a 내지 도 5c를 참고하여 개구 영역(DTA)을 둘러싸는 영역에 관하여 살펴본다. 도 5a는 표시 영역에 해당하는 표시 패널의 단면도이고, 도 5b는 일 실시예에 의한 표시 장치의 회로도이고, 도 5c는 주변 영역 및 개구 영역이 위치하는 표시 패널의 단면도이다.
우선 도 5a를 참조하여 표시 영역(DA)을 기준으로 적층 구조에 대해 살펴본다.
일 실시예에 따른 기판(110)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있다. 기판(110)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(110)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 기판(110)은 단층 또는 다층일 수 있다. 기판(110)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층될 수 있다.
기판(110) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(110)으로부터 버퍼층(111)의 상부층, 특히 반도체층(131)으로 불순물이 전달되는 것을 차단하여 반도체층(131)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(111)은 질화규소 또는 산화규소 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(111)의 일부 또는 전체는 생략될 수도 있다.
버퍼층(111) 상에 반도체층(131)이 위치한다. 반도체층(131)은 다결정 규소 및 산화물 반도체 중 적어도 하나를 포함할 수 있다. 반도체층(131)은 채널 영역(C), 제1 영역(S) 및 제2 영역(D)을 포함한다. 제1 영역(S) 및 제2 영역(D)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 제1 영역(S) 및 제2 영역(D) 대비 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않는 반도체를 포함하고, 제1 영역(S) 및 제2 영역(D)은 도전성 불순물이 고농도로 도핑되어 있는 반도체를 포함할 수 있다. 반도체층(131)은 산화물 반도체로 이루어질 수도 있으며, 이 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체 물질을 보호하기 위해 별도의 보호층(미도시)이 추가될 수 있다.
반도체층(131) 위에는 제1 무기 절연층(141)이 위치한다. 제1 무기 절연층(141)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제1 무기 절연층(141) 위에는 게이트 전극(124) 및 제1 커패시터 전극(CE1)이 위치한다, 게이트 전극(124) 및 제1 커패시터 전극(CE1)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(124)은 반도체층(131)의 채널 영역(C)과 중첩할 수 있다.
게이트 전극(124) 및 제1 무기 절연층(141) 위에는 제2 무기 절연층(142)이 위치한다. 제2 무기 절연층(142)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2 무기 절연층(142) 위에 상부 전극(154) 및 제2 커패시터 전극(CE2)이 위치한다. 제2 커패시터 전극(CE2)과 상부 전극(154)은 하나의 도전 패턴의 서로 다른 부분일 수 있다. 제2 커패시터 전극(CE2)과 상부 전극(154)은 전기적으로 연결될 수 있다.
제2 커패시터 전극(CE2)과 상부 전극(154)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
상부 전극(154) 및 제2 커패시터 전극(CE2) 위에 제3 무기 절연층(161)이 위치한다. 제3 무기 절연층(161)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제3 무기 절연층(161) 위에 소스 전극(173)과 드레인 전극(175)이 위치한다. 소스 전극(173)과 드레인 전극(175)은 제3 무기 절연층(161), 제1 및 제2 무기 절연층(141, 142)에 형성된 접촉 구멍을 통해 반도체층(131)의 제1 영역(S) 및 제2 영역(D)과 각각 연결된다.
소스 전극(173) 및 드레인 전극(175)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다.
제3 무기 절연층(161), 소스 전극(173) 및 드레인 전극(175) 위에는 제1 절연층(181) 및 제2 절연층(182)이 순차적으로 위치한다. 제1 절연층(181) 및 제2 절연층(182)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 절연층(181)과 제2 절연층(182) 사이에는 연결 부재(176)가 위치할 수 있다. 연결 부재(176)는 드레인 전극(175)과 제1 전극(191)을 연결할 수 있다. 그러나 이에 제한되지 않고 실시예에 따라 연결 부재 없이 드레인 전극과 제1 전극이 직접 연결될 수도 있다.
제2 절연층(182) 위에는 제1 전극(191)이 위치한다. 제1 전극(191)은 제2 절연층(182)의 접촉 구멍을 통해 연결 부재(176)와 연결되고, 전기적으로 드레인 전극(175)과 연결되어 있다.
제1 전극(191)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(191)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 전극(191)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있다.
게이트 전극(124), 반도체층(131), 소스 전극(173) 및 드레인 전극(175)으로 이루어진 트랜지스터는 제1 전극(191)에 연결되어 발광 소자(LD)에 전류를 공급한다.
제2 절연층(182)과 제1 전극(191)의 위에는 화소 정의막(360) 및 스페이서(390)가 위치한다.
화소 정의막(360)은 제1 전극(191)의 적어도 일부와 중첩하고 발광 영역을 정의하는 개구부를 가진다. 개구부는 제1 전극(191)과 거의 유사한 평면 형태를 가질 수 있다. 개구부는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형, 타원형 등 어떠한 모양도 가질 수 있다.
화소 정의막(360) 및 스페이서(390)는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
개구부와 중첩하는 제1 전극(191) 위에는 중간층(370)이 위치한다. 중간층(370)은 발광층 및 기능층을 포함할 수 있다.
중간층(370)은 소정의 유색 컬러광을 생성할 수 있다. 본 명세서에서 중간층(370)은 표시 영역(DA) 및 주변 영역(LA)에 위치하는 것으로 도시되어 있으나, 중간층(370)의 적어도 일부는 표시 영역(DA)에만 위치하고, 주변 영역(LA)에는 위치하지 않을 수 있다. 예를 들면, 발광층은 마스크를 이용하여 화소 정의막(360)의 개구부 내에만 위치하도록 형성할 수 있다. 이때 발광층은 표시 영역(DA)에 위치하고, 주변 영역(LA)에는 위치하지 않게 된다. 기능층은 표시 영역(DA) 및 주변 영역(LA)에 위치할 수 있다.
발광층은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 또한 기능층은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함할 수 있다. 기능층은 제1 전극(191)과 발광층 사이에 위치하거나, 발광층과 제2 전극(270) 사이에 위치할 수 있다. 기능층은 기판(110) 전면과 중첩하는 형태를 가질 수 있다. 기능층은 복수의 화소에 걸쳐 배치될 수 있다.
본 명세서는 중간층(370)이 기판(110) 전면과 중첩하는 형태를 도시하였으며, 이는 기능층이 기판(110) 전면과 중첩하는 실시예를 나타낸 것이다. 발광층은 별도로 도시하지 않았으나 화소 정의막(360) 내부에만 형성될 수 있다.
중간층(370) 위에는 제2 전극(270)이 위치한다. 제2 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(191), 중간층(370)과 제2 전극(270)은 발광 소자(LD)를 구성할 수 있다. 여기서, 제1 전극(191)은 정공 주입 전극인 애노드이며, 제2 전극(270)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(191)이 캐소드가 되고, 제2 전극(270)이 애노드가 될 수도 있다.
제1 전극(191) 및 제2 전극(270)으로부터 각각 정공과 전자가 유기 중간층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
제2 전극(270) 위에 봉지층(ENC)이 위치한다. 봉지층(ENC)은 발광 소자(LD)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 소자(LD)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 봉지 무기층과 봉지 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(IL1), 봉지 유기층(OL), 제2 봉지 무기층(IL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
제1 봉지 무기층(IL1)은 제2 전극(270)을 커버할 수 있다. 제1 봉지 무기층(IL1)은 외부 수분이나 산소가 발광 소자(LD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 봉지 무기층(IL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 봉지 무기층(IL1)은 증착 공정을 통해 형성될 수 있다.
봉지 유기층(OL)은 제1 봉지 무기층(IL1) 상에 배치되어 제1 봉지 무기층(IL1)에 접촉할 수 있다. 제1 봉지 무기층(IL1) 상면에 형성된 굴곡이나 제1 봉지 무기층(IL1) 상에 존재하는 파티클(particle) 등은 봉지 유기층(OL)에 의해 커버되어, 제1 봉지 무기층(IL1)의 상면의 표면 상태가 봉지 유기층(OL)상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 봉지 유기층(OL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 봉지 유기층(OL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 봉지 무기층(IL2)은 봉지 유기층(OL) 상에 배치되어 봉지 유기층(OL)을 커버한다. 제2 봉지 무기층(IL2)은 제1 봉지 무기층(IL1)상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 봉지 무기층(IL2)은 봉지 유기층(OL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 봉지 무기층(IL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 봉지 무기층(IL2)은 증착 공정을 통해 형성될 수 있다.
본 명세서는 도시하지 않았으나 제2 전극(270)과 봉지층(ENC) 사이에 위치하는 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 유기물질을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(270)을 보호하고, 발광 소자(LD)의 출광 효율을 향상시킨다. 캡핑층은 제1 봉지 무기층(IL1)보다 큰 굴절률을 가질 수 있다.
상기에서 하나의 화소에 포함되어 있는 트랜지스터들 중 하나의 트랜지스터에 대해 설명하였으나, 각 화소는 복수의 트랜지스터를 포함할 수 있다. 이하에서는 도 5b를 참조하여 각 화소에 포함되어 있는 복수의 트랜지스터의 예시에 대해 설명한다.
도 5b에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 게이트 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)의 신호와 동일한 타이밍에 제1 스캔 신호선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔 신호선(151)에 부극성의 전압이 인가될 때, 제2 스캔 신호선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔 신호선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 실리콘 반도체를 포함하는 실리콘 트랜지스터를 포함할 수 있다. 예를 들면, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 실리콘 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 실리콘 트랜지스터로 이루어질 수도 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
이하에서는 도 5c를 참조하여 개구 영역(DTA) 및 개구 영역(DTA)의 주변 영역(LA)을 포함하는 홀 영역(HA)에 대해 설명한다. 전술한 설명과 동일한 구성요소에 대한 설명은 생략하기로 한다.
먼저, 주변 영역(LA)에는 기판(110) 상에 위치하는 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142) 및 제3 무기 절연층(161)이 배치될 수 있다. 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142) 및 제3 무기 절연층(161)은 표시 영역(DA)으로부터 연장된 형태일 수 있다. 본 명세서는 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142) 및 제3 무기 절연층(161)이 모두 주변 영역(LA)까지 연장된 실시예를 도시하였으나, 실시예에 따라 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142) 및 제3 무기 절연층(161) 중 적어도 하나가 생략될 수도 있다.
표시 영역(DA)에 인접한 순으로 제1 댐(D1) 및 제2 댐(D2)이 위치할 수 있다. 제1 댐(D1) 및 제2 댐(D2)은 주변 영역(LA)에 위치하며 제3 무기 절연층(161) 상에 위치할 수 있다.
제1 댐(D1)은 제1-1 서브댐(D1-a), 제1-2 서브댐(D1-b) 및 제1-3 서브댐(D1-c)을 포함할 수 있다. 제1-1 서브댐(D1-a)은 표시 영역(DA)에 위치하는 제2 절연층(182)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-2 서브댐(D1-b)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-3 댐(D1-c)은 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1 댐(D1)은 제조 공정 중에 봉지층(ENC)이 포함하는 봉지 유기층(OL)의 퍼짐을 제어할 수 있다.
제2 댐(D2)은 제2-1 서브댐(D2-a), 제2-2 서브댐(D2-b) 및 제2-3 서브댐(D2-c)을 포함할 수 있다. 제2-1 서브댐(D2-a)은 표시 영역(DA)에 위치하는 제2 절연층(182)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-2 서브댐(D2-b)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-3 서브댐(D2-c)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2 댐(D2)은 제1 댐(D1)과 실질적으로 동일한 형태를 가질 수 있다.
일 실시예에 따른 주변 영역(LA)은 제3 댐(D3) 내지 제5 댐(D5)을 더 포함할 수 있다.
제3 댐(D3)은 제3-1 서브댐(D3-a) 및 제3-2 서브댐(D3-b)을 포함할 수 있다. 제3-1 서브댐(D3-a)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제3-2 서브댐(D3-b)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다.
제4 댐(D4)은 제4-1 서브댐(D4-a) 및 제4-2 서브댐(D4-b)을 포함할 수 있다. 제4-1 서브댐(D4-a)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제4-2 서브댐(D4-b)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다.
제5 댐(D5)은 제5-1 서브댐(D5-a) 및 제5-2 서브댐(D5-b)을 포함할 수 있다. 제5-1 서브댐(D5-a)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제5-2 서브댐(D5-b)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다.
제3 댐(D3) 내지 제5 댐(D5)의 형태는 동일할 수 있다. 본 명세서는 동일한 높이를 가지는 제1 내지 제2 댐(D1, D2), 그리고 제3 내지 제5 댐(D5)을 포함하는 실시예를 도시하였다. 그러나 이에 제한되지 않고 제1 내지 제2 댐(D1, D2) 중 어느 하나를 포함하고, 제3 내지 제5 댐(D3, D4, D5) 중 적어도 하나를 포함하는 실시예도 가능할 수 있다. 또한 제1 내지 제5 댐(D1-D5) 사이의 배치 순서가 변경될 수도 있다. 실시예에 따라 댐의 형상, 개수 및 배치가 다양하게 변경될 수 있다.
한편 본 명세서에 도시된 댐은 도 4에 도시된 바와 같이 평면상 개구 영역(DTA)을 에워싸는 링 형상을 가질 수 있다. 그러나 이는 예시적인 형태이며 제1 내지 제5 댐(D1-D5)은 개구 영역(DTA)과 상이한 형상을 가질 수 있다. 일 예로 제1 내지 제5 댐(D1-D5)은 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(LA)에는 표시 영역(DA)으로부터 주변 영역(LA)의 적어도 일부까지 연장된 중간층(370) 및 제2 전극(270)이 위치할 수 있다. 중간층(370) 및 제2 전극(270)의 끝단은 주변 영역(LA)과 중첩할 수 있다.
제2 전극(270)의 끝단은 제3 방향(DR3)을 따라 말려 올라간 형태일 수 있다. 제2 전극(270)의 끝단은 버(Burr, CB1)를 포함할 수 있다. 표시 영역(DA)으로부터 주변 영역(LA)까지 연장된 제2 전극(270)의 일부를 제외하고, 주변 영역(LA)에는 제2 전극과 동일한 층상에 위치하는 층이 제거될 수 있다.
주변 영역(LA)에는 제1 층(L1, L2, L3, L4, L5, L6)이 위치할 수 있다. 제1 층(L1, L2, L3, L4, L5, L6)은 중간층(370)과 동일한 물질을 포함하고, 동일한 공정에서 형성될 수 있다. 실시예에 따라 제1 층의 일부(L6)는 주변 영역(LA)의 끝단까지 연장될 수 있으며 개구 영역(DTA)의 내면을 이룰 수 있다.
일 실시예에 따른 주변 영역(LA)에는 복수의 제1 층(L1, L2, L3, L4, L5, L6)이 위치할 수 있다. 제1 층(L1, L2, L3, L4, L5, L6)은 표시 영역(DA)에 인접한 순으로 제1-1 층(L1), 제1-2 층(L2), 제1-3 층(L3), 제1-4 층(L4), 제1-5 층(L5) 및 제1-6 층(L6)을 포함할 수 있다. 복수의 제1 층(L1, L2, L3, L4, L5, L6)은 서로 이격될 수 있다. 전술한 바와 같이 실시예에 따라 제1 층의 일부인 제1-6 층(L6)은 주변 영역(LA)의 끝단까지 연장될 수 있으며 개구 영역(DTA)의 내면을 이룰 수 있다. 그러나 이에 제한되지 않으며, 실시예에 따라 제1-6 층(L6)은 생략될 수 있다.
제1 층(L1, L2, L3, L4, L5)은 댐(D1, D2, D3, D4, D5)과 중첩할 수 있다. 제1-1 층(L1)은 제1 댐(D1)과 중첩하고, 특히 제1 댐(D1)의 측면과 중첩할 수 있다. 제1-2 층(L2)은 제2 댐(D2)과 중첩하고, 특히 제2 댐(D2)의 측면과 중첩할 수 있다. 제1-3 층(L3)은 제3 댐(D3)과 중첩하고, 특히 제3 댐(D3)의 측면과 중첩할 수 있다. 제1-4 층(L4)은 제4 댐(D4)과 중첩하고, 특히 제4 댐(D4)의 측면과 중첩할 수 있다. 제1-5 층(L5)은 제5 댐(D5)과 중첩하고, 특히 제5 댐(D5)의 측면과 중첩할 수 있다.
제1 층(L1, L2, L3, L4, L5)은 댐(D1, D2, D3, D4, D5)의 상부면을 노출하는 제1 영역(Q1, Q2, Q3, Q4, Q5)을 포함할 수 있다. 제1 영역(Q1, Q2, Q3, Q4, Q5)은 댐(D1, D2, D3, D4, D5)의 상부면과 중첩하면서, 중간층 또는 제1 층, 제2 전극과 이격될 수 있다. 제1-1 층(L1)은 제1 댐(D1)의 상부면을 노출하는 제1-1 영역(Q1)을 포함할 수 있다. 제1-2 층(L2)은 제2 댐(D2)의 상부면을 노출하는 제1-2 영역(Q2)을 포함할 수 있다. 제1-3 층(L3)은 제3 댐(D3)의 상부면을 노출하는 제1-3 영역(Q3)을 포함할 수 있다. 제1-4 층(L4)은 제4 댐(D4)의 상부면을 노출하는 제1-4 영역(Q4)을 포함할 수 있다. 제1-5 층(L5)은 제5 댐(D5)의 상부면을 노출하는 제1-5 영역(Q5)을 포함할 수 있다.
제1 층(L1, L2, L3, L4, L5) 각각은 댐(D1, D2, D3, D4, D5)의 상부면과 중첩하지 않으므로, 댐(D1, D2, D3, D4, D5)의 상부면과 이격된 형태일 수 있다.
제1 층(L1, L2, L3, L4, L5)의 끝단은 제1 영역(Q1, Q2, Q3, Q4, Q5)에서 댐(D1, D2, D3, D4, D5)의 상부면 보다 돌출될 수 있다. 제조 공정 중에 댐의 상부면에 위치하는 제1 층만이 제거되고, 댐의 측면으로부터 연장되는 제1 층은 남아있을 수 있다.
주변 영역(LA)에 위치하는 복수의 제1 층(L1, L2, L3, L4, L5, L6)은 서로 이격될 수 있다. 인접한 제1 층(L1, L2, L3, L4, L5, L6) 사이에서 제3 무기 절연층(161)이 노출된 영역은 제2 영역(P1, P2, P3, P4, P5, P6)이다. 구체적으로 주변 영역(LA)까지 연장된 중간층(370)의 끝단과 제1-1 층(L1) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-1 영역(P1)이다. 제1-1 층(L1)과 제1-2 층(L2) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-2 영역(P2)이다. 제1-2 층(L2)과 제1-3 층(L3) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-3 영역(P3)이다. 제1-3 층(L3)과 제1-4 층(L4) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-4 영역(P4)이다. 제1-4 층(L4)과 제1-5 층(L5) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-5 영역(P5)이다. 제1-5 층(L5)과 제1-6 층(L6) 사이이며 제3 무기 절연층(161)이 노출된 영역은 제2-6 영역(P6)이다.
제1 영역(Q1, Q2, Q3, Q4, Q5)에는 댐(D1, D2, D3, D4, D5)의 상부면과 중첩하는 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)이 위치할 수 있다. 특히 제1 봉지 무기층(IL1)은 제1 영역(Q1, Q2, Q3, Q4, Q5)에서 제1 층(L1, L2, L3, L4, L5)에 의해 형성된 그루브를 채우는 형태를 가질 수 있으며, 이에 따라 단차진 형태를 가지게 된다. 댐(D1, D2, D3, D4, D5)의 상부면에서 제1 봉지 무기층(IL1)은 제1 영역(Q1, Q2, Q3, Q4, Q5) 내에 위치하는 형태를 가질 수 있다. 제1 봉지 무기층(IL1)은 제1 영역(Q1, Q2, Q3, Q4, Q5)에서 댐(D1, D2, D3, D4, D5)의 상부면과 접촉할 수 있다.
제2 영역(P1, P2, P3, P4, P5, P6)에는 제3 무기 절연층(161) 상에 위치하는 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)이 위치할 수 있다. 표시 영역(DA)과 제1 댐(D1) 사이에 위치하는 제2-1 영역(P1)에는 제1 봉지 무기층(IL1), 봉지 유기층(OL) 및 제2 봉지 무기층(IL2)이 위치할 수 있다. 제2 영역(P1, P2, P3, P4, P5, P6)에서는 제1 봉지 무기층(IL1)이 노출된 제3 무기 절연층(161)과 접촉할 수 있다. 또한 제1 봉지 무기층(IL1)은 제2 영역(P1, P2, P3, P4, P5, P6) 내에 위치하면서 단차진 형태를 가질 수 있다.
개구 영역(DTA)에 의해 제1-6 층(L1-6)이 외부로 노출될 수 있다. 그러나 중간층(370) 또는 중간층과 동일한 물질로 이루어진 제1 층(L1, L2, L3, L4, L5, L6)은 제1 영역(Q1, Q2, Q3, Q4, Q5) 및 제2 영역(P1, P2, P3, P4, P5, P6)에서 끊기는 형태를 가지므로 투습 경로가 차단되며 표시 영역(DA)으로 수분이 침투하지 않는다.
본 명세서는 복수의 댐(D1, D2, D3, D4, D5)의 상부면 각각에서 중간층(370) 및 제2 전극(270)이 제거된 형태를 도시하고 있다. 그러나 이에 제한되는 것은 아니며 복수의 댐(D1, D2, D3, D4, D5) 중 적어도 하나에서 중간층과 동일한 물질층 및 제2 전극과 동일한 물질층이 제거될 수 있다. 표시 영역(DA)으로 유입되는 수분을 투습을 방지할 수 있다.
제1 영역(Q1, Q2, Q3, Q4, Q5) 및 제2 영역(P1, P2, P3, P4, P5, P6)을 제외한 주변 영역(LA)에서는 제1 층(L1, L2, L3, L4, L5, L6) 및 이 위에 위치하는 제1 봉지 무기층(IL1), 제2 봉지 무기층(IL2)이 적층될 수 있다.
표시 영역(DA)과 제2-1 영역(P1) 사이에서 제2 전극(270)의 끝단은 버(CB1)를 포함할 수 있다. 표시 영역(DA)과 제2-1 영역(P1) 사이에는 제1 봉지 무기층(IL1), 봉지 유기층(OL) 및 제2 봉지 무기층(IL2)이 위치할 수 있다. 제2 전극(270)이 포함하는 버(CB1)가 제1 봉지 무기층(IL1)을 관통하더라도 봉지 유기층(OL)에 의해 커버되므로, 크랙 등이 발생하거나 수분 또는 이물질이 침투하는 것을 방지할 수 있다.
개구 영역(DTA)에는 제1 전자 모듈(EM1)이 삽입될 수 있다. 개구 영역(DTA)의 내면은 기판(100), 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142), 제3 무기 절연층(161), 제1-6 층(L6), 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)의 끝단에 의해 정의될 수 있다. 기판(100), 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142), 제3 무기 절연층(161), 제1-6 층(L6), 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)의 끝단은 서로 정렬되어 개구 영역(DTA)을 이룬다. 실시예에 따라 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142), 제3 무기 절연층(161) 중 적어도 하나는 생략될 수도 있다. 또한 실시예에 따라 제1 층의 일부, 즉 제1-6 층(L6)이 생략될 수 있다.
일 실시예에 따르면 중간층이 끊어진 영역이 제3 무기 절연층(161) 상에 위치할 뿐만 아니라 댐(D1, D2, D3, D4, D5) 상에 위치할 수 있다. 중간층이 끊어지는 영역이 제2 영역(P1, P2, P3, P4, P5, P6)과 같이 제3 무기 절연층(161) 상에만 위치하는 경우 투습 경로를 차단하기 위해 제1 영역(Q1, Q2, Q3, Q4, Q5)이 댐과 댐 사이, 또는 댐과 개구 영역(DTA) 사이에 위치하게 된다. 이에 따르면 댐과 댐 사이의 거리가 증가하거나, 댐과 개구 영역(DTA) 사이의 거리가 증가하게 되어 주변 영역(LA)이 차지하는 면적이 증가하게 된다. 그러나 일 실시예에 따르면 투습 경로를 차단하는 제1 영역이 댐(D1, D2, D3, D4, D5) 상에 위치하는 바, 주변 영역(LA)의 면적, 즉 데드 스페이스(dead space)를 감소시킬 수 있다.
이하에서는 도 6 내지 도 11을 참조하여 제조 공정에 따른 표시 패널에 대해 살펴본다. 도 6, 도 7, 도 8, 도 9, 도 10, 도 11 각각은 제조 공정에 따른 표시 장치의 일부 영역에 대한 단면도이다. 전술한 구성요소와 동일한 구성에 대해 동일한 도면 부호를 사용하며 중복된 설명은 생략하기로 한다.
우선 도 6에 도시된 바와 같이 일 실시예에 따른 표시 장치는 표시 영역(DA)과 중첩하며 기판(110) 상에 위치하는 트랜지스터(Tr) 및 트랜지스터(Tr)와 연결되는 제1 전극(191)을 형성한다. 트랜지스터(Tr) 및 제1 전극(191)은 도전 물질을 패터닝하여 형성될 수 있다.
제1 전극(191) 상에 화소 정의막(360) 및 스페이서(390)를 형성할 수 있다. 화소 정의막(360)은 제1 전극(191)의 적어도 일부를 노출하는 개구부를 포함하도록 형성될 수 있다. 이와 동시에 주변 영역(LA)에는 제1 내지 제5 댐(D1, D2, D3, D4, D5)이 형성될 수 있다. 제1 내지 제5 댐(D1, D2, D3, D4, D5)은 유기 물질을 포함하는 다층 구조로 형성될 수 있다.
그리고 나서 제1 내지 제5 댐(D1, D2, D3, D4, D5)의 상면, 그리고 주변 영역(LA)과 중첩하는 제3 무기 절연층(161)의 상면의 일부에 희생층을 형성한다. 제3 무기 절연층(161)의 상면에 제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f)이 위치하고, 제1 댐(D1) 및 제2 댐(D2) 상부에 제2 희생층(S2-a, S2-b)이 위치하고, 제3 댐(D3) 내지 제5 댐(D5) 상부에 제3 희생층(S3-a, S3-b, S3-c)이 위치할 수 있다. 제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f), 제2 희생층(S2-a, S2-b) 및 제3 희생층(S3-a, S3-b, S3-c) 각각은 금속 물질을 포함할 수 있으며, 일 예로 은(Ag), 티타늄(Ti), 몰리브덴(Mo)중 어느 하나를 포함할 수 있다.
다음 도 7에 도시된 바와 같이, 증착 공정을 이용하여 중간 물질층(EL-a) 및 제2 전극 물질층(CAT-a)을 형성한다.
중간 물질층(EL-a)은 마스크를 사용하여 화소 정의막(360)의 개구부에만 위치하도록 형성된 발광층 및 기판(110) 전면과 중첩하도록 형성된 기능 물질층을 포함할 수 있다. 기능 물질층은 전술한 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 형성하기 위한 물질층을 포함할 수 있다.
한편 본 명세서는 개구부 내에만 위치하는 발광층을 별도로 도시하지 않았으며, 중간 물질층(EL-a)이 기판(110) 전면과 중첩하도록 도시하였다. 이는 기능 물질층이 기판(110) 전면과 중첩하는 형태를 도시한 것이며, 개구부 내에만 위치하는 발광층은 도시를 생략한 것을 의미한다.
이후 도 8에 도시된 바와 같이 주변 영역(LA)의 일부(IRA)에 레이저를 조사하여 제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f)을 제3 무기 절연층(161)으로부터 분리하고, 제2 희생층(S2-a, S2-b) 및 제3 희생층(S3-a, S3-b, S3-c)을 댐(D1, D2, D3, D4, D5)으로부터 분리한다. 특히 레이저 어블레이션(Laser Ablation)을 통해 제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f), 제2 희생층(S2-a, S2-b) 및 제3 희생층(S3-a, S3-b, S3-c)이 제3 무기 절연층(161) 또는 댐(D1, D2, D3, D4, D5)으로부터 분리될 수 있다.
제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f), 제2 희생층(S2-a, S2-b) 및 제3 희생층(S3-a, S3-b, S3-c) 상에 적층된 중간 물질층(EL-a) 및 제2 전극 물질층(CAT-a)은 제거될 수 있다. 또한 희생층(S1, S2, S3)이 위치하지 않으나 레이저가 조사되는 영역에서 제2 전극 물질층(CAT-a)이 제거될 수 있다.
레이저가 조사되는 영역(IRA)은 일 실시예에 따라 서로 다른 에너지 밀도(Energy Density, ED)를 가지는 레이저가 조사될 수 있다. 일 예로 제1 희생층(S1-a, S1-b, S1-c, S1-d, S1-e, S1-f), 제2 희생층(S2-a, S2-b) 및 제3 희생층(S3-a, S3-b, S3-c)이 위치하는 영역에는 높은 에너지 밀도를 가지는 레이저(a)가 조사될 수 있으며, 이외의 영역에는 낮은 에너지 밀도를 가지는 레이저(b)가 조사될 수 있다.
조사되는 레이저의 에너지 밀도는 약 1000 mJ/cm2 이하일 수 있다. 절연층 및 화소 정의막의 탄화를 방지하기 위함이다. 또한 조사되는 레이저 빔의 사이즈, 인접한 레이저 빔 사이의 간격 등은 설계에 따라 변경될 수 있다.
한편 레이저는 표시 영역(DA)으로부터 개구 영역(DTA)이 형성될 영역을 향하는 방향으로 조사될 수 있다.
희생층 제거를 통해 도 9에 도시된 바와 같이 주변 영역(LA)에 제1 층(L1, L2, L3, L4, L5, L6)이 형성된다. 표시 영역(DA)에는 제1 전극(191), 중간층(370) 및 제2 전극(270)을 포함하는 발광 소자가 형성된다. 표시 영역(DA)으로부터 연장되어 주변 영역(LA)의 일부와 중첩하는 제2 전극(270)을 제외하고, 제2 전극 물질층은 제거될 수 있다.
제1 층(L1, L2, L3, L4, L5)은 댐(D1, D2, D3, D4, D5)의 측면과 중첩할 수 있다. 제1 층(L1, L2, L3, L4, L5)은 댐(D1, D2, D3, D4, D5)의 상부면은 노출할 수 있다. 또한 제1 층(L1, L2, L3, L4, L5)은 댐(D1, D2, D3, D4, D5)의 상부면 보다 돌출된 일 끝단을 포함할 수 있다.
이후 도 10에 도시된 바와 같이 기판(110) 전면에 제1 봉지 무기층(IL1)을 형성할 수 있다. 그리고 봉지 유기층(OL)은 표시 영역(DA)과 중첩하면서 주변 영역(LA)의 일부에 위치하도록 형성될 수 있다. 봉지 유기층(OL)을 형성하는 공정에서 액상의 유기 물질은 댐(D1)에 의해 퍼짐이 방지될 수 있다. 봉지 유기층(OL)은 액상의 유기 물질을 제1 봉지 무기층(IL1) 상에 도포하는 잉크젯 방식으로 형성할 수 있다. 이때 댐(D1)은 액상의 유기 물질이 도포되는 영역의 경계를 설정하고 액상의 유기 물질이 댐(D1)의 외측으로 넘치는 것을 방지한다. 이후 봉지 유기층(OL) 위에 기판(110) 전면과 중첩하도록 제2 봉지 무기층(IL2)이 형성될 수 있다. 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)은 주변 영역(LA)에서 서로 접촉할 수 있다.
그리고 나서 도 11에 도시된 바와 같이 개구 영역(DTA)을 형성한다. 개구 영역(DTA)은 기판을 관통하여 형성될 수 있다. 개구 영역(DTA)은 레이저 또는 드릴링 공정에 의해 형성될 수 있다.
이후 개구 영역(DTA)에는 전술한 제1 전자 모듈(EM1)이 장착될 수 있다. 개구 영역(DTA)은 기판(110)의 끝단, 버퍼층(111)의 끝단, 제1 및 제2 무기 절연층(141, 142)의 끝단, 제3 무기 절연층(161)의 끝단, 제1 층(L6)의 끝단, 제1 봉지 무기층(IL1)의 끝단 및 제2 봉지 무기층(IL2)의 끝단이 정렬된 내면으로 형성될 수 있다.
일 실시예에 따른 레이저 조사 공정 또는 드릴링 공정에서 일부 파티클이 표시 패널 내로 유입될 수 있다. 이때 주변 영역(LA)에서 파티클이 유입되더라도 댐(D1, D2, D3, D4, D5)의 상부면 등에서 투습 경로인 중간층이 끊겨 있으므로 수분 침투 경로가 차단될 수 있다.
이하에서는 도 12, 도 13, 도 14 및 도 15를 참조하여 일 실시예에 따른 표시 패널에 대해 살펴본다. 도 12는 일 실시예에 따른 표시 패널의 제조 공정을 나타낸 순서도이고, 도 13, 도 14 및 도 15 각각은 일 실시예에 따른 표시 패널의 일부 영역에 대한 단면도이다. 앞서 설명한 구성요소에 대한 설명은 생략하기로 한다.
전술한 도면들에 도 12를 참조하여 일 실시예에 따른 표시 패널의 제조 방법에 대해 간략하게 살펴보면, 우선 기판(110) 상에 트랜지스터(Tr)를 형성한다(S100). 트랜지스터(Tr) 상에 절연층(181, 182)을 형성한다(S200). 그리고 나서 절연층(181, 182) 상에 트랜지스터(Tr)와 전기적으로 연결되는 제1 전극(191)을 형성한다(S300). 이후 제1 전극(191) 상에 화소 정의막(360)을 형성한다(S400). 화소 정의막(360)의 적어도 일부 상에 스페이서(390)를 형성한다(S500). 이후 중간층(370) 및 제2 전극(270)을 형성한다(S600).
도 13을 참조하면, 일 실시예에 따른 표시 패널은 제1 댐(D1), 제2 댐(D2) 및 제3 댐(D3)을 포함할 수 있다.
제1 댐(D1)은 제1-1 서브댐(D1-a), 제1-2 서브댐(D1-b) 및 제1-3 서브댐(D1-c)을 포함할 수 있다. 제1-1 서브댐(D1-a)은 표시 영역(DA)에 위치하는 제2 절연층(182)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-2 서브댐(D1-b)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1-3 댐(D1-c)은 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다. 제1 댐(D1)은 제조 공정 중에 봉지층(ENC)이 포함하는 봉지 유기층(OL)의 퍼짐을 제어할 수 있다.
제2 댐(D2)은 제2-1 서브댐(D2-a), 제2-2 서브댐(D2-b), 제2-3 서브댐(D2-c) 및 제2-4 서브댐(D2-d)을 포함할 수 있다. 제2-1 서브댐(D2-a)은 표시 영역(DA)에 위치하는 제1 절연층(181)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-2 서브댐(D2-b)은 표시 영역(DA)에 위치하는 제2 절연층(182)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-3 서브댐(D2-c)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제2-4 서브댐(D2-d)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다.
제3 댐(D3)은 제3-1 서브댐(D3-a) 및 제3-2 서브댐(D3-b)을 포함할 수 있다. 제3-1 서브댐(D3-a)은 표시 영역(DA)에 위치하는 화소 정의막(360)과 동일한 재료로 동일한 공정에서 제조될 수 있다. 제3-2 서브댐(D3-b)은 표시 영역(DA)에 위치하는 스페이서(390)와 동일한 재료로 동일한 공정에서 제조될 수 있다.
도 13을 참조하면, 일 실시예에 따른 제1 층(L1, L2, L3)은 제1-1 층(L1), 제1-2 층(L2) 및 제1-3 층(L3)을 포함할 수 있다. 제1 내지 제3 댐(D1, D2, D3) 중 제1 댐(D1) 상에서 제1-1 층(L1)은 제1 댐(D1)의 상부면을 노출하는 제1 영역(Q1)을 포함할 수 있다. 제1 댐(D1)의 상부면은 제1-1 층(L1)과 이격될 수 있다. 제1-2 층(L2) 및 제1-3 층(L3)은 제2 댐(D2)의 상부면 및 제3 댐(D3)의 상부면과 중첩할 수 있다. 또한 제1 층(L1, L2, L3)은 제3 무기 절연층(161)을 노출하는 제2 영역(P1, P2, P3, P4)을 포함할 수 있다.
개구 영역(DTA)의 내면은 기판(110), 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142), 제3 무기 절연층(161), 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)의 끝단에 의해 정의될 수 있다. 기판(100), 버퍼층(111), 제1 무기 절연층(141), 제2 무기 절연층(142), 제3 무기 절연층(161), 제1 봉지 무기층(IL1) 및 제2 봉지 무기층(IL2)의 끝단은 서로 정렬되어 개구 영역(DTA)을 이룬다.
일 실시예에 따르면 주변 영역(LA)에 위치하는 댐은 다양한 형태 및 배치로 변형될 수 있다. 또한 주변 영역(LA)에 위치하는 제1 층(L1, L2, L3)은 적어도 하나의 댐의 상부면과 이격되는 형태를 가질 수 있다. 또한 개구 영역(DTA)은 중간 물질층과 제2 전극 물질층으로 이루어진 층의 끝단에 노출되지 않을 수 있다.
다음 도 14에 도시된 바와 같이, 일 실시예에 따른 제1 층(L1, L2, L3)은 제1-1 층(L1), 제1-2 층(L2) 및 제1-3 층(L3)을 포함할 수 있다. 제1 내지 제3 댐(D1, D2, D3) 중 제1 댐(D1) 상에서 제1-1 층(L1)은 제1 댐(D1)의 상부면을 노출하는 제1 영역(Q1)을 포함할 수 있다. 또한 제2 댐(D2) 상에서 제1-2 층(L2)은 제2 댐(D2)의 상부면을 노출하는 제2 영역(Q2)을 포함할 수 있다. 제1 댐(D1)의 상부면은 제1-1 층(L1)과 이격될 수 있다. 제2 댐(D2)의 상부면은 제1-2 층(L2)과 이격될 수 있다. 제1-3 층(L3)은 제3 댐(D3)의 상부면과 중첩할 수 있다. 또한 제1 층(L1, L2, L3)은 제3 무기 절연층(161)을 노출하는 제2 영역(P1, P2, P3, P4)을 포함할 수 있다.
일 실시예에 따르면 주변 영역(LA)에 위치하는 댐은 다양한 형태 및 배치로 변형될 수 있다. 또한 주변 영역(LA)에 위치하는 제1 층(L1, L2, L3)은 적어도 하나의 댐의 상부면과 이격되는 형태를 가질 수 있다. 또한 개구 영역(DTA)은 중간 물질층과 제2 전극 물질층으로 이루어진 층의 끝단에 노출되지 않을 수 있다.
한편 도 15를 참조하면, 일 실시예에 따른 제1 층(L1, L2, L3)은 제1-1 층(L1), 제1-2 층(L2) 및 제1-3 층(L3)을 포함할 수 있다. 제1 내지 제3 댐(D1, D2, D3) 중 제1 댐(D1) 상에서 제1-1 층(L1)은 제1 댐(D1)의 상부면을 노출하는 제1 영역(Q1)을 포함할 수 있다. 또한 제3 댐(D3) 상에서 제1-3 층(L3)은 제3 댐(D3)의 상부면을 노출하는 제2 영역(Q2)을 포함할 수 있다. 제1 댐(D1)의 상부면은 제1-1 층(L1)과 이격될 수 있다. 제3 댐(D3)의 상부면은 제1-3 층(L3)과 이격될 수 있다. 제1-2 층(L2)은 제2 댐(D2)의 상부면과 중첩할 수 있다.
또한 제1 댐(D1)과 중첩하는 제1-1 층(L1)과 제2 댐(D2)과 중첩하는 제1-2 층(L2)은 서로 연결될 수 있다. 제2 댐(D2)과 중첩하는 제1-2 층(L2)과 제3 댐(D3)과 중첩하는 제1-3 층(L3)은 서로 연결될 수 있다. 제1 층(L1, L2, L3)의 연결 형태는 제조 공정 중에 제공되는 희생층의 위치에 따라 변형될 수 있다. 일 실시예에 따르면 댐과 댐 사이에 위치하는 희생층은 생략될 수 있으며, 이러한 실시예에 따라 도 15와 같이 인접하는 제1 층 사이가 서로 연결될 수 있다.
또한 일 실시예에 따르면 제2 댐(D2)과 중첩하는 제2 층(M1)을 더 포함할 수 있다. 제2 층(M1)은 제2 전극(270)과 동일한 공정에서 제조될 수 있으며, 동일한 물질을 포함할 수 있다. 제2 층(M1)의 끝단은 버(CB', CB'')를 포함할 수 있다. 일 실시예에 따른 제2 전극 물질층은 희생층의 유무에 상관 없이 레이저가 조사되는 영역에서 제거될 수 있다. 전술한 도 8에서는 레이저가 연속된 영역(IRA)에서 조사되는 실시예를 설명하였으나, 이에 제한되지 않고 레이저는 불연속적으로 조사될 수 있다. 레이저가 조사되지 않는 영역에서는 제2 전극 물질층이 제거되지 않는다. 레이저가 조사되지 않은 영역에는 제2 층(M1)과 같이 제2 전극 물질층이 잔류할 수 있다.
다음 도 16은 일 실시예에 따라 조사되는 레이저의 에너지 밀도에 따른 탄화 발생 여부를 나타낸 이미지이다. 도 16을 참조하면, 일 실시예에 따라 조사되는 레이저의 에너지 밀도는 약 1000 mJ/cm2 이하일 수 있다. 조사되는 레이저의 에너지 밀도가 1000 mJ/ cm2 이상, 특히 1200 내지 1400 mJ/ cm2, 1600 mJ/ cm2, 1800 mJ/ cm2 인 경우 절연층, 화소 정의막 또는 스페이서에서 탄화가 발생함을 확인하였다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
DTA: 개구 영역 LA: 주변 영역
DA: 표시 영역 110: 기판
Tr: 트랜지스터 181, 182: 절연층
191: 제1 전극 360: 화소 정의막
370: 중간층 270: 제2 전극
D1, D2: 댐 L1: 제1 층
L2: 제2 층 R1, R2, R3: 제1 개구 영역
Q1: 제2 개구 영역

Claims (24)

  1. 개구 영역, 상기 개구 영역을 둘러싸는 주변 영역, 상기 주변 영역을 둘러싸는 표시 영역을 포함하는 기판;
    상기 표시 영역과 중첩하며 상기 기판 상에 위치하는 트랜지스터;
    상기 트랜지스터 상에 위치하는 절연층;
    상기 절연층 상에 위치하는 제1 전극;
    상기 제1 전극 상에 위치하는 화소 정의막;
    상기 제1 전극과 중첩하며, 기능층을 포함하는 중간층 및 제2 전극;
    상기 주변 영역과 중첩하는 댐;
    상기 주변 영역과 중첩하며, 상기 중간층과 이격된 제1 층을 포함하고,
    상기 제1 층은 상기 댐의 상부면과 이격되어 있으며, 상기 댐의 측면을 덮는 표시 장치.
  2. 제1항에서,
    상기 제1 층의 끝단은 상기 댐의 상부면보다 돌출된 표시 장치.
  3. 제2항에서,
    상기 표시 장치는 상기 제2 전극 상에 위치하는 봉지층을 더 포함하고,
    상기 봉지층은 제1 봉지 무기층, 봉지 유기층 및 제2 봉지 무기층을 포함하며,
    상기 제2 전극의 끝단은 상기 봉지 유기층과 중첩하는 표시 장치.
  4. 제3항에서,
    상기 제1 층은,
    상기 댐의 상부면을 노출하는 제1 영역, 그리고
    상기 절연층의 일부를 노출하는 제2 영역을 포함하는 표시 장치.
  5. 제4항에서,
    상기 댐의 상부면에서 상기 제1 봉지 무기층은 상기 제1 영역 내에 위치하는 표시 장치.
  6. 제4항에서,
    상기 제1 봉지 무기층은 상기 제2 영역에서 노출된 상기 절연층과 접촉하며, 단차를 가지는 표시 장치.
  7. 제3항에서,
    상기 주변 영역과 중첩하는 상기 제2 전극의 끝단은 말려 올라간 형태를 가지는 표시 장치.
  8. 제4항에서,
    상기 댐은 높이가 서로 다른 복수의 댐을 포함하는 표시 장치.
  9. 제8항에서,
    상기 제1 영역은 상기 복수의 댐 중 적어도 하나와 중첩하는 표시 장치.
  10. 제9항에서,
    상기 표시 장치는 상기 트랜지스터와 상기 기판 사이에 위치하는 무기 절연층을 더 포함하고,
    상기 제2 영역은 상기 무기 절연층을 노출하는 표시 장치.
  11. 제1항에서,
    상기 표시 장치는 상기 주변 영역에 위치하며, 상기 제2 전극과 동일한 물질을 포함하는 제2 층을 더 포함하는 표시 장치.
  12. 제10항에서,
    상기 기판, 상기 무기 절연층 및 상기 제1 봉지 무기층 및 제2 봉지 무기층의 끝단은 상기 개구 영역의 내면을 정의하는 표시 장치.
  13. 제1항에서,
    상기 기능층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 포함하는 표시 장치.
  14. 제13항에서,
    상기 제1 층은 상기 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나와 동일한 물질을 포함하는 표시 장치.
  15. 개구 영역, 상기 개구 영역을 둘러싸는 주변 영역, 상기 주변 영역을 둘러싸는 표시 영역을 포함하는 기판;
    상기 기판 상에 위치하는 트랜지스터;
    상기 트랜지스터 상에 위치하는 절연층;
    상기 절연층 상에 위치하는 제1 전극;
    상기 제1 전극 상에 위치하는 화소 정의막;
    상기 제1 전극과 중첩하며, 기능층을 포함하는 중간층 및 제2 전극;
    상기 주변 영역에 위치하는 복수의 댐; 그리고
    상기 주변 영역에 위치하는 제1 층을 포함하고,
    상기 제1 층은 인접한 복수의 댐 사이에서 이격되고, 상기 제1 층은 상기 복수의 댐 중 적어도 하나의 댐의 상부면을 노출하는표시 장치.
  16. 제15항에서,
    상기 제1 층은 상기 복수의 댐의 측면을 덮는 표시 장치.
  17. 제15항에서,
    상기 표시 장치는 상기 제2 전극 상에 위치하는 봉지층을 더 포함하고,
    상기 봉지층은 제1 봉지 무기층, 봉지 유기층 및 제2 봉지 무기층을 포함하며,
    상기 제1 봉지 무기층은 상기 주변 영역에서 상기 복수의 댐의 상부면과 접촉하는 표시 장치.
  18. 제16항에서,
    상기 제1 층은 상기 댐의 상부면에서 돌출된 끝단을 포함하는 표시 장치.
  19. 제18항에서,
    상기 주변 영역에서 상기 제1 층은 상기 댐의 상부면을 노출하는 제1 영역을 포함하는 표시 장치.
  20. 제19항에서,
    상기 제1 영역에서 상기 제1 봉지 무기층은 상기 제1 층의 끝단 및 상기 댐의 상부면과 접촉하며, 단차를 가지는 표시 장치.
  21. 제19항에서,
    상기 주변 영역에서 상기 제1 층은 절연층의 적어도 일부를 노출하는 제2 영역을 포함하는 표시 장치.
  22. 제21항에서,
    상기 제1 봉지 무기층은 상기 제2 영역에서 노출된 상기 절연층과 접촉하며, 단차를 가지는 표시 장치.
  23. 제15항에서,
    상기 기능층은 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나를 포함하는 표시 장치.
  24. 제23항에서,
    상기 제1 층은 상기 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 어느 하나와 동일한 물질을 포함하는 표시 장치.
KR1020200140520A 2020-10-27 2020-10-27 표시 장치 KR20220056301A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200140520A KR20220056301A (ko) 2020-10-27 2020-10-27 표시 장치
US17/243,003 US11785798B2 (en) 2020-10-27 2021-04-28 Display with dam surrounding opening
CN202110789032.4A CN114497413A (zh) 2020-10-27 2021-07-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200140520A KR20220056301A (ko) 2020-10-27 2020-10-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20220056301A true KR20220056301A (ko) 2022-05-06

Family

ID=81257616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200140520A KR20220056301A (ko) 2020-10-27 2020-10-27 표시 장치

Country Status (3)

Country Link
US (1) US11785798B2 (ko)
KR (1) KR20220056301A (ko)
CN (1) CN114497413A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP2006004907A (ja) * 2004-05-18 2006-01-05 Seiko Epson Corp エレクトロルミネッセンス装置及び電子機器
KR101213492B1 (ko) 2009-12-10 2012-12-20 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그의 애노드 전극 형성 방법
KR102042532B1 (ko) 2013-06-28 2019-11-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102584691B1 (ko) * 2018-11-02 2023-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102642791B1 (ko) * 2018-12-04 2024-02-29 엘지디스플레이 주식회사 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN109742117B (zh) * 2019-01-08 2021-10-22 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20200102580A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
CN110021742A (zh) 2019-03-30 2019-07-16 苏州宇量电池有限公司 一种镍钴锰酸锂复合材料及其制备方法
CN110649180B (zh) 2019-09-30 2021-10-26 武汉天马微电子有限公司 一种显示面板的制作方法、显示面板和显示装置
KR20210044359A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
EP3816766A1 (en) * 2019-11-01 2021-05-05 LG Display Co., Ltd. Display device
KR20210086351A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US11785798B2 (en) 2023-10-10
CN114497413A (zh) 2022-05-13
US20220131106A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
US10490776B2 (en) Electro-optical apparatus, manufacturing method thereof, and electronic device
JP7002908B2 (ja) 表示装置
KR20220060607A (ko) 표시 장치
US20220149323A1 (en) Display device
US20220246701A1 (en) Display device
KR20210084766A (ko) 표시 장치 및 이의 제조 방법
EP4068385A1 (en) Display device and manufacturig method thereof
KR20220056924A (ko) 표시 장치
KR20220063790A (ko) 표시 장치 및 그 제조 방법
CN108010939B (zh) 电致发光显示装置
KR20200009008A (ko) 표시 장치 및 전자 기기
KR20220056301A (ko) 표시 장치
KR20220089777A (ko) 표시 장치
KR20230063918A (ko) 표시 장치 및 그 제조 방법
KR20230006669A (ko) 표시 장치
US20240164184A1 (en) Display panel
KR20220102194A (ko) 표시 장치
US20230165053A1 (en) Display apparatus
KR20240015230A (ko) 표시 장치
CN115332295A (zh) 显示装置
KR20220121964A (ko) 표시 장치
KR20230109808A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination