KR20230063918A

KR20230063918A - 표시 장치 및 그 제조 방법

Info

Publication number: KR20230063918A
Application number: KR1020210146701A
Authority: KR
Inventors: 변진수; 김정원; 김준기; 김웅식; 배동환
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-10-29
Filing date: 2021-10-29
Publication date: 2023-05-10
Also published as: CN116096149A; US20230140362A1

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하는 발광층, 상기 발광층 위에 위치하는 제2 전극, 및 상기 제1 전극과 이격되어 있는 패턴부를 포함하고, 상기 패턴부는 감광성 수지로 이루어지는 감광성 패턴층을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING DISPLAY DEVICE}

본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.

표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.

유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.

이러한 유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 포함하는 복수의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터 및 적어도 하나의 커패시터(Capacitor)가 형성될 수 있다.

유기 발광층의 측면 누설(lateral leakage)에 의해 저계조에서 색변화가 발생할 수 있다.

실시예들은 적어도 일부 영역에서 발광층이 분리되도록 함으로써, 측면 누설 경로를 줄여 저계조에서의 색변화를 개선하기 위한 것이다.

일 실시예에 의한 표시 장치는 기판, 상기 기판 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 제1 전극, 상기 제1 전극 위에 위치하는 발광층, 상기 발광층 위에 위치하는 제2 전극, 및 상기 제1 전극과 이격되어 있는 패턴부를 포함하고, 상기 패턴부는 감광성 수지로 이루어지는 감광성 패턴층을 포함한다.

상기 패턴부는 상기 제1 전극과 동일한 물질로 이루어지고, 동일한 층에 위치하는 전극 패턴층을 더 포함할 수 있다.

상기 감광성 패턴층은 상기 전극 패턴층 바로 위에 위치할 수 있다.

일 실시예에 의한 표시 장치는 상기 제1 전극의 가장자리 위에 위치하는 뱅크층을 더 포함하고, 상기 패턴부는 상기 뱅크층과 동일한 물질로 이루어지고, 동일한 층에 위치하는 무기 패턴층을 더 포함할 수 있다.

상기 감광성 패턴층은 상기 무기 패턴층 바로 위에 위치할 수 있다.

상기 패턴부는 상기 뱅크층과 분리될 수 있다.

상기 감광성 패턴층의 측면은 역테이퍼 형상을 가질 수 있다.

상기 기판은 복수의 화소를 포함하고, 상기 패턴부는 상기 복수의 화소 사이에 위치할 수 있다.

상기 복수의 화소 각각은 평면상에서 제1 방향으로 연장되는 변 및 상기 제1 방향에 수직한 제2 방향으로 연장되는 변을 포함하는 다각형으로 이루어지고, 상기 패턴부는 평면 상에서 상기 제1 방향 또는 상기 제2 방향으로 연장되는 막대 형상으로 이루어질 수 있다.

서로 인접한 두 개의 화소 사이에 하나 이상의 패턴부가 위치할 수 있다.

상기 발광층은 복수의 발광 유닛, 및 상기 복수의 발광 유닛 사이에 위치하는 전하 생성층을 포함할 수 있다.

상기 발광층 및 상기 제2 전극은 상기 기판 위에 전체적으로 위치하고, 상기 제1 전극 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분은 상기 패턴부 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분과 분리되어 있을 수 있다.

상기 기판은 표시 영역, 상기 표시 영역 내에 위치하는 개구 영역, 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역을 포함하고, 상기 표시 장치는 상기 주변 영역에 위치하는 댐, 및 상기 댐 주변에 위치하고, 상기 댐과 이격되어 있는 보조 패턴부를 더 포함하고, 상기 보조 패턴부는 감광성 수지로 이루어지는 감광성 보조 패턴층을 포함할 수 있다.

상기 감광성 보조 패턴층은 상기 감광성 패턴층과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다.

일 실시예에 의한 표시 장치의 제조 방법은 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 전도성 물질층을 형성하는 단계, 상기 전도성 물질층 위에 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 이용하여 상기 전도성 물질층을 패터닝하여 상기 트랜지스터에 연결되는 제1 전극을 형성하고, 상기 제1 전극과 이격되는 전극 패턴층을 형성하는 단계, 상기 포토 레지스트 패턴을 애싱하여 상기 제1 전극 위에 위치하는 상기 제1 부분을 제거하고, 상기 전극 패턴층 위에 위치하는 감광성 패턴층을 형성하는 단계, 상기 제1 전극 위에 발광층을 형성하는 단계, 및 상기 발광층 위에 제2 전극을 형성하는 단계를 포함한다.

상기 발광층은 복수의 발광 유닛, 및 상기 복수의 발광 유닛 사이에 위치하는 전하 생성층을 포함하고, 상기 발광층 및 상기 제2 전극은 상기 기판 위에 전체적으로 위치하고, 상기 제1 전극 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분은 상기 감광성 패턴층 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분과 분리되어 있을 수 있다.

일 실시예에 의한 표시 장치는 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터에 연결되는 제1 전극을 형성하는 단계, 상기 제1 전극 위에 무기 절연 물질층을 형성하는 단계, 상기 무기 절연 물질층 위에 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 이용하여 상기 무기 절연 물질층을 패터닝하여 상기 제1 전극의 가장자리 위에 위치하는 뱅크층을 형성하고, 상기 뱅크층과 이격되는 무기 패턴층을 형성하는 단계, 상기 포토 레지스트 패턴을 애싱하여 상기 뱅크층 위에 위치하는 상기 제1 부분을 제거하고, 상기 무기 패턴층 위에 위치하는 감광성 패턴층을 형성하는 단계, 상기 제1 전극 위에 발광층을 형성하는 단계, 및 상기 발광층 위에 제2 전극을 형성하는 단계를 포함한다.

실시예들에 따르면 적어도 일부 영역에서 발광층이 분리되도록 함으로써, 측면 누설 경로를 줄여 저계조에서의 색변화를 줄일 수 있다.

도 1은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 2는 일 실시예에 의한 표시 장치의 일부 층의 평면 형상을 나타낸 도면이다.
도 3은 도 1의 일부 층이 포함하는 복수의 층을 나타낸 도면이다.
도 4는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.
도 5 내지 도 11은 일 실시예에 의한 표시 장치의 제조 공정을 순서에 따라 나타낸 공정 단면도이다.
도 12는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 13은 일 실시예에 의한 표시 장치의 일부 층의 평면 형상을 나타낸 도면이다.
도 14는 일 실시예에 의한 표시 장치의 분해 사시도이다.
도 15는 일 실시예에 의한 표시 장치의 개략적인 단면도이다.
도 16은 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이다.
도 17은 도 14 및 도 16의 A 영역을 확대한 평면도이다.
도 18은 일 실시예에 의한 표시 장치의 표시 영역 및 주변 영역을 나타낸 단면도이다.
도 19는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 20은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 21 내지 도 26은 일 실시예에 의한 표시 장치의 제조 공정을 순서에 따라 나타낸 공정 단면도이다.
도 27은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.

또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.

먼저, 도 1 내지 도 3을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 1은 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 2는 일 실시예에 의한 표시 장치의 일부 층의 평면 형상을 나타낸 도면이며, 도 3은 도 1의 일부 층이 포함하는 복수의 층을 나타낸 도면이다. 도 2는 일 실시예에 의한 표시 장치의 제1 전극 및 패턴부를 나타내고, 도 3은 일 실시예에 의한 표시 장치의 발광층이 포함하는 복수의 층을 나타낸다.

도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110) 및 기판(110) 위에 위치하는 반도체(130), 게이트 전극(151), 소스 전극(173) 및 드레인 전극(175)을 포함할 수 있다.

기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 기판(110)은 휘거나 접힘이 가능한 가요성 재료를 포함할 수 있고, 단층 또는 다층일 수 있다.

기판(110) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(111)은 경우에 따라 생략될 수도 있다. 또한, 기판(110)과 버퍼층(111) 사이에는 베리어층이 더 위치할 수 있다. 베리어층은 단층 또는 다층 구조를 가질 수 있다. 베리어층은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.

버퍼층(111) 위에는 반도체(130)가 위치할 수 있다. 반도체(130)는 제1 영역(131), 채널(132) 및 제2 영역(133)을 포함할 수 있다. 반도체(130)의 채널(132)의 양측에 제1 영역(131) 및 제2 영역(133)이 각각 위치할 수 있다. 반도체(130)는 비정질 규소, 다결정 규소, 산화물 반도체 등과 같은 반도체 물질을 포함할 수 있다.

반도체(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 단층 또는 다층 구조를 가질 수 있다. 제1 게이트 절연막(141)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.

제1 게이트 절연막(141) 위에는 게이트 전극(151)이 위치할 수 있다. 게이트 전극(151)은 반도체(130)의 채널(132)과 중첩할 수 있다. 게이트 전극(151)은 단층 또는 다층 구조를 가질 수 있다. 게이트 전극(151)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 게이트 전극(151)을 형성한 후 도핑 공정 또는 플라즈마 처리를 진행할 수 있다. 게이트 전극(151)에 의해 가려진 반도체(130)의 부분은 도핑이나 플라즈마 처리가 되지 않고, 게이트 전극(151)에 의해 덮여 있지 않은 반도체(130)의 부분은 도핑되거나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다.

게이트 전극(151) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 단층 또는 다층 구조를 가질 수 있다. 제2 게이트 절연막(142)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.

제2 게이트 절연막(142) 위에는 제1 유지 전극(153)이 위치할 수 있다. 제1 유지 전극(153)은 단층 또는 다층 구조를 가질 수 있다. 제1 유지 전극(153)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 제1 유지 전극(153)은 게이트 전극(151)과 중첩하여 유지 커패시터를 이룰 수 있다.

제1 유지 전극(153) 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 단층 또는 다층 구조를 가질 수 있다. 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.

층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 단층 또는 다층 구조를 가질 수 있다. 소스 전극(173) 및 드레인 전극(175)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다. 예를 들면, 소스 전극(173) 및 드레인 전극(175)은 하부층, 중간층 및 상부층을 포함할 수 있으며, 중간층은 알루미늄(Al)으로 이루어질 수 있고, 하부층 및 상부층은 티타늄(Ti)으로 이루어질 수 있다.

층간 절연막(160)은 소스 전극(173) 및 반도체(130)의 제1 영역(131)과 중첩하는 개구부를 포함할 수 있다. 소스 전극(173)은 개구부를 통해 반도체(130)의 제1 영역(131)과 연결될 수 있다. 층간 절연막(160)은 드레인 전극(175) 및 반도체(130)의 제2 영역(133)과 중첩하는 개구부를 포함할 수 있다. 드레인 전극(175)은 개구부를 통해 반도체(130)의 제2 영역(133)과 연결될 수 있다.

반도체(130), 게이트 전극(151), 소스 전극(173) 및 드레인 전극(175)은 하나의 트랜지스터(TFT)를 구성한다. 실시예에 따라서는 트랜지스터(TFT)가 소스 전극(173) 및 드레인 전극(175) 대신 반도체(130)의 소스 영역 및 드레인 영역만을 포함할 수도 있다.

소스 전극(173) 및 드레인 전극(175) 위에는 보호막(180)이 위치할 수 있다. 보호막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.

보호막(180) 위에는 제1 전극(191)이 위치할 수 있다. 제1 전극(191)은 애노드 전극이라고도 하며, 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), 폴리(poly)-ITO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등을 포함할 수 있다. 금속 물질은 은(Ag), 몰리브덴(Mo), 구리(Cu), 금(Au) 및 알루미늄(Al) 등을 포함할 수 있다. 예를 들면, 제1 전극(191)은 하부층(191a), 중간층(191b), 및 상부층(191c)을 포함할 수 있다. 제1 전극(191)의 하부층(191a)은 보호막(180) 바로 위에 위치할 수 있고, 중간층(191b)은 하부층(191a) 위에 위치할 수 있으며, 상부층(191c)은 중간층(191b) 위에 위치할 수 있다. 제1 전극(191)의 중간층(191b)은 하부층(191a) 및 상부층(191c)과 상이한 물질로 이루어질 수 있다. 예를 들면, 중간층(191b)은 은(Ag)으로 이루어질 수 있고, 하부층(191a) 및 상부층(191c)은 ITO로 이루어질 수 있다.

보호막(180)은 드레인 전극(175) 및 제1 전극(191)과 중첩하는 개구부(181)를 포함할 수 있다. 제1 전극(191)은 개구부(181)를 통해 드레인 전극(175)과 연결될 수 있다. 이때, 드레인 전극(175)은 제1 전극(191)의 하부층(191a)의 하부면과 접할 수 있다. 이에 따라, 제1 전극(191)은 드레인 전극(175)으로부터 발광층(370)으로 전달할 출력 전류를 인가 받을 수 있다.

보호막(180) 위에는 패턴부(700)가 더 위치할 수 있다. 패턴부(700)는 제1 전극(191)과 이격되어 있다. 패턴부(700)는 전극 패턴층(195) 및 감광성 패턴층(520)을 포함할 수 있다.

전극 패턴층(195)은 제1 전극(191)과 동일한 물질로 이루어질 수 있고, 동일한 층에 위치할 수 있다. 전극 패턴층(195)은 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 예를 들면, 전극 패턴층(195)은 하부층(195a), 중간층(195b), 및 상부층(195c)을 포함할 수 있다. 전극 패턴층(195)의 하부층(195a)은 보호막(180) 바로 위에 위치할 수 있고, 중간층(195b)은 하부층(195a) 위에 위치할 수 있으며, 상부층(195c)은 중간층(195b) 위에 위치할 수 있다. 전극 패턴층(195)의 하부층(195a)은 제1 전극(191)의 하부층(191a)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 패턴층(195)의 중간층(195b)은 제1 전극(191)의 중간층(191b)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 패턴층(195)의 상부층(195c)은 제1 전극(191)의 상부층(191c)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 패턴층(195)의 중간층(195b)은 하부층(195a) 및 상부층(195c)과 상이한 물질로 이루어질 수 있다. 예를 들면, 중간층(195b)은 은(Ag)으로 이루어질 수 있고, 하부층(195a) 및 상부층(195c)은 ITO로 이루어질 수 있다.

감광성 패턴층(520)은 감광성 수지로 이루어질 수 있고, 전극 패턴층(195) 위에 위치할 수 있다. 감광성 수지는 광화학 반응에 의하여 용해되거나 또는 용해되지 않는 상태로 변하는 고분자로 이루어진 수지이다. 감광성 패턴층(520)은 제1 전극(191)을 패터닝하는 과정에서 사용되는 포토 레지스트와 동일한 물질로 이루어질 수 있다. 감광성 패턴층(520)은 전극 패턴층(195) 바로 위에 위치할 수 있다. 감광성 패턴층(520)은 전극 패턴층(195)의 상부층(195c)의 상부면과 접할 수 있다. 감광성 패턴층(520)의 측면은 단면 상에서 역테이퍼 형상을 가질 수 있다. 즉, 감광성 패턴층(520)의 상부면의 폭이 하부면의 폭보다 넓게 형성될 수 있다. 감광성 패턴층(520)의 폭은 상부면으로부터 하부면으로 갈수록 점차적으로 좁아질 수 있다.

도 2에 도시된 바와 같이, 기판(110)은 복수의 화소(R, G, B)를 포함하고, 패턴부(700)는 평면상에서 복수의 화소(R, G, B) 사이에 위치할 수 있다.

복수의 화소(R, G, B)는 제1 화소(R), 제2 화소(G) 및 제3 화소(B)를 포함할 수 있다. 제1 화소(R)는 적색을 표시할 수 있고, 제2 화소(G)는 녹색을 표시할 수 있으며, 제3 화소(B)는 청색을 표시할 수 있다. 다만, 이는 하나의 예시에 불과하며, 복수의 화소는 적색, 녹색, 청색 이외에 다른 색을 표시하는 화소를 더 포함할 수 있다. 예를 들면, 복수의 화소는 백색 화소를 더 포함할 수 있다. 또는 복수의 화소는 시안을 표시하는 화소, 마젠타를 표시하는 화소, 옐로우를 표시하는 화소를 포함할 수도 있다.

복수의 화소(R, G, B) 각각은 제1 방향(DR1)으로 연장되는 변 및 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 연장되는 변을 포함하는 다각형으로 이루어질 수 있다. 이때, 제1 방향(DR1)은 행 방향일 수 있고, 제2 방향(DR2)은 열 방향일 수 있다. 예를 들면, 복수의 화소(R, G, B) 각각은 직사각형으로 이루어질 수 있다. 복수의 화소(R, G, B) 각각의 제1 전극(191)의 평면 형상은 직사각형으로 이루어질 수 있다.

복수의 화소(R, G, B)는 제1 방향(DR1) 및 제2 방향(DR2)으로 인접할 수 있다. 예를 들면, 제1 화소(R) 및 제2 화소(G)가 제2 방향(DR2)을 따라 번갈아 배치될 수 있다. 제1 화소(R) 및 제2 화소(G)가 제2 방향(DR2)으로 인접할 수 있다. 복수의 제3 화소(B)가 제2 방향(DR2)을 따라 배치될 수 있다. 제3 화소(B)는 제1 화소(R) 및 제2 화소(G)와 제1 방향(DR1)으로 인접할 수 있다.

패턴부(700)는 제1 방향(DR1) 또는 제2 방향(DR2)으로 연장되는 막대 형상으로 이루어질 수 있다. 제1 방향(DR1)으로 연장되는 패턴부(700)는 제2 방향(DR2)으로 인접한 화소(R, G, B)들 사이에 위치할 수 있다. 예를 들면, 제1 방향(DR1)으로 연장되는 패턴부(700)가 제1 화소(R)와 제2 화소(G) 사이에 위치하거나, 제3 화소(B)들 사이에 위치할 수 있다. 제2 방향(DR2)으로 연장되는 패턴부(700)는 제1 방향(DR1)으로 인접한 화소(R, G, B)들 사이에 위치할 수 있다. 예를 들면, 제2 방향(DR2)으로 연장되는 패턴부(700)가 제1 화소(R)와 제3 화소(B) 사이에 위치하거나, 제2 화소(G)와 제3 화소(B) 사이에 위치할 수 있다. 다만, 이는 하나의 예시에 불과하며, 패턴부(700)의 형상, 연장 방향 등은 다양하게 변경될 수 있다.

패턴부(700)는 복수의 화소(R, G, B)의 제1 전극(191)들과는 분리되어 있다. 즉, 패턴부(700)는 복수의 화소(R, G, B)의 제1 전극(191)과 소정 간격을 두고 이격되어 있다. 인접한 화소(R, G, B)들 사이에는 하나 이상의 패턴부(700)가 위치할 수 있다. 예를 들면, 도시된 바와 같이 인접한 화소(R, G, B)들 사이에 1개, 2개 또는 4개의 패턴부(700)가 위치할 수 있다. 이때, 복수의 패턴부(700)는 서로 이격하여 배치될 수 있다. 다만, 이는 하나의 예시에 불과하며, 인접한 화소(R, G, B)들 사이에 위치하는 패턴부(700)의 개수는 다양하게 변경될 수 있다. 화소(R, G, B) 사이의 이격 거리에 따라 패턴부(700)의 개수를 적절하게 선택할 수 있다.

제1 전극(191) 및 보호막(180) 위에는 뱅크층(350)이 위치할 수 있다. 뱅크층(350)은 화소 정의층(Pixel Defining Layer; PDL)이라고도 하며, 제1 전극(191)과 중첩하는 화소 개구부(351)를 포함한다. 이때, 화소 개구부(351)는 제1 전극(191)의 중심부와 중첩할 수 있고, 제1 전극(191)의 가장자리부와는 중첩하지 않을 수 있다. 즉, 뱅크층(350)은 제1 전극(191)의 가장자리 위에 위치할 수 있다. 화소 개구부(351)의 크기는 제1 전극(191)의 크기보다 작을 수 있다. 뱅크층(350)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함하는 유기 절연막일 수 있다. 실시예에 따라 뱅크층(350)은 검은색 안료를 포함하는 검정 화소 정의층(Black Pixel Define Layer; BPDL)으로 형성될 수 있다.

뱅크층(350)은 패턴부(700)와 중첩하는 개구부(353)를 더 포함한다. 뱅크층(350)의 개구부(353)는 패턴부(700) 및 그 주변 영역과 중첩할 수 있다. 따라서, 뱅크층(350)은 패턴부(700) 위에는 위치하지 않는다. 패턴부(700)는 뱅크층(350)과 이격될 수 있다.

제1 전극(191) 위에는 발광층(370)이 위치할 수 있다. 도 3에 도시된 바와 같이, 발광층(370)은 복수의 발광 유닛(1370, 2370) 및 복수의 발광 유닛(1370, 2370) 사이에 위치하는 전하 생성층(375)을 포함할 수 있다.

복수의 발광 유닛(1370, 2370)은 제1 발광 유닛(1370) 및 제2 발광 유닛(2370)을 포함할 수 있다. 제1 발광 유닛(1370) 및 제2 발광 유닛(2370)은 각각 복수의 층을 포함할 수 있다. 제1 발광 유닛(1370) 및 제2 발광 유닛(2370)은 각각 정공 주입층(1370a, 2370a), 정공 전달층(1370b, 2370b), 유기 발광층(1370c, 2370c), 전자 전달층(1370d, 2370d), 전자 주입층(1370e, 2370e)을 포함할 수 있다. 유기 발광층(1370c, 2370c)은 적색, 녹색, 청색 등의 광을 방출하는 저분자 또는 고분자 유기물을 포함할 수 있다. 정공 주입층(1370a, 2370a), 정공 전달층(1370b, 2370b), 전자 전달층(1370d, 2370d), 전자 주입층(1370e, 2370e) 중 적어도 일부는 생략될 수도 있다. 제1 발광 유닛(1370)의 정공 주입층(1370a)은 제1 전극(191)과 접할 수 있다. 제2 발광 유닛(2370)의 전자 주입층(2370e)은 제2 전극(270)과 접할 수 있다.

전하 생성층(375)은 제1 발광 유닛(1370)과 제2 발광 유닛(2370) 사이에 위치할 수 있다. 전하 생성층(375)은 서로 인접한 2개의 발광 유닛(1370, 2370)들 중 1개의 발광 유닛에 대해서는 전자를 생성하여 캐소드 역할을 하고, 다른 1개의 발광 유닛에 대해서는 정공을 생성하여 애노드 역할을 하는 층이다. 예를 들면, 전하 생성층(375)은 제1 발광 유닛(1370)에 대해서는 캐소드 역할을 하게 되고, 제2 발광 유닛(2370)에 대해서는 애노드 역할을 하게 된다.

전하 생성층(375)은 n형 전하 생성층(375a) 및 p형 전하 생성층(375b)을 포함할 수 있다. n형 전하 생성층(375a)과 p형 전하 생성층(375b)은 서로 접하여 NP접합을 형성할 수 있다. NP접합에 의해 n형 전하 생성층(375a)과 p형 전하 생성층(375b) 사이에서 전자와 정공이 동시에 생성될 수 있다. 생성된 전자는 n형 전하 생성층(375a)을 통하여 서로 인접한 2개의 발광 유닛(1370, 2370)들 중 1개의 발광 유닛에 전달된다. 생성된 정공은 p형 전하 생성층(375b)을 통하여 서로 인접한 2개의 발광 유닛(1370, 2370)들 중 다른 1개의 발광 유닛에 전달된다.

상기에서 발광층(370)이 2개의 발광 유닛을 포함하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 발광층(370)은 3개 이상의 발광 유닛을 포함할 수 있다. 예를 들면, 발광층(370)이 3개의 발광 유닛 및 이들 사이에 위치하는 2개의 전하 생성층을 포함할 수 있다.

발광층(370)은 제1 전극(191) 위에 위치할 뿐만 아니라 기판(110) 위의 다른 영역에도 전체적으로 위치할 수 있다. 발광층(370)의 유기 발광층(1370c, 2370c)은 화소 개구부(351) 내에만 위치하도록 패터닝될 수 있다. 유기 발광층(1370c, 2370c)을 제외한 나머지 층들은 기판(110) 위에 전체적으로 위치할 수 있다. 정공 주입층(1370a, 2370a), 정공 전달층(1370b, 2370b), 전자 전달층(1370d, 2370d), 전자 주입층(1370e, 2370e), 전하 생성층(375)은 기판(110) 위에 전체적으로 위치할 수 있다.

발광층(370) 위에는 제2 전극(270)이 위치할 수 있다. 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 제2 전극(270)은 캐소드 전극이라고도 하며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등을 포함하는 투명 도전층으로 형성될 수 있다. 또한, 제2 전극(270)은 반투명 특성을 가질 수 있으며, 제1 전극(191)과 함께 마이크로 캐비티를 구성할 수 있다. 제1 전극(191), 발광층(370) 및 제2 전극(270)은 발광 다이오드(LED)를 구성할 수 있다.

발광층(370) 및 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 발광층(370) 및 제2 전극(270)의 적어도 일부 영역은 나머지 영역과 분리된 형태를 가질 수 있다. 제1 전극(191) 위에 위치하는 발광층(370)의 부분은 패턴부(700) 위에 위치하는 발광층(370)의 부분과 분리되어 있다. 일 실시예에 의한 표시 장치에서는 제1 전극(191) 위에 위치하는 발광층(370)의 부분이 패턴부(700) 위에 위치하는 발광층(370)의 부분과 분리되도록 함으로써, 발광층(370)의 전하 생성층(375)에서 누설이 발생하더라도 전달 경로를 차단하여 저계조에서의 색변화를 개선시킬 수 있다. 제1 전극(191) 위에 위치하는 제2 전극(270)의 부분은 패턴부(700) 위에 위치하는 제2 전극(270)의 부분과 분리되어 있다. 이때, 발광층(370) 및 제2 전극(270)은 패턴부(700)의 가장자리에서 분리될 수 있다. 패턴부(700) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분이 패턴부(700) 외측에 위치하는 발광층(370) 및 제2 전극(270)의 부분과 분리될 수 있다. 이때, 발광층(370)을 구성하는 복수의 층들 중 일부 층은 분리되지 않고, 전체적으로 연결될 수도 있다. 예를 들면, 제1 발광 유닛(1370) 및 전하 생성층(375)은 패턴부(700)의 가장자리에서 분리된 형태를 가질 수 있고, 제2 발광 유닛(2370)은 패턴부(700)의 가장자리에서 연결된 형태를 가질 수도 있다. 마찬가지로, 제2 전극(270)은 전체적으로 연결될 수 있다. 즉, 제2 전극(270)은 패턴부(700)의 가장자리에서 연결된 형태를 가질 수 있다.

도시는 생략하였으나, 제2 전극(270) 위에는 봉지층이 더 위치할 수 있다. 봉지층은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광 다이오드(LED)를 보호하기 위한 것으로, 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 예를 들면, 봉지층은 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층이 적층된 형상을 가질 수 있다. 다만, 이는 하나의 예시에 불과하며, 봉지층을 구성하는 무기막과 유기막의 수는 다양하게 변경될 수 있다.

상기에서 발광 다이오드(LED)에 하나의 트랜지스터가 연결되어 있는 구조에 대해 설명하였으나, 각 발광 다이오드(LED)는 복수의 트랜지스터에 연결될 수 있다. 이하에서는 도 4를 참조하여 일 실시예에 의한 표시 장치의 한 화소의 예시에 대하여 설명한다.

도 4는 일 실시예에 의한 표시 장치의 한 화소의 회로도이다.

도 4에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 영상을 표시할 수 있는 복수의 화소(PX) 및 복수의 신호선(127, 150, 152, 154, 171, 172)을 포함한다. 하나의 화소(PX)는 복수의 신호선(127, 150, 152, 154, 171, 172)에 연결된 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(LED)를 포함할 수 있다. 본 실시예에서는 하나의 화소(PX)가 하나의 발광 다이오드(LED)를 포함하는 예를 주로 하여 설명한다.

신호선(127, 150, 152, 154, 155, 171, 172)은 초기화 전압선(127), 복수의 스캔선(150, 152, 154), 발광 제어선(155), 데이터선(171), 그리고 구동 전압선(172)을 포함할 수 있다.

초기화 전압선(127)은 초기화 전압(Vint)을 전달 할 수 있다. 복수의 스캔선(150, 152, 154)은 각각 스캔 신호(GWn, GIn, GI(n+1))를 전달할 수 있다. 스캔 신호(GWn, GIn, GI(n+1))는 화소(PX)가 포함하는 트랜지스터(T2, T3, T4, T7)를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다.

한 화소(PX)에 연결된 스캔선(150, 152, 154)은 스캔 신호(GWn)를 전달할 수 있는 제1 스캔선(150), 제1 스캔선(150)과 다른 타이밍에 게이트 온 전압을 가지는 스캔 신호(GIn)를 전달할 수 있는 제2 스캔선(152), 그리고 스캔 신호(GI(n+1))를 전달할 수 있는 제3 스캔선(154)을 포함할 수 있다. 본 실시예에서는 제2 스캔선(152)이 제1 스캔선(150)보다 이전 타이밍에 게이트 온 전압을 전달하는 예에 대해 주로 설명한다. 예를 들어, 스캔 신호(GWn)가 한 프레임 동안 인가되는 스캔 신호들 중 n번째 스캔 신호(Sn)(n은 1 이상의 자연수)인 경우, 스캔 신호(GIn)는 (n-1)번째 스캔 신호(S(n-1)) 등과 같은 전단 스캔 신호일 수 있고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니고, 스캔 신호(GI(n+1))는 n번째 스캔 신호(Sn)와 다른 스캔 신호일 수도 있다.

발광 제어선(155)은 제어 신호를 전달할 수 있고, 특히 화소(PX)가 포함하는 발광 다이오드(LED)의 발광을 제어할 수 있는 발광 제어 신호(EM)를 전달할 수 있다. 발광 제어선(155)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며, 스캔선(150, 152, 154)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.

데이터선(171)은 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달할 수 있다. 데이터 신호(Dm)는 표시 장치에 입력되는 영상 신호에 따라 다른 전압 레벨을 가질 수 있고, 구동 전압(ELVDD)은 실질적으로 일정한 레벨을 가질 수 있다.

도시하지 않았으나, 표시 장치는 복수의 신호선(127, 150, 152, 154, 171, 172)에 신호를 전달하는 구동부를 더 포함할 수 있다.

한 화소(PX)가 포함하는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.

제1 스캔선(150)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(GWn)를 전달할 수 있고, 제2 스캔선(152)은 제4 트랜지스터(T4)에 스캔 신호(GIn)를 전달할 수 있고, 제3 스캔선(154)은 제7 트랜지스터(T7)에 스캔 신호(GI(n+1))를 전달할 수 있으며, 발광 제어선(155)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.

제1 트랜지스터(T1)의 게이트 전극(G1)은 구동 게이트 노드(GN)를 통해 커패시터(Cst)의 일단과 연결되고, 제1 트랜지스터(T1)의 제1 전극(Ea1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되고, 제1 트랜지스터(T1)의 제2 전극(Eb1)은 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드(anode)와 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 발광 다이오드(LED)에 구동 전류(Id)를 공급할 수 있다.

제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔선(150)과 연결되고, 제2 트랜지스터(T2)의 제1 전극(Ea2)은 데이터선(171)과 연결되며, 제2 트랜지스터(T2)의 제2 전극(Eb2)은 제1 트랜지스터(T1)의 제1 전극(Ea1)과 연결되며 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결된다. 제2 트랜지스터(T2)는 제1 스캔선(150)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 제1 전극(Ea1)으로 전달할 수 있다.

제3 트랜지스터(T3)의 게이트 전극(G3)은 제1 스캔선(150)에 연결되고, 제3 트랜지스터(T3)의 제1 전극(Ea3)은 제1 트랜지스터(T1)의 제2 전극(Eb1)과 연결되며 제6 트랜지스터(T6)를 경유하여 발광 다이오드(LED)의 애노드와 연결된다. 제3 트랜지스터(T3)의 제2 전극(Eb3)은 제4 트랜지스터(T4)의 제2 전극(Eb4), 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제3 트랜지스터(T3)는 제1 스캔선(150)을 통해 전달받은 스캔 신호(GWn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 제2 전극(Eb1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.

제4 트랜지스터(T4)의 게이트 전극(G4)은 제2 스캔선(152)과 연결되고, 제4 트랜지스터(T4)의 제1 전극(Ea4)은 초기화 전압(Vint) 단자와 연결되며, 제4 트랜지스터(T4)의 제2 전극(Eb4)은 제3 트랜지스터(T3)의 제2 전극(Eb3)을 거쳐 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결된다. 제4 트랜지스터(T4)는 제2 스캔선(152)을 통해 전달받은 스캔 신호(GIn)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.

제5 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(155)과 연결되며, 제5 트랜지스터(T5)의 제1 전극(Ea5)은 구동 전압선(172)과 연결되고, 제5 트랜지스터(T5)의 제2 전극(Eb5)은 제1 트랜지스터(T1)의 제1 전극(Ea1) 및 제2 트랜지스터(T2)의 제2 전극(Eb2)에 연결된다.

제6 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(155)과 연결되며, 제6 트랜지스터(T6)의 제1 전극(Ea6)은 제1 트랜지스터(T1)의 제2 전극(Eb1) 및 제3 트랜지스터(T3)의 제1 전극(Ea3)과 연결되고, 제6 트랜지스터(T6)의 제2 전극(Eb6)은 발광 다이오드(LED)의 애노드와 전기적으로 연결된다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(155)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 발광 다이오드(LED)에 전달될 수 있다.

제7 트랜지스터(T7)의 게이트 전극(G7)은 제3 스캔선(154)과 연결되고, 제7 트랜지스터(T7)의 제1 전극(Ea7)은 제6 트랜지스터(T6)의 제2 전극(Eb6) 및 발광 다이오드(LED)의 애노드에 연결되고, 제7 트랜지스터(T7)의 제2 전극(Eb7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 제1 전극(Ea4)에 연결된다.

트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.

커패시터(Cst)의 일단은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되고, 타단은 구동 전압선(172)과 연결된다. 발광 다이오드(LED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 공통 전압(ELVSS)을 인가받을 수 있다.

상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 발광 다이오드(LED)를 포함하는 것으로 설명하였으나, 이는 하나의 예시에 불과하며, 트랜지스터의 수, 커패시터의 수, 발광 다이오드의 수 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.

다음으로, 도 5 내지 도 11을 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.

도 5 내지 도 11은 일 실시예에 의한 표시 장치의 제조 공정을 순서에 따라 나타낸 공정 단면도이다.

먼저, 도 5에 도시된 바와 같이, 기판(110) 위에 무기 절연 물질 또는 유기 절연 물질을 이용하여 버퍼층(111)을 형성할 수 있다. 버퍼층(111) 위에 반도체 물질을 이용하여 반도체(130)를 형성할 수 있다. 반도체 물질은 비정질 규소, 다결정 규소, 산화물 반도체 등으로 이루어질 수 있다. 이어, 반도체(130) 및 버퍼층(111) 위에 무기 절연 물질을 이용하여 제1 게이트 절연막(141)을 형성할 수 있다.

제1 게이트 절연막(141) 위에 금속 물질을 증착하고, 이를 패터닝하여 게이트 전극(151)을 형성할 수 있다. 게이트 전극(151)은 반도체(130)와 중첩할 수 있다. 게이트 전극(151)을 형성한 후 도핑 공정 또는 플라즈마 처리를 진행하여 게이트 전극(151)과 중첩하지 않는 반도체(130)의 부분을 도체화한다. 따라서, 게이트 전극(151)과 중첩하는 반도체(130)의 부분은 채널(132)이 되고, 게이트 전극(151)과 중첩하지 않는 반도체(130)의 부분은 제1 영역(131), 제2 영역(133)이 된다. 반도체(130)의 채널(132)의 양측에 제1 영역(131) 및 제2 영역(133)이 각각 위치하게 된다. 이어, 게이트 전극(151) 및 제1 게이트 절연막(141) 위에 무기 절연 물질을 이용하여 제2 게이트 절연막(142)을 형성한다.

제2 게이트 절연막(142) 위에 금속 물질을 증착하고, 이를 패터닝하여 제1 유지 전극(153)을 형성할 수 있다. 제1 유지 전극(153)은 게이트 전극(151)과 중첩할 수 있다. 제1 유지 전극(153) 및 제2 게이트 절연막(142) 위에 무기 절연 물질 또는 유기 절연 물질을 이용하여 층간 절연막(160)을 형성할 수 있다. 층간 절연막(160)을 패터닝하여, 반도체(130)의 제1 영역(131) 및 제2 영역(133)의 적어도 일부를 노출시키는 개구부를 형성할 수 있다.

층간 절연막(160) 위에 금속 물질을 증착하고, 이를 패터닝하여 소스 전극(173) 및 드레인 전극(175)을 형성할 수 있다. 소스 전극(173)은 개구부를 통해 반도체(130)의 제1 영역(131)과 연결될 수 있고, 드레인 전극(175)은 개구부를 통해 반도체(130)의 제2 영역(133)과 연결될 수 있다. 금속 물질은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다.

도 6에 도시된 바와 같이, 소스 전극(173) 및 드레인 전극(175) 위에 유기 절연 물질을 이용하여 보호막(180)을 형성할 수 있다. 보호막(180)을 패터닝하여 개구부(181)를 형성할 수 있다. 개구부(181)에 의해 드레인 전극(175)의 적어도 일부가 노출될 수 있다.

이어, 보호막(180) 위에 전도성 물질층(190)을 형성할 수 있다. 전도성 물질층(190)은 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 예를 들면, 전도성 물질층(190)은 제1 전도성 물질층(190a), 제2 전도성 물질층(190b) 및 제3 전도성 물질층(190c)을 포함할 수 있다. 제1 전도성 물질층(190a)은 ITO로 이루어질 수 있고, 제2 전도성 물질층(190b)은 은(Ag)으로 이루어질 수 있으며, 제3 전도성 물질층(190c)은 ITO로 이루어질 수 있다.

전도성 물질층(190)은 보호막(180) 바로 위에 위치할 수 있다. 전도성 물질층(190)은 보호막(180)의 개구부(181) 내에도 형성될 수 있다. 전도성 물질층(190)은 개구부(181)를 통해 드레인 전극(175)과 연결될 수 있다. 이때, 제1 전도성 물질층(190a)의 하부면이 드레인 전극(175)과 접할 수 있다.

도 7에 도시된 바와 같이, 전도성 물질층(190) 위에 감광성 수지를 도포하고, 마스크(600)를 기판(110) 위에 대응시켜, 포토 공정을 진행함으로써, 포토 레지스트 패턴(510)을 형성할 수 있다. 감광성 수지는 광화학 반응에 의하여 용해되거나 또는 용해되지 않는 상태로 변하는 고분자로 이루어진 수지이다.

마스크(600)는 마스크(600)에 입사되는 광을 대부분 투과시키는 투과부(TR), 일부 광만 투과시키는 반투과부(HR), 대부분의 광을 차단하는 불투과부(NR)를 포함할 수 있다. 포토 레지스트 패턴(510)은 네거티브 포토 레지스트로 이루어질 수 있다. 현상을 진행하면, 마스크(600)의 투과부(TR)에 대응하는 감광성 수지의 부분은 남고, 반투과부(HR)에 대응하는 감광성 수지의 부분은 두께가 줄어들며, 불투과부(NR)에 대응하는 감광성 수지의 부분은 제거될 수 있다. 따라서, 포토 레지스트 패턴(510)은 제1 두께를 가지는 제1 부분(511)과 제2 두께를 가지는 제2 부분(512)을 포함할 수 있다. 제2 두께는 제1 두께보다 두꺼울 수 있다. 포토 레지스트 패턴(510)의 제1 부분(511)은 마스크(600)의 반투과부(HR)에 대응하는 부분이다. 포토 레지스트 패턴(510)의 제2 부분(512)은 마스크(600)의 투과부(TR)에 대응하는 부분이다. 포토 레지스트 패턴(510)의 측면은 역테이퍼 형상을 가지도록 패터닝할 수 있다.

도 8에 도시된 바와 같이, 포토 레지스트 패턴(510)을 마스크로 이용하여 전도성 물질층(190)을 식각할 수 있다. 전도성 물질층(190)을 패터닝함으로써, 제1 전극(191) 및 전극 패턴층(195)을 형성할 수 있다. 포토 레지스트 패턴(510)의 제1 부분(511) 아래에 위치하는 전도성 물질층(190)의 부분이 제1 전극이 될 수 있다. 제1 전극(191)은 보호막(180)의 개구부(181)를 통해 트랜지스터(TFT)의 드레인 전극(175)과 연결될 수 있다. 제1 전극(191)은 하부층(191a), 중간층(191b) 및 상부층(191c)을 포함할 수 있다. 제1 전극(191)의 하부층(191a)이 드레인 전극(175)과 접할 수 있다. 포토 레지스트 패턴(510)의 제2 부분(512) 아래에 위치하는 전도성 물질층(190)의 부분이 전극 패턴층(195)이 될 수 있다. 전극 패턴층(195)은 제1 전극(191)과 이격될 수 있다. 전극 패턴층(195)은 하부층(195a), 중간층(195b) 및 상부층(195c)을 포함할 수 있다. 전극 패턴층(195)은 제1 전극(191)과 동일한 물질로 이루어질 수 있고, 동일한 층에 위치할 수 있다. 전극 패턴층(195)은 제1 전극(191)과 동일한 공정에서 형성될 수 있다.

도 9에 도시된 바와 같이, 포토 레지스트 패턴(510)을 애싱하여 제1 전극(191) 위에 위치하는 포토 레지스트 패턴(510)의 제1 부분(511)을 제거하고, 전극 패턴층(195) 위에 감광성 패턴층(520)을 형성할 수 있다. 전극 패턴층(195) 위에 위치하는 포토 레지스트 패턴(510)의 제2 부분(512)의 두께를 줄여 감광성 패턴층(520)을 형성하게 된다. 감광성 패턴층(520)은 전극 패턴층(195) 바로 위에 위치하게 된다. 감광성 패턴층(520)은 전극 패턴층(195)의 상부층(195c)과 접할 수 있다. 감광성 패턴층(520)의 측면은 역테이퍼 형상을 가질 수 있다. 감광성 패턴층(520)과 전극 패턴층(195)이 패턴부(700)를 이룰 수 있다. 패턴부(700)는 제1 전극(191)과 이격될 수 있다.

도 10에 도시된 바와 같이, 제1 전극(191) 및 보호막(180) 위에 유기 절연 물질을 이용하여 뱅크층(350)을 형성할 수 있다. 뱅크층(350)을 패터닝하여 화소 개구부(351) 및 개구부(353)를 형성한다. 화소 개구부(351)는 제1 전극(191)과 중첩할 수 있다. 화소 개구부(351)는 제1 전극(191)의 중심부와 중첩할 수 있다. 제1 전극(191)의 중심부는 화소 개구부(351)에 의해 노출될 수 있다. 따라서, 뱅크층(350)은 제1 전극(191)의 가장자리 위에 위치할 수 있다. 개구부(353)는 패턴부(700) 및 그 주변 영역과 중첩할 수 있다. 따라서, 뱅크층(350)은 패턴부(700) 위에는 위치하지 않는다. 패턴부(700)는 뱅크층(350)과 이격될 수 있다.

도 11에 도시된 바와 같이, 제1 전극(191) 위에 발광층(370)을 형성할 수 있다. 발광층(370)은 기판(110) 위에 전체적으로 위치할 수 있다. 따라서, 발광층(370)은 뱅크층(350) 및 패턴부(700) 위에도 위치할 수 있다. 또한, 발광층(370)은 패턴부(700) 사이에도 위치할 수 있다. 발광층(370)은 패턴부(700) 사이에서 보호막(180) 바로 위에 위치할 수 있다.

복수의 층을 순차적으로 증착하여 발광층(370)을 형성할 수 있다. 도 3에 도시된 바와 같이, 발광층(370)은 복수의 발광 유닛(1370, 2370) 및 복수의 발광 유닛(1370, 2370) 사이에 위치하는 전하 생성층(375)을 포함할 수 있다. 복수의 층 중 일부는 화소 개구부(351) 내에만 위치하도록 형성할 수 있고, 다른 일부는 기판(110) 위에 전체적으로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 층을 모두 기판(110) 위에 전체적으로 형성할 수도 있다.

이어, 발광층(370) 위에 도전성 물질을 이용하여 제2 전극(270)을 형성할 수 있다. 제2 전극(270)은 투명 전도성 산화막, 반투명 전도성 물질로 이루어질 수 있다. 제2 전극(270)은 발광층(370) 바로 위에 위치할 수 있으며, 기판(110) 위에 전체적으로 형성될 수 있다.

발광층(370) 및 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 발광층(370) 및 제2 전극(270)의 적어도 일부 영역은 나머지 영역과 분리된 형태를 가질 수 있다. 제1 전극(191) 위에 위치하는 발광층(370)의 부분은 패턴부(700) 위에 위치하는 발광층(370)의 부분과 분리되어 있다. 일 실시예에 의한 표시 장치에서는 제1 전극(191) 위에 위치하는 발광층(370)의 부분이 패턴부(700) 위에 위치하는 발광층(370)의 부분과 분리되도록 함으로써, 발광층(370)의 전하 생성층(375)에서 누설이 발생하더라도 전달 경로를 차단하여 저계조에서의 색변화를 개선시킬 수 있다. 제1 전극(191) 위에 위치하는 제2 전극(270)의 부분은 패턴부(700) 위에 위치하는 제2 전극(270)의 부분과 분리되어 있다. 이때, 발광층(370) 및 제2 전극(270)은 패턴부(700)와 그 주변주 사이의 단차에 의해 패턴부(700)의 가장자리에서 분리될 수 있다. 패턴부(700) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분이 패턴부(700) 외측에 위치하는 발광층(370) 및 제2 전극(270)의 부분과 분리될 수 있다. 이때, 발광층(370)을 구성하는 복수의 층들 중 일부 층은 분리되지 않고, 전체적으로 연결될 수도 있다. 예를 들면, 제1 발광 유닛(1370) 및 전하 생성층(375)은 패턴부(700)의 가장자리에서 분리된 형태를 가질 수 있고, 제2 발광 유닛(2370)은 패턴부(700)의 가장자리에서 연결된 형태를 가질 수도 있다. 마찬가지로, 제2 전극(270)은 전체적으로 연결될 수 있다. 즉, 제2 전극(270)은 패턴부(700)의 가장자리에서 연결된 형태를 가질 수 있다.

다음으로, 도 12 및 도 13을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 12 및 도 13에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 3에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 인접한 두 화소 사이에 위치하는 패턴부의 개수가 앞선 실시예에서보다 적다는 점에서 상이하며, 이하에서 더 설명한다.

도 12는 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 13은 일 실시예에 의한 표시 장치의 일부 층의 평면 형상을 나타낸 도면이다. 도 13은 일 실시예에 의한 표시 장치의 제1 전극 및 패턴부를 나타내고 있다.

도 12 및 도 13에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110) 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 발광층(370), 발광층(370) 위에 위치하는 제2 전극(270), 제1 전극(191)과 이격되어 있는 패턴부(700)를 포함한다. 패턴부(700)는 전극 패턴층(195) 및 감광성 패턴층(520)을 포함할 수 있다.

인접한 화소(R, G, B)들 사이에는 하나 이상의 패턴부(700)가 위치할 수 있다. 앞선 실시예에서 인접한 화소(R, G, B)들 사이에 1개, 2개 또는 4개의 패턴부(700)가 위치할 수 있고, 본 실시예에서 인접한 화소(R, G, B)들 사이에 1개 또는 2개의 패턴부(700)가 위치할 수 있다. 대부분의 영역에서 인접한 화소(R, G, B)들 사이에는 단일의 패턴부(700)가 위치할 수 있다. 본 실시예에서의 패턴부(700)의 폭은 앞선 실시예에서의 패턴부(700)의 폭보다 넓을 수 있다. 예를 들면, 본 실시예에서의 패턴부(700)의 폭은 앞선 실시예에서의 패턴부(700) 2개의 폭보다 넓게 이루어질 수 있다. 다만, 이는 하나의 예시에 불과하며, 인접한 화소(R, G, B)들 사이에 위치하는 패턴부(700)의 개수, 각각의 패턴부(700)의 폭은 다양하게 변경될 수 있다. 또한, 복수의 패턴부(700)의 폭은 일정할 수도 있고, 상이할 수도 있다.

다음으로, 도 14 내지 도 18을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 14 내지 도 18에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 3에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 기판이 개구 영역을 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더 설명한다.

도 14는 일 실시예에 의한 표시 장치의 분해 사시도이고, 도 15는 일 실시예에 의한 표시 장치의 개략적인 단면도이며, 도 16은 일 실시예에 의한 표시 장치의 일부 구성 요소를 도시한 평면도이다.

먼저, 도 14 및 도 15를 참조하면, 표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 제3 방향(DR3)을 향해 영상을 표시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로 다른 방향으로 변환될 수 있다.

표시 장치(1000)는 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)를 포함한다. 본 실시예에서, 커버 윈도우(WU), 표시 패널(DP) 및 하우징 부재(HM)가 결합되어 표시 장치(1000)를 구성할 수 있다.

커버 윈도우(WU)는 표시 패널(DP) 상에 배치되어 표시 패널(DP)을 보호한다. 커버 윈도우(WU)는 투과 영역(TA) 및 차단 영역(BA)을 포함할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역이고, 입사되는 광을 투과시키는 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 투과 영역(TA)의 형상을 정의한다. 차단 영역(BA)은 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 소정의 색을 나타낼 수 있다. 차단 영역(BA)은 표시 패널(DP)의 비표시 영역(PA)과 중첩하여 비표시 영역(PA)이 외부에서 시인되는 것을 차단할 수 있다.

커버 윈도우(WU)는 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 포함할 수 있다. 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각은 후술하는 전자 모듈(EMD)과 중첩할 수 있다. 전자 모듈(EMD)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)을 통해 제공되는 외부 신호들을 수신하여 동작할 수 있다.

일 실시예에 따르면 제1 홀 영역(HA1)은 투과 영역(TA)에 위치하고, 제2 홀 영역(HA2)은 차단 영역(BA)에 위치할 수 있다. 그러나 이는 예시적으로 도시한 것에 불과하고 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 반대의 영역에 위치하거나, 모두 투과 영역(TA)에 위치하거나 모두 차단 영역(BA)에 위치할 수 있다. 또한, 홀 영역의 개수는 2개에 한정되지 아니하며, 3개 이상의 홀 영역이 형성될 수도 있다. 제1 홀 영역(HA1)은 물리적으로 형성된 홀일 수도 있고, 아닐 수도 있다. 예를 들면, 제1 홀 영역(HA1)에는 물리적인 홀이 형성되지 않고, 투과도가 높은 영역으로 이루어질 수도 있다. 이때, 제1 홀 영역(HA1)에 위치하는 화소의 밀도는 다른 영역에서의 화소의 밀도와 상이할 수 있다.

제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 각각에는 커버 윈도우(WU)의 배면으로부터 함몰된 소정의 함몰부가 정의될 수 있다. 함몰부는 커버 윈도우(WU)의 두께보다 낮은 깊이의 홈 부 또는 개구를 포함할 수 있다.

제1 홀 영역(HA1) 및 제2 홀 영역(HA2)은 서로 다른 형태를 가질 수 있다. 제1 홀 영역(HA1)은 평면 상 원형 형태를 가질 수 있고, 제2 홀 영역(HA2)은 평면상 제1 방향(DR1)을 따라 연장된 장축을 가지는 타원 형태를 가질 수 있다. 다만 제1 홀 영역(HA1) 및 제2 홀 영역(HA2)의 형태가 이에 제한되는 것은 아니며, 크기나 형상은 다양하게 변형될 수 있다.

표시 패널(DP)은 플랫한 리지드 표시 패널이거나, 이에 제한되지 않고 플렉서블 표시 패널일 수 있다. 본 발명의 일 실시예에 따른 표시 패널은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널은 유기 발광 표시 패널로 설명된다.

표시 패널(DP)은 전면에 영상을 표시한다. 표시 패널(DP)의 전면은 표시 영역(DA) 및 비표시 영역(PA)을 포함한다. 영상은 표시 영역(DA)에 표시된다. 비표시 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.

표시 패널(DP)은 표시 영역(DA)에 위치하는 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)들은 전기적 신호에 응답하여 광을 표시할 수 있다. 화소(PX)들이 표시하는 광들은 영상을 구현할 수 있다. 일 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.

일 실시예에 따른 표시 패널(DP)은 표시 패널(DP)을 관통하는 개구 영역(DTA)을 포함할 수 있다. 개구 영역(DTA)은 표시 영역(DA) 내에 위치할 수 있다. 이후 개구 영역(DTA)이 위치하는 A 영역에 대해 후술하기로 한다. 개구 영역(DTA)은 커버 윈도우(WU)의 제1 홀 영역(HA1)과 중첩할 수 있다. 복수의 화소(PX)들 중 일부는 개구 영역(DTA)을 둘러싸며 배치될 수 있다. 따라서 영상은 개구 영역(DTA)에 인접하는 영역에도 표시될 수 있다.

표시 패널(DP)은 표시 영역(DA)으로부터 연장되어 복수의 신호선 및 패드부가 위치하는 비표시 영역(PA)을 포함한다. 비표시 영역(PA)에는 데이터 구동부(50)가 위치할 수 있다. 일 실시예에 따르면 비표시 영역(PA)의 패드부는 구동칩(80)을 포함하는 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있으며, 이하 도 3에서 보다 구체적으로 설명한다.

도 15에 도시된 바와 같이 표시 패널(DP)과 커버 윈도우(WU) 사이에는 표시 패널(DP) 및 커버 윈도우(WU)를 결합시키는 접착층(AD)이 위치할 수 있다. 한편 본 명세서는 도시하지 않았으나 표시 패널(DP)과 커버 윈도우(WU) 사이에 위치하는 터치 유닛을 더 포함할 수 있다. 터치 유닛은 표시 장치(1000)의 터치스크린 기능을 위해 표시 패널(DP) 상에 배치될 수 있다. 터치 유닛은 다양한 패턴의 터치 전극을 포함할 수 있으며, 저항막 방식 또는 정전용량 방식 등일 수 있다.

전자 모듈(EMD)은 표시 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(EMD)은 미 도시된 커넥터 등을 통해 표시 패널(DP)과 전기적으로 연결될 수 있다. 예를 들어, 전자 모듈(EMD)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.

전자 모듈(EMD)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)을 포함할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 수신되는 외부 피사체를 감지할 수 있다. 제1 전자 모듈(EM1)은 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 전달되는 외부 입력을 수신하거나 개구 영역(DTA) 및 제1 홀 영역(HA1)을 통해 출력을 제공할 수 있다.

예를 들어, 제1 전자 모듈(EM1)은 발광 모듈, 광 감지 모듈, 및 촬영 모듈 중 적어도 어느 하나일 수 있다. 예를 들어, 제1 전자 모듈(EM1)은 적외선을 출력하는 발광 모듈, 적외선 감지를 위한 CMOS 센서, 외부 피사체를 촬영하는 카메라 모듈 중 적어도 어느 하나를 포함할 수 있다.

제2 전자 모듈(EM2)은 제2 홀 영역(HA2)을 통해 음성 등의 음향 신호를 수집하거나, 처리된 음성 등의 음향 신호를 외부에 제공할 수 있다. 예를 들어, 제2 전자 모듈(EM2)은 음향입력 모듈 및 음향 출력 모듈 중 적어도 어느 하나를 포함할 수 있다. 음향 입력 모듈은 음향 신호를 입력 받을 수 있는 마이크로폰(microphone)을 포함할 수 있다. 음향 출력 모듈은 음향 데이터를 음향 신호로 출력하는 스피커를 포함할 수 있다.

다만, 이는 예시적으로 도시한 것이고, 전자 모듈(EMD)은 단일의 모듈로 구성되거나, 더 많은 수의 전자 모듈들을 더 포함할 수도 있고, 다양한 배치 관계로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

하우징 부재(HM)는 표시 패널(DP)의 하측에 배치된다. 하우징 부재(HM)는 커버 윈도우(WU)와 결합되어 표시 장치(1000)의 외관을 구성한다. 하우징 부재(HM)는 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 부재(HM)는 글라스, 플라스틱, 메탈로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다.

하우징 부재(HM)는 소정의 수용 공간을 제공한다. 표시 패널(DP)은 수용 공간 내에 수용되어 외부 충격으로부터 보호될 수 있다.

다음으로 도 16을 참조하면, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 기판(SUB)을 포함한다. 비표시 영역(PA)은 표시 영역(DA)의 테두리를 따라 정의될 수 있다.

표시 패널(DP)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)들은 기판(SUB) 상의 표시 영역(DA) 내에 배치될 수 있다. 화소(PX) 각각은 발광 소자와 그에 연결된 구동 회로부를 포함한다. 각 화소(PX)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출하며, 일 예로 유기 발광 소자(organic light emitting diode)를 포함할 수 있다.

표시 패널(DP)은 복수의 신호선과 패드부를 포함할 수 있다. 복수의 신호선은 제1 방향(DR1)으로 연장된 스캔선(SL), 제2 방향(DR2)으로 연장된 데이터선(DL) 및 구동 전압선(PL) 등을 포함할 수 있다.

스캔 구동부(20)는 스캔선(SL)을 통해 각 화소(PX)에 스캔 신호를 생성하여 전달한다. 일 실시예에 따라 스캔 구동부(20)는 표시 영역(DA)의 좌측 및 우측에 배치될 수 있다. 본 명세서는 스캔 구동부(20)가 기판(SUB)의 양측에 배치된 구조를 도시하나, 다른 실시예로 스캔 구동부는 기판(SUB)의 일측에만 배치될 수도 있다.

패드부(PAD)는 표시 패널(DP)의 일 단부에 배치되며, 복수의 단자(P1, P2, P3, P4)를 포함한다. 패드부(PAD)는 절연층에 의해 덮이지 않고 노출되어 인쇄 회로 기판(PCB)과 전기적으로 연결될 수 있다. 패드부(PAD)는 인쇄 회로 기판(PCB)의 패드부(PCB_P)와 전기적으로 연결될 수 있다. 인쇄 회로 기판(PCB)은 구동칩(80)의 신호 또는 전원을 패드부(PAD)로 전달 할 수 있다.

제어부는 외부에서 전달되는 복수의 영상 신호를 복수의 영상 데이터 신호로 변경하고, 변경된 신호를 단자(P1)를 통해 데이터 구동부(50)에 전달한다. 또한, 제어부는 수직동기신호, 수평동기신호, 및 클럭신호를 전달받아 스캔 구동부(20) 및 데이터 구동부(50)의 구동을 제어하기 위한 제어 신호를 생성하여 단자(P3, P1)를 통해 각각에 전달할 수 있다. 제어부는 단자(P2)를 통해 구동 전압 공급 배선(60)에 구동 전압(ELVDD)을 전달한다. 또한 제어부는 단자(P4)를 통해 공통 전압 공급 배선(70) 각각에 공통 전압(ELVSS)을 전달한다.

데이터 구동부(50)는 비표시 영역(PA) 상에 배치되며, 각 화소(PX)에 데이터 신호를 생성하여 전달한다. 데이터 구동부(50)는 표시 패널(DP)의 일측에 배치될 수 있으며, 예컨대 패드부(PAD)와 표시 영역(DA) 사이에 배치될 수 있다.

구동 전압 공급 배선(60)은 비표시 영역(PA) 상에 배치된다. 예컨대, 구동 전압 공급 배선(60)은 데이터 구동부(50) 및 표시 영역(DA) 사이에 배치될 수 있다. 구동 전압 공급 배선(60)은 구동 전압(ELVDD)을 화소(PX)들에 제공한다. 구동 전압 공급 배선(60)은 제1 방향(DR1)으로 배치되며, 제2 방향(DR2)으로 배치된 복수의 구동 전압선(PL)과 연결될 수 있다.

공통 전압 공급 배선(70)은 비표시 영역(PA) 상에 배치된다. 공통 전압 공급 배선(70)은 기판(SUB)을 둘러싸는 형태를 가질 수 있다. 공통 전압 공급 배선(70)은 화소(PX)가 포함하는 발광 소자의 일 전극(예컨대, 제2 전극)에 공통 전압(ELVSS)을 전달한다.

이하에서는 도 16에 도시된 개구 영역(DTA)을 포함하는 A 영역에 대해 도 17을 참조하여 설명한다. 도 17은 도 14 및 도 16의 A 영역을 확대한 평면도이다.

전술한 도면들과 도 17을 참조하면 표시 패널(DP)은 기판 상에 위치하는 복수의 신호선(SL, DL), 복수의 화소(PX)를 포함한다. 복수의 화소(PX) 각각은 복수의 신호선(SL, DL)과 연결될 수 있다. 도 4는 복수의 신호선 중 스캔선(SL) 및 데이터선(DL)을 예시적으로 설명한다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소(PX) 각각은 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

표시 패널(DP)이 포함하는 홀 영역(HA)은 개구 영역(DTA) 및 개구 영역(DTA)을 둘러싸는 주변 영역(LA)을 포함한다.

주변 영역(LA)은 개구 영역(DTA)의 외곽을 감싸는 영역이다. 주변 영역(LA)은 개구 영역(DTA)과 표시 영역(DA) 사이에 위치할 수 있다. 주변 영역(LA)은 개구 영역(DTA)을 형성하기 위한 레이저 조사 시에, 배선들에 손상을 미치지 않게 할 수 있다. 주변 영역(LA)은 최소 너비를 일정하게 유지시킬 필요가 있다.

한편, 주변 영역(LA)에는 댐(800) 및 보조 패턴부(710)가 위치할 수 있다. 이때, 보조 패턴부(710)는 댐(800) 주변에 위치할 수 있으며, 댐(800)과 이격될 수 있다. 보조 패턴부(710)는 댐(800)의 양측에 위치할 수 있다.

스캔선(SL) 및 데이터선(DL)은 반원 구조를 가지며 주변 영역(LA)과 중첩하며 개구 영역(DTA)을 우회할 수 있다. 복수의 스캔선(SL)은 개구 영역(DTA)의 주변을 따라서 가로 방향으로 연장되어 있다. 여기서, 복수의 스캔선(SL)은 신호에 따라 스캔선, 발광 제어선, 초기화 전압선 등으로 구성될 수 있다. 복수의 데이터선(DL)은 개구 영역(DTA)의 주변을 따라서 세로 방향으로 연장되어 있다. 복수의 데이터선(DL)은 신호에 따라 구동 전압선, 구동 저전압선 등으로 구성될 수 있다. 실시예에 따라서, 복수의 스캔선(SL) 및 복수의 데이터선(DL)은 변경될 수 있다.

이하에서는 도 18을 참고하여 개구 영역(DTA)을 둘러싸는 부분에 대해 더 설명한다.

도 18은 일 실시예에 의한 표시 장치의 표시 영역 및 주변 영역을 나타낸 단면도이다.

도 18에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110)의 표시 영역(DA) 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 발광층(370), 발광층(370) 위에 위치하는 제2 전극(270)을 포함한다.

기판(110)의 표시 영역(DA) 위에 위치하는 버퍼층(111)은 주변 영역(LA)까지 연장되어 형성될 수 있다. 표시 영역(DA) 위에 위치하는 제1 게이트 절연막(141), 제2 게이트 절연막(142), 층간 절연막(160), 보호막(180), 및 뱅크층(350)은 표시 영역(DA)과 주변 영역(LA)의 경계에도 위치할 수 있다. 이때, 보호막(180)이 제1 게이트 절연막(141), 제2 게이트 절연막(142), 및 층간 절연막(160)의 단부의 측면을 덮도록 형성될 수 있다.

기판(110)의 주변 영역(LA) 위에는 댐(800)이 위치할 수 있고, 댐(800) 주변에는 보조 패턴부(710)가 위치할 수 있다. 댐(800) 및 보조 패턴부(710)는 버퍼층(111) 위에 위치할 수 있다. 1개의 댐(800)과 2개의 보조 패턴부(710)가 도시되어 있으나, 댐(800)과 보조 패턴부(710)의 개수는 이에 한정되지 않고, 다양하게 변경될 수 있다. 즉, 복수의 댐(800)이 형성될 수 있고, 표시 영역(DA)과 댐(800) 사이에는 복수의 보조 패턴부(710)가 위치할 수 있다. 또한, 댐(800)과 개구 영역 사이에는 복수의 보조 패턴부(710)가 위치할 수 있다. 예를 들면, 댐(800)과 개구 영역 사이에 4개 내지 8개의 보조 패턴부(710)를 형성할 수 있고, 개구 영역을 형성하는 과정에서 일부 보조 패턴부(710)는 제거될 수도 있다.

댐(800)은 제1 층(810) 및 제2 층(820)을 포함할 수 있고, 제2 층(820)은 제1 층(810) 위에 위치할 수 있다. 제1 층(810)은 보호막(180)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 제2 층(820)은 뱅크층(350)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 다만, 이는 하나의 예시에 불과하며, 댐(800)이 단일층으로 이루어질 수도 있고, 3개 이상의 다중층으로 이루어질 수도 있다. 또한, 댐(800)을 구성하는 층의 물질도 다양하게 변경될 수 있다.

보조 패턴부(710)는 댐(800) 주변에 위치하고, 댐(800)과 이격되도록 형성될 수 있다. 보조 패턴부(710)는 전극 보조 패턴층(197) 및 감광성 보조 패턴층(530)을 포함할 수 있다.

전극 보조 패턴층(197)은 제1 전극(191)과 동일한 물질로 이루어질 수 있고, 동일한 층에 위치할 수 있다. 전극 보조 패턴층(197)은 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 예를 들면, 전극 보조 패턴층(197)은 하부층(197a), 중간층(197b), 및 상부층(197c)을 포함할 수 있다. 전극 보조 패턴층(197)의 하부층(197a)은 버퍼층(111) 바로 위에 위치할 수 있고, 중간층(197b)은 하부층(197a) 위에 위치할 수 있으며, 상부층(197c)은 중간층(197b) 위에 위치할 수 있다. 전극 보조 패턴층(197)의 하부층(197a)은 제1 전극(191)의 하부층(191a)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 보조 패턴층(197)의 중간층(197b)은 제1 전극(191)의 중간층(191b)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 보조 패턴층(197)의 상부층(197c)은 제1 전극(191)의 상부층(191c)과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 전극 보조 패턴층(197)의 중간층(197b)은 하부층(197a) 및 상부층(197c)과 상이한 물질로 이루어질 수 있다. 예를 들면, 중간층(197b)은 은(Ag)으로 이루어질 수 있고, 하부층(197a) 및 상부층(197c)은 ITO로 이루어질 수 있다.

감광성 보조 패턴층(530)은 감광성 수지로 이루어질 수 있고, 전극 보조 패턴층(197) 위에 위치할 수 있다. 감광성 보조 패턴층(530)은 제1 전극(191)을 패터닝하는 과정에서 사용되는 포토 레지스트와 동일한 물질로 이루어질 수 있다. 감광성 보조 패턴층(530)은 전극 보조 패턴층(197) 바로 위에 위치할 수 있다. 감광성 보조 패턴층(530)은 전극 보조 패턴층(197)의 상부층(197c)의 상부면과 접할 수 있다. 감광성 보조 패턴층(530)의 측면은 단면 상에서 역테이퍼 형상을 가질 수 있다. 즉, 감광성 보조 패턴층(530)의 상부면의 폭이 하부면의 폭보다 넓게 형성될 수 있다. 감광성 보조 패턴층(530)의 폭은 상부면으로부터 하부면으로 갈수록 점차적으로 좁아질 수 있다.

또한, 앞선 실시예에서와 마찬가지로, 일 실시예에 의한 표시 장치는 제1 전극(191)과 이격되어 있는 패턴부를 더 포함할 수 있다. 보조 패턴부(710)는 패턴부와 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 보조 패턴부(710)의 전극 보조 패턴층(197)은 패턴부의 전극 패턴층과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 보조 패턴부(710)의 감광성 보조 패턴층(530)은 패턴부의 감광성 패턴층과 동일한 물질로 이루어지고, 동일한 층에 위치할 수 있다. 다만, 이에 한정되는 것은 아니며, 패턴부는 생략될 수도 있다.

발광층(370) 및 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 발광층(370) 및 제2 전극(270)의 적어도 일부 영역은 나머지 영역과 분리된 형태를 가질 수 있다. 제1 전극(191) 위에 위치하는 발광층(370)의 부분은 보조 패턴부(710) 위에 위치하는 발광층(370)의 부분과 분리되어 있다. 즉, 표시 영역(DA)에 위치하는 발광층(370)의 부분이 주변 영역(LA)에 위치하는 발광층(370)의 부분과 분리되어 있다. 일 실시예에 의한 표시 장치에서는 표시 영역(DA)에 위치하는 발광층(370)의 부분이 주변 영역(LA)에 위치하는 발광층(370)의 부분과 분리되도록 함으로써, 측면 누설 경로를 줄여 저계조에서의 색변화를 개선시킬 수 있다. 제1 전극(191) 위에 위치하는 제2 전극(270)의 부분은 보조 패턴부(710) 위에 위치하는 제2 전극(270)의 부분과 분리되어 있다. 이때, 발광층(370) 및 제2 전극(270)은 보조 패턴부(710)의 가장자리에서 분리될 수 있다. 보조 패턴부(710) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분이 보조 패턴부(710) 외측에 위치하는 발광층(370) 및 제2 전극(270)의 부분과 분리될 수 있다. 이때, 발광층(370)을 구성하는 복수의 층들 중 일부 층은 분리되지 않고, 전체적으로 연결될 수도 있다. 마찬가지로, 제2 전극(270)은 전체적으로 연결될 수 있다. 즉, 제2 전극(270)은 보조 패턴부(710)의 가장자리에서 연결된 형태를 가질 수 있다.

도시는 생략하였으나, 제2 전극(270) 위에는 봉지층이 더 위치할 수 있다.

다음으로, 도 19를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 19에 도시된 일 실시예에 의한 표시 장치는 도 14 내지 도 18에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 댐 아래에 제1 게이트 절연막, 제2 게이트 절연막 및 층간 절연막이 더 위치한다는 점에서 앞선 실시예와 상이하며, 이하에서 더 설명한다.

도 19는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.

도 19에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110)의 표시 영역(DA) 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 발광층(370), 발광층(370) 위에 위치하는 제2 전극(270)을 포함한다.

기판(110)의 표시 영역(DA) 위에 위치하는 버퍼층(111) 및 제1 게이트 절연막(141)은 주변 영역(LA)까지 연장되어 형성될 수 있다. 표시 영역(DA) 위에 위치하는 제2 게이트 절연막(142), 층간 절연막(160), 보호막(180), 및 뱅크층(350)은 표시 영역(DA)과 주변 영역(LA)의 경계에도 위치할 수 있다. 주변 영역(LA)에서 제2 게이트 절연막(142) 및 층간 절연막(160)의 측면은 보호막(180)에 의해 덮여 있지 않을 수 있다.

기판(110)의 주변 영역(LA) 위에는 댐(800)이 위치할 수 있고, 댐(800) 주변에는 보조 패턴부(710)가 위치할 수 있다. 댐(800) 및 보조 패턴부(710)는 제1 게이트 절연막(141) 위에 위치할 수 있다.

댐(800) 아래에는 제2 게이트 절연막(142) 및 층간 절연막(160)이 위치할 수 있다. 보조 패턴부(710) 아래에는 제2 게이트 절연막(142) 및 층간 절연막(160)이 위치하지 않을 수 있다.

발광층(370) 및 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 발광층(370) 및 제2 전극(270)의 적어도 일부 영역은 나머지 영역과 분리된 형태를 가질 수 있다. 제1 전극(191) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분은 보조 패턴부(710) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분과 분리되어 있다.

다음으로, 도 20을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 20에 도시된 일 실시예에 의한 표시 장치는 도 1 내지 도 3에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 패턴부가 무기 패턴층을 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더 설명한다.

도 20은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.

도 20에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110) 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 발광층(370), 발광층(370) 위에 위치하는 제2 전극(270), 제1 전극(191)과 이격되어 있는 패턴부(730)를 포함한다. 패턴부(730)는 무기 패턴층(355) 및 감광성 패턴층(550)을 포함할 수 있다.

제1 전극(191) 및 보호막(180) 위에는 뱅크층(350)이 위치할 수 있다. 본 실시예에서 뱅크층(350)은 무기 절연 물질로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니고, 뱅크층(350)이 유기 절연 물질로 이루어질 수도 있다. 뱅크층(350)은 패턴부(730)와 이격될 수 있다. 즉, 패턴부(730)는 뱅크층(350)과 분리될 수 있다.

패턴부(730)의 무기 패턴층(355)은 뱅크층(350)과 동일한 물질로 이루어질 수 있으며, 동일한 층에 위치할 수 있다. 무기 패턴층(355)은 무기 절연 물질로 이루어질 수 있다. 무기 패턴층(355)은 뱅크층(350)과 이격될 수 있다. 무기 패턴층(355)은 보호막(180) 바로 위에 위치할 수 있다. 다만, 이에 한정되는 것은 아니며, 앞선 실시예에서와 마찬가지로, 패턴부(730)가 전극 패턴층을 더 포함할 수도 있다. 이 경우에는 무기 패턴층(355)이 전극 패턴층 위에 위치할 수 있다.

패턴부(730)의 감광성 패턴층(550)은 감광성 수지로 이루어질 수 있고, 무기 패턴층(355) 위에 위치할 수 있다. 감광성 패턴층(550)은 뱅크층(350)을 패터닝하는 과정에서 사용되는 포토 레지스트와 동일한 물질로 이루어질 수 있다. 감광성 패턴층(550)은 무기 패턴층(355) 바로 위에 위치할 수 있다. 감광성 패턴층(550)의 측면은 단면 상에서 역테이퍼 형상을 가질 수 있다.

발광층(370) 및 제2 전극(270)은 기판(110) 위에 전체적으로 위치할 수 있다. 발광층(370) 및 제2 전극(270)의 적어도 일부 영역은 나머지 영역과 분리된 형태를 가질 수 있다. 제1 전극(191) 위에 위치하는 발광층(370)의 부분은 패턴부(730) 위에 위치하는 발광층(370)의 부분과 분리되어 있다. 일 실시예에 의한 표시 장치에서는 제1 전극(191) 위에 위치하는 발광층(370)의 부분이 패턴부(730) 위에 위치하는 발광층(370)의 부분과 분리되도록 함으로써, 측면 누설 경로를 줄여 저계조에서의 색변화를 개선시킬 수 있다. 제1 전극(191) 위에 위치하는 제2 전극(270)의 부분은 패턴부(730) 위에 위치하는 제2 전극(270)의 부분과 분리되어 있다. 이때, 발광층(370) 및 제2 전극(270)은 패턴부(730)의 가장자리에서 분리될 수 있다. 패턴부(730) 위에 위치하는 발광층(370) 및 제2 전극(270)의 부분이 패턴부(730) 외측에 위치하는 발광층(370) 및 제2 전극(270)의 부분과 분리될 수 있다. 이때, 발광층(370)을 구성하는 복수의 층들 중 일부 층은 분리되지 않고, 전체적으로 연결될 수도 있다. 마찬가지로, 제2 전극(270)은 전체적으로 연결될 수 있다. 즉, 제2 전극(270)은 패턴부(730)의 가장자리에서 연결된 형태를 가질 수 있다.

다음으로, 도 21 내지 도 26을 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.

도 21 내지 도 26은 일 실시예에 의한 표시 장치의 제조 공정을 순서에 따라 나타낸 공정 단면도이다.

먼저, 도 21에 도시된 바와 같이, 기판(110) 위에 반도체(130), 게이트 전극(151), 소스 전극(173), 및 드레인 전극(175)을 포함하는 박막 트랜지스터(TFT)를 형성한다. 박막 트랜지스터(TFT) 위에 유기 절연 물질을 이용하여 보호막(180)을 형성할 수 있다. 보호막(180)을 패터닝하여 개구부(181)를 형성하고, 보호막(180) 위에 제1 전극(191)을 형성한다. 제1 전극(191)은 개구부(181)를 통해 드레인 전극(175)과 연결될 수 있다.

도 22에 도시된 바와 같이, 제1 전극(191) 위에 무기 절연 물질을 이용하여 무기 절연 물질층(360)을 형성한다. 무기 절연 물질층(360)은 보호막(180) 위에 위치할 수 있다.

도 23에 도시된 바와 같이, 무기 절연 물질층(360) 위에 감광성 수지를 도포하고, 마스크(600)를 기판(110) 위에 대응시켜, 포토 공정을 진행함으로써, 포토 레지스트 패턴(530)을 형성할 수 있다.

마스크(600)는 투과부(TR), 반투과부(HR), 불투과부(NR)를 포함할 수 있다. 포토 레지스트 패턴(530)은 네거티브 포토 레지스트로 이루어질 수 있다. 포토 레지스트 패턴(530)은 제1 두께를 가지는 제1 부분(531)과 제2 두께를 가지는 제2 부분(532)을 포함할 수 있다. 제2 두께는 제1 두께보다 두꺼울 수 있다. 포토 레지스트 패턴(530)의 제1 부분(531)은 마스크(600)의 반투과부(HR)에 대응하는 부분이다. 포토 레지스트 패턴(530)의 제2 부분(532)은 마스크(600)의 투과부(TR)에 대응하는 부분이다. 포토 레지스트 패턴(530)의 측면은 역테이퍼 형상을 가지도록 패터닝할 수 있다.

도 24에 도시된 바와 같이, 포토 레지스트 패턴(530)을 마스크로 이용하여 무기 절연 물질층(360)을 식각할 수 있다. 무기 절연 물질층(360)을 패터닝함으로써, 뱅크층(350) 및 무기 패턴층(355)을 형성할 수 있다. 포토 레지스트 패턴(530)의 제1 부분(531) 아래에 위치하는 무기 절연 물질층(360)의 부분이 뱅크층(350)이 될 수 있다. 뱅크층(350)은 제1 전극(191)의 가장자리 위에 위치할 수 있다. 뱅크층(350)은 화소 개구부(351)를 포함할 수 있으며, 화소 개구부(351)는 제1 전극(191)의 중심부와 중첩할 수 있다. 포토 레지스트 패턴(530)의 제2 부분(532) 아래에 위치하는 무기 절연 물질층(360)의 부분이 무기 패턴층(355)이 될 수 있다. 무기 패턴층(355)은 뱅크층(350)과 이격될 수 있다. 무기 패턴층(355)은 뱅크층(350)과 동일한 공정에서 형성될 수 있다.

도 25에 도시된 바와 같이, 포토 레지스트 패턴(530)을 애싱하여 뱅크층(350) 위에 위치하는 포토 레지스트 패턴(530)의 제1 부분(531)을 제거하고, 무기 패턴층(355) 위에 감광성 패턴층(550)을 형성할 수 있다. 무기 패턴층(355) 위에 위치하는 포토 레지스트 패턴(530)의 제2 부분(532)의 두께를 줄여 감광성 패턴층(550)을 형성하게 된다. 감광성 패턴층(550)의 측면은 역테이퍼 형상을 가질 수 있다. 감광성 패턴층(550)과 무기 패턴층(355)이 패턴부(730)를 이룰 수 있다. 패턴부(730)는 뱅크층(350)과 이격될 수 있다. 또한, 패턴부(730)는 제1 전극(191)과 이격될 수 있다.

도 26에 도시된 바와 같이, 제1 전극(191) 위에 발광층(370)을 형성할 수 있다. 발광층(370)은 기판(110) 위에 전체적으로 위치할 수 있다. 따라서, 발광층(370)은 뱅크층(350) 및 패턴부(730) 위에도 위치할 수 있다. 또한, 발광층(370)은 패턴부(730) 사이에도 위치할 수 있다.

복수의 층을 순차적으로 증착하여 발광층(370)을 형성할 수 있다. 발광층(370)은 복수의 발광 유닛 및 이들 사이에 위치하는 전하 생성층을 포함할 수 있다.

다음으로, 도 27을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 27에 도시된 일 실시예에 의한 표시 장치는 도 20에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 패턴부의 개수가 앞선 실시예에서보다 적다는 점에서 상이하며, 이하에서 더 설명한다.

도 27은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.

도 27에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 기판(110), 기판(110) 위에 위치하는 트랜지스터(TFT), 트랜지스터(TFT)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 발광층(370), 발광층(370) 위에 위치하는 제2 전극(270), 제1 전극(191)과 이격되어 있는 패턴부(730)를 포함한다. 패턴부(730)는 무기 패턴층(355) 및 감광성 패턴층(550)을 포함할 수 있다.

제1 전극(191) 및 보호막(180) 위에는 뱅크층(350)이 위치할 수 있다. 뱅크층(350)은 무기 절연 물질로 이루어질 수 있다. 뱅크층(350)은 패턴부(730)와 이격될 수 있다. 즉, 패턴부(730)는 뱅크층(350)과 분리될 수 있다.

패턴부(730)의 무기 패턴층(355)은 뱅크층(350)과 동일한 물질로 이루어질 수 있으며, 동일한 층에 위치할 수 있다. 무기 패턴층(355)은 뱅크층(350)과 이격될 수 있다. 패턴부(730)의 감광성 패턴층(550)은 감광성 수지로 이루어질 수 있고, 무기 패턴층(355) 위에 위치할 수 있다.

앞선 실시예에서는 뱅크층(350)과 이격되도록 인접한 뱅크층(350)들 사이에 2개의 패턴부(730)가 위치할 수 있고, 본 실시예에서 뱅크층(350)과 이격되도록 인접한 뱅크층(350)들 사이에 2개의 패턴부(730)가 위치할 수 있다. 즉, 본 실시예에서는 인접한 화소들 사이에 단일의 패턴부(730)가 위치할 수 있다. 본 실시예에서의 패턴부(730)의 폭은 앞선 실시예에서의 패턴부(730)의 폭보다 넓을 수 있다. 예를 들면, 본 실시예에서의 패턴부(730)의 폭은 앞선 실시예에서의 패턴부(730) 2개의 폭보다 넓게 이루어질 수 있다. 다만, 이는 하나의 예시에 불과하며, 인접한 화소들 사이에 위치하는 패턴부(730)의 개수, 각각의 패턴부(730)의 폭은 다양하게 변경될 수 있다. 또한, 복수의 패턴부(730)의 폭은 일정할 수도 있고, 상이할 수도 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

110: 기판
TFT: 트랜지스터
190: 전도성 물질층
191: 제1 전극
195: 전극 패턴층
197: 전극 보조 패턴층
270: 제2 전극
350: 뱅크층
355: 무기 패턴층
360: 무기 절연 물질층
370: 발광층
375: 전하 생성층
510, 530: 포토 레지스트 패턴
511, 531: 포토 레지스트 패턴의 제1 부분
512, 532: 포토 레지스트 패턴의 제2 부분
520, 550: 감광성 패턴층
530: 감광성 보조 패턴층
700, 730: 패턴부
710: 보조 패턴부
800: 댐
1370: 제1 발광 유닛
2370: 제2 발광 유닛

Claims

기판,
상기 기판 위에 위치하는 트랜지스터,
상기 트랜지스터에 연결되어 있는 제1 전극,
상기 제1 전극 위에 위치하는 발광층,
상기 발광층 위에 위치하는 제2 전극, 및
상기 제1 전극과 이격되어 있는 패턴부를 포함하고,
상기 패턴부는 감광성 수지로 이루어지는 감광성 패턴층을 포함하는 표시 장치.
제1항에서,
상기 패턴부는 상기 제1 전극과 동일한 물질로 이루어지고, 동일한 층에 위치하는 전극 패턴층을 더 포함하는 표시 장치.
제2항에서,
상기 감광성 패턴층은 상기 전극 패턴층 바로 위에 위치하는 표시 장치.
제1항에서,
상기 제1 전극의 가장자리 위에 위치하는 뱅크층을 더 포함하고,
상기 패턴부는 상기 뱅크층과 동일한 물질로 이루어지고, 동일한 층에 위치하는 무기 패턴층을 더 포함하는 표시 장치.
제4항에서,
상기 감광성 패턴층은 상기 무기 패턴층 바로 위에 위치하는 표시 장치.
제5항에서,
상기 패턴부는 상기 뱅크층과 분리되어 있는 표시 장치.
제1항에서,
상기 감광성 패턴층의 측면은 역테이퍼 형상을 가지는 표시 장치.
제1항에서,
상기 기판은 복수의 화소를 포함하고, 상기 패턴부는 상기 복수의 화소 사이에 위치하는 표시 장치.
제8항에서,
상기 복수의 화소 각각은 평면상에서 제1 방향으로 연장되는 변 및 상기 제1 방향에 수직한 제2 방향으로 연장되는 변을 포함하는 다각형으로 이루어지고,
상기 패턴부는 평면 상에서 상기 제1 방향 또는 상기 제2 방향으로 연장되는 막대 형상으로 이루어지는 표시 장치.
제9항에서,
서로 인접한 두 개의 화소 사이에 하나 이상의 패턴부가 위치하는 표시 장치.
제1항에서,
상기 발광층은
복수의 발광 유닛, 및
상기 복수의 발광 유닛 사이에 위치하는 전하 생성층을 포함하는 표시 장치.
제11항에서,
상기 발광층 및 상기 제2 전극은 상기 기판 위에 전체적으로 위치하고,
상기 제1 전극 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분은 상기 패턴부 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분과 분리되어 있는 표시 장치.
제1항에서,
상기 기판은 표시 영역, 상기 표시 영역 내에 위치하는 개구 영역, 상기 개구 영역과 상기 표시 영역 사이에 위치하는 주변 영역을 포함하고,
상기 표시 장치는,
상기 주변 영역에 위치하는 댐, 및
상기 댐 주변에 위치하고, 상기 댐과 이격되어 있는 보조 패턴부를 더 포함하고,
상기 보조 패턴부는 감광성 수지로 이루어지는 감광성 보조 패턴층을 포함하는 표시 장치.
제13항에서,
상기 감광성 보조 패턴층은 상기 감광성 패턴층과 동일한 물질로 이루어지고, 동일한 층에 위치하는 표시 장치.
기판 위에 트랜지스터를 형성하는 단계,
상기 트랜지스터 위에 전도성 물질층을 형성하는 단계,
상기 전도성 물질층 위에 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 포토 레지스트 패턴을 형성하는 단계,
상기 포토 레지스트 패턴을 마스크로 이용하여 상기 전도성 물질층을 패터닝하여 상기 트랜지스터에 연결되는 제1 전극을 형성하고, 상기 제1 전극과 이격되는 전극 패턴층을 형성하는 단계,
상기 포토 레지스트 패턴을 애싱하여 상기 제1 전극 위에 위치하는 상기 제1 부분을 제거하고, 상기 전극 패턴층 위에 위치하는 감광성 패턴층을 형성하는 단계,
상기 제1 전극 위에 발광층을 형성하는 단계, 및
상기 발광층 위에 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
제15항에서,
상기 감광성 패턴층의 측면은 역테이퍼 형상을 가지는 표시 장치.
제15항에서,
상기 발광층은,
복수의 발광 유닛, 및
상기 복수의 발광 유닛 사이에 위치하는 전하 생성층을 포함하고,
상기 발광층 및 상기 제2 전극은 상기 기판 위에 전체적으로 위치하고,
상기 제1 전극 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분은 상기 감광성 패턴층 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분과 분리되어 있는 표시 장치.
기판 위에 트랜지스터를 형성하는 단계,
상기 트랜지스터에 연결되는 제1 전극을 형성하는 단계,
상기 제1 전극 위에 무기 절연 물질층을 형성하는 단계,
상기 무기 절연 물질층 위에 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분을 포함하는 포토 레지스트 패턴을 형성하는 단계,
상기 포토 레지스트 패턴을 마스크로 이용하여 상기 무기 절연 물질층을 패터닝하여 상기 제1 전극의 가장자리 위에 위치하는 뱅크층을 형성하고, 상기 뱅크층과 이격되는 무기 패턴층을 형성하는 단계,
상기 포토 레지스트 패턴을 애싱하여 상기 뱅크층 위에 위치하는 상기 제1 부분을 제거하고, 상기 무기 패턴층 위에 위치하는 감광성 패턴층을 형성하는 단계,
상기 제1 전극 위에 발광층을 형성하는 단계, 및
상기 발광층 위에 제2 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
제18항에서,
상기 감광성 패턴층의 측면은 역테이퍼 형상을 가지는 표시 장치.
제18항에서,
상기 발광층은,
복수의 발광 유닛, 및
상기 복수의 발광 유닛 사이에 위치하는 전하 생성층을 포함하고,
상기 발광층 및 상기 제2 전극은 상기 기판 위에 전체적으로 위치하고,
상기 제1 전극 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분은 상기 감광성 패턴층 위에 위치하는 상기 발광층 및 상기 제2 전극의 부분과 분리되어 있는 표시 장치.