KR20230076904A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230076904A
KR20230076904A KR1020210161487A KR20210161487A KR20230076904A KR 20230076904 A KR20230076904 A KR 20230076904A KR 1020210161487 A KR1020210161487 A KR 1020210161487A KR 20210161487 A KR20210161487 A KR 20210161487A KR 20230076904 A KR20230076904 A KR 20230076904A
Authority
KR
South Korea
Prior art keywords
area
pixel circuit
disposed
display element
electrically connected
Prior art date
Application number
KR1020210161487A
Other languages
English (en)
Inventor
박형준
안준용
엄누리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210161487A priority Critical patent/KR20230076904A/ko
Priority to US17/840,195 priority patent/US20230165053A1/en
Priority to CN202222992787.7U priority patent/CN219146072U/zh
Priority to CN202211405413.9A priority patent/CN116156963A/zh
Publication of KR20230076904A publication Critical patent/KR20230076904A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 제1영역, 상기 제1영역과 이격된 외측열과 중첩하는 외측화소영역을 포함하고 상기 제1영역을 적어도 일부 둘러싸는 제2영역, 및 상기 제2영역을 적어도 일부 둘러싸는 제3영역을 포함하는 기판; 상기 외측화소영역에 배치된 제1외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로와 제1방향으로 나란히 배치된 제2외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로 및 상기 제2외측화소회로 중 어느 하나와 상기 제1방향과 교차하는 제2방향으로 나란히 배치된 중간화소회로; 상기 제1영역과 적어도 일부 중첩하는 제1내측열과 중첩하고 상기 제1외측화소회로와 전기적으로 연결된 제1외측표시요소 및 상기 제1영역과 적어도 일부 중첩하며 상기 제1내측열과 상이한 제2내측열과 중첩하고 상기 제2외측화소회로와 전기적으로 연결된 제2외측표시요소를 포함하고 상기 제1영역에 배치된 제1표시요소; 및 상기 외측화소영역과 중첩하며 상기 중간화소회로와 전기적으로 연결된 중간표시요소를 포함하는 제2표시요소;를 포함하는, 표시 장치를 개시한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 화상을 표시하는 영역이 차지하는 면적이 확대되면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 다양한 기능을 추가하기 위한 방안으로, 화상을 표시하면서 다양한 기능을 수행하는 컴포넌트영역을 갖는 표시 장치의 연구가 계속되고 있다.
컴포넌트영역은 그 기능을 수행하기 위해 빛 또는 음향 등에 대한 높은 투과율을 유지할 필요가 있다. 따라서, 상기 컴포넌트영역에는 표시요소를 구동하는 화소회로가 배치되지 않을 수 있다. 이러한 경우, 상기 표시요소를 구동하기 위한 화소회로는 상기 컴포넌트영역과 중첩하지 않도록 상기 컴포넌트영역에 인접한 인접영역에 배치될 수 있다.
상기 인접영역은 컴포넌트영역에 배치된 화소회로가 배치됨과 동시에 화상을 표시하는 영역일 수 있다. 그러나 인접영역이 상기 컴포넌트영역의 일측에만 배치된 경우, 사용자가 상기 인접영역을 인식할 수 있다.
본 발명의 실시예는 사용자가 상기 인접영역을 인식하는 것을 감소시키기 위해 상기 인접영역이 상기 컴포넌트영역의 외주를 적어도 일부 둘러싼 형상을 구비한 표시 장치를 제공하고자 한다.
본 발명의 일 실시예는, 제1영역, 상기 제1영역과 이격된 외측열과 중첩하는 외측화소영역을 포함하고 상기 제1영역을 적어도 일부 둘러싸는 제2영역, 및 상기 제2영역을 적어도 일부 둘러싸는 제3영역을 포함하는 기판; 상기 외측화소영역에 배치된 제1외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로와 제1방향으로 나란히 배치된 제2외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로 및 상기 제2외측화소회로 중 어느 하나와 상기 제1방향과 교차하는 제2방향으로 나란히 배치된 중간화소회로; 상기 제1영역과 적어도 일부 중첩하는 제1내측열과 중첩하고 상기 제1외측화소회로와 전기적으로 연결된 제1외측표시요소 및 상기 제1영역과 적어도 일부 중첩하며 상기 제1내측열과 상이한 제2내측열과 중첩하고 상기 제2외측화소회로와 전기적으로 연결된 제2외측표시요소를 포함하고 상기 제1영역에 배치된 제1표시요소; 및 상기 외측화소영역과 중첩하며 상기 중간화소회로와 전기적으로 연결된 중간표시요소를 포함하는 제2표시요소;를 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 외측열을 따라 연장되고 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선; 상기 외측열을 따라 연장되며 상기 중간화소회로와 전기적으로 연결된 중간데이터선; 및 상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 중간데이터선과 전기적으로 연결된 제1화소회로;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1외측화소회로 및 상기 제2외측화소회로와 각각 전기적으로 연결된 제1스캔선; 상기 중간화소회로와 전기적으로 연결된 제2스캔선; 및 상기 제1화소회로와 전기적으로 연결된 제3스캔선;을 더 포함하고, 상기 제1스캔선 및 상기 제2스캔선은 동일한 스캔 신호를 전달할 수 있다.
일 실시예에 있어서, 상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선; 상기 외측열을 따라 연장된 인접데이터선; 및 상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 인접데이터선과 전기적으로 연결된 제2화소회로;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2영역은 상기 제1내측열과 중첩하는 제1내측화소영역을 더 포함하고, 상기 외측열을 따라 연장되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선; 상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선; 상기 제1외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제1내측데이터선; 상기 제2외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제2내측데이터선; 상기 제1내측화소영역에 배치되며 상기 제1내측데이터선과 전기적으로 연결된 제1내측화소회로; 및 상기 제1내측화소영역에 배치되며 상기 제2내측데이터선과 전기적으로 연결된 제2내측화소회로;를 더 포함하고, 상기 제2표시요소는 상기 제1내측화소영역에 배치되며 상기 제1내측화소회로와 전기적으로 연결된 제1내측표시요소를 더 포함하며, 상기 제1표시요소 및 상기 제2표시요소 중 어느 하나는 상기 제2내측열과 중첩하고 상기 제2내측화소회로와 전기적으로 연결된 제2내측표시요소를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2영역으로부터 상기 제1영역으로 연장되며 투명 전도성 산화물을 포함하는 복수의 연결배선들;을 더 포함하고, 상기 외측열과 교차하는 제1행에 배치된 상기 복수의 연결배선들의 개수는 상기 제1행과 상이한 제2행에 배치된 상기 복수의 연결배선들의 개수와 상이할 수 있다.
일 실시예에 있어서, 상기 제1외측화소회로 및 상기 제1표시요소 사이에 배치되며 차례로 적층된 제1유기절연층, 제2유기절연층, 및 제3유기절연층을 포함하는 유기절연층;을 더 포함하고, 상기 복수의 연결배선들은 상기 제1유기절연층 및 상기 제2유기절연층 사이에 배치된 하부연결배선 및 상기 제2유기절연층 및 상기 제3유기절연층 사이에 배치된 상부연결배선 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 외측열로부터 상기 제2내측열로 연장되며 상기 제2외측화소회로 및 상기 제2외측표시요소를 전기적으로 연결시키는 제1연결배선; 및 상기 제1내측열로부터 상기 제2내측열로 연장되며 상기 제2내측화소회로 및 상기 제2내측표시요소를 전기적으로 연결시키는 제2연결배선;을 더 포함하고, 상기 제1내측열은 상기 외측열 및 상기 제2내측열 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제3영역에 배치되며 상기 제1표시요소의 발광영역 및 상기 제2표시요소의 발광영역 중 어느 하나보다 작은 발광영역을 가진 제3표시요소;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2영역은 상기 제1영역의 외주를 따라 연장될 수 있다.
본 발명의 다른 실시예는, 제1영역, 상기 제1영역과 이격된 외측열과 중첩하는 외측화소영역을 포함하고 상기 제1영역을 적어도 일부 둘러싸는 제2영역, 및 상기 제2영역을 적어도 일부 둘러싸는 제3영역을 포함하는 기판; 상기 외측화소영역에 배치된 제1외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로와 제1방향을 따라 나란히 배치된 제2외측화소회로; 상기 외측화소영역에 배치되고 상기 제1외측화소회로 및 상기 제2외측화소회로 중 어느 하나와 상기 제1방향과 교차하는 제2방향을 따라 나란히 배치된 중간화소회로; 상기 외측화소영역과 인접하게 상기 제3영역에 배치된 제1화소회로; 상기 외측열을 따라 연장되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선; 상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선; 상기 외측열을 따라 연장되며 상기 중간화소회로 및 상기 제1화소회로와 각각 전기적으로 연결된 중간데이터선; 상기 제1영역에 배치되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측표시요소 및 상기 제2외측화소회로와 전기적으로 연결된 제2외측표시요소를 포함하는 제1표시요소; 및 상기 외측화소영역에 배치되며 상기 중간화소회로와 전기적으로 연결된 중간표시요소를 포함하는 제2표시요소;를 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1외측화소회로 및 상기 제2외측화소회로와 각각 전기적으로 연결된 제1스캔선; 상기 중간화소회로와 전기적으로 연결된 제2스캔선; 및 상기 제1화소회로와 전기적으로 연결된 제3스캔선;을 더 포함하고, 상기 제1스캔선 및 상기 제2스캔선은 동일한 스캔 신호를 전달할 수 있다.
일 실시예에 있어서, 상기 외측열을 따라 연장된 인접데이터선; 및 상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 인접데이터선과 전기적으로 연결된 제2화소회로;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1외측표시요소는 상기 제1영역과 적어도 일부 중첩하는 제1내측열과 중첩하고, 상기 제2외측표시요소는 상기 제1영역과 적어도 일부 중첩하며 상기 제1내측열과 상이한 제2내측열과 중첩할 수 있다.
일 실시예에 있어서, 상기 제2영역은 상기 제1내측열과 중첩하는 제1내측화소영역을 더 포함하고, 상기 제1외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제1내측데이터선; 상기 제2외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제2내측데이터선; 상기 제1내측화소영역에 배치되며 상기 제1내측데이터선과 전기적으로 연결된 제1내측화소회로; 및 상기 제1내측화소영역에 배치되며 상기 제2내측데이터선과 전기적으로 연결된 제2내측화소회로;를 더 포함하고, 상기 제2표시요소는 상기 제1내측화소영역에 배치되며 상기 제1내측화소회로와 전기적으로 연결된 제1내측표시요소를 더 포함하며, 상기 제1표시요소 및 상기 제2표시요소 중 어느 하나는 상기 제2내측열과 중첩하고 상기 제2내측화소회로와 전기적으로 연결된 제2내측표시요소를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2영역으로부터 상기 제1영역으로 연장되며 투명 전도성 산화물을 포함하는 복수의 연결배선들;을 더 포함하고, 상기 외측열과 교차하는 제1행에 배치된 상기 복수의 연결배선들의 개수는 상기 제1행과 상이한 제2행에 배치된 상기 복수의 연결배선들의 개수와 상이할 수 있다.
일 실시예에 있어서, 상기 제1외측화소회로 및 상기 제1표시요소 사이에 배치되며 차례로 적층된 제1유기절연층, 제2유기절연층, 및 제3유기절연층을 포함하는 유기절연층;을 더 포함하고, 상기 복수의 연결배선들은 상기 제1유기절연층 및 상기 제2유기절연층 사이에 배치된 하부연결배선 및 상기 제2유기절연층 및 상기 제3유기절연층 사이에 배치된 상부연결배선 중 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 외측열로부터 상기 제2내측열로 연장되며 상기 제2외측화소회로 및 상기 제2외측표시요소를 전기적으로 연결시키는 제1연결배선; 및 상기 제1내측열로부터 상기 제2내측열로 연장되며 상기 제2내측화소회로 및 상기 제2내측표시요소를 전기적으로 연결시키는 제2연결배선;을 더 포함하고, 상기 제1내측열은 상기 외측열 및 상기 제2내측열 사이에 배치될 수 있다.
일 실시예에 있어서, 상기 제3영역에 배치되며 상기 제1표시요소의 발광영역 및 상기 제2표시요소의 발광영역 중 어느 하나보다 작은 발광영역을 가진 제3표시요소;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2영역은 상기 제1영역의 외주를 따라 연장될 수 있다.
상기한 바와 같이, 본 발명의 실시예인 표시 장치는 외측화소영역에 배치된 제1외측화소회로, 제1외측화소회로와 제1방향으로 나란히 배치된 제2외측화소회로, 및 제1외측화소회로와 제2외측화소회로 중 어느 하나와 제2방향으로 나란히 배치된 중간화소회로를 포함할 수 있다. 따라서, 외측화소영역에 제1외측화소회로, 제2외측화소회로, 및 중간화소회로가 모두 배치될 수 있다.
또한, 본 발명의 실시예인 표시 장치는 제3영역과 중첩하고 외측화소영역과 인접하게 배치된 제1화소회로와 중간화소회로는 동일한 중간데이터선에 전기적으로 연결될 수 있다. 따라서, 화소회로에 전기적으로 연결되는 데이터선의 개수를 줄일 수 있다.
또한, 이와 같은 화소회로의 배치를 통해 제2영역이 제1영역의 외주를 따라 연장된 형상을 가질 수 있으며, 제1영역 및 제2영역이 제3영역과 해상도 차이가 있더라도 사용자가 쉽게 인식하지 못할 수 있으며 심미감이 높아질 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예인 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 도 1a의 표시 장치의 A-A'선에 따라 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시요소와 전기적으로 연결된 화소회로를 개략적으로 나타낸 등가회로도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5는 도 4a의 표시 패널의 B-B'선에 따라 나타낸 단면도이다.
도 6a는 본 발명의 일 실시예에 따라 도 4a의 표시 패널의 C 부분을 확대한 확대도이다.
도 6b는 도 6a의 화소영역 및 축소화소영역을 확대한 확대도이다.
도 6c 및 도 6d는 본 발명의 일 실시예에 따라 도 4b의 표시 패널의 D 부분을 확대한 확대도이다
도 7은 본 발명의 일 실시예에 따라 도 4a의 표시 패널의 E 부분을 확대한 확대도이다.
도 8은 본 발명의 일 실시예에 따라 도 7의 외측화소영역, 제1외측대응화소영역, 제2외측대응화소영역, 제1내측화소영역, 및 제1내측대응화소영역을 확대한 확대도이다.
도 9a 및 도 9b는 도 8의 표시 패널의 F-F'선에 따라 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따라 도 7의 표시 패널의 G 부분을 확대한 확대도이다.
도 11은 본 발명의 다른 실시예에 따라 도 7의 외측화소영역, 제1외측대응화소영역, 제2외측대응화소영역, 및 제1내측화소영역, 및 제1내측대응화소영역을 확대한 확대도이다.
도 12는 본 발명의 다른 실시예에 따라 도 7의 표시 패널의 G 부분을 확대한 확대도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1a 및 도 1b는 본 발명의 일 실시예인 표시 장치(1)를 개략적으로 나타낸 사시도이다.
도 1a 및 도 1b를 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 화소(PX)를 포함할 수 있다. 화소(PX)는 표시요소가 빛을 방출하는 영역으로 정의될 수 있다. 화소(PX)는 표시 장치(1)에서 복수개로 구비될 수 있다. 복수의 화소(PX)들은 각각 빛을 방출할 수 있으며, 복수의 화소(PX)들은 화상을 표시할 수 있다. 일 실시예에서, 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다.
표시 장치(1)는 제1영역(AR1), 제2영역(AR2), 제3영역(AR3), 및 제4영역(AR4)을 포함할 수 있다. 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에는 화소(PX)가 배치될 수 있다. 따라서, 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)은 표시영역일 수 있다. 제4영역(AR4)에는 화소(PX)가 배치되지 않을 수 있으며, 제4영역(AR4)은 비표시영역일 수 있다.
제1영역(AR1)은 컴포넌트와 중첩하는 영역임과 동시에 화소(PX)가 배치되는 영역일 수 있다. 제1영역(AR1)에는 제1화소(PX1)가 배치될 수 있다. 일 실시예에서, 복수의 제1화소(PX1)들은 제1영역(AR1)에 배치될 수 있다. 따라서, 표시 장치(1)는 제1영역(AR1)에서 컴포넌트와 중첩할 수 있으며, 화상을 표시할 수 있다.
제1영역(AR1)은 컴포넌트와 중첩하는 영역일 수 있으므로, 표시 장치(1)는 제1영역(AR1)에서 광 또는 음향의 높은 투과율을 구비해야할 수 있다. 예를 들어, 제1영역(AR1)에서 표시 장치(1)의 광투과율은 약 10% 이상, 보다 바람직하게 25% 이상이거나, 40% 이상이거나, 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다. 일 실시예에서, 제1영역(AR1)에서 표시 장치(1)의 광 또는 음향의 투과율은 제2영역(AR2) 및 제3영역(AR3)에서 표시 장치(1)의 광 또는 음향의 투과율보다 높거나 같을 수 있다.
표시 장치(1)에서 제1영역(AR1)은 적어도 하나 구비될 수 있다. 예를 들어, 표시 장치(1)는 하나의 제1영역(AR1)을 구비하거나, 복수의 제1영역(AR1)들을 구비할 수 있다.
도 1에서 제1영역(AR1)은 원형의 형상을 가진 것을 도시하고 있으나, 다른 실시예에서, 제1영역(AR1)은 타원형, 다각형, 별 형상 또는 다이아몬드 형상 등 다양한 형상일 가질 수 있다. 이하에서는 제1영역(AR1)이 원형의 형상을 가진 경우를 중심으로 상세히 설명하기로 한다.
제2영역(AR2)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 예를 들어, 제2영역(AR2)은 제1영역(AR1)을 전체적으로 둘러쌀 수 있다. 다른 예로, 제2영역(AR2)은 제1영역(AR1)을 일부만 둘러쌀 수 있다. 일 실시예에서, 제2영역(AR2)은 제1영역(AR1)의 외주를 따라 연장될 수 있다. 도 1a를 참조하면, 제2영역(AR2)의 외주는 실질적으로 원 형상일 수 있다. 일 실시예에서, 제2영역(AR2)의 외주는 가상의 원 형상과 중첩하는 다각형 형상일 수 있다. 도 1b를 참조하면, 제2영역(AR2)의 외주는 실질적으로 타원 형상일 수 있다. 또 다른 실시예에서, 제2영역(AR2)의 외주는 가상의 타원 형상과 중첩하는 다각형 형상일 수 있다. 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리와 상이할 수 있다. 예를 들어, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리보다 클 수 있다.
제2영역(AR2)에는 제2화소(PX2)가 배치될 수 있다. 일 실시예에서, 복수의 제2화소(PX2)들은 제2영역(AR2)에 배치될 수 있다. 따라서 제2영역(AR2)에서 표시 장치(1)는 화상을 표시할 수 있다.
도 1a 및 도 1b에서 제1영역(AR1) 및 제2영역(AR2)은 표시 장치(1)에서 상측에 배치된 것을 도시하고 있으나, 다른 실시예에서, 제1영역(AR1) 및 제2영역(AR2)은 표시 장치(1)에서 하측, 우측, 또는 좌측에 배치될 수 있다.
제3영역(AR3)은 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 예를 들어, 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 일부만 둘러쌀 수 있다. 다른 예로, 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 전체적으로 둘러쌀 수 있다. 일 실시예에서, 제3영역(AR3)에서 표시 장치(1)의 해상도는 제1영역(AR1)에서 표시 장치(1)의 해상도보다 높거나 같을 수 있다. 제3영역(AR3)에서 표시 장치(1)의 해상도는 제2영역(AR2)에서 표시 장치(1)의 해상도보다 높거나 같을 수 있다.
제4영역(AR4)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제4영역(AR4)은 제1영역(AR1)을 전체적으로 둘러쌀 수 있다. 일 실시예에서, 제4영역(AR4)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 전체적으로 둘러쌀 수 있다.
도 2는 도 1a의 표시 장치(1)의 A-A'선에 따라 나타낸 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 패널 보호 부재(PB), 컴포넌트(20), 및 커버 윈도우(CW)를 포함할 수 있다. 표시 패널(10)은 기판(100), 화소회로(PC)를 포함하는 화소회로층(PCL), 표시요소(DPE)를 포함하는 표시요소층(DEL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)을 포함할 수 있다.
표시 장치(1)는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 이를 다시 말하면, 기판(100) 및 기판(100) 상의 다층막에는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)이 정의될 수 있다. 예를 들어, 기판(100)에는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 즉, 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 이하에서는 기판(100)이 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC), 연결배선(CWL), 및 절연층을 포함할 수 있다. 화소회로(PC)는 적어도 하나의 박막트랜지스터를 포함할 수 있다. 화소회로(PC)는 복수개로 구비될 수 있다. 복수의 화소회로(PC)들은 제2영역(AR2) 및 제3영역(AR3) 중 적어도 하나에 배치될 수 있다. 화소회로(PC)는 제1영역(AR1)에 배치되지 않을 수 있다. 따라서, 제1영역(AR1)에서 표시 패널(10)의 투과율(예를 들어, 광 투과율)은 제2영역(AR2) 및 제3영역(AR3)에서 표시 패널(10)의 투과율(예를 들어, 광 투과율)보다 높을 수 있다.
연결배선(CWL)은 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CWL)은 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 연결배선(CWL)은 투명 전도성 산화물(Transparent Conducting Oxide)을 포함할 수 있다. 예를 들어, 연결배선(CWL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및/또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
표시요소층(DEL)은 표시요소(DPE)를 포함할 수 있으며 화소회로층(PCL) 상에 배치될 수 있다. 일 실시예에서, 표시요소(DPE)는 빛을 방출하여 화소(PX)를 구현할 수 있다. 일 실시예에서, 표시요소(DPE)는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소(DPE)는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소(DPE)는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다. 또는, 표시요소(DPE)는 무기 반도체를 포함하는 무기 발광 다이오드일 수 있다. 이하에서는 표시요소(DPE)가 유기발광다이오드인 경우를 중심으로 상세히 설명하기로 한다.
표시요소(DPE)는 복수개로 구비될 수 있다. 복수의 표시요소(DPE)들은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에 배치될 수 있다. 복수의 표시요소(DPE)들은 제1영역(AR1)에 배치된 제1표시요소(DPE1), 제2영역(AR2)에 배치된 제2표시요소(DPE2), 및 제3영역(AR3)에 배치된 제3표시요소(DPE3)를 포함할 수 있다. 제1표시요소(DPE1)는 빛을 방출하여 제1화소(PX1)를 구현할 수 있다. 제2표시요소(DPE2)는 빛을 방출하여 제2화소(PX2)를 구현할 수 있다. 제3표시요소(DPE3)는 빛을 방출하여 제3화소(PX3)를 구현할 수 있다. 따라서, 표시 장치(1)는 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)에서 화상을 표시할 수 있다.
표시요소(DPE)는 화소회로(PC)와 전기적으로 연결될 수 있다. 제1표시요소(DPE1)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 연결배선(CWL)을 통해 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 제2표시요소(DPE2)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 제3표시요소(DPE3)는 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다.
봉지층(ENL)은 표시요소층(DEL) 상에 배치될 수 있다. 봉지층(ENL)은 표시요소(DPE)를 덮을 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
일 실시예에서, 봉지층(ENL)은 차례로 적층된 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 유기봉지층(320) 및/또는 표시요소(DPE)로 수분 등 이물질에 노출되는 것을 방지 또는 감소시킬 수 있다.
다른 실시예에서, 봉지층(ENL)은 기판(100) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(100)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질을 포함할 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트를 포함할 수 있다. 일 실시예에서, 밀봉부재는 실리콘(silicone)을 포함할 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헥실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질을 포함할 수 있다.
터치센서층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 터치센서층은 터치전극 및 터치전극과 연결된 터치배선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 배치될 수 있다. 일 실시예에서, 터치센서층(TSL)은 봉지층(ENL) 바로 위에 배치될 수 있다. 이러한 경우, 터치센서층(TSL) 및 봉지층(ENL) 사이에 광학 투명 접착제와 같은 접착층이 배치되지 않을 수 있다. 다른 실시예에서, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 접착층을 통해 봉지층(ENL) 상에 결합될 수 있다.
광학기능층(OFL)은 반사 방지층을 포함할 수 있다. 반사 방지층은 외부에서 표시 장치(1)를 향해 입사하는 빛(예를 들어, 외부광)의 반사율을 감소시킬 수 있다. 일부 실시예에서, 광학기능층(OFL)은 편광 필름일 수 있다. 일부 실시예에서, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함하는 필터 플레이트로 구비될 수 있다.
커버 윈도우(CW)는 표시 패널(10) 상에 배치될 수 있다. 커버 윈도우(CW)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(CW)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(CW)는 예를 들어, 초박형 강화 유리(Ultra Thin Glass) 또는 투명폴리이미드(Colorless Polyimide)일 수 있다.
패널 보호 부재(PB)는 기판(100)의 하부에 배치될 수 있다. 패널 보호 부재(PB)는 기판(100)을 지지하고 보호할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 제1영역(AR1)과 중첩하는 개구(PB_OP)를 구비할 수 있다. 다른 실시예에서, 패널 보호 부재(PB)의 개구(PB_OP)는 제1영역(AR1) 및 제2영역(AR2)과 중첩할 수 있다. 일 실시예에서, 패널 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 또는 폴리이미드(polyimide)를 포함할 수 있다.
컴포넌트(20)는 표시 패널(10)의 하부에 배치될 수 있다. 일 실시예에서, 커버 윈도우(CW) 및 컴포넌트(20) 사이에는 표시 패널(10)이 배치될 수 있다. 일 실시예에서, 컴포넌트(20)는 제1영역(AR1)과 중첩할 수 있다. 따라서, 일 실시예에서, 제1영역(AR1)은 컴포넌트영역일 수 있다. 제2영역(AR2)은 상기 컴포넌트영역과 인접한 인접영역일 수 있다.
컴포넌트(20)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상소자를 구비할 수도 있다. 또는, 컴포넌트(20)는 태양전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는, 컴포넌트(20)는 음향을 수신하는 기능을 가질 수도 있다. 이러한 컴포넌트(20)의 기능이 제한되는 것을 최소화하기 위해 제1표시요소(DPE1)를 구동하는 화소회로(PC)는 제1영역(AR1)에 배치되지 않고 제2영역(AR2)에 배치될 수 있다. 따라서, 제1영역(AR1)에서 표시 패널(10)의 투과율은 제2영역(AR2)에서 표시 패널(10)의 투과율보다 높을 수 있다. 또한, 제1영역(AR1)에서 표시 패널(10)의 투과율은 제2영역(AR2)에서 표시 패널(10)의 투과율보다 높을 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시요소(DPE)와 전기적으로 연결된 화소회로(PC)를 개략적으로 나타낸 등가회로도이다.
도 3을 참조하면, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 각각 전기적으로 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 전기적으로 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 각각 전기적으로 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 표시요소(DPE)를 흐르는 구동 전류를 제어할 수 있다. 표시요소(DPE)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 표시요소(DPE)의 대향전극은 공통전압(ELVSS)을 공급받을 수 있다.
도 3은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 화소회로(PC)는 3개 또는 그 이상의 박막트랜지스터를 포함할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다. 도 4a 및 도 4b에 있어서, 도 1a 및 도 1b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 4a 및 도 4b를 참조하면, 표시 패널(10)은 기판(100), 화소회로(PC), 및 화소(PX)를 포함할 수 있다. 일 실시예에서, 기판(100)은 제1영역(AR1), 제2영역(AR2), 제3영역(AR3), 및 제4영역(AR4)을 포함할 수 있다. 제2영역(AR2)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 도 4a를 참조하면, 제2영역(AR2)의 외주는 실질적으로 원 형상일 수 있다. 일 실시예에서, 제2영역(AR2)의 외주는 가상의 원 형상과 중첩하는 다각형 형상일 수 있다. 도 4b를 참조하면, 제2영역(AR2)의 외주는 실질적으로 타원 형상일 수 있다. 일 실시예에서, 제2영역(AR2)의 외주는 가상의 타원 형상과 중첩하는 다각형 형상일 수 있다. 일 실시예에서, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리와 상이할 수 있다. 예를 들어, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격된 제2영역(AR2)의 단부들 사이의 거리보다 클 수 있다.
다시 도 4a 및 도 4b를 참조하면, 제3영역(AR3)은 제2영역(AR2)을 적어도 일부 중첩할 수 있다. 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 제4영역(AR4)은 제3영역(AR3)을 적어도 일부 둘러쌀 수 있다. 제4영역(AR4)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 적어도 일부 둘러쌀 수 있다.
화소회로(PC)는 제1영역(AR1)에 배치되지 않을 수 있다. 화소회로(PC)는 제2영역(AR2) 및/또는 제3영역(AR3)에 배치될 수 있다. 일부 실시예에서, 화소회로(PC)는 제4영역(AR4)에 배치될 수 있다. 화소회로(PC)는 복수개로 구비될 수 있다. 복수의 화소회로(PC)들은 제2영역(AR2) 및 제3영역(AR3)에 배치될 수 있다. 따라서, 제1영역(AR1)에서 표시 패널(10)의 음향 또는 광 투과율은 제2영역(AR2)에서 표시 패널(10)의 음향 또는 광 투과율보다 높을 수 있다. 제1영역(AR1)에서 표시 패널(10)의 음향 또는 광 투과율은 제3영역(AR3)에서 표시 패널(10)의 음향 또는 광 투과율보다 높을 수 있다.
화소(PX)는 유기발광다이오드와 같은 표시요소로 구현될 수 있다. 화소(PX)는 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)를 포함할 수 있다. 제1화소(PX1)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1화소(PX1)는 연결배선(CWL)을 통해 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 제2화소(PX2)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 제2화소(PX2)는 제2영역(AR2)에 배치된 화소회로(PC)와 인접하게 배치되거나 중첩할 수 있다. 제3화소(PX3)는 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 제3화소(PX3)는 제3영역(AR3)에 배치된 화소회로(PC)와 인접하게 배치되거나 중첩할 수 있다.
화소(PX)는 복수개로 구비될 수 있으며, 복수의 화소(PX)들은 빛을 방출하여 화상을 표시할 수 있다. 일 실시예에서, 제1화소(PX1), 제2화소(PX2), 및 제3화소(PX3)는 각각 복수개로 구비될 수 있다. 복수의 제1화소(PX1)들, 복수의 제2화소(PX2)들, 및 복수의 제3화소(PX3)들은 하나의 화상을 표시하거나, 각각 독립적인 화상을 표시할 수 있다.
일 실시예에서, 제1영역(AR1) 및 제2영역(AR2)에서 표시 패널(10)의 해상도는 제3영역(AR3)에서 표시 패널(10)의 해상도보다 작거나 같을 수 있다. 예를 들어, 제1영역(AR1) 및 제2영역(AR2)에서 표시 패널(10)의 해상도는 제3영역(AR3)에서 표시 패널(10)의 해상도의 약 1/1, 1/2, 3/8, 1/3, 1/4, 2/9, 1/8, 1/9, 또는 1/16 등일 수 있다.
제4영역(AR4)은 화소(PX)가 배치되지 않는 비표시영역일 수 있다. 일 실시예에서, 표시 패널(10)은 제4영역(AR4)에 배치된 제1스캔구동회로(SDRV1), 제2스캔구동회로(SDRV2), 패드(PAD), 구동전압공급선(11), 및 공통전압공급선(13)을 더 포함할 수 있다.
제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2) 중 어느 하나는 스캔선(SL)을 통해 화소회로(PC)에 스캔 신호를 인가할 수 있다. 일 실시예에서, 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2) 사이에는 제3영역(AR3)이 배치될 수 있다. 일 실시예에서, 복수의 화소(PX)들 중 어느 하나는 제1스캔구동회로(SDRV1)로부터 스캔 신호를 인가받을 수 있고, 복수의 화소(PX)들 중 다른 하나는 제2스캔구동회로(SDRV2)로부터 스캔 신호를 인가받을 수 있다.
패드(PAD)는 제4영역(AR4)의 일측으로서 패드영역(PADA)에 배치될 수 있다. 패드(PAD)는 절연층에 의해 덮히지 않고 노출되어 표시회로보드(40)와 전기적으로 연결될 수 있다. 표시회로보드(40)에는 표시구동부(41)가 배치될 수 있다.
표시구동부(41)는 제1스캔구동회로(SDRV1) 및 제2스캔구동회로(SDRV2)에 전달하는 신호를 생성할 수 있다. 표시구동부(41)는 데이터 신호를 생성하며, 생성된 데이터 신호는 팬아웃배선(FW) 및 팬아웃배선(FW)과 연결된 데이터선(DL)을 통해 화소회로(PC)로 전달될 수 있다.
표시구동부(41)는 구동전압공급선(11)에 구동전압(ELVDD, 도 3 참조)을 공급할 수 있고, 공통전압공급선(13)에 공통전압(ELVSS, 도 3 참조)을 공급할 수 있다. 구동전압(ELVDD)은 구동전압공급선(11)과 전기적으로 연결된 구동전압선(PL)을 통해 화소회로(PC)로 공급될 수 있고, 공통전압(ELVSS)은 공통전압공급선(13)과 전기적으로 연결된 표시요소의 대향전극에 공급될 수 있다.
도 5는 도 4a의 표시 패널(10)의 B-B'선에 따라 나타낸 단면도이다.
도 5를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다. 일 실시예에서, 기판(100)은 제3영역(AR3)을 포함할 수 있다. 기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC), 무기절연층(IIL), 하부유기절연층(LOIL), 유기절연층(OIL), 및 연결전극(CM)을 포함할 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제2무기절연층(117), 및 층간절연층(119)을 포함할 수 있다. 일실시예에서, 유기절연층(OIL)은 차례로 적층된 제1유기절연층(OIL1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다.
화소회로(PC)는 제3영역(AR3)에 배치될 수 있다. 화소회로(PC)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제1박막트랜지스터(TFT1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 제2박막트랜지스터(TFT2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산질화물(SiON) 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1반도체층(Act1)은 실리콘 반도체를 포함할 수 있다. 제1반도체층(Act1)은 폴리 실리콘을 포함할 수 있다. 또는, 제1반도체층(Act1)은 비정질(amorphous) 실리콘을 포함할 수 있다. 일부 실시예에서, 제1반도체층(Act1)은 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 제1반도체층(Act1)은 채널영역 및 채널영역의 양측에 각각 배치된 드레인영역 및 소스영역을 포함할 수 있다. 제1게이트전극(GE1)은 채널영역과 중첩할 수 있다.
제1게이트전극(GE1)은 제1반도체층(Act1)과 중첩할 수 있다. 제1게이트전극(GE1)은 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
제1반도체층(Act1)과 제1게이트전극(GE1) 사이에는 제1게이트절연층(112)이 배치될 수 있다. 따라서, 제1반도체층(Act1)은 제1게이트전극(GE1)과 절연될 수 있다. 제1게이트절연층(112)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다. 일 실시예에서, 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다.
제2게이트절연층(113)은 제1게이트전극(GE1)을 덮을 수 있다. 제2게이트절연층(113)은 제1게이트전극(GE1) 상에 배치될 수 있다. 제2게이트절연층(113)은 제1게이트절연층(112)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 징크산화물(ZnOx) 등과 같은 무기 절연물을 포함할 수 있다.
상부 전극(CE2)은 제2게이트절연층(113) 상에 배치될 수 있다. 상부 전극(CE2)은 그 아래의 제1게이트전극(GE1)과 중첩할 수 있다. 이러한 경우, 상부 전극(CE2) 및 제1게이트전극(GE1)은 제2게이트절연층(113)을 사이에 두고 중첩하여 스토리지 커패시터(Cst)를 구비할 수 있다. 즉, 제1박막트랜지스터(TFT1)의 제1게이트전극(GE1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)으로 기능할 수 있다. 이와 같이, 스토리지 커패시터(Cst)와 제1박막트랜지스터(TFT1)가 중첩될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩되지 않을 수도 있다. 상부 전극(CE2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
제1무기절연층(115)은 상부 전극(CE2)을 덮을 수 있다. 일 실시예에서, 제1무기절연층(115)은 제1게이트전극(GE1)을 덮을 수 있다. 제1무기절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 제1무기절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2반도체층(Act2)은 제1무기절연층(115) 상에 배치될 수 있다. 일 실시예에서, 제2반도체층(Act2)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다. 제2반도체층(Act2)은 산화물 반도체를 포함할 수 있다. 예를 들어, 제2반도체층(Act2)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 구비될 수 있다. 또는, 제2반도체층(Act2)은 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체로 구비될 수 있다.
제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체의 캐리어 농도를 조절하여 도전성화하여 형성될 수 있다. 예컨대, 제2반도체층(Act2)의 소스영역 및 드레인영역은 산화물 반도체에 수소 계열 가스, 불소 계열의 가스, 또는 이들의 조합을 이용한 플라즈마 처리를 통해서 캐리어 농도를 증가시킴으로써 형성될 수 있다.
제2무기절연층(117)은 제2반도체층(Act2)을 덮을 수 있다. 제2무기절연층(117)은 제2반도체층(Act2) 및 제2게이트전극(GE2) 사이에 배치될 수 있다. 일 실시예에서, 제2무기절연층(117)은 기판(100) 상에 전체적으로 배치될 수 있다. 다른 실시예에서, 제2무기절연층(117)은 제2게이트전극(GE2)의 형상에 따라 패터닝될 수 있다. 제2무기절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 제2무기절연층(117)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제2게이트전극(GE2)은 제2무기절연층(117) 상에 배치될 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)과 중첩할 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)의 채널영역과 중첩할 수 있다. 제2게이트전극(GE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
층간절연층(119)은 제2게이트전극(GE2)을 덮을 수 있다. 층간절연층(119)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx) 등을 포함할 수 있다. 층간절연층(119)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
제1소스전극(SE1) 및 제1드레인전극(DE1)은 층간절연층(119) 상에 배치될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 제1반도체층(Act1)과 전기적으로 연결될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 절연층들의 컨택홀들을 통해 제1반도체층(Act1)과 전기적으로 연결될 수 있다.
제2소스전극(SE2) 및 제2드레인전극(DE2)은 층간절연층(119) 상에 배치될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 제2반도체층(Act2)과 전기적으로 연결될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 절연층들의 컨택홀들을 통해 제2반도체층(Act2)과 전기적으로 연결될 수 있다.
제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 전도성이 좋은 재료를 포함할 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예로, 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
실리콘 반도체를 포함하는 제1반도체층(Act1)을 구비한 제1박막트랜지스터(TFT1)는 높은 신뢰성을 가질 수 있다. 따라서, 제1박막트랜지스터(TFT1)가 구동 박막트랜지스터로 채용되면, 고품질의 표시 패널(10)이 구현될 수 있다.
산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않을 수 있다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 이와 같이 산화물 반도체의 경우 누설전류가 적은 이점을 갖기에, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다. 예를 들어, 제2박막트랜지스터(TFT2)는 스위칭 박막트랜지스터로 채용할 수 있다.
하부게이트전극(BGE)은 제2반도체층(Act2) 하부에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 제2게이트절연층(113) 및 제1무기절연층(115) 사이에 배치될 수 있다. 일 실시예에서, 하부게이트전극(BGE)은 게이트 신호를 전달받을 수 있다. 이러한 경우, 제2박막트랜지스터(TFT2)는 제2반도체층(Act2)의 상부 및 하부에 게이트전극들이 배치되는 이중 게이트 전극 구조를 구비할 수 있다.
일 실시예에서, 게이트배선(GWL)은 제2무기절연층(117) 및 층간절연층(119) 사이에 배치될 수 있다. 일 실시예에서, 게이트배선(GWL)은 제1무기절연층(115) 및 제2무기절연층(117)에 구비된 컨택홀을 통해 하부게이트전극(BGE)과 전기적으로 연결될 수 있다.
일 실시예에서, 기판(100) 및 화소회로(PC) 사이에는 하부차단층(BSL)이 배치될 수 있다. 일 실시예에서, 하부차단층(BSL)은 제1박막트랜지스터(TFT1)와 중첩될 수 있다. 하부차단층(BSL)에는 정전압이 인가될 수 있다. 하부차단층(BSL)이 제1박막트랜지스터(TFT1)의 하부에 배치됨에 따라 제1박막트랜지스터(TFT1)는 주변 간섭 신호들의 영향을 적게 받아 신뢰성이 향상될 수 있다.
하부차단층(BSL)은 투명 전도성 물질을 포함할 수 있다. 일 실시예에서, 하부차단층(BSL)은 투명한 전도성 산화물(Transparent Conducting Oxide)로 구비될 수 있다. 예를 들어, 하부차단층(BSL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다.
하부유기절연층(LOIL)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 덮을 수 있다. 하부유기절연층(LOIL)은 유기물질을 포함할 수 있다. 예를 들어, 하부유기절연층(LOIL)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
연결전극(CM)은 하부유기절연층(LOIL) 상에 배치될 수 있다. 이 때, 연결전극(CM)은 하부유기절연층(LOIL)의 컨택홀을 통해 각각 제1드레인전극(DE1) 또는 제1소스전극(SE1)과 전기적으로 연결될 수 있다. 연결전극(CM)은 전도성이 좋은 재료를 포함할 수 있다. 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제1유기절연층(OIL1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)은 연결전극(CM)을 덮으며 배치될 수 있다. 제1유기절연층(OIL1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)은 유기물질을 포함할 수 있다. 예를 들어, 제1유기절연층(OIL1), 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 중 적어도 하나는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
표시요소층(DEL)은 화소회로층(PCL) 상에 배치될 수 있다. 표시요소층(DEL)은 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소층(DEL)은 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 유기발광다이오드(OLED)는 제3유기절연층(OIL3) 상에 배치될 수 있다.
유기발광다이오드(OLED)는 화소회로(PC)와 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)는 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결되어 제3화소(PX3)를 구현할 수 있다. 유기발광다이오드(OLED)는 화소전극(211), 발광층(212), 및 대향전극(213)을 포함할 수 있다.
화소전극(211)은 제3유기절연층(OIL3) 상에 배치될 수 있다. 화소전극(211)은 제1유기절연층(OIL1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)에 구비된 컨택홀을 통해 연결전극(CM)과 전기적으로 연결될 수 있다.
화소전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnOx 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소정의막(215)은 화소전극(211)의 중앙부분을 노출시키는 개구부(215OP)를 포함할 수 있으며 화소전극(211) 상에 배치될 수 있다. 개구부(215OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다.
화소정의막(215)은 유기 절연물을 포함할 수 있다. 다른 실시예에서, 화소정의막(215)은 실리콘질화물(SiNx)나 실리콘산질화물(SiON), 또는 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있다. 또 다른 실시예에서, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(215)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트를 포함할 수 있다. 광차단 물질은 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소정의막(215)이 광차단 물질을 포함하는 경우, 화소정의막(215)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
발광층(212)은 화소전극(211) 상에 배치될 수 있다. 발광층(212)은 개구부(215OP)와 중첩할 수 있다. 발광층(212)은 저분자 또는 고분자 물질을 포함할 수 있으며, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
일부 실시예에서, 화소전극(211) 및 발광층(212) 사이에는 홀 주입층(HIL: Hole Injection Layer) 및/또는 홀 수송층(HTL: Hole Transport Layer)이 배치될 수 있다. 일 실시예에서, 홀 수송층은 PEDOT을 포함하고, 발광층(212)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다.
대향전극(213)은 발광층(212) 상에 배치될 수 있다. 대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
일부 실시예에서, 발광층(212) 및 대향전극(213) 사이에는 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)이 배치될 수 있다.
도 6a는 본 발명의 일 실시예에 따라 도 4a의 표시 패널(10)의 C 부분을 확대한 확대도이다. 도 6b는 도 6a의 화소영역(PA) 및 축소화소영역(SPA)을 확대한 확대도이다. 도 6c 및 도 6d는 본 발명의 일 실시예에 따라 도 4b의 표시 패널(10)의 D 부분을 확대한 확대도이다.
도 6a 내지 도 6d를 참조하면, 표시 패널(10)은 기판(100), 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)를 포함할 수 있다. 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 일 실시예에서, 제1영역(AR1)은 원 형상이거나 원형에 가까운 다각형 형상일 수 있다. 일 실시예에서, 제1영역(AR1)은 가상의 원(ICC)과 중첩하는 다각형 형상일 수 있다.
제2영역(AR2)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제2영역(AR2)은 제1영역(AR1)을 전체적으로 둘러쌀 수 있다. 예를 들어, 제2영역(AR2)은 제1영역(AR1)의 외주를 따라 연장될 수 있다. 다른 실시예에서, 제2영역(AR2)은 제1영역(AR1)을 일부만 둘러쌀 수 있다.
제1영역(AR1) 및 제2영역(AR2)은 복수의 화소영역(PA)들을 포함할 수 있다. 복수의 화소영역(PA)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열될 수 있다. 이를 다시 말하면, 복수의 화소영역(PA)들은 복수의 열(column)들 및 복수의 행(row)들에 각각 배치되었다고 할 수 있다.
일 실시예에서, 제1방향 및 제2방향은 서로 교차할 수 있다. 예를 들어, 상기 제1방향 및 상기 제2방향은 서로 예각을 이루거나, 직교하거나, 둔각을 이룰 수 있다. 이하에서는 제1방향(예를 들어, x 방향 또는 -x 방향) 및 제2방향(예를 들어, y 방향 또는 -y 방향)이 서로 직교하는 경우를 중심으로 상세히 설명하기로 한다.
제1방향(예를 들어, x 방향 또는 -x 방향)으로 배열된 복수의 화소영역(PA)들의 개수는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 적어도 일부 가변할 수 있다. 예를 들어, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 배열되며 제1영역(AR1)의 중심을 지나는 복수의 화소영역(PA)들의 개수는 제1방향(예를 들어, x 방향 또는- x 방향)으로 배열되며 제2영역(AR2)의 가장자리를 지나는 복수의 화소영역(PA)들의 개수보다 많을 수 있다.
제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열된 복수의 화소영역(PA)들의 개수는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 적어도 일부 가변할 수 있다. 예를 들어, 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열되며 제1영역(AR1)의 중심을 지나는 복수의 화소영역(PA)들의 개수는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열되며 제2영역(AR2)의 가장자리를 지나는 복수의 화소영역(PA)들의 개수보다 많을 수 있다.
외측열(OC)은 제1영역(AR1)과 이격된 열(column)일 수 있다. 외측열(OC)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있으며 제1영역(AR1)과 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격될 수 있다. 외측열(OC)은 제2영역(AR2)에 배치된 복수의 화소영역(PA)들 중 일부와 중첩할 수 있다. 외측열(OC)은 복수개로 구비될 수 있다. 예를 들어, 외측열(OC)은 제1외측열(OC1) 및 제2외측열(OC2)을 포함할 수 있다.
내측열(IC)은 제1영역(AR1)과 적어도 일부 중첩된 열(column)일 수 있다. 내측열(IC)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 내측열(IC)은 제1영역(AR1)에 배치된 복수의 화소영역(PA)들 중 다른 일부 및 제2영역(AR2)에 배치된 복수의 화소영역(PA)들과 중첩할 수 있다. 내측열(IC)은 복수개로 구비될 수 있다. 예를 들어, 내측열(IC)은 제1내측열(IC1) 및 제2내측열(IC2)을 포함할 수 있다.
외측열(OC)에서 제2영역(AR2)의 폭(Wd1)은 내측열(IC)에서 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합(Wt)보다 작을 수 있다. 외측열(OC)에서 제2영역(AR2)의 폭(Wd1)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 제2영역(AR2)의 길이일 수 있다. 내측열(IC)에서 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합(Wt)은 내측열(IC)에서 제2방향(예를 들어, y 방향 또는 -y 방향)으로 제1영역(AR1)의 길이 및 제2방향(예를 들어, y 방향 또는 -y 방향)으로 제2영역(AR2)의 길이의 합일 수 있다. 일 실시예에서, 외측열(OC)에서 복수의 화소영역(PA)들의 개수는 내측열(IC)에서 복수의 화소영역(PA)들의 개수보다 작을 수 있다.
제3영역(AR3)은 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 예를 들어, 제3영역(AR3)은 제1영역(AR1) 및 제2영역(AR2)을 전체적으로 둘러쌀 수 있다.
제3영역(AR3)은 복수의 축소화소영역(SPA)들을 포함할 수 있다. 복수의 축소화소영역(SPA)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열될 수 있다. 일 실시예에서, 축소화소영역(SPA)의 면적은 화소영역(PA)의 면적보다 작을 수 있다. 예를 들어, 화소영역(PA)의 면적은 축소화소영역(SPA)의 면적의 6배일 수 있다. 이러한 경우, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 화소영역(PA)의 길이는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 배열된 2개의 축소화소영역(SPA)의 길이에 대응될 수 있다. 제2방향(예를 들어, y 방향 또는 -y 방향)으로 화소영역(PA)의 길이는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 3개의 축소화소영역(SPA)의 길이에 대응될 수 있다.
제1표시요소(DPE1)는 제1영역(AR1)에 배치될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 복수개로 구비될 수 있으며, 복수의 제1표시요소(DPE1)들은 제1영역(AR1)에 배치될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 제1표시요소(DPE1)는 제1발광영역(EA1)을 가질 수 있다. 제1발광영역(EA1)은 제1표시요소(DPE1)가 빛을 방출하는 영역일 수 있다. 따라서, 제1표시요소(DPE1)는 제1화소(PX1)를 구현할 수 있다.
제1표시요소(DPE1)는 제1영역(AR1)과 중첩하는 화소영역(PA)에 배치될 수 있다. 일 실시예에서, 하나의 화소영역(PA)에는 하나의 제1표시요소(DPE1)가 배치될 수 있다. 다른 실시예에서, 하나의 화소영역(PA)에는 복수의 제1표시요소(DPE1)들이 배치될 수 있다. 예를 들어, 하나의 화소영역(PA)에는 청색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)가 배치될 수 있다. 이를 다시 말하면, 하나의 화소영역(PA)에는 청색 표시요소(DPEB) 및 녹색 표시요소(DPEG)가 배치될 수 있다. 청색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)는 각각 화소영역(PA)의 모퉁이와 인접하게 배치될 수 있다. 다른 예로, 하나의 화소영역(PA)에는 적색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)가 배치될 수 있다. 이를 다시 말하면, 하나의 화소영역(PA)에는 적색 표시요소(DPER) 및 녹색 표시요소(DPEG)가 배치될 수 있다. 적색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)는 각각 화소영역(PA)의 모퉁이와 인접하게 배치될 수 있다.
일 실시예에서, 청색 표시요소(DPEB)의 면적은 적색 표시요소(DPER)의 면적보다 클 수 있다. 일 실시예에서, 적색 표시요소(DPER)의 면적은 녹색 표시요소(DPEG)의 면적보다 클 수 있다.
일 실시예에서, 하나의 화소영역(PA)에는 청색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)가 배치될 수 있다. 상기 하나의 화소영역(PA)과 인접한 화소영역(PA)에는 적색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제1표시요소(DPE1)가 배치될 수 있다.
제2표시요소(DPE2)는 제2영역(AR2)에 배치될 수 있다. 일 실시예에서, 제2표시요소(DPE2)는 복수개로 구비될 수 있으며, 복수의 제2표시요소(DPE2)들은 제2영역(AR2)에 배치될 수 있다. 일 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 제2표시요소(DPE2)는 제2발광영역(EA2)을 가질 수 있다. 제2발광영역(EA2)은 제2표시요소(DPE2)가 빛을 방출하는 영역일 수 있다. 따라서, 제2표시요소(DPE2)는 제2화소(PX2)를 구현할 수 있다. 일 실시예에서, 제2영역(AR2)에서 제2표시요소(DPE2)의 배치는 제1영역(AR1)에서 제1표시요소(DPE1)의 배치와 동일 또는 유사할 수 있다.
일 실시예에서, 녹색광을 방출하는 제1표시요소(DPE1) 및 녹색광을 방출하는 제2표시요소(DPE2)는 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배열될 수 있다. 청색광 또는 적색광을 방출하는 제1표시요소(DPE1) 및 청색광 또는 적색광을 방출하는 제2표시요소(DPE2)는 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배열될 수 있다. 이와 같은 제1표시요소(DPE1) 및 제2표시요소(DPE2)의 배치를 펜타일 매트릭스(Pentile MatrixTM) 구조로 배열되었다고 할 수 있다.
제3표시요소(DPE3)는 제3영역(AR3)에 배치될 수 있다. 일 실시예에서, 제3표시요소(DPE3)는 복수개로 구비될 수 있으며, 복수의 제3표시요소(DPE3)들은 제3영역(AR3)에 배치될 수 있다. 일 실시예에서, 제3표시요소(DPE3)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제3표시요소(DPE3)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다. 제3표시요소(DPE3)는 제3발광영역(EA3)을 가질 수 있다. 제3발광영역(EA3)은 제3표시요소(DPE3)가 빛을 방출하는 영역일 수 있다. 따라서, 제3표시요소(DPE3)는 제3화소(PX3)를 구현할 수 있다. 일 실시예에서, 복수의 제3표시요소(DPE3)들은 펜타일 매트릭스 구조로 배열될 수 있다.
제3발광영역(EA3)은 제1발광영역(EA1) 및 제2발광영역(EA2) 중 어느 하나보다 작을 수 있다. 이러한 경우, 제3영역(AR3)에서 단위 면적당 제3화소(PX3)의 개수는 제1영역(AR1)에서 단위 면적당 제1화소(PX1)의 개수보다 많을 수 있다. 제3영역(AR3)에서 단위 면적당 제3화소(PX3)의 개수는 제2영역(AR2)에서 단위 면적당 제2화소(PX2)의 개수보다 많을 수 있다. 따라서, 제3영역(AR3)에서 표시 패널(10)의 해상도는 제1영역(AR1)에서 표시 패널(10)의 해상도 및 제2영역(AR2)에서 표시 패널(10)의 해상도보다 높을 수 있다.
본 실시예와 다르게 제2영역(AR2)이 제1영역(AR1)의 외주를 적어도 일부 둘러싸지 않고 제1영역(AR1)의 일측 및 타측에만 배치된 경우, 제2영역(AR2)은 직사각형 형상일 수 있다. 이러한 경우, 제1영역(AR1) 및 제2영역(AR2)이 차지하는 면적이 넓어질 수 있으며, 제1영역(AR1) 및 제2영역(AR2)은 제3영역(AR3)과의 해상도 차이로 인해 사용자에게 쉽게 인식될 수 있다. 본 실시예는 외측열(OC)의 제2영역(AR2)의 폭(Wd1)이 내측열(IC)에서 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합(Wt)보다 작을 수 있다. 따라서, 제1영역(AR1) 및 제2영역(AR2)은 제3영역(AR3)과 해상도 차이가 있더라도 사용자가 쉽게 인식하지 못할 수 있으며 심미감이 높아질 수 있다.
도 6c 및 도 6d를 참조하면, 제2영역(AR2)은 제1영역(AR1)을 사이에 두고 배치된 제1부분(P1) 및 제2부분(P2)을 포함할 수 있다. 제1부분(P1)은 제1영역(AR1)의 일측에서 제1영역(AR1)과 인접할 수 있고 제2부분(P2)은 제1영역(AR1)의 타측에서 제1영역(AR1)과 인접할 수 있다. 도 6c 및 도 6d에서 제1부분(P1) 및 제2부분(P2)이 서로 이격된 것을 도시하고 있으나, 다른 실시예에서, 제1부분(P1) 및 제2부분(P2)은 하나의 영역일 수 있다. 이러한 경우, 제2영역(AR2)은 제1영역(AR1)을 전체적으로 둘러쌀 수 있다.
도 6d를 참조하면, 복수의 화소영역(PA)들은 복수의 제1화소영역(PA1)들 및 복수의 제2화소영역(PA2)들을 포함할 수 있다. 복수의 제1화소영역(PA1)들은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장된 가상의 제1연장선(L1)과 중첩할 수 있다. 이를 다시 말하면, 복수의 제1화소영역(PA1)들은 하나의 행에 배치된 복수의 화소영역(PA)들일 수 있다. 복수의 제2화소영역(PA2)들은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장된 가상의 제2연장선(L2)과 중첩할 수 있다. 이를 다시 말하면, 복수의 제2화소영역(PA2)들은 하나의 행에 배치된 복수의 화소영역(PA)들일 수 있다. 가상의 제2연장선(L2) 및 가상의 제1연장선(L1)은 서로 인접할 수 있다. 따라서, 복수의 제1화소영역(PA1)들 및 복수의 제2화소영역(PA2)들은 각각 제2방향(예를 들어, y 방향 또는 -y 방향)으로 인접하게 배치될 수 있다.
복수의 제1화소영역(PA1)들의 개수 및 복수의 제2화소영역(PA2)들의 개수의 차이는 4의 배수일 수 있다. 예를 들어, 복수의 제1화소영역(PA1)들의 개수 및 복수의 제2화소영역(PA2)들의 개수의 차이는 4개이거나, 8개이거나, 12개이거나, 16개 등일 수 있다. 따라서, 제1방향(예를 들어, x 방향 또는 -x 방향)으로 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 제1영역(AR1)의 중심으로부터 제1영역(AR1)의 가장자리까지 급격하게 감소될 수 있다. 이러한 경우, 제1영역(AR1) 및 제2영역(AR2)은 제3영역(AR3)과 해상도 차이가 있더라도 사용자가 쉽게 인식하지 못할 수 있으며 심미감이 높아질 수 있다.
도 7은 본 발명의 일 실시예에 따라 도 4a의 표시 패널(10)의 E 부분을 확대한 확대도이다. 도 8은 본 발명의 일 실시예에 따라 도 7의 외측화소영역(OPA), 제1외측대응화소영역(OCPA1), 제2외측대응화소영역(OCPA2), 제1내측화소영역(IPA1), 및 제1내측대응화소영역(ICPA1)을 확대한 확대도이다. 도 7 및 도 8에 있어서, 도 6a 및 도 6b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 7 및 도 8을 참조하면, 표시 패널(10)은 기판(100), 외측데이터선(ODL), 내측데이터선(IDL), 브릿지배선(BRL), 추가데이터선(ADL), 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 중간화소회로(MPC), 연결배선(CWL), 제1내측화소회로(IPC1), 제2내측화소회로(IPC2), 제1표시요소(DPE1), 제2표시요소(DPE2), 및 제3표시요소(DPE3)를 포함할 수 있다. 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 제2영역(AR2)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다.
제1영역(AR1) 및 제2영역(AR2)은 복수의 화소영역(PA)들을 포함할 수 있다. 복수의 화소영역(PA)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열될 수 있다. 이를 다시 말하면, 복수의 화소영역(PA)들은 복수의 열(column)들 및 복수의 행(row)들을 따라 배치될 수 있다.
외측열(OC)은 제1영역(AR1)과 이격된 열(column)일 수 있다. 외측열(OC)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있으며 제1영역(AR1)과 제1방향(예를 들어, x 방향 또는 -x 방향)으로 이격될 수 있다. 외측열(OC)은 제2영역(AR2)에 배치된 복수의 화소영역(PA)들 중 일부와 중첩할 수 있다. 외측열(OC)은 복수개로 구비될 수 있다. 예를 들어, 외측열(OC)은 제1외측열(OC1) 및 제2외측열(OC2)을 포함할 수 있다.
복수의 화소영역(PA)들은 외측열(OC)과 중첩하는 외측화소영역(OPA)을 포함할 수 있다. 일 실시예에서, 복수의 화소영역(PA)들은 외측열(OC)과 중첩하는 복수의 외측화소영역(OPA)들을 포함할 수 있다.
내측열(IC)은 제1영역(AR1)과 적어도 일부 중첩된 열(column)일 수 있다. 내측열(IC)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 내측열(IC)은 제1영역(AR1)에 배치된 복수의 화소영역(PA)들 중 다른 일부 및 제2영역(AR2)에 배치된 복수의 화소영역(PA)들과 중첩할 수 있다. 내측열(IC)은 복수개로 구비될 수 있다. 예를 들어, 내측열(IC)은 제1내측열(IC1), 제2내측열(IC2), 제3내측열(IC3), 및 제4내측열(IC4)을 포함할 수 있다.
복수의 화소영역(PA)들은 제1내측열(IC1)과 중첩하는 제1내측화소영역(IPA1)을 포함할 수 있다. 일 실시예에서, 복수의 화소영역(PA)들은 제1내측열(IC1)과 중첩하는 제1내측화소영역(IPA1), 제2내측열(IC2)과 중첩하는 제2내측화소영역(IPA2), 제3내측열(IC3)과 중첩하는 제3내측화소영역, 제4내측열(IC4)과 중첩하는 제4내측화소영역을 포함할 수 있다. 복수의 화소영역(PA)들은 제1영역(AR1)에 배치되며 제1내측열(IC1)과 중첩하는 제1외측대응화소영역(OCPA1) 및 제2내측열(IC2)과 중첩하는 제2외측대응화소영역(OCPA2)을 포함할 수 있다. 복수의 화소영역(PA)들은 제1영역(AR1) 및 제2영역(AR2) 중 어느 하나에 배치되며 제1내측열(IC1)과 중첩하는 제1내측대응화소영역(ICPA1)을 포함할 수 있다.
외측열(OC)에서 제2영역(AR2)의 폭(Wd1)은 내측열(IC)에서 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합(Wt)보다 작을 수 있다. 일 실시예에서, 외측열(OC)에서 복수의 화소영역(PA)들의 개수는 내측열(IC)에서 복수의 화소영역(PA)들의 개수보다 작을 수 있다.
제3영역(AR3)은 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다. 제3영역(AR3)은 복수의 축소화소영역(SPA)들을 포함할 수 있다. 복수의 축소화소영역(SPA)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 배열될 수 있다. 일 실시예에서, 축소화소영역(SPA)의 면적은 화소영역(PA)의 면적보다 작을 수 있다.
외측데이터선(ODL)은 데이터 신호를 전달할 수 있으며 외측열(OC)을 따라 연장될 수 있다. 외측데이터선(ODL)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 연장될 수 있다. 외측데이터선(ODL)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다. 외측데이터선(ODL)은 제2영역(AR2)과 중첩할 수 있다. 일 실시예에서, 외측데이터선(ODL)은 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 및 제3외측데이터선(ODL3)을 포함할 수 있다. 일 실시예에서, 제1외측데이터선(ODL1) 및 제2외측데이터선(ODL2)은 제1외측열(OC1)을 따라 연장될 수 있다. 제3외측데이터선(ODL3)은 제2외측열(OC2)을 따라 연장될 수 있다.
내측데이터선(IDL)은 내측열(IC)을 따라 연장될 수 있다. 내측데이터선(IDL)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 연장될 수 있다. 일 실시예에서, 내측데이터선(IDL)은 제1내측데이터선(IDL1), 제2내측데이터선(IDL2), 및 제3내측데이터선(IDL3)을 포함할 수 있다. 제1내측데이터선(IDL1) 및 제2내측데이터선(IDL2)은 제1내측열(IC1)을 따라 연장될 수 있다. 제3내측데이터선(IDL3)은 제2내측열(IC2)을 따라 연장될 수 있다.
내측데이터선(IDL)은 외측데이터선(ODL)과 전기적으로 연결될 수 있다. 제1내측데이터선(IDL1)은 제1외측데이터선(ODL1)과 전기적으로 연결될 수 있다. 따라서, 제1내측데이터선(IDL1) 및 제1외측데이터선(ODL1)은 동일한 제1데이터 신호를 전달할 수 있다. 제2내측데이터선(IDL2)은 제2외측데이터선(ODL2)과 전기적으로 연결될 수 있다. 따라서, 제2내측데이터선(IDL2) 및 제2외측데이터선(ODL2)은 동일한 제2데이터 신호를 전달할 수 있다. 제3내측데이터선(IDL3)은 제3외측데이터선(ODL3)과 전기적으로 연결될 수 있다. 따라서, 제3내측데이터선(IDL3) 및 제3외측데이터선(ODL3)은 동일한 제3데이터 신호를 전달할 수 있다.
내측데이터선(IDL)은 제3영역(AR3)에서 연장될 수 있다. 예를 들어, 제1내측열(IC1)과 중첩하는 제1내측데이터선(IDL1)은 제3영역(AR3)에서 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 도시하지 않았으나, 제1내측데이터선(IDL1)은 제1내측열(IC1)과 중첩하고 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다.
외측데이터선(ODL) 및 내측데이터선(IDL)은 브릿지배선(BRL)을 통해 전기적으로 연결될 수 있다. 브릿지배선(BRL)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 브릿지배선(BRL)은 외측데이터선(ODL) 및 내측데이터선(IDL)과 상이한 층에 배치될 수 있다. 일 실시예에서, 브릿지배선(BRL) 상에는 절연층이 배치되고, 외측데이터선(ODL) 및 내측데이터선(IDL)은 상기 절연층 상에 배치될 수 있다. 이러한 경우, 브릿지배선(BRL) 및 외측데이터선(ODL)은 상기 절연층의 컨택홀을 통해 전기적으로 연결될 수 있다. 브릿지배선(BRL) 및 내측데이터선(IDL)은 상기 절연층의 컨택홀을 통해 전기적으로 연결될 수 있다. 예를 들어, 브릿지배선(BRL)은 무기절연층(IIL, 도 5 참조) 및 하부유기절연층(LOIL, 도 5 참조) 사이에 배치될 수 있다. 외측데이터선(ODL) 및 내측데이터선(IDL)은 하부유기절연층(LOIL, 도 5 참조) 및 제1유기절연층(OIL1, 도 5 참조) 사이에 배치될 수 있다.
브릿지배선(BRL)은 제1브릿지배선(BRL1), 제2브릿지배선(BRL2), 및 제3브릿지배선(BRL3)을 포함할 수 있다. 제1브릿지배선(BRL1)은 제1외측데이터선(ODL1) 및 제1내측데이터선(IDL1)을 전기적으로 연결시킬 수 있다. 제2브릿지배선(BRL2)은 제2외측데이터선(ODL2) 및 제2내측데이터선(IDL2)을 전기적으로 연결시킬 수 있다. 제3브릿지배선(BRL3)은 제3외측데이터선(ODL3) 및 제3내측데이터선(IDL3)을 전기적으로 연결시킬 수 있다.
추가데이터선(ADL)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 연장될 수 있다. 일 실시예에서, 추가데이터선(ADL)은 제1추가데이터선(ADL1) 및 제2추가데이터선(ADL2)을 포함할 수 있다.
제1추가데이터선(ADL1)은 제2내측데이터선(IDL2)과 전기적으로 연결될 수 있다. 제1추가데이터선(ADL1)은 제2내측열(IC2)과 중첩하고 제2영역(AR2)에 배치된 추가화소회로(APC)와 전기적으로 연결될 수 있다. 제1추가데이터선(ADL1)은 제2영역(AR2)으로부터 제3영역(AR3)으로 연장될 수 있다. 따라서, 제1추가데이터선(ADL1)은 도시하지 않았지만 제2내측열(IC2)과 중첩하고 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다.
제2추가데이터선(ADL2)은 제3내측데이터선(IDL3)과 전기적으로 연결될 수 있다. 제2추가데이터선(ADL2)은 제3내측열(IC3)을 따라 연장될 수 있다. 따라서, 제2추가데이터선(ADL2)은 도시하지 않았지만 제3영역(AR3)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있다.
제1외측화소회로(OPC1)는 제1영역(AR1)에 배치된 제1표시요소(DPE1)를 구동시킬 수 있다. 제1외측화소회로(OPC1)는 외측화소영역(OPA)에 배치될 수 있다. 제1외측화소회로(OPC1)는 제1외측데이터선(ODL1)과 전기적으로 연결될 수 있다. 제1외측화소회로(OPC1)는 제1외측데이터선(ODL1)으로부터 제1데이터 신호를 전달받을 수 있다. 일 실시예에서, 제1외측화소회로(OPC1) 및 제1외측데이터선(ODL1)은 중간브릿지배선(MBRL)을 통해 전기적으로 연결될 수 있다. 일 실시예에서, 중간브릿지배선(MBRL)은 제1외측데이터선(ODL1)과 상이한 층에 배치될 수 있다.
제2외측화소회로(OPC2)는 제1영역(AR1)에 배치된 제1표시요소(DPE1)를 구동시킬 수 있다. 제2외측화소회로(OPC2)는 외측화소영역(OPA)에 배치될 수 있다. 일 실시예에서, 제2외측화소회로(OPC2)는 제1외측화소회로(OPC1)와 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치될 수 있다. 예를 들어, 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2)는 행 방향으로 나란히 배치될 수 있다.
제2외측화소회로(OPC2)는 제2외측데이터선(ODL2)과 전기적으로 연결될 수 있다. 제2외측화소회로(OPC2)는 제2외측데이터선(ODL2)으로부터 제2데이터 신호를 전달받을 수 있다. 일 실시예에서, 제2외측데이터선(ODL2)은 제1외측데이터선(ODL1)과 유사하게 상이한 층에 배치된 배선을 통해 제2외측화소회로(OPC2)와 전기적으로 연결될 수 있다.
중간화소회로(MPC)는 제2영역(AR2)에 배치된 제2표시요소(DPE2)를 구동시킬 수 있다. 중간화소회로(MPC)는 제2영역(AR2)에 배치될 수 있다. 일 실시예에서, 중간화소회로(MPC)는 외측화소영역(OPA)에 배치될 수 있다. 중간화소회로(MPC)는 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2) 중 어느 하나와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다. 예를 들어, 중간화소회로(MPC)는 제1외측화소회로(OPC1)와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다. 다른 예로, 도시하지 않았으나, 중간화소회로(MPC)는 제2외측화소회로(OPC2)와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다.
본 실시예에서, 표시 패널(10)은 외측화소영역(OPA)에 배치된 제1외측화소회로(OPC1), 제1외측화소회로(OPC1)와 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치된 제2외측화소회로(OPC2), 및 제1외측화소회로(OPC1)와 제2외측화소회로(OPC2) 중 어느 하나와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치된 중간화소회로(MPC)를 포함할 수 있다. 따라서, 하나의 외측화소영역(OPA)에 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 및 중간화소회로(MPC)가 모두 배치될 수 있다.
제1내측화소회로(IPC1)는 제1내측화소영역(IPA1)에 배치될 수 있다. 제1내측화소회로(IPC1)는 제1내측데이터선(IDL1)과 전기적으로 연결될 수 있다. 제1내측화소회로(IPC1)는 제1내측데이터선(IDL1)으로부터 상기 제1데이터 신호를 전달받을 수 있다. 따라서, 제1내측열(IC1)과 중첩하는 제1내측화소회로(IPC1) 및 제1외측열(OC1)과 중첩하는 제1외측화소회로(OPC1)는 각각 상이한 열(column)에 배치되더라도 동일한 제1데이터 신호를 전달받을 수 있다.
제2내측화소회로(IPC2)는 제1내측화소영역(IPA1)에 배치될 수 있다. 제2내측화소회로(IPC2)는 제2내측데이터선(IDL2)과 전기적으로 연결될 수 있다. 제2내측화소회로(IPC2)는 제2내측데이터선(IDL2)으로부터 상기 제2데이터 신호를 전달받을 수 있다. 따라서, 제1내측열(IC1)과 중첩하는 제2내측화소회로(IPC2) 및 제1외측열(OC1)과 중첩하는 제2외측화소회로(OPC2)는 각각 상이한 열(column)에 배치되더라도 동일한 제2데이터 신호를 전달받을 수 있다.
추가화소회로(APC)는 제2영역(AR2)에 배치되며 제2내측열(IC2)과 중첩할 수 있다. 추가화소회로(APC)는 제1추가데이터선(ADL1)과 전기적으로 연결될 수 있다. 추가화소회로(APC)는 제1추가데이터선(ADL1)으로부터 상기 제2데이터 신호를 전달받을 수 있다. 따라서, 제2내측열(IC2)과 중첩하는 추가화소회로(APC), 제1내측열(IC1)과 중첩하는 제2내측화소회로(IPC2), 및 제1외측열(OC1)과 중첩하는 제2외측화소회로(OPC2)는 각각 상이한 열(column)에 배치되더라도 동일한 제2데이터 신호를 전달받을 수 있다.
연결배선(CWL)은 제2영역(AR2)으로부터 제1영역(AR1)으로 연장될 수 있다. 연결배선(CWL)은 외측열(OC)로부터 내측열(IC)로의 방향으로 연장될 수 있다. 복수의 연결배선(CWL)들은 외측열(OC) 및 내측열(IC)과 교차하는 방향으로 연장될 수 있다. 연결배선(CWL)은 투명 전도성 산화물을 포함할 수 있다.
연결배선(CWL)은 복수개로 구비될 수 있다. 외측열(OC)과 교차하는 제1행(R1)에 배치된 복수의 연결배선(CWL)들의 개수는 제1행(R1)과 상이한 제2행(R2)에 배치된 복수의 연결배선(CWL)들의 개수와 상이할 수 있다. 제2행(R2)이 제1행(R1)보다 제2방향(예를 들어, y 방향 또는 -y 방향)으로 제1영역(AR1)의 가장자리와 가까운 경우, 제2행(R2)에 배치된 연결배선(CWL)들의 개수는 제1행(R1)에 배치된 복수의 연결배선(CWL)들의 개수보다 적을 수 있다. 예를 들어, 제2행(R2)에 배치된 복수의 연결배선(CWL)들의 개수는 3개일 수 있으며, 제1행(R1)에 배치된 복수의 연결배선(CWL)들의 개수는 4개일 수 있다.
제1표시요소(DPE1)는 제1영역(AR1)에 배치될 수 있다. 일 실시예에서, 제1표시요소(DPE1)는 복수개로 구비될 수 있으며, 복수의 제1표시요소(DPE1)들은 제1영역(AR1)에 배치될 수 있다. 제1표시요소(DPE1)는 제1발광영역(EA1)을 가질 수 있다. 제1발광영역(EA1)은 제1표시요소(DPE1)가 빛을 방출하는 영역일 수 있다.
제1표시요소(DPE1)는 제1내측열(IC1)과 중첩하고 제1외측화소회로(OPC1)와 전기적으로 연결된 제1외측표시요소(ODPE1)를 포함할 수 있다. 제1외측표시요소(ODPE1)는 제1외측대응화소영역(OCPA1)에 배치될 수 있다. 제1외측표시요소(ODPE1)는 연결배선(CWL)을 통해 제1외측화소회로(OPC1)와 전기적으로 연결될 수 있다.
제1표시요소(DPE1)는 제2내측열(IC2)과 중첩하고 제2외측화소회로(OPC2)와 전기적으로 연결된 제2외측표시요소(ODPE2)를 포함할 수 있다. 제2외측표시요소(ODPE2)는 제2외측대응화소영역(OCPA2)에 배치될 수 있다. 제2외측표시요소(ODPE2)는 연결배선(CWL)을 통해 제2외측화소회로(OPC2)와 전기적으로 연결될 수 있다.
따라서, 제1영역(AR1)에는 화소회로가 배치되지 않을 수 있으며, 제1영역(AR1)에서 표시 패널(10)의 광 또는 음향 투과율은 높아질 수 있다.
제2표시요소(DPE2)는 제2영역(AR2)에 배치될 수 있다. 일 실시예에서, 제2표시요소(DPE2)는 복수개로 구비될 수 있으며, 복수의 제2표시요소(DPE2)들은 제2영역(AR2)에 배치될 수 있다. 제2표시요소(DPE2)는 제2발광영역(EA2)을 가질 수 있다. 제2발광영역(EA2)은 제2표시요소(DPE2)가 빛을 방출하는 영역일 수 있다.
제2표시요소(DPE2)는 중간표시요소(MDPE)를 포함할 수 있다. 중간표시요소(MDPE)는 제2영역(AR2)에서 복수개로 구비될 수 있다. 중간표시요소(MDPE)는 중간화소회로(MPC)와 전기적으로 연결될 수 있다. 중간표시요소(MDPE)는 연결전극(CM)을 통해 중간화소회로(MPC)와 전기적으로 연결될 수 있다. 중간표시요소(MDPE)는 동일한 외측화소영역(OPA) 내에 배치된 중간화소회로(MPC)와 전기적으로 연결될 수 있다.
제2표시요소(DPE2)는 제1내측화소영역(IPA1)과 중첩하며 제1내측화소회로(IPC1)와 전기적으로 연결된 제1내측표시요소(IDPE1)를 포함할 수 있다. 제1외측화소회로(OPC1) 및 제1내측화소회로(IPC1)는 동일한 제1데이터신호를 전달받을 수 있다. 일 실시예에서, 제1외측화소회로(OPC1) 및 제1내측화소회로(IPC1)는 각각 상이한 스캔 신호를 전달받을 수 있으며 독립적으로 구동할 수 있다.
제2표시요소(DPE2)는 제2내측열(IC2)과 중첩하며 추가화소회로(APC)와 전기적으로 연결된 추가표시요소(ADPE)를 포함할 수 있다. 추가표시요소(ADPE)는 추가화소회로(APC)와 전기적으로 연결될 수 있다. 추가표시요소(ADPE)는 동일한 화소영역 내에 배치된 추가화소회로(APC)와 전기적으로 연결될 수 있다.
제1표시요소(DPE1) 및 제2표시요소(DPE2) 중 어느 하나는 제2내측열(IC2)과 중첩하고 제2내측화소회로(IPC2)와 전기적으로 연결된 제2내측표시요소(IDPE2)를 포함할 수 있다. 제2내측표시요소(IDPE2)는 제1내측대응화소영역(ICPA1)에 배치될 수 있다. 일 실시예에서, 제1내측대응화소영역(ICPA1)은 제1영역(AR1) 및 제2영역(AR2) 중 어느 하나에 포함될 수 있다. 제2내측표시요소(IDPE2)는 연결배선(CWL)을 통해 제2내측화소회로(IPC2)와 전기적으로 연결될 수 있다.
제3표시요소(DPE3)는 제3영역(AR3)에 배치될 수 있다. 제3표시요소(DPE3)는 축소화소영역(SPA)에 배치될 수 있다. 축소화소영역(SPA)은 복수개로 구비될 수 있으며, 복수의 축소화소영역(SPA)들은 제1영역(AR1) 및 제2영역(AR2)을 둘러쌀 수 있다. 일 실시예에서, 제3표시요소(DPE3)는 복수개로 구비될 수 있으며, 복수의 제3표시요소(DPE3)들은 제3영역(AR3)에 배치될 수 있다. 제3표시요소(DPE3)는 제3발광영역(EA3)을 가질 수 있다. 제3발광영역(EA3)은 제3표시요소(DPE3)가 빛을 방출하는 영역일 수 있다.
제3발광영역(EA3)은 제1발광영역(EA1) 및 제2발광영역(EA2) 중 어느 하나보다 작을 수 있다. 이러한 경우, 제3영역(AR3)에서 단위 면적당 제3표시요소(DPE3)의 개수는 제1영역(AR1)에서 단위 면적당 제1표시요소(DPE1)의 개수보다 많을 수 있다.
본 실시예는 외측열(OC)의 제2영역(AR2)의 폭(Wd1)이 내측열(IC)에서 제1영역(AR1)의 폭 및 제2영역(AR2)의 폭의 합(Wt)보다 작을 수 있다. 따라서, 제1영역(AR1) 및 제2영역(AR2)은 제3영역(AR3)과 해상도 차이가 있더라도 사용자가 쉽게 인식하지 못할 수 있으며 심미감이 높아질 수 있다.
이와 같은 특징은 표시 패널(10)이 제1영역(AR1)과 이격된 외측열(OC)을 따라 연장된 제1외측데이터선(ODL1) 및 제1영역(AR1)과 적어도 일부 중첩하는 제1내측열(IC1)을 따라 연장되고 제1외측데이터선(ODL1)과 전기적으로 연결된 제1내측데이터선(IDL1)을 포함하기 때문일 수 있다. 따라서, 외측화소영역(OPA)과 중첩하는 제1외측화소회로(OPC1) 및 제1내측화소영역(IPA1)과 중첩하는 제1내측화소회로(IPC1)는 동일한 데이터 신호를 인가받을 수 있으며, 제2영역(AR2)은 제1영역(AR1)의 외주를 적어도 일부 둘러쌀 수 있다.
또한, 본 실시예는 외측화소영역(OPA)에 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 및 중간화소회로(MPC)을 배치하여 제2영역(AR2)이 차지하는 면적을 감소시킬 수 있다. 또한, 제1내측화소영역(IPA1)에 제1내측화소회로(IPC1) 및 제2내측화소회로(IPC2)를 배치하여 제2영역(AR2)이 차지하는 면적을 추가적으로 감소시킬 수 있다. 따라서, 제1영역(AR1) 및 제2영역(AR2)은 제3영역(AR3)과 해상도 차이가 있더라도 사용자가 쉽게 인식하지 못할 수 있으며 심미감이 높아질 수 있다.
제3영역(AR3)에는 데이터선(DL), 수평데이터선(DL-H), 및 수직데이터선(DL_V)이 더 배치될 수 있다. 데이터선(DL)은 제3영역(AR3)에서 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 일 실시예에서, 데이터선(DL)은 제1영역(AR1)과 중첩하지 않을 수 있다.
데이터선(DL)은 제3영역(AR3)에 배치된 화소회로(PC)에 데이터 신호를 전달할 수 있다. 일 실시예에서, 도시하지 않았으나 데이터선(DL)은 데이터선(DL)과 동일한 열(column)에 배치된 화소회로(PC)에 데이터 신호를 전달할 수 있다.
데이터선(DL)은 수평데이터선(DL-H)과 전기적으로 연결될 수 있다. 수평데이터선(DL_H)은 제3영역(AR3)에서 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 수평데이터선(DL_H)은 수직데이터선(DL_V)과 전기적으로 연결될 수 있다. 수직데이터선(DL_V)은 제3영역(AR3)에서 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다.
데이터선(DL), 수평데이터선(DL_H), 및 수직데이터선(DL_V)은 제1영역(AR1)을 우회할 수 있다. 따라서, 동일한 열(column)에 배치된 데이터선(DL)의 일부 및 데이터선(DL)의 다른 일부가 제1영역(AR1)을 기준으로 단절되더라도, 동일한 열(column)에 배치된 데이터선(DL)의 일부 및 데이터선(DL)의 다른 일부는 수평데이터선(DL_H) 및 수직데이터선(DL_V)을 통해 전기적으로 연결될 수 있다. 따라서, 동일한 열(column)에 배치된 데이터선(DL)의 일부 및 데이터선(DL)의 다른 일부는 동일한 데이터 신호를 전달할 수 있다.
도 9a 및 도 9b는 도 8의 표시 패널(10)의 F-F'선에 따라 나타낸 단면도이다. 도 9a 및 도 9b에 있어서, 도 5와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9a 및 도 9b를 참조하면, 표시 패널(10)은 기판(100), 화소회로층(PCL), 및 표시요소층(DEL)을 포함할 수 있다. 일 실시예에서, 기판(100)은 제1영역(AR1) 및 제2영역(AR2)을 포함할 수 있다. 표시요소층(DEL)은 유기발광다이오드(OLED)를 포함할 수 있다. 유기발광다이오드(OLED)는 제1표시요소 및 제2표시요소 중 어느 하나일 수 있다. 이하에서는 유기발광다이오드(OLED)가 제1표시요소인 경우를 중심으로 상세히 설명하기로 한다.
제1표시요소로서 유기발광다이오드(OLED)는 제1화소(PX1)를 구현할 수 있다. 이러한 제1표시요소로서 유기발광다이오드(OLED)는 제1영역(AR1)에 배치될 수 있다.
화소회로층(PCL)은 기판(100) 상에 배치될 수 있다. 화소회로층(PCL)은 화소회로(PC), 무기절연층(IIL), 하부유기절연층(LOIL), 연결브릿지배선(BWL), 연결전극(CM), 유기절연층(OIL), 및 연결배선(CWL)을 포함할 수 있다. 일 실시예에서, 무기절연층(IIL)은 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 제1무기절연층(115), 제2무기절연층(117), 및 층간절연층(119)을 포함할 수 있다.
화소회로(PC)는 제2영역(AR2)에 배치될 수 있다. 화소회로(PC)는 제1영역(AR1)에 배치되지 않을 수 있다. 화소회로(PC)는 제1박막트랜지스터(TFT1), 제2박막트랜지스터(TFT2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 무기절연층(IIL)은 제1영역(AR1)과 중첩하는 그루브(Gv) 또는 홀을 구비할 수 있다. 그루브(Gv)는 무기절연층(IIL)의 일부가 제거된 형상일 수 있다. 예를 들어, 버퍼층(111), 제1게이트절연층(112), 제2게이트절연층(113), 및 제1무기절연층(115)은 제1영역(AR1) 및 제2영역(AR2)에 연속적으로 배치될 수 있다. 제2무기절연층(117) 및 층간절연층(119)은 각각 제1영역(AR1)과 중첩하는 개구를 구비할 수 있다. 제2무기절연층(117)의 개구 및 층간절연층(119)의 개구는 별도의 공정을 통하여 각각 형성되거나, 동일한 공정을 통해 동시에 형성될 수 있다. 제2무기절연층(117)의 개구 및 층간절연층(119)의 개구가 별도의 공정으로 각각 형성되는 경우, 그루브(Gv)는 계단 형상과 같은 단차 형상을 가질 수 있다.
하부유기절연층(LOIL)은 그루브(Gv)를 채울 수 있다. 하부유기절연층(LOIL)은 제2무기절연층(117) 및/또는 층간절연층(119)보다 투과율(예를 들어, 광투과율)이 높을 수 있다. 따라서, 제1영역(AR1)의 투과율(예를 들어, 광투과율)은 증가할 수 있다.
도 9a 및 도 9b는 그루브(Gv)를 구비하는 것을 도시하고 있으나, 다른 실시예에서, 무기절연층(IIL)은 그루브(Gv)를 구비하지 않을 수 있다. 이러한 경우, 제2무기절연층(117) 및 층간절연층(119)은 제1영역(AR1)에서 연속적으로 배치될 수 있다. 또 다른 실시예에서, 무기절연층(IIL)은 제1영역(AR1)과 중첩하는 기판(100)의 상면을 노출시킬 수 있다.
연결브릿지배선(BWL)은 하부유기절연층(LOIL) 상에 배치될 수 있다. 연결브릿지배선(BWL)은 전도성이 좋은 재료를 포함할 수 있다. 연결브릿지배선(BWL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예에서, 연결브릿지배선(BWL)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
유기절연층(OIL)은 하부유기절연층(LOIL) 상에 배치될 수 있다. 유기절연층(OIL)은 연결브릿지배선(BWL)을 덮을 수 있다. 일 실시예에서, 유기절연층(OIL)은 차례로 적층된 제1유기절연층(OIL1), 제2유기절연층(OIL2), 및 제3유기절연층(OIL3)을 포함할 수 있다.
연결배선은 제2영역(AR2)으로부터 제1영역(AR1)으로 연장될 수 있다. 연결배선은 투명 전도성 산화물을 포함할 수 있다. 일 실시예에서, 연결배선은 복수개로 구비될 수 있다. 일 실시예에서, 복수의 연결배선들은 하부연결배선(LCWL) 및 상부연결배선(UCWL) 중 적어도 하나를 포함할 수 있다.
도 9a를 참조하면, 하부연결배선(LCWL)은 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있다. 하부연결배선(LCWL)은 제1유기절연층(OIL1)의 컨택홀을 통해 연결브릿지배선(BWL)과 전기적으로 연결될 수 있다. 하부연결배선(LCWL)은 제2유기절연층(OIL2)의 컨택홀 및 제3유기절연층(OIL3)의 컨택홀을 통해 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 따라서, 제1영역(AR1)에 배치된 유기발광다이오드(OLED)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있으며, 제2영역(AR2)에 배치된 화소회로(PC)에 의해 구동될 수 있다.
도 9b를 참조하면, 상부연결배선(UCWL)은 제2유기절연층(OIL2) 및 제3유기절연층(OIL3) 사이에 배치될 수 있다. 상부연결배선(UCWL)은 제1유기절연층(OIL1)의 컨택홀 및 제2유기절연층(OIL2)의 컨택홀을 통해 연결브릿지배선(BWL)과 전기적으로 연결될 수 있다. 상부연결배선(UCWL)은 제3유기절연층(OIL3)의 컨택홀을 통해 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 따라서, 제1영역(AR1)에 배치된 유기발광다이오드(OLED)는 제2영역(AR2)에 배치된 화소회로(PC)와 전기적으로 연결될 수 있으며, 제2영역(AR2)에 배치된 화소회로(PC)에 의해 구동될 수 있다.
도 8을 참조하면, 외측화소영역(OPA)에는 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 및 중간화소회로(MPC)가 배치될 수 있다. 만약 본 실시예와 다르게 하부연결배선(LCWL)이 무기절연층(IIL) 및 하부유기절연층(LOIL) 사이에 배치된 경우, 하부연결배선(LCWL) 및 화소회로(PC)가 모두 배치되지 못할 수 있다. 본 실시예에서는 하부연결배선(LCWL)이 제1유기절연층(OIL1) 및 제2유기절연층(OIL2) 사이에 배치될 수 있으며, 하부연결배선(LCWL)이 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 및 중간화소회로(MPC)와 함께 외측화소영역(OPA)에 배치될 수 있다.
도 10은 본 발명의 일 실시예에 따라 도 7의 표시 패널(10)의 G 부분을 확대한 확대도이다.
도 10을 참조하면, 표시 패널(10)은 기판(100), 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 중간데이터선(MDL), 인접데이터선(ADDL), 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 중간화소회로(MPC), 제1화소회로(PC1), 제2화소회로(PC2), 더미화소회로(DPC), 제1스캔선(SL1), 제2스캔선(SL2), 제3스캔선(SL3), 및 중간스캔선(MSL)을 포함할 수 있다. 기판(100)은 제2영역(AR2) 및 제3영역(AR3)을 포함할 수 있다. 제3영역(AR3)은 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다.
제1외측데이터선(ODL1)은 제1외측화소회로(OPC1)에 데이터 신호를 전달할 수 있다. 제1외측데이터선(ODL1)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제1외측데이터선(ODL1)은 외측열(OC)을 따라 연장될 수 있다. 제1외측데이터선(ODL1)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다.
제2외측데이터선(ODL2)은 제2외측화소회로(OPC2)에 데이터 신호를 전달할 수 있다. 제2외측데이터선(ODL2)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 제2외측데이터선(ODL2)은 외측열(OC)을 따라 연장될 수 있다. 제2외측데이터선(ODL2)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다.
중간데이터선(MDL)은 중간화소회로(MPC) 및 제1화소회로(PC1)에 데이터 신호를 전달할 수 있다. 중간데이터선(MDL)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 중간데이터선(MDL)은 외측열(OC)을 따라 연장될 수 있다. 중간데이터선(MDL)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다.
인접데이터선(ADDL)은 제2화소회로(PC2)에 데이터 신호를 전달할 수 있다. 인접데이터선(ADDL)은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 연장될 수 있다. 인접데이터선(ADDL)은 외측열(OC)을 따라 연장될 수 있다. 인접데이터선(ADDL)은 중간데이터선(MDL)과 평행할 수 있다. 인접데이터선(ADDL)은 제3영역(AR3)으로부터 제2영역(AR2)으로 연장될 수 있다.
제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 및 중간화소회로(MPC)는 각각 외측화소영역(OPA)에 배치될 수 있다. 일 실시예에서, 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치될 수 있다. 중간화소회로(MPC)는 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2) 중 어느 하나와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다. 예를 들어, 중간화소회로(MPC)는 제1외측화소회로(OPC1)와 제2방향(예를 들어, y 방향 또는 -y 방향)과 나란히 배치될 수 있다.
제1화소회로(PC1) 및 제2화소회로(PC2)는 외측화소영역(OPA)과 인접하게 제3영역(AR3)에 배치될 수 있다. 일 실시예에서, 제1화소회로(PC1) 및 제2화소회로(PC2)는 제1방향(예를 들어, x 방향 또는 -x 방향)으로 나란히 배치될 수 있다. 일 실시예에서, 제1화소회로(PC1)는 중간데이터선(MDL)과 전기적으로 연결될 수 있다. 제2화소회로(PC2)는 인접데이터선(ADDL)과 전기적으로 연결될 수 있다.
제1화소회로(PC1) 및 중간화소회로(MPC)는 각각 중간데이터선(MDL)과 전기적으로 연결될 수 있다. 따라서, 제1화소회로(PC1) 및 중간화소회로(MPC)는 동일한 데이터 신호를 전달받을 수 있다. 따라서, 외측열(OC)에 배치되는 데이터선의 개수를 줄일 수 있다.
일 실시예에서, 더미화소회로(DPC)는 외측화소영역(OPA)에 배치될 수 있다. 일 실시예에서, 더미화소회로(DPC)는 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2) 중 다른 하나와 제2방향(예를 들어, y 방향 또는 -y 방향)으로 나란히 배치될 수 있다. 일부 실시예에서, 더미화소회로(DPC)는 생략될 수 있다.
제1스캔선(SL1)은 제1외측화소회로(OPC1) 및 제2외측화소회로(OPC2)에 각각 스캔 신호를 전달할 수 있다. 제1스캔선(SL1)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다.
제2스캔선(SL2)은 중간화소회로(MPC)에 스캔 신호를 전달할 수 있다. 제2스캔선(SL2)은 제1방향(예를 들어, x 방향 또는 -x 방향)으로 연장될 수 있다. 일 실시예에서, 제1스캔선(SL1) 및 제2스캔선(SL2)은 동일한 스캔 신호를 전달할 수 있다. 제1스캔선(SL1) 및 제2스캔선(SL2)은 전기적으로 연결될 수 있다. 예를 들어, 제1스캔선(SL1) 및 제2스캔선(SL2)은 중간스캔선(MSL)을 통해 서로 전기적으로 연결될 수 있다. 도 10에서는 외측화소영역(OPA)에 중간스캔선(MSL)이 배치된 것을 도시하고 있으나, 다른 실시예에서, 중간스캔선(MSL)은 외측화소영역(OPA)에 배치되지 않을 수 있다.
제3스캔선(SL3)은 제1화소회로(PC1)와 전기적으로 연결될 수 있다. 일 실시예에서, 제3스캔선(SL3)은 제1화소회로(PC1) 및 제2화소회로(PC2)와 각각 전기적으로 연결될 수 있다. 제3스캔선(SL3) 및 제1스캔선(SL1)은 각각 독립적으로 스캔 신호를 전달할 수 있다. 따라서, 제1화소회로(PC1) 및 중간화소회로(MPC)가 동일한 중간데이터선(MDL)과 전기적으로 연결되더라도, 제1화소회로(PC1) 및 중간화소회로(MPC)는 각각 독립적으로 구동될 수 있다.
도 11은 본 발명의 다른 실시예에 따라 도 7의 외측화소영역(OPA), 제1외측대응화소영역(OCPA1), 제2외측대응화소영역(OCPA2), 및 제1내측화소영역(IPA1), 및 제1내측대응화소영역(ICPA1)을 확대한 확대도이다. 도 11에 있어서, 도 8과 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 11을 참조하면, 기판(100), 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 제1내측데이터선(IDL1), 제2내측데이터선(IDL2), 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 제1내측화소회로(IPC1), 제2내측화소회로(IPC2), 중간화소회로(MPC), 연결전극(CM), 연결배선(CWL), 제1표시요소(DPE1), 및 제2표시요소(DPE2)를 포함할 수 있다. 기판(100)은 제1영역(AR1), 제2영역(AR2), 및 제3영역(AR3)을 포함할 수 있다. 제2영역(AR2)은 제1영역(AR1)을 적어도 일부 둘러쌀 수 있다.
일 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제1표시요소(DPE1)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다.
제1표시요소(DPE1)는 복수개로 구비될 수 있으며, 복수의 제1표시요소(DPE1)들은 제1영역(AR1)에 배치될 수 있다. 복수의 제1표시요소(DPE1)들은 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예에서, 복수의 제1표시요소(DPE1)들은 제1외측대응화소영역(OCPA1) 및 제2외측대응화소영역(OCPA2)에 배치될 수 있다. 하나의 화소영역에 배치된 복수의 제1표시요소(DPE1)들 중 어느 하나는 청색광 또는 적색광을 방출할 수 있다. 상기 하나의 화소영역에 배치된 복수의 제1표시요소(DPE1)들 중 다른 하나는 녹색광을 방출할 수 있다.
일 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 또는 적색광을 방출할 수 있다. 다른 실시예에서, 제2표시요소(DPE2)는 청색광, 녹색광, 적색광, 또는 백색광을 방출할 수 있다.
제2표시요소(DPE2)는 복수개로 구비될 수 있으며, 복수의 제2표시요소(DPE2)들은 제2영역(AR2)에 배치될 수 있다. 복수의 제2표시요소(DPE2)들은 펜타일 매트릭스 구조로 배열될 수 있다. 일 실시예에서, 복수의 제2표시요소(DPE2)들은 제1외측화소영역(OPA1), 제2외측화소영역(OPA2), 및 제1내측화소영역(IPA1)에 배치될 수 있다. 일 실시예에서, 하나의 화소영역에 배치된 복수의 제2표시요소(DPE2)들 중 어느 하나는 청색광 또는 적색광을 방출할 수 있다. 상기 하나의 화소영역에 배치된 복수의 제2표시요소(DPE2)들 중 다른 하나는 녹색광을 방출할 수 있다.
이에 따라, 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 제1내측데이터선(IDL1), 제2내측데이터선(IDL2), 및 추가데이터선(ADL)은 하나의 열(column)당 복수개로 구비될 수 있다. 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 제1내측화소회로(IPC1), 제2내측화소회로(IPC2), 중간화소회로(MPC), 및 연결전극(CM), 중간브릿지배선(MBRL), 및 연결배선(CWL)은 각각 화소영역당 복수개로 구비될 수 있다.
도 12는 본 발명의 다른 실시예에 따라 도 7의 표시 패널(10)의 G 부분을 확대한 확대도이다. 도 12에 있어서, 도 10과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 12를 참조하면, 표시 패널(10)은 기판(100), 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 중간데이터선(MDL), 인접데이터선(ADDL), 제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 중간화소회로(MPC), 제1화소회로(PC1), 제2화소회로(PC2), 더미화소회로(DPC), 제1스캔선(SL1), 제2스캔선(SL2), 제3스캔선(SL3), 및 중간스캔선(MSL)을 포함할 수 있다. 기판(100)은 제2영역(AR2) 및 제3영역(AR3)을 포함할 수 있다. 제3영역(AR3)은 제2영역(AR2)을 적어도 일부 둘러쌀 수 있다.
제1외측화소회로(OPC1), 제2외측화소회로(OPC2), 제1화소회로(PC1), 제2화소회로(PC2), 중간화소회로(MPC), 및 더미화소회로(DPC)는 각각 하나의 화소영역당 복수개로 구비될 수 있다. 일 실시예에서, 제1외측데이터선(ODL1), 제2외측데이터선(ODL2), 중간데이터선(MDL), 인접데이터선(ADDL)은 각각 하나의 열(column)당 복수개로 구비될 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100: 기판
ADDL: 인접데이터선
AR1, AR2, AR3: 제1영역, 제2영역, 제3영역
DPE1, DPE2, DPE3: 제1표시요소, 제2표시요소, 제3표시요소
EA1, EA2, EA3: 제1발광영역, 제2발광영역, 제3발광영역
IC1, IC2: 제1내측열, 제2내측열
IDL1, IDL2: 제1내측데이터선, 제2내측데이터선
IDPE1, IDPE2: 제1내측표시요소, 제2내측표시요소
IPA1, IPA2: 제1내측화소영역, 제2내측화소영역
IPC1, IPC2: 제1내측화소회로, 제2내측화소회로
MDL: 중간데이터선
MPC: 중간화소회로
OC: 외측열
OCPA1, OCPA2: 제1외측대응화소영역, 제2외측대응화소영역
ODL1, ODL2: 제1외측데이터선, 제2외측데이터선
ODPE1, ODPE2: 제1외측표시요소, 제2외측표시요소
OIL: 유기절연층
OIL1, OIL2, OIL3: 제1유기절연층, 제2유기절연층, 제3유기절연층
OPA, OPA1, OPA2: 외측화소영역, 제1외측화소영역, 제2외측화소영역
OPC1, OPC2: 제1외측화소회로, 제2외측화소회로
PA: 화소영역
PC, PC1, PC2: 화소회로, 제1화소회로, 제2화소회로
PX1, PX2, PX3: 제1화소, 제2화소, 제3화소
R1, R2: 제1행, 제2행
SL1, SL2, SL3: 제1스캔선, 제2스캔선, 제3스캔선
CWL, LCWL, UCWL: 연결배선, 하부연결배선, 상부연결배선

Claims (20)

  1. 제1영역, 상기 제1영역과 이격된 외측열과 중첩하는 외측화소영역을 포함하고 상기 제1영역을 적어도 일부 둘러싸는 제2영역, 및 상기 제2영역을 적어도 일부 둘러싸는 제3영역을 포함하는 기판;
    상기 외측화소영역에 배치된 제1외측화소회로;
    상기 외측화소영역에 배치되고 상기 제1외측화소회로와 제1방향으로 나란히 배치된 제2외측화소회로;
    상기 외측화소영역에 배치되고 상기 제1외측화소회로 및 상기 제2외측화소회로 중 어느 하나와 상기 제1방향과 교차하는 제2방향으로 나란히 배치된 중간화소회로;
    상기 제1영역과 적어도 일부 중첩하는 제1내측열과 중첩하고 상기 제1외측화소회로와 전기적으로 연결된 제1외측표시요소 및 상기 제1영역과 적어도 일부 중첩하며 상기 제1내측열과 상이한 제2내측열과 중첩하고 상기 제2외측화소회로와 전기적으로 연결된 제2외측표시요소를 포함하고 상기 제1영역에 배치된 제1표시요소; 및
    상기 외측화소영역과 중첩하며 상기 중간화소회로와 전기적으로 연결된 중간표시요소를 포함하는 제2표시요소;를 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 외측열을 따라 연장되고 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선;
    상기 외측열을 따라 연장되며 상기 중간화소회로와 전기적으로 연결된 중간데이터선; 및
    상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 중간데이터선과 전기적으로 연결된 제1화소회로;를 더 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 제1외측화소회로 및 상기 제2외측화소회로와 각각 전기적으로 연결된 제1스캔선;
    상기 중간화소회로와 전기적으로 연결된 제2스캔선; 및
    상기 제1화소회로와 전기적으로 연결된 제3스캔선;을 더 포함하고,
    상기 제1스캔선 및 상기 제2스캔선은 동일한 스캔 신호를 전달하는, 표시 장치.
  4. 제2항에 있어서,
    상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선;
    상기 외측열을 따라 연장된 인접데이터선; 및
    상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 인접데이터선과 전기적으로 연결된 제2화소회로;를 더 포함하는, 표시 장치.
  5. 제1항에 있어서,
    상기 제2영역은 상기 제1내측열과 중첩하는 제1내측화소영역을 더 포함하고,
    상기 외측열을 따라 연장되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선;
    상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선;
    상기 제1외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제1내측데이터선;
    상기 제2외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제2내측데이터선;
    상기 제1내측화소영역에 배치되며 상기 제1내측데이터선과 전기적으로 연결된 제1내측화소회로; 및
    상기 제1내측화소영역에 배치되며 상기 제2내측데이터선과 전기적으로 연결된 제2내측화소회로;를 더 포함하고,
    상기 제2표시요소는 상기 제1내측화소영역에 배치되며 상기 제1내측화소회로와 전기적으로 연결된 제1내측표시요소를 더 포함하며,
    상기 제1표시요소 및 상기 제2표시요소 중 어느 하나는 상기 제2내측열과 중첩하고 상기 제2내측화소회로와 전기적으로 연결된 제2내측표시요소를 더 포함하는, 표시 장치.
  6. 제5항에 있어서,
    상기 제2영역으로부터 상기 제1영역으로 연장되며 투명 전도성 산화물을 포함하는 복수의 연결배선들;을 더 포함하고,
    상기 외측열과 교차하는 제1행에 배치된 상기 복수의 연결배선들의 개수는 상기 제1행과 상이한 제2행에 배치된 상기 복수의 연결배선들의 개수와 상이한, 표시 장치.
  7. 제6항에 있어서,
    상기 제1외측화소회로 및 상기 제1표시요소 사이에 배치되며 차례로 적층된 제1유기절연층, 제2유기절연층, 및 제3유기절연층을 포함하는 유기절연층;을 더 포함하고,
    상기 복수의 연결배선들은 상기 제1유기절연층 및 상기 제2유기절연층 사이에 배치된 하부연결배선 및 상기 제2유기절연층 및 상기 제3유기절연층 사이에 배치된 상부연결배선 중 적어도 하나를 포함하는, 표시 장치.
  8. 제5항에 있어서,
    상기 외측열로부터 상기 제2내측열로 연장되며 상기 제2외측화소회로 및 상기 제2외측표시요소를 전기적으로 연결시키는 제1연결배선; 및
    상기 제1내측열로부터 상기 제2내측열로 연장되며 상기 제2내측화소회로 및 상기 제2내측표시요소를 전기적으로 연결시키는 제2연결배선;을 더 포함하고,
    상기 제1내측열은 상기 외측열 및 상기 제2내측열 사이에 배치된, 표시 장치.
  9. 제1항에 있어서,
    상기 제3영역에 배치되며 상기 제1표시요소의 발광영역 및 상기 제2표시요소의 발광영역 중 어느 하나보다 작은 발광영역을 가진 제3표시요소;를 더 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 제2영역은 상기 제1영역의 외주를 따라 연장된, 표시 장치.
  11. 제1영역, 상기 제1영역과 이격된 외측열과 중첩하는 외측화소영역을 포함하고 상기 제1영역을 적어도 일부 둘러싸는 제2영역, 및 상기 제2영역을 적어도 일부 둘러싸는 제3영역을 포함하는 기판;
    상기 외측화소영역에 배치된 제1외측화소회로;
    상기 외측화소영역에 배치되고 상기 제1외측화소회로와 제1방향을 따라 나란히 배치된 제2외측화소회로;
    상기 외측화소영역에 배치되고 상기 제1외측화소회로 및 상기 제2외측화소회로 중 어느 하나와 상기 제1방향과 교차하는 제2방향을 따라 나란히 배치된 중간화소회로;
    상기 외측화소영역과 인접하게 상기 제3영역에 배치된 제1화소회로;
    상기 외측열을 따라 연장되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측데이터선;
    상기 외측열을 따라 연장되며 상기 제2외측화소회로와 전기적으로 연결된 제2외측데이터선;
    상기 외측열을 따라 연장되며 상기 중간화소회로 및 상기 제1화소회로와 각각 전기적으로 연결된 중간데이터선;
    상기 제1영역에 배치되며 상기 제1외측화소회로와 전기적으로 연결된 제1외측표시요소 및 상기 제2외측화소회로와 전기적으로 연결된 제2외측표시요소를 포함하는 제1표시요소; 및
    상기 외측화소영역에 배치되며 상기 중간화소회로와 전기적으로 연결된 중간표시요소를 포함하는 제2표시요소;를 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 제1외측화소회로 및 상기 제2외측화소회로와 각각 전기적으로 연결된 제1스캔선;
    상기 중간화소회로와 전기적으로 연결된 제2스캔선; 및
    상기 제1화소회로와 전기적으로 연결된 제3스캔선;을 더 포함하고,
    상기 제1스캔선 및 상기 제2스캔선은 동일한 스캔 신호를 전달하는, 표시 장치.
  13. 제11항에 있어서,
    상기 외측열을 따라 연장된 인접데이터선; 및
    상기 외측화소영역과 인접하게 상기 제3영역에 배치되며 상기 인접데이터선과 전기적으로 연결된 제2화소회로;를 더 포함하는, 표시 장치.
  14. 제11항에 있어서,
    상기 제1외측표시요소는 상기 제1영역과 적어도 일부 중첩하는 제1내측열과 중첩하고,
    상기 제2외측표시요소는 상기 제1영역과 적어도 일부 중첩하며 상기 제1내측열과 상이한 제2내측열과 중첩하는, 표시 장치.
  15. 제14항에 있어서,
    상기 제2영역은 상기 제1내측열과 중첩하는 제1내측화소영역을 더 포함하고,
    상기 제1외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제1내측데이터선;
    상기 제2외측데이터선과 전기적으로 연결되고 상기 제1내측열을 따라 연장된 제2내측데이터선;
    상기 제1내측화소영역에 배치되며 상기 제1내측데이터선과 전기적으로 연결된 제1내측화소회로; 및
    상기 제1내측화소영역에 배치되며 상기 제2내측데이터선과 전기적으로 연결된 제2내측화소회로;를 더 포함하고,
    상기 제2표시요소는 상기 제1내측화소영역에 배치되며 상기 제1내측화소회로와 전기적으로 연결된 제1내측표시요소를 더 포함하며,
    상기 제1표시요소 및 상기 제2표시요소 중 어느 하나는 상기 제2내측열과 중첩하고 상기 제2내측화소회로와 전기적으로 연결된 제2내측표시요소를 더 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 제2영역으로부터 상기 제1영역으로 연장되며 투명 전도성 산화물을 포함하는 복수의 연결배선들;을 더 포함하고,
    상기 외측열과 교차하는 제1행에 배치된 상기 복수의 연결배선들의 개수는 상기 제1행과 상이한 제2행에 배치된 상기 복수의 연결배선들의 개수와 상이한, 표시 장치.
  17. 제16항에 있어서,
    상기 제1외측화소회로 및 상기 제1표시요소 사이에 배치되며 차례로 적층된 제1유기절연층, 제2유기절연층, 및 제3유기절연층을 포함하는 유기절연층;을 더 포함하고,
    상기 복수의 연결배선들은 상기 제1유기절연층 및 상기 제2유기절연층 사이에 배치된 하부연결배선 및 상기 제2유기절연층 및 상기 제3유기절연층 사이에 배치된 상부연결배선 중 적어도 하나를 포함하는, 표시 장치.
  18. 제15항에 있어서,
    상기 외측열로부터 상기 제2내측열로 연장되며 상기 제2외측화소회로 및 상기 제2외측표시요소를 전기적으로 연결시키는 제1연결배선; 및
    상기 제1내측열로부터 상기 제2내측열로 연장되며 상기 제2내측화소회로 및 상기 제2내측표시요소를 전기적으로 연결시키는 제2연결배선;을 더 포함하고,
    상기 제1내측열은 상기 외측열 및 상기 제2내측열 사이에 배치된, 표시 장치.
  19. 제11항에 있어서,
    상기 제3영역에 배치되며 상기 제1표시요소의 발광영역 및 상기 제2표시요소의 발광영역 중 어느 하나보다 작은 발광영역을 가진 제3표시요소;를 더 포함하는, 표시 장치.
  20. 제11항에 있어서,
    상기 제2영역은 상기 제1영역의 외주를 따라 연장된, 표시 장치.
KR1020210161487A 2021-11-22 2021-11-22 표시 장치 KR20230076904A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210161487A KR20230076904A (ko) 2021-11-22 2021-11-22 표시 장치
US17/840,195 US20230165053A1 (en) 2021-11-22 2022-06-14 Display apparatus
CN202222992787.7U CN219146072U (zh) 2021-11-22 2022-11-10 显示设备
CN202211405413.9A CN116156963A (zh) 2021-11-22 2022-11-10 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210161487A KR20230076904A (ko) 2021-11-22 2021-11-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20230076904A true KR20230076904A (ko) 2023-06-01

Family

ID=86353276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210161487A KR20230076904A (ko) 2021-11-22 2021-11-22 표시 장치

Country Status (3)

Country Link
US (1) US20230165053A1 (ko)
KR (1) KR20230076904A (ko)
CN (2) CN219146072U (ko)

Also Published As

Publication number Publication date
CN116156963A (zh) 2023-05-23
CN219146072U (zh) 2023-06-06
US20230165053A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
KR20200047945A (ko) 표시 장치
KR20210049253A (ko) 표시 장치
KR20210024292A (ko) 표시 장치
US11974481B2 (en) Display panel and display apparatus including the same
KR20200029681A (ko) 표시장치
KR20210093419A (ko) 표시 장치 및 전자 기기
CN218277721U (zh) 显示设备
CN117062473A (zh) 显示面板和包括该显示面板的显示设备
KR20210070462A (ko) 표시장치
CN217134378U (zh) 显示面板和包括该显示面板的显示装置
KR20230076904A (ko) 표시 장치
KR20220088598A (ko) 표시 장치 및 표시 장치의 제조방법
CN219303667U (zh) 显示装置
KR20220063863A (ko) 디스플레이 장치
KR20210084743A (ko) 디스플레이 장치
CN219421505U (zh) 显示设备
CN219843922U (zh) 显示装置
CN220342748U (zh) 显示装置
KR20220143207A (ko) 표시 장치 및 표시 장치의 제조방법
KR20230016765A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220077223A (ko) 표시 장치 및 이의 제조 방법
KR20230167210A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20240031570A (ko) 표시 장치
KR20230110422A (ko) 표시 장치 및 표시 장치의 제조방법
KR20230115409A (ko) 표시 장치