KR102633505B1 - 협-베젤 전계 발광 표시장치 - Google Patents

협-베젤 전계 발광 표시장치 Download PDF

Info

Publication number
KR102633505B1
KR102633505B1 KR1020180138601A KR20180138601A KR102633505B1 KR 102633505 B1 KR102633505 B1 KR 102633505B1 KR 1020180138601 A KR1020180138601 A KR 1020180138601A KR 20180138601 A KR20180138601 A KR 20180138601A KR 102633505 B1 KR102633505 B1 KR 102633505B1
Authority
KR
South Korea
Prior art keywords
display area
encapsulation layer
layer
disposed
link
Prior art date
Application number
KR1020180138601A
Other languages
English (en)
Other versions
KR20200055231A (ko
Inventor
김가경
안재한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180138601A priority Critical patent/KR102633505B1/ko
Publication of KR20200055231A publication Critical patent/KR20200055231A/ko
Application granted granted Critical
Publication of KR102633505B1 publication Critical patent/KR102633505B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 출원은 베젤 영역을 극소화한 협-베젤 전계 발광 표시장치에 관한 것이다. 본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 다수 개의 연결 단자, 다수 개의 패드 단자, 봉지층, 그리고 링크 배선을 포함한다. 기판은, 다수 개의 화소들이 배치된 표시 영역과, 표시 영역을 둘러싸는 비 표시 영역을 구비한다. 연결 단자는, 비 표시 영역의 제1 변에 배치된다. 패드 단자는, 비 표시 영역의 제1 변과 대향하는 제2 변에 배치된다. 봉지층은, 연결 단자들을 노출하고 적어도 표시 영역을 덮는다. 링크 배선은, 봉지층 위에 배치되며, 연결 단자들과 패드 단자들을 연결한다.

Description

협-베젤 전계 발광 표시장치{NARROW BEZEL ELECTROLUMINESENCE DISPLAY}
본 출원은 베젤 영역을 극소화한 협-베젤 전계 발광 표시장치에 관한 것이다. 특히, 본 출원은 배선과 패드를 연결하는 링크부를 베젤 영역이 아닌 인-캡(encapsulation) 혹은 봉지층의 상층부에 배치하여 베젤 영역을 극소화한 전계 발광 표시장치에 관한 것이다.
표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.
전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exiton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.
전계 발광 표시장치는 초박형화가 가능하고, 유연성이 우수하여 다양한 분야에서 다양한 제품으로 응용되고 있다. 표시 장치의 면적에서 유효 표시 영역 즉, 영상이 실제로 표현되는 영역의 비율을 높인 제품들에 대한 요구가 증가하고 있다. 표시 영역의 비율을 높이기 위해서는 표시 장치의 표시 면의 면적에서 영상이 표현되지 않는 영역 즉 비 표시 영역의 비율을 낮추어야 한다. 표시 장치에는 영상을 표현하는 데 필요한 여러 구성 요소들을 구비하고, 이러한 구성 요소들은 비 표시 영역에 배치된다.
FHD(Full High Density), UHD(Ultra High Density)를 넘어 4K 혹은 8K의 초 고해상도를 구현함에 따라, 배선들의 개수가 점차 늘어나고 있다. 표시 장치에 영상 데이터를 배선들에 공급하기 위해서는, 외부 구동 장치와 배선들을 연결한다. 배선의 개수가 늘어나면, 외부 구동 장치와 배선들을 연결하기 위한 링크부의 면적이 증가하여, 비 표시 영역이 차지하는 비율을 줄이는 데 한계가 있다.
본 출원은 표시 패널에서 영상을 표시하는 표시 영역의 면적을 극대화한 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다. 본 출원은 표시 패널에서 영상을 표시하지 않는 비 표시 영역인 베젤의 면적을 극소화한 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다. 또한, 본 출원은 표시 패널의 배선들을 외부 구동 장치와 연결하는 링크부를 베젤 영역에서 제외함으로써 베젤 영역의 면적을 극소화한 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.
본 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 다수 개의 연결 단자, 다수 개의 패드 단자, 봉지층, 그리고 링크 배선을 포함한다. 기판은, 다수 개의 화소들이 배치된 표시 영역과, 표시 영역을 둘러싸는 비 표시 영역을 구비한다. 연결 단자는, 비 표시 영역의 제1 변에 배치된다. 패드 단자는, 비 표시 영역의 제1 변과 대향하는 제2 변에 배치된다. 봉지층은, 연결 단자들을 노출하고 적어도 표시 영역을 덮는다. 링크 배선은, 봉지층 위에 배치되며, 연결 단자들과 패드 단자들을 연결한다.
일례로, 스캔 배선, 데이터 배선, 화소 구동 전원 배선, 발광 소자, 구동 소자 및 댐 구조물을 더 포함한다. 스캔 배선, 데이터 배선 및 화소 구동 전원 배선은, 화소들을 정의한다. 발광 소자는, 화소 내에 배치되어 영상 정보를 표현한다. 구동 소자는, 발광 소자를 구동한다. 댐 구조물은, 비 표시 영역에 배치되어 표시 영역을 둘러싼다. 연결 단자는, 데이터 배선 및 화소 구동 전원 배선에서 연장되어 댐 구조물 외부의 제1 변에 배치된다. 패드 단자는, 기판 위에서 댐 구조물 외부의 제2 변에 섬 모양으로 배치된다.
일례로, 연결 단자는, 제1 변에서 표시 영역의 폭 전체에 걸쳐 분산 배치된다. 패드 단자는, 제2 변에서 표시 영역의 폭보다 작은 폭에 걸쳐 일정 간격으로 인접하여 배치된다. 연결 단자와 패드 단자는 일대일 대응 관계를 갖는다.
일례로, 화소는 발광 영역을 구비한다. 링크 배선은, 봉지층 위에서 발광 영역을 회피하는 경로를 갖고 배치된다.
일례로, 링크 배선들의 유효 길이는 실질적으로 동일하다.
일례로, 링크 배선들 중 중심부에 배치된 중심 링크 배선은 다수 개의 굴곡부를 갖고 연결 단자와 패드 단자를 연결한다. 중심부에서 멀어질수록 굴곡부의 개수가 줄어들고 직선부를 더 많이 갖고 연결 단자와 패드 단자를 연결한다.
일례로, 박막 트랜지스터 층, 평탄화 막, 화소 구동 전극 및 뱅크를 더 포함한다. 박막 트랜지스터 층은, 기판 위에 형성된다. 평탄화 막은, 박막 트랜지스터 층을 덮는다. 화소 구동 전극은, 박막 트랜지스터 층 내에 배치된 박막 트랜지스터와 연결되고 평탄화 막 위에 배치된다. 뱅크는, 화소 구동 전극에서 발광 영역을 정의한다. 봉지층은, 제1 무기 봉지층, 제1 무기 봉지층 위에 도포된 유기 봉지층, 그리고 유기 봉지층의 상부 표면에 적층된 제2 무기 봉지층을 포함한다.
일례로, 링크 배선은, 제2 무기 봉지층 위에서 기판의 제2 변의 끝단까지 연장되며, 링크 배선의 끝단에는 패드 단자가 정의된다. 연결 단자는, 봉지층의 외측으로 노출되어 제2 무기 봉지층 위에서 연장된 링크 배선과 접촉한다.
일례로, 링크 배선은, 봉지층 위에서 기판의 제2 변의 끝단까지 연장되며, 링크 배선의 끝단에는 패드 단자가 정의된다. 연결 단자는, 연결 단자를 덮는 봉지층의 제1 무기 봉지층과 제2 무기 봉지층을 관통하는 콘택홀을 통해 봉지층 위에서 연장된 링크 배선과 접촉한다.
일례로, 봉지층 위에 적층된 상부 버퍼층을 더 포함한다. 링크 배선은, 상부 버퍼층 위에 형성된다.
일례로, 상부 버퍼층은, 연결 단자를 노출한다.
본 출원에 따른 전계 발광 표시장치는, 표시 영역의 주변을 둘러싸는 비 표시 영역인 베젤 영역이 차지하는 비율을 극소화할 수 있다. 본 출원에 의한 전계 발광 표시장치는, 비 표시 영역에 배치되던 링크부를 인-캡 위에 배치함으로써 비 표시 영역인 베젤 영역을 최소화한다. 또한, 링크부를 표시 영역인 인-캡 위에 배치함으로써, 배치 구성의 자유도가 높아 링크 배선들의 저항을 일정하게 조절할 수 있다. 본 출원에 따른 전계 발광 표시장치는, 협-베젤 혹은 무-베젤 구조를 달성하면서, 링크 배선의 저항을 균일하게 조정함으로써 양질의 화질을 확보할 수 있다.
위에서 언급된 본 출원의 효과 외에도, 본 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 출원에 의한 협-베젤 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 본 출원에 의한 협-베젤 전계 발광 표시장치에서 표시 영역 내의 봉지층 위에 링크 배선이 배치된 일 실시 예를 나타내는 평면도이다.
도 3은 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 패드 단자의 구조를 나타낸 평면 확대도이다.
도 4는 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 패드 단자의 구조를 나타내는 것으로 도 3의 절취선 I-I'을 따라 도시한 단면도이다.
도 5는 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타낸 평면 확대도이다.
도 6은 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타내는 것으로 도 5의 절취선 II-II'을 따라 도시한 단면도이다.
도 7은 본 출원의 다른 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타내는 것으로 도 5b의 절취선 II-II'을 따라 도시한 단면도이다.
도 8은 본 출원에 의한 협-베젤 전계 발광 표시장치에서 봉지층 위에 배치된 링크 배선의 다양한 형태 및 구조를 나타내는 평면도이다.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 본 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 출원에 따른 폴더블 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 도면들을 참조하여 본 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에 대해 상세히 설명한다. 도 1은 본 출원에 의한 협-베젤 전계 발광 표시장치를 나타내는 평면도이다. 도 1을 참조하면, 본 출원에 의한 전계 발광 표시장치는 기판(SUB), 화소(P), 공통 전원 배선(CPL), 댐 구조물(DM), 연결부(PP, CP, LL) 및 구동부(200)를 포함한다.
기판(SUB)은 베이스 기판(또는 베이스 층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 표시장치의 특성상 기판(SUB)은 투명한 것이 바람직하다. 하지만, 경우에 따라서, 예를 들어, 상부 발광형과 같은 경우, 불투명한 재질로 기판(SUB)을 사용할 수도 있다.
일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경으로 라운딩 된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 기판(SUB)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.
일 예에 따른 기판(SUB)은 표시 영역(AA)과 비 표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 대부분에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩 된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다. 도 1에서는 점선으로 도시한 네 모서리가 라운딩 된 사각형이 표시 영역(AA)에 해당한다.
비 표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비 표시 영역(IA)은 기판(SUB)의 제1 가장자리에 마련된 제1 비 표시 영역(IA1), 제1 비 표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비 표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비 표시 영역(IA3), 및 제3 비 표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비 표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비 표시 영역(IA1)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제2 비 표시 영역(IA2)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제3 비 표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비 표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.
화소(P)는 기판(SUB)의 표시 영역(AA) 내부 공간에 마련될 수 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 방식의 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 배선(SL), 데이터 배선(DL), 화소 구동 전원 배선(PL)에 의해 정의될 수 있다.
스캔 배선(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수 개의 스캔 배선(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.
데이터 배선(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수 개의 데이터 배선(DL)을 포함한다.
화소 구동 전원 배선(PL)은 데이터 배선(DL)과 나란하도록 기판(SUB) 상에 배치된다. 기판(SUB)의 표시 영역(AA)은 데이터 배선(DL)과 나란한 복수의 화소 구동 전원 배선(PL)을 포함한다. 선택적으로, 화소 구동 전원 배선(PL)은 스캔 배선(SL)과 나란하도록 배치될 수도 있다.
일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 서브 화소를 더 포함할 수 있다.
다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 서브 화소, 적어도 2개의 녹색 서브 화소, 및 적어도 하나의 청색 서브 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 서브 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.
화소(P)는 하나의 단위 영역을 구성하는 스캔 배선(SL), 데이터 배선(DL) 및 화소 구동 전원 배선(PL)에 전기적으로 연결된 화소 회로(PC), 그리고 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.
화소 회로(PC)는 하나의 단위 영역에 배치된 스캔 배선(SL)으로부터 공급되는 스캔 신호에 응답하여 해당 단위 영역에 배치된 데이터 배선(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 배선(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.
일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 배선(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 커패시터를 포함할 수 있다.
다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 배선(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.
발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 빛을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 배선(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 배선(CPL)으로 흐를 수 있다.
일 예에 따른 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(또는 제1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층, 그리고 발광층에 전기적으로 연결된 공통 전극(또는 제2 전극 혹은 캐소드)을 포함할 수 있다.
공통 전원 배선(CPL)은 기판(SUB)의 비 표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극과 전기적으로 연결된다. 일 예에 따른 공통 전원 배선(CPL)은 일정한 배선 폭을 가지면서 기판(SUB)의 표시 영역(IA)에 인접한 제2 내지 제4 비 표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비 표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 배선(CPL)의 일단은 제1 비 표시 영역(IA1)의 일측 모서리부에 배치되고, 공통 전원 배선(CPL)의 타단은 제1 비 표시 영역(IA1)의 타측 모서리부에 배치될 수 있다. 그리고 공통 전원 배선(CPL)의 일단과 타단 사이는 제2, 제3 및 제4 비 표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 배선(CPL)은 평면적으로 기판(SUB)의 제1 비 표시 영역(IA1)에 해당하는 일측이 개구된 '∪'자 형태를 가질 수 있다.
봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA)의 상부면과 측면을 둘러싸도록 형성할 수 있다. 또한, 봉지층은 공통 전원 배선(CPL)의 상부를 덮도록 형성할 수 있다. 하지만 제1 비 표시 영역(IA1)에서는, 공통 전원 배선(CPL)의 일단과 타단이 봉지층에 덮이지 않고 노출될 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 그리고 복수의 무기막 사이에 개재된 유기막을 포함할 수 있다.
본 출원의 일 예에 따른 연결부는 패드 단자(PP), 링크 배선(LL) 및 연결 단자(CP)를 포함한다. 여기서, 연결부는 표시 영역(AA)에 배치된 배선들 중 데이터 배선(DL)과 화소 구동 전원 배선(PL), 그리고 비 표시 영역(IAA)에 배치된 공통 전원 배선(CPL)을 외부 구동 장치와 연결하기 위한 연결 수단들을 의미한다.
패드 단자(PP)는 기판(SUB)의 비 표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제2 비 표시 영역(IA2)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 공급 패드, 복수의 구동 전원 공급 패드 및 복수의 제어 신호 공급 패드 등을 포함할 수 있다.
연결 단자(CP)는 기판(SUB)의 비 표시 영역(IA)에 마련된 복수의 연결 단자들을 포함할 수 있다. 일 예에 따른 연결 단자(CP)는 기판(SUB)의 제1 비 표시 영역(IA1)에 마련된 복수의 공통 전원 연결 단자, 복수의 데이터 연결 단자. 복수의 구동 전원 연결 단자 및 복수의 제어 신호 연결 단자 등을 포함할 수 있다.
링크 배선(LL)은 패드 단자(PP)와 연결 단자(CP)를 연결하는 배선이다. 링크 배선(LL)의 일측단은 패드 단자(PP)에 연결된다. 또는 별도의 패드 단자(PP)를 구비하지 않고, 링크 배선(LL)의 일측단 자체로 패드 단자(PP)를 형성할 수 있다. 이하의 설명에서는 링크 배선(LL)의 일측단이 패드 단자(PP)로 정의되는 경우로 설명한다. 링크 배선(LL)의 타측단은 연결 단자(CP)에 연결된다. 연결 단자(CP)는 표시 영역(AA) 내에 배치된 배선들에서 연장된 끝단 부분으로서, 보호막 혹은 봉지층에 덮여 있다. 일 예로, 연결 단자(CP)를 노출하는 콘택홀을 통해 링크 배선(LL)의 타측단이 연결 단자(CP)와 연결될 수 있다.
본 출원의 일 예에 따른 구동부는 게이트 구동 회로(200) 및 구동 직접 회로(300)를 포함할 수 있다.
게이트 구동 회로(200)는 기판(SUB)의 제3 비 표시 영역(IA3) 및/또는 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 배선들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비 표시 영역(IA3) 및/또는 제4 비 표시 영역(IA4)에 집적된다. 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 배선(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.
댐 구조물(DM)은 기판(SUB)의 제1 비 표시 영역(IA1), 제2 비 표시 영역(IA2), 제3 비 표시 영역(IA3) 및 제4 비 표시 영역(IA4)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 댐 구조물(DM)은 공통 전원 배선(CPL)의 외측에 배치됨으로서 기판(SUB) 위에서 최 외각부에 위치할 수 있다. 패드 단자(PP)와 연결 단자(CP)는 댐 구조체(DM)의 외측 영역에 배치되는 것이 바람직하다.
도 1에서는 댐 구조물(DM)이 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 댐 구조물(DM)은 공통 전원 배선(CPL)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 댐 구조물(DM)은 표시 영역(AA)과 게이트 구동 회로(200) 사이에 배치될 수 있다.
구동 집적 회로(300)는 본딩(또는 칩 실장) 공정을 통해 기판(SUB)의 제2 비 표시 영역(IA2)에 배치된 패드 단자(PP)와 물리적 및 전기적으로 연결된다. 패드 단자(PP)는 링크 배선(LL)을 통해 연결 단자(CP)와 전기적으로 연결된다. 연결 단자(CP)들은 표시 영역(AA)에 마련된 복수의 데이터 배선(DL)과 복수의 화소 구동 전원 배선(PL)에 전기적으로 연결된다. 또한, 비 표시 영역(AA)에 마련된 복수의 공통 전원 배선(CPL) 그리고 게이트 구동 회로(200)와도 전기적으로 연결된다. 구동 집적 회로(300)는 패드 단자(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)에 공급한다.
이하, 도 2를 참조하여, 본 출원에 의한 협-베젤 전계 발광 표시장치에서 연결부의 구조에 대해 좀 더 상세히 설명한다. 도 2는 본 출원에 의한 협-베젤 전계 발광 표시장치에서 표시 영역 내의 봉지층 위에 링크 배선이 배치된 일 실시 예를 나타내는 평면도이다.
본 출원의 일 예에 따른 연결부는 패드 단자(PP), 링크 배선(LL) 및 연결 단자(CP)를 포함한다.
연결 단자(CP)는 제1 비 표시 영역(IA1)에서 기판(SUB)의 가장자리에 인접하여 가로 방향으로 일정 규칙을 갖고 배치된다. 예를 들어, 데이터 배선(DL)에서 연장되어 데이터 연결 단자(DP)가 배치되고, 화소 구동 전원 배선(PL)에서 연장되어 화소 구동 연결 단자(AP)가 배치될 수 있다. 데이터 연결 단자(DP)와 화소 구동 연결 단자 사이(AP)는 화소 영역에 대응하는 간격 폭을 가질 수 있다. 또한, 제일 좌측 및 제일 우측에는 공통 전원 배선(CPL)에서 연장된 두 개의 공통 전원 연결 단자(CP1, CP2)가 배치될 수 있다. 공통 전원 연결 단자(CP1, CP2)에 이웃한 내측에는 제어 신호 연결 단자(GP1, GP2)가 각각 배치될 수 있다. 제어 신호 연결 단자(GP1, GP2)는 게이트 구동부(200)에서 연장된 것으로, 하이 레벨 전원, 로우 레벨 전원 및/또는 타이밍 동기 신호 등을 전달한다. 제어 신호 연결 단자(GP1, GP2)들 사이 내측에는 데이터 배선들(DL)과 화소 구동 전원 배선들(PL)들에 대응하는 데이터 연결 단자(DP) 및 화소 구동 연결 단자(AP)들이 배치될 수 있다. 예를 들어, 첫 번째 데이터 배선(DL1)에 연결된 첫 번째 데이터 연결 단자(CP1)에서 마지막 화소 구동 전원 배선(PLn)에 연결된 마지막 화소 구동 전원 연결 단자(CPn)가 연속하여 배치될 수 있다.
패드 단자(PP)는 제2 비 표시 영역(IA2)에서 기판(SUB)의 가장자리에 인접하여 가로 방향으로 일정 간격으로 배치된다. 패드 단자(PP)들의 배열 순서는 연결 단자(CP)들의 배열 순서와 일대일 대응하도록 배치될 수 있다. 예를 들어, 제일 좌측 및 제일 우측에는 두 개의 공통 전원 연결 단자(CP1, CP2)에 대응하는 공통 전원 패드 단자(PC1, PC2)가 배치될 수 있다. 공통 전원 패드 단자(PC1, PC2)에 이웃한 내측에는 제어 신호 패드 단자(PG1, PG2)가 각각 배치될 수 있다. 제어 신호 패드 단자(PG1, PG2)는. 예를 들어 구동 집적 회로(300)로부터, 하이 레벨 전원, 로우 레벨 전원 및/또는 타이밍 동기 신호 등을 전달받는다. 제어 신호 패드 단자(PG1, PG2)들 사이 내측에는 데이터 연결 단자(DP) 및 화소 구동 연결 단자(AP)들에 대응하는 데이터 패드 단자(PD) 및 화소 구동 패드 단자(PA)들이 배치될 수 있다. 예를 들어, 첫 번째 데이터 연결 단자(CP1)에서 마지막 화소 구동 전원 연결 단자(CPn)에 일대일 대응하도록 첫 번째 데이터 패드 단자(PC1)에서 마지막 화소 구동 패드 단자(PCn)가 연속하여 배치될 수 있다.
링크 배선(LL)은 패드 단자(PP)와 연결 단자(CP)를 연결하는 배선이다. 따라서, 링크 배선(LL)은 패드 단자(PP)와 연결 단자(CP)를 일대일로 연결하는 구조를 갖는다. 예를 들어, 제1 비 표시 영역(IA1)에 배치된 공통 전원 연결 단자(CP1, CP2)와 제2 비 표시 영역(IA2)에 배치된 공통 전원 패드 단자(PC1, PC2)는 각각 공통 전원 링크 배선(CL1, CL2)에 의해 연결될 수 있다. 공통 전원 링크 배선(CL1, CL2)에 이웃한 내측에는 제어 신호 패드 단자(PG1, PG2)와 제어 신호 연결 단자()를 일대일로 연결하는 제어 신호 링크 배선(GL1, GL2)이 각각 배치될 수 있다. 제어 신호 링크 배선(GL1, GL2)들 사이 내측에는 데이터 연결 단자(DP)와 데이터 패드 단자(PD)들을 일대일로 연결하는 데이터 링크 배선(DL1..., DLn), 그리고 화소 구동 연결 단자(AP)와 화소 구동 패드 단자(PA)들을 일대일로 연결하는 화소 구동 링크 배선(PL1... PLn)들이 배치될 수 있다. 예를 들어, 첫 번째 데이터 연결 단자(CP1)와 첫 번째 데이터 패드 단자(PC1)를 연결하는 첫 번째 데이터 링크 배선(DL1)에서 마지막 화소 구동 전원 연결 단자(CPn)와 마지막 화소 구동 패드 단자(PCn)를 연결하는 마지막 화소 구동 링크 배선(PLn)까지의 데이터 링크 배선들(DL1...DLn)과 화소 구동 링크 배선(PL1...PLn)들이 교대로 연속하여 배치될 수 있다.
패드 단자(PP)는 외부의 구동 장치와 연결하기 위한 것으로서, 통상적인 연결 장치와 접속할 수 있는 크기를 갖는 것이 바람직하다. 표시 장치의 크기는 다양할 수 있어도, 연결 장치와 연결하기 위한 수단, 예를 들어, FPCB는 규격화되어 있으므로, 패드부(PP)는 규격화된 크기를 충족하는 것이 바람직하다.
반면에, 연결 단자(CP)는 기판(SUB)의 표시 영역(AA)에 배치된 데이터 배선(DL) 및 화소 구동 전원 배선(PL) 그리고 비 표시 영역(IAA)에 배치된 공통 전원 배선(CPL)에서 그대로 연장되어 기판(SUB)의 상단에 정의된 제1 비 표시 영역(IAA1)에 배열될 수 있다.
따라서, 패드 단자(PP)와 연결 단자(CP)를 연결하는 링크 배선(LL)은 평행한 직선 형태를 가질 수 없다. 예를 들어, 정 가운데를 가로지르는 링크 배선(LL)은 일직선 형상을 가질 수 있더라도, 최 좌측 혹은 최 우측에 배치되는 링크 배선(LL)은 수직선에 대해 일정 각도를 갖고 방사된 사선 모양 혹은 꺾은선 모양을 가질 수 있다. 특히, 링크 배선(LL)의 저항을 줄이기 위해 불투명 금속 물질로 형성할 경우, 링크 배선(LL)은 표시 영역(AA) 내에서 발광 영역과 중첩하지 않도록 회피 경로를 갖도록 배치하는 것이 바람직하다.
이하, 도 3 및 4를 참조하여, 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 패드 단자의 구조를 상세히 설명한다. 도 3은 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 패드 단자의 구조를 나타낸 평면 확대도이다. 도 4는 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 패드 단자의 구조를 나타내는 것으로 도 3의 절취선 I-I'을 따라 도시한 단면도이다.
도 3에서는 제2 비 표시 영역(IA2)에 배치된 패드 단자(PP)들의 일부분을 도시한다. 특히, n개의 데이터 패드 단자들과(PD1... PDn)과 n개의 화소 구동 패드 단자들(PA1... PAn)이 교대로 배치된 부분을 확대하여 도시하였다. n개의 데이터 패드 단자들(PD1... PDn)은 n개의 데이터 링크 배선들(DL1... DLn)과 일대일 대응되고, n개의 화소 구동 패드 단자들(PA1... PAn)도 n개의 화소 구동 링크 배선들(PL1... PLn)과 일대일 대응된다.
도 4를 참조하면, 본 출원의 일 실시 예에 따른 협-베젤 전계 발광 표시장치는 기판(SUB), 화소 어레이층(120), 스페이서(SP), 봉지층(130) 및 연결부(PP, LL)를 포함할 수 있다.
기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비 표시 영역(IA)을 포함할 수 있다. 기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 기판(SUB)은 플렉서블(flexible) 기판, 혹은 강성(rigid) 기판일 수 있다. 예를 들어, 유리 재질의 플렉서블 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 유리 기판일 수 있다.
기판(SUB)의 상부 표면상에는 버퍼막(도시하지 않음)이 형성될 수 있다. 버퍼막은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 일면 상에 형성된다. 일 예에 따른 버퍼막은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막은 생략될 수 있다.
화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 층(PLN), 뱅크 패턴(BN), 스페이서(SP) 및 발광 소자(ED)를 포함할 수 있다.
박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제3 비 표시 영역(IA3) 및/또는 제4 비 표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.
일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 층간 절연막(ILD)을 포함한다. 도 4에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.
박막 트랜지스터(T)는 기판(SUB) 또는 버퍼막 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 4에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.
반도체 층(A)은 기판(SUB) 또는 버퍼막 상에 형성될 수 있다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼막과 반도체 층(A) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.
게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.
소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 층간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성된다.
소스 전극(S)과 드레인 전극(D) 각각은 층간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 2에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.
이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비 표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.
평탄화 층(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 층(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 층(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
다른 예에 따른 평탄화 층(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.
뱅크 패턴(BN)은 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역(또는 발광 영역)을 정의한다. 이러한 뱅크 패턴(BN)은 화소 정의막으로 표현될 수도 있다.
발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 층(PLN) 상에 형성되고 평탄화 층(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크 패턴(BN)에 의해 덮일 수 있다. 뱅크 패턴(BN)은 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.
일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.
발광층(EL)은 화소 구동 전극(AE)과 뱅크 패턴(BN)을 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 일 예에 따른 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다. 여기서, 제 1 발광부는 제 1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제 2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제 1 광의 보색 관계를 갖는 제 2 광을 방출하는 발광부를 포함할 수 있다.
다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 예를 들어, 다른 예에 따른 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.
추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다.
일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.
스페이서(SP)는 표시 영역(AA) 내에서 개구 영역 즉, 발광 소자(ED)가 배치되지 않은 영역에 산포하여 배치될 수 있다. 스페이서(SP)는 발광층(EL)을 증착하는 과정에서 스크린 마스크와 기판이 서로 직접 접촉하지 않도록 하기 위한 것일 수 있다. 스페이서(SP)는 뱅크 패턴(BN) 위에 배치되며, 발광층(EL)과 공통 전극(CE)이 표시 영역(AA) 내측에 배치된 스페이서(SP)를 타고 넘어가도록 도포될 수 있다.
경우에 따라서, 발광층(EL) 및/또는 공통 전극(CE)은 스페이서(SP)를 타고 넘어가지 않을 수 있다. 스페이서(SP)는 표시 영역(AA) 내부에서 뱅크 패턴(BN)의 일부에만 배치되어 있으므로, 공통 전극(CE)이 스페이서(SP)를 타고 넘어가지 않더라도, 공통 전극(CE)은 표시 영역(AA) 전체를 덮으며 연결된 구조를 갖는다.
봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.
일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다. 일 예에 따른 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기물로 이루어질 수 있다. 이러한 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 화학 기상 증착 공정 또는 원자층 증착 공정에 의해 형성될 수 있다.
유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 둘러싸인다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다. 유기 봉지층(PCL)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 유기 봉지층(PCL)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.
본 출원의 일 예에 따른 전계 발광 표시장치는 댐 구조물(DM)을 더 포함할 수 있다. 댐 구조물(DM)은, 유기 봉지층(PCL)의 흘러 넘침을 방지할 수 있도록 기판(SUB)의 비 표시 영역(IA)에 배치된다. 일 예에 따른 댐 구조물(DM)은 표시 영역(AA)의 외측에 배치될 수 있다. 더 상세히는, 댐 구조물(DM)은 표시 영역(AA) 외측에 배치된 게이트 구동 회로(200) 및 게이트 구동 회로(200) 외측에 배치된 공통 전원 배선(CPL)의 외측에 배치될 수 있다. 경우에 따라서, 댐 구조물(DM)은 공통 전원 배선(CPL)의 외측부와 중첩되도록 배치될 수 있다. 이 경우, 게이트 구동 회로(200) 및 공통 전원 배선(CPL)이 배치되는 비 표시 영역(IA)의 폭을 줄여 베젤(Bezel) 폭을 더 줄일 수 있다.
본 출원의 일 실시 예에 의한 댐 구조물(DM)은, 기판(SUB)에 수직하게 형성된 3중층 구조를 가질 수 있다. 예를 들어, 평탄화 막(PLN)으로 형성한 제1 층, 뱅크 패턴(BN)으로 형성한 제2 층, 그리고 스페이서(SP)로 형성한 제3 층을 포함할 수 있다.
제1 층은 평탄화 막(PLN)을 패턴 사다리꼴 형상의 단면 구조를 가질 수 있다. 제2 층은 제1 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 제3 층은 제2 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 유기 봉지층(PCL)의 두께가 얇아서 유기 봉지층(PCL)의 퍼짐성을 제어하기가 용이한 경우에는 댐 구조물(DM)의 높이가 높지 않아도 충분할 수 있다. 이 경우에는 제3 층은 생략될 수 있다.
댐 구조물(DM)은 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)에 의해 모두 덮인다. 유기 봉지층(PCL)은 댐 구조물(DM)의 내측 벽면 일부와 접촉할 수 있다. 예를 들어, 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물(DM)의 제1 층 높이 보다 높고 제2 층 높이 보다 낮을 수 있다. 또는 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물(DM)의 제2 층 높이보다 높고 제3 층의 높이보다 낮을 수 있다.
유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물(DM)의 전체 높이보다 낮게 도포되는 것이 바람직하다. 그 결과, 댐 구조물(DM)의 상부 표면과 외측 측벽에서는 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)이 서로 면 접촉을 이루는 구조를 갖는다.
봉지층(130) 위에는 상부 버퍼층(BUF)이 기판(SUB) 전체 표면을 덮도록 적층되어 있다. 상부 버퍼층(BUF) 위에는 패드 단자(PP)와 링크 배선(LL)이 형성되어 있다.
패드 단자(PP)는 기판(SUB)에서 제2 비 표시 영역(IA2)의 일측 끝단에 인접하여 배치된다. 링크 배선(LL)은 패드 단자(PP)와 일체형인 구조를 갖고, 제2 비 표시 영역(IA2)에서 표시 영역(AA)으로 연장된다. 예를 들어, 댐 구조물(DM)을 타고 넘고, 표시 영역(AA)의 화소 영역과 중첩되어 배치된다. 도 4에서는 단면도로서, 발광 소자(ED)와 링크 배선(LL)이 중첩되어 보이지만, 평면도 상에서는 링크 배선(LL)은 발광 소자(ED)와 중첩하지 않고, 우회하여 배치된다.
도 4에서는 패드 단자(PP)가 링크 배선(LL)과 일체형인 경우를 도시하고 있다. 다른 예로, 패드 단자(PP)는 박막 트랜지스터(T)의 소스-드레인 전극(S-D) 혹은 발광 소자(ED)의 화소 구동 전극(AE)와 동일한 층에 동일한 물질로 형성할 수 있다. 이 경우, 링크 배선(LL)은 패드 단자(PP)와 접촉하여 연결된 구조를 갖는다.
이하, 도 5 내지 도 7을 참조하여, 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 상세히 설명한다. 도 5는 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타낸 평면 확대도이다. 도 6은 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타내는 것으로 도 5의 절취선 II-II'을 따라 도시한 단면도이다. 도 7은 본 출원의 다른 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타내는 것으로 도 5b의 절취선 II-II'을 따라 도시한 단면도이다.
도 5를 참조하면, 본 출원의 일 실시 예에 의한 협-베젤 전계 발광 표시장치는, 제1 비 표시 영역(IA1)에 배치된 연결 단자(CP)들, 연결 단자(CP)에서 연장된 배선들(DL, PL, CPL), 그리고 연결 단자(CP)에 연결되며 표시 영역(AA)을 가로 질러 제2 비 표시 영역(IA2)로 연장된 링크 배선(LL)을 포함한다.
연결 단자(CP)들은, 공통 전원 연결 단자(CP1, CP2), 제어 신호 연결 단자(GP1, GP2), 데이터 연결 단자들(DP), 그리고 화소 구동 연결 단자들(AP)을 포함한다. 공통 전원 연결 단자는 연결 단자(CP)의 양끝에 하나씩 배치된다. 제어 신호 연결 단자는 공통 전원 연결 단자에서 내측으로 이웃하여 하나씩 배치된다. 제어 신호 연결 단자는 게이트 구동부(200)에 연결되는 것으로 게이트 구동부(200)가 하나만 배치된 경우 동일하게 한 개만 포함될 수 있다. 도면에서는 제어 신호 연결 단자(GP1, GP2)를 하나의 패드로 도시하였으나, 신호의 개수에 따라 여러 개의 패드들이 나뉘어 구성될 수 있다.
공통 전원 연결 단자들(CP1, CP2) 사이에는 n개의 데이터 연결 단자들(DP1... DPn)과 n개의 화소 구동 연결 단자들(AP1... APn)이 교대로 배치되어 있다. n개의 데이터 연결 단자들(DP1... DPn)은 n개의 데이터 링크 배선들(DL1... DLn)과 일대일 대응되어 연결되고, n개의 화소 구동 패드 단자들(AP1... APn)도 n개의 화소 구동 링크 배선들(PL1... PLn)과 일대일 대응되어 연결된다.
도 6을 참조하면, 본 출원의 일 실시 예에 따른 협-베젤 전계 발광 표시장치는 기판(SUB), 화소 어레이층(120), 스페이서(SP), 봉지층(130) 및 연결부(CP, LL)를 포함할 수 있다. 표시 영역(AA)의 구성은 도 4에 의한 설명과 동일하다. 하여, 동일 구성에 대한 중복 설명은 생략한다.
도 6을 참조하면, 연결 단자(CP) 중에서 데이터 연결 단자(DP)는, 표시 영역(AA)에서 제1 비 표시 영역(IA1)으로 연장된 데이터 배선(DL)의 일측 끝단에 배치되어 있다. 데이터 배선(DL)이 중간 절연막(ILD) 위에 형성되어 있으므로, 데이터 연결 단자(DP)도 중간 절연막(ILD) 위에 형성되어 있다.
표시 영역(AA)에서는 데이터 배선(DL) 위에 평탄화 막(PLN)이 덮고 있으며, 그 위에 뱅크(BN), 발광 소자(ED) 및 스페이서(SP) 등이 적층되어 있다. 하지만, 제1 비 표시 영역(IA1)에서는 데이터 배선(DL) 위에 댐 구조물(DM) 및 봉지층(130)이 적층되어 있다. 데이터 배선(DL)은 댐 구조물(DM) 외측으로 기판(SUB)의 일측 단변까지 길게 연장되어 있다. 따라서, 데이터 배선(DL)의 끝단인 데이터 연결 단자(DP)는 댐 구조물(DM) 외측까지 덮는 봉지층(130)보다 더 외부에 노출되어 배치될 수 있다.
봉지층(130) 위에는 상부 버퍼층(BUF)이 적층되어 있다. 상부 버퍼층(BUF)도 댐 구조물(DM) 외측으로 일정 거리 더 연장될 수 있다. 하지만, 상부 버퍼층(BUF)은 데이터 연결 단자(DP)를 덮지 않고 노출시킬 수 있다.
상부 버퍼층(BUF) 위에 링크 배선(LL)이 형성되어 있다. 링크 배선(LL)은 패드 단자(PP)와 일체형인 구조를 갖고 제2 비 표시 영역(IA2)에서 시작하여 표시 영역(AA)을 지나 제1 표시 영역(IA1)까지 연장된다. 예를 들어, 제2 비 표시 영역(IA2)의 댐 구조물(DM)을 타고 넘어, 표시 영역(AA)의 화소 영역을 지나 제1 비 표시 영역(IA1)의 댐 구조물(DM)을 다시 타고 넘어 연장된다. 링크 배선(LL)은 제1 비 표시 영역(IA1)에 노출된 데이터 연결 단자(DP)의 상부 표면과 접촉한다. 링크 배선(LL)이 데이터 연결 단자(DP)를 완전히 덮도록 형성하는 것이 바람직하다.
도 7에서는 본 출원의 다른 실시 예에 의한 협-베젤 전계 발광 표시장치에서 링크 배선과 연결 단자의 구조를 나타낸다. 기본적인 구성 및 구조는 도 6에 의한 것과 동일하다. 따라서, 차이점을 중심으로 설명한다.
도 7을 참조하면, 연결 단자(CP) 중에서 데이터 연결 단자(DP)는, 표시 영역(AA)에서 제1 비 표시 영역(IA1)으로 연장된 데이터 배선(DL)의 일측 끝단에 배치되어 있다. 데이터 배선(DL)이 중간 절연막(ILD) 위에 형성되어 있으므로, 데이터 연결 단자(DP)도 중간 절연막(ILD) 위에 형성되어 있다.
표시 영역(AA)에서는 데이터 배선(DL) 위에 평탄화 막(PLN)이 덮고 있으며, 그 위에 뱅크(BN), 발광 소자(ED) 및 스페이서(SP) 등이 적층되어 있다. 제1 비 표시 영역(IA1)에서는 데이터 배선(DL) 위에 댐 구조물(DM) 및 봉지층(130)이 적층되어 있다. 데이터 배선(DL)은 댐 구조물(DM) 외측으로 기판(SUB)의 일측 단변까지 길게 연장되어 있다. 또한, 봉지층(130)에서 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 데이터 배선(DL)의 끝단인 데이터 연결 단자(DP) 모두를 덮도록 형성되어 있다.
봉지층(130) 위에는 상부 버퍼층(BUF)이 적층되어 있다. 상부 버퍼층(BUF)도 댐 구조물(DM)을 넘어 기판(SUB)의 끝단까지 연장되어, 데이터 연결 단자(DP)를 완전히 덮을 수 있다. 상부 버퍼층(BUF), 제 무기 봉지층(PAS2) 및 제1 무기 봉지층(PAS1)에 의해 덮인 데이터 연결 단자(DP)는 연결 단자 콘택홀(CPH)에 의해 노출된다.
상부 버퍼층(BUF) 위에 링크 배선(LL)이 형성되어 있다. 링크 배선(LL)은 패드 단자(PP)와 일체형인 구조를 갖고 제2 비 표시 영역(IA2)에서 시작하여 표시 영역(AA)을 지나 제1 표시 영역(IA1)까지 연장된다. 링크 배선(LL)은 제1 비 표시 영역(IA1)에서 연결 단자 콘택홀(CPH)에 노출된 데이터 연결 단자(DP)의 상부 표면과 접촉한다.
이와 같이 본 출원에 의한 전계 발광 표시장치는, 데이터 배선(DL) 및 화소 구동 전원 배선(PL)과 외부로부터 신호를 인가하기 위한 패드 단자를 연결하기 위한 링크 배선이 기판(SUB)의 외주부에 해당하는 베젤 영역인 비 표시 영역(IA)에 배치되지 않는다. 대신에, 표시 영역을 덮는 봉지층 위에 링크 배선(LL)을 형성함으로써, 베젤 영역인 비 표시 영역(IA)의 크기를 극소화할 수 있다.
링크 배선(LL)은 배선 저항을 낮추기 위해 금속 물질로 형성하는 것이 바람직하다. 금속 물질은 두께를 얇게 하더라도, 빛 투과율이 매우 낮기 때문에 링크 배선(LL)은 발광 영역을 회피하도록 꺾은선 구조 혹은 사선 구조를 갖고 표시 영역(AA)을 가로 지르는 것이 바람직하다.
이하, 도 8을 참조하여, 도 8은 본 출원에 의한 협-베젤 전계 발광 표시장치에서 봉지층 위에 배치된 링크 배선의 형태에 대해 상세히 설명한다. 도 8은 본 출원에 의한 협-베젤 전계 발광 표시장치에서 봉지층 위에 배치된 링크 배선의 다양한 형태 및 구조를 나타내는 평면도이다. 도 8에는 도시하지 않았으나, 아래 설명에 기재한 도면 부호는 다른 도면에서 설명하는 도면 부호와 동일하다.
도 8을 참조하면, 본 출원에 의한 협-베젤 전계 발광 표시장치는, 기판(SUB), 화소(P), 패드 단자(PP), 연결 단자(CP) 및 링크 배선(LL)을 포함한다.
기판(SUB)에는 매트릭스 방식으로 배열된 화소(P)들이 정의되어 있다. 화소(P)에는 박막 트랜지스터(T)와 발광 소자(ED)가 배치되어 있다. 발광 소자에는 발광 영역(EA)이 정의되어 있다. 발광 영역(EA)은 뱅크(BN)에 의해 정의될 수 있다.
발광 소자가 형성된 기판(SUB) 위에는 봉지층(130)이 적층되어 있다. 봉지층(130) 위에는 상부 버퍼층(BUF)이 적층되어 있다. 경우에 따라서 상부 버퍼층(BUF)은 생략될 수 있다.
봉지층(130) 혹은 상부 버퍼층(BUF) 위에 링크 배선(LL)이 배치되어 있다. 링크 배선(LL)은 상대적으로 좁은 폭에 배치된 패드 단자(PP)와 넓은 폭에 걸쳐 배치된 연결 단자(CP)를 연결한다. 따라서, 중앙부에 배치된 링크 배선(LL)은 기판(SUB)을 수직으로 가로지르는 직선 형태를 가질 수 있다. 하지만, 좌측 혹은 우측 변으로 갈 수록 링크 배선(LL)은 부채꼴 형상으로 벌어진 배치 구조를 갖는다.
일례로, 링크 배선(LL)들 중 중심부에 배치된 중심 링크 배선은 다수 개의 굴곡부를 갖고 연결 단자(CP)와 패드 단자(PP)를 연결한다. 반면에, 중심부에서 멀어질수록, 링크 배선(LL)은 굴곡부의 개수가 줄어들고 직선부를 더 많이 갖고 연결 단자(CP)와 패드 단자(PP)를 연결할 수 있다.
이때, 사선 방향으로 진행하는 링크 배선(LL)이 발광 영역(EA)과 중첩되지 않는 것이 바람직하다. 예를 들어, 링크 배선(LL)은 부분적으로, 발광 영역(EA)들 사이에서 꺾어진 구조를 갖거나, 사선 방향으로 진행하는 선분 형태를 가질 수 있다. 도 8에서는 링크 배선(LL)을 구성함에 있어 적용할 수 있는 다양한 구조들을 도시한다. 하지만, 이들 형태에만 국한되는 것이 아니며, 여기에 도시된 형태 이외에도 발광 영역(EA)을 회피하여 패드 단자(PP)와 연결 단자(CP)를 연결하는 더 다양한 형태를 가질 수 있다.
예를 들어, 기판(SUB)의 제일 왼쪽에 배치된 제1 공통 전원 링크 배선(CL1)과 제1 제어 신호 링크 배선(GL1)은, 제3 비 표시 영역(IA3)에서 수직선으로 연장되고, 제2 비 표시 영역(IA2)에서 수평선으로 연장될 수 있다. 마찬가지로, 기판(SUB)의 제일 오른쪽에 배치된 제2 공통 전원 링크 배선(CL2)과 제2 제어 신호 링크 배선(GL2)은, 제4 비 표시 영역(IA4)에서 수직선으로 연장되고, 제2 비 표시 영역(IA2)에서 수평선으로 연장될 수 있다. 여기서, 제1 제어 신호 링크 배선(GL1)과 제2 제어 신호 링크 배선(GL2) 중 어느 하나는 생략될 수 있다.
또한, 첫 번째 데이터 링크 배선(DL1)은 봉지층(120) 위에서 표시 영역(AA)의 제일 왼편에 배치되며, 수직선으로 연장되며, 2~3회의 꺾은선 부분을 반복하며 연장될 수 있다. i번째 데이터 링크 배선(DLi)은 짧은 수직선들이 3~4개 배치되고, 각 수직선들 사이에는 사선들이 연결된 형상을 가질 수 있다. 한편, k번째 데이터 링크 배선(DLk)은 제1 비 표시 영역(IA1)에서 제2 비 표시 영역(IA2)까지 수직선 형상을 갖고 연장될 수도 있다.
경우에 따라서, 표시 패널의 정 중앙부를 지나는 링크 배선의 경우, 예를 들어 m번째 데이터 링크 배선(DLm)은 지그재그 방식으로 반복해서 꺾은선 부분이 연속된 형상으로 연장될 수도 있다. 또한, n번째 데이터 링크 배선(DLn)의 경우, 일정 거리 수직선으로 연장되다가, 짧게(한 화소 혹은 3~4개의 화소) 수평 방향으로 연장되고, 다시 수직선으로 연장되다가 또다시 수평 방향으로 연장되는 형상을 가질 수 있다.
도 8에서는 데이터 링크 배선(DL)에 대해서만 도시하고 설명하였으나, 구동 전원 배선(PL)들도 동일한 방식으로 형태나 배치 패턴을 가질 수 있다. 이와 같이 링크 배선(LL)들의 형태나 배치 패턴을 달리함으로써, 패드 단자(PP)와 연결 단자(CP)를 연결하는 모든 링크 배선(LL)의 길이들을 서로 동일하게 형성할 수 있다. 이 경우, 링크 배선(LL)의 선 저항이 동일하게 되어, 링크 배선(LL)을 통하는 신호들 중 일부가 지연되는 문제가 발생하지 않는다.
이와 같은 본 출원의 일 예에 따른 전계 표시 장치는 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 스마트 폰(smart phone), 이동 통신 단말기, 모바일 폰, 태블릿 PC(personal computer), 스마트 와치(smart watch), 와치 폰(watch phone), 또는 웨어러블 기기(wearable device) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 냉장고, 전자 레인지, 세탁기, 카메라 등의 다양한 제품에 적용될 수 있다.
상술한 본 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 본 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 본 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 본 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 본 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로 본 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 출원의 범위에 포함되는 것으로 해석되어야 한다.
SUB: 기판 T: 박막 트랜지스터
PLN: 평탄화 층 BN: 뱅크 패턴
SP: 스페이서 DM: 댐 구조물
200: 게이트 구동 회로 300: 구동 집적 회로
120: 화소 어레이층 130: 봉지층
ED: 발광 소자 AE: 화소 구동 전극
EL: 발광층 CE: 공통 전극
CPL: 공통 전원 배선 PP: 패드 단자
CP: 연결 단자 LL: 링크 배선

Claims (11)

  1. 다수 개의 화소들이 배치된 표시 영역과, 상기 표시 영역을 둘러싸는 비 표시 영역을 구비한 기판;
    상기 비 표시 영역의 제1 변에 배치된 다수 개의 연결 단자;
    상기 비 표시 영역의 상기 제1 변과 대향하는 제2 변에 배치된 다수 개의 패드 단자;
    상기 연결 단자들을 노출하고 적어도 상기 표시 영역을 덮는 봉지층; 그리고
    상기 표시 영역을 덮는 봉지층 위에 배치되며, 상기 연결 단자들과 상기 패드 단자들을 연결하는 다수 개의 링크 배선을 포함하고,
    상기 연결 단자는, 상기 제1 변에서 상기 표시 영역의 폭 전체에 걸쳐 분산 배치되며,
    상기 패드 단자는, 상기 제2 변에서 상기 표시 영역의 상기 폭보다 작은 폭에 걸쳐 일정 간격으로 인접하여 배치되고,
    상기 연결 단자와 상기 패드 단자는 일대일 대응 관계를 갖고,
    상기 링크 배선들 각각의 길이는 동일한 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 화소들을 정의하는 스캔 배선, 데이터 배선 및 화소 구동 전원 배선;
    상기 화소 내에 배치되어 영상 정보를 표현하는 발광 소자 및 상기 발광 소자를 구동하는 구동 소자; 그리고
    상기 비 표시 영역에 배치되어 상기 표시 영역을 둘러싸는 댐 구조물을 더 포함하고,
    상기 연결 단자는, 상기 데이터 배선 및 상기 화소 구동 전원 배선에서 연장되어 상기 댐 구조물 외부의 상기 제1 변에 배치되고,
    상기 패드 단자는, 상기 기판 위에서 상기 댐 구조물 외부의 상기 제2 변에 섬 모양으로 배치된 전계 발광 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 화소는 발광 영역을 구비하며,
    상기 링크 배선은,
    상기 봉지층 위에서 상기 발광 영역을 회피하는 경로를 갖고 배치된 전계 발광 표시장치.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 링크 배선들 중 중심부에 배치된 중심 링크 배선은 다수 개의 굴곡부를 갖고 상기 연결 단자와 상기 패드 단자를 연결하고,
    상기 중심부에서 멀어질수록 굴곡부의 개수가 줄어들고 직선부를 더 많이 갖고 상기 연결 단자와 상기 패드 단자를 연결하는 전계 발광 표시장치.
  7. 제 1 항에 있어서,
    상기 기판 위에 형성된 박막 트랜지스터 층;
    상기 박막 트랜지스터 층을 덮는 평탄화 막;
    상기 박막 트랜지스터 층 내에 배치된 박막 트랜지스터와 연결되고 상기 평탄화 막 위에 배치된 화소 구동 전극; 그리고
    상기 화소 구동 전극에서 발광 영역을 정의하는 뱅크를 더 포함하고,
    상기 봉지층은,
    제1 무기 봉지층;
    상기 제1 무기 봉지층 위에 도포된 유기 봉지층;
    상기 유기 봉지층의 상부 표면에 적층된 제2 무기 봉지층을 포함하는 전계 발광 표시장치.
  8. 제 7 항에 있어서,
    상기 링크 배선은,
    상기 제2 무기 봉지층 위에서 상기 기판의 상기 제2 변의 끝단까지 연장되며, 상기 링크 배선의 상기 끝단에는 상기 패드 단자가 정의되고,
    상기 연결 단자는,
    상기 봉지층의 외측으로 노출되어 상기 제2 무기 봉지층 위에서 연장된 상기 링크 배선과 접촉하는 전계 발광 표시장치.
  9. 제 7 항에 있어서,
    상기 링크 배선은,
    상기 봉지층 위에서 상기 기판의 상기 제2 변의 끝단까지 연장되며, 상기 링크 배선의 상기 끝단에는 상기 패드 단자가 정의되고,
    상기 연결 단자는,
    상기 연결 단자를 덮는 상기 봉지층의 상기 제1 무기 봉지층과 상기 제2 무기 봉지층을 관통하는 콘택홀을 통해 상기 봉지층 위에서 연장된 상기 링크 배선과 접촉하는 전계 발광 표시장치.
  10. 제 1 항에 있어서,
    상기 봉지층 위에 적층된 상부 버퍼층을 더 포함하고,
    상기 링크 배선은 상기 상부 버퍼층 위에 형성되는 전계 발광 표시장치.
  11. 제 10 항에 있어서,
    상기 상부 버퍼층은,
    상기 연결 단자를 노출하는 전계 발광 표시장치.
KR1020180138601A 2018-11-13 2018-11-13 협-베젤 전계 발광 표시장치 KR102633505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180138601A KR102633505B1 (ko) 2018-11-13 2018-11-13 협-베젤 전계 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180138601A KR102633505B1 (ko) 2018-11-13 2018-11-13 협-베젤 전계 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20200055231A KR20200055231A (ko) 2020-05-21
KR102633505B1 true KR102633505B1 (ko) 2024-02-06

Family

ID=70910657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180138601A KR102633505B1 (ko) 2018-11-13 2018-11-13 협-베젤 전계 발광 표시장치

Country Status (1)

Country Link
KR (1) KR102633505B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230117018A (ko) * 2022-01-28 2023-08-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078672A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 표시장치와 그의 제조방법
KR102353726B1 (ko) * 2017-03-31 2022-01-20 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20200055231A (ko) 2020-05-21

Similar Documents

Publication Publication Date Title
KR102663324B1 (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102642791B1 (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
CN111326547B (zh) 部分透明显示装置
US11322570B2 (en) Display device with through-hole
US10608199B2 (en) Display apparatus
KR102598831B1 (ko) 스트레처블 표시장치
KR102666703B1 (ko) 전계 발광 표시장치
CN111384311A (zh) 用于显示器的掩模
KR102602171B1 (ko) 전계 발광 표시장치
KR102633505B1 (ko) 협-베젤 전계 발광 표시장치
KR102640017B1 (ko) 협-베젤 전계 발광 표시장치
KR102660306B1 (ko) 폴더블 전계 발광 표시장치
KR102589905B1 (ko) 협 베젤 플렉서블 전계 발광 표시장치 및 그 제조 방법
KR102574813B1 (ko) 플렉서블 전계 발광 표시장치
US20220165990A1 (en) Electroluminescence display
KR20200078091A (ko) 플렉서블 전계 발광 표시장치
KR20230094647A (ko) 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치
CN114695484A (zh) 发光二极管显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant