KR20230094647A - 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치 - Google Patents

Abstract

이 출원은 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치에 관한 것이다. 이 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 표시 영역, 비 표시 영역, 관통-홀, 내부 댐, 그리고 요철 패턴을 포함한다. 표시 영역에는, 기판 위에서 영상을 표시하는 발광 소자 및 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치되어 있다. 비 표시 영역은, 기판 위에서 표시 영역을 둘러싸고 있다. 관통-홀은, 표시 영역 내에 배치되며, 기판, 발광 소자 및 구동 소자를 구비하지 않는다. 내부 댐은, 관통-홀을 둘러싸고 있다. 요철 패턴은, 관통-홀과 내부 댐 사이에서 관통-홀을 둘러싸고 있다. 요철 패턴은, 요부와 철부를 포함한다. 철부는 금속 패턴을 구비한다.

Description

표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치{ELECTROLUMINESENCE DISPLAY HAVING A THROUGH-HOLE IN DISPLAY AREA}

이 출원은 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 카메라 홀과 같이 기판을 관통하여 빛을 수광하는 장치를 배치하거나, 기판을 관통하는 부가 장치를 삽입할 수 있는 관통-홀이 표시 영역 내에 배치된 전계 발광 표시장치에 관한 것이다.

표시장치들 중에서 전계 발광 표시장치는 자체 발광형으로서, 시야각, 대조비 등이 우수하며, 별도의 백 라이트가 필요하지 않아 경량 박형이 가능하며, 소비 전력이 유리한 장점이 있다. 특히, 전계 발광 표시장치 중 유기발광 표시장치는 직류 저전압 구동이 가능하고, 응답 속도가 빠르며, 제조 비용이 저렴한 장점이 있다.

전계 발광 표시장치는 다수 개의 전계 발광 다이오드를 포함한다. 전계 발광 다이오드는, 애노드 전극, 애노드 전극 상에 형성되는 발광층, 그리고 발광층 위에 형성되는 캐소드 전극을 포함한다. 애노드 전극에 고전위 전압이 인가되고 캐소드 전극에 저전위 전압이 인가되면, 애노드 전극에서는 정공이 캐소드 전극에서는 전자가 각각 발광층으로 이동된다. 발광층에서 정공과 전자가 결합할 때, 여기 과정에서 여기자(exiton)가 형성되고, 여기자로부터의 에너지로 인해 빛이 발생한다. 전계 발광 표시장치는, 뱅크에 의해 개별적으로 구분되는 다수 개의 전계 발광 다이오드의 발광층에서 발생하는 빛의 양을 전기적으로 제어하여 영상을 표시한다.

전계 발광 표시장치는 초박형화가 가능하고, 유연성이 우수하여 다양한 분야에서 다양한 제품으로 응용되고 있다. 하지만, 전계 발광 표시장치는 수분 및 산소에 취약한 단점이 있다. 이러한 문제점으로 인하여, 전계 발광 표시장치가 다양한 분야에 응용되고, 다양한 형태의 표시장치로 개발되기 위해서는 외부에서 수분 및 산소의 침투를 차단할 수 있는 방안이 매우 중요하다.

이 출원은 카메라 홀과 같이 기판을 관통하여 빛을 수광할 수 있는 부가 장치를 배치하거나, 기판을 관통하여 부속품을 설치하기 위한 관통-홀이 영상을 표시하는 영역 내에 배치됨으로써, 표시 영역의 면적을 극대화한 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다. 또한, 이 출원은 관통-홀이 표시 영역 내에 구비되더라도, 관통-홀 주변에 배치된 표시 소자의 발광 소자에 수분 침투를 차단하는 구조를 갖는 전계 발광 표시장치를 제공하는 것을 기술적 과제로 한다.

이 출원의 일 실시 예에 따른 전계 발광 표시장치는, 기판, 표시 영역, 비 표시 영역, 관통-홀, 내부 댐, 그리고 요철 패턴을 포함한다. 표시 영역에는, 기판 위에서 영상을 표시하는 발광 소자 및 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치되어 있다. 비 표시 영역은, 기판 위에서 표시 영역을 둘러싸고 있다. 관통-홀은, 표시 영역 내에 배치되며, 기판, 발광 소자 및 구동 소자를 구비하지 않는다. 내부 댐은, 관통-홀을 둘러싸고 있다. 요철 패턴은, 관통-홀과 내부 댐 사이에서 관통-홀을 둘러싸고 있다. 요철 패턴은, 요부와 철부를 포함한다. 철부는 금속 패턴을 구비한다.

일례로, 철부는, 관통-홀과 내부 댐 사이에서 기판 위에 적층된 절연막 위에 배치된다. 요부는, 철부와 연속하여 배치되며, 평탄화 막의 표면을 노출한다. 철부는, 절연막 위에 형성된 금속 패턴, 그리고 금속 패턴 위에 적층된 평탄화 막을 구비한다. 요부는, 평탄화 막 및 금속 패턴을 식각하여 절연막의 상부 표면을 노출한다.

일례로, 발광 소자는, 구동 소자에 연결된 화소 전극, 표시 영역에 공통으로 도포되며 화소 전극 위에 적층된 발광층, 그리고 발광층 위에 적층된 공통 전극을 포함한다.

일례로, 요철 패턴은, 요부에 의해 노출된 절연막의 상부 표면으로 정의된 바닥면, 철부에 포함된 평탄화 막의 상부 표면으로 정의된 상부면, 그리고 바닥면과 상부면을 연결하는 측벽을 포함한다. 발광 소자의 발광층은, 측벽을 제외한 바닥면 및 상부면에 적층된다.

일례로, 요철 패턴의 측벽은, 돌출 표면과 함몰 표면이 연속된 톱니 표면을 갖는다.

일례로, 금속 패턴은, 절연막 위에 적층된 제1 금속층, 제1 금속층 위에 적층된 제2 금속층, 그리고 제2 금속층 위에 적층된 제3 금속층을 포함한다. 제2 금속층은, 제1 금속층 및 제2 금속층 보다 수평 방향 내측으로 함몰된다.

일례로, 금속 패턴은, 제3 금속층 위에 적층된 제4 금속층, 제4 금속층 위에 적층된 제5 금속층, 그리고 제5 금속층 위에 적층된 제6 금속층을 더 포함한다. 제5 금속층은, 제4 금속층 및 제6 금속층 보다 수평 방향 내측으로 함몰된다.

일례로, 제1 금속층, 제3 금속층, 제4 금속층 및 제6 금속층은 동일한 금속 물질을 포함하고, 제2 금속층 및 제5 금속층은 동일한 금속 물질을 포함한다.

일례로, 제1 금속층 및 제3 금속층은, 티타늄(Ti) 및 탄탈륨(Ta)과 같은 내 부식성 금속 물질을 포함한다. 제2 금속층은, 알루미늄(Al) 및 구리(Cu)와 같은 저 저항 금속 물질을 포함한다.

일례로, 기판 위에 형성된 박막 트랜지스터, 박막 트랜지스터를 덮는 중간 절연막, 중간 절연막 위에서 관통-홀과 인접한 화소와 관통-홀 사이에 형성된 금속 패턴, 금속 패턴 위에서 기판 전체를 덮는 평탄화 막, 박막 트랜지스터 연결되고 평탄화 막 위에 배치된 화소 구동 전극, 그리고 화소 구동 전극에서 발광 영역을 정의하는 뱅크를 더 포함한다. 요철 패턴은, 평탄화 막과 금속 패턴을 제거하여 중간 절연막의 상부 표면을 노출하며 일정 폭을 갖고 일정 거리 이격되어 배치된 다수 개의 요부들, 그리고 요부들 사이에서 일정 거리에 상응하는 폭을 갖는 다수 개의 철부들을 포함한다.

일례로, 금속 패턴은, 중간 절연막 위에 배치된 제1 금속층, 제1 금속층 위에 배치된 제2 금속층, 제2 금속층 위에 배치된 제3 금속층을 포함한다. 철부들은, 제1 폭을 갖고 패턴된 평탄화 막, 제3 금속층 및 제1 금속층, 그리고 제1 폭보다 좁은 제2 폭을 갖고 패턴된 제2 금속층을 포함한다.

일례로, 비 표시 영역에 배치되고 표시 영역을 둘러싸는 외부 댐, 외부 댐과 관통-홀 사이의 뱅크 위에서 화소들 내부 댐 및 요철 패턴을 덮는 발광층, 발광층 위에 적층된 공통 전극, 그리고 공통 전극을 덮는 봉지층을 더 포함한다.

일례로, 봉지층은, 제1 무기 봉지층; 제1 무기 봉지층 위에 도포된 유기 봉지층; 유기 봉지층의 상부 표면에 적층된 제2 무기 봉지층을 포함한다. 유기 봉지층은, 내측댐의 내측 표면 일부와 접촉한다. 관통-홀과 내측댐 사이에서는 제1 무기 봉지층과 제2 무기 봉지층이 면 접촉한다.

일례로, 내측 댐과 인접하는 화소와 내측 댐 사이에서, 내측 댐을 둘러싸는 요철 패턴을 더 포함한다.

이 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 관통-홀을 구비하므로, 비 표시 영역이 차지하는 면적 비율이 최소화되고, 표시 영역의 면적 비율이 극대화된다. 이 출원에 의한 전계 발광 표시장치는, 관통-홀 주변에 다수 개의 요철 패턴을 구비함으로써, 발광층의 연속성을 부분적으로 단절하여, 외부에서 수분이 발광 소자 내부로 침투하는 것을 방지한다. 이 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 표시 패널을 관통하는 구멍을 구비함으로써, 응용성이 매우 높고, 다양한 제품에 적용할 수 있다. 이 출원에 따른 전계 발광 표시장치는, 표시 영역 내에 표시 패널을 관통하는 구멍을 형성하더라도, 외부로부터의 수분 및 이물질이 표시 소자로 침투 및 전파되는 것을 차단함으로써, 안정성이 보장되며, 제품의 수명을 확보할 수 있다.

위에서 언급된 이 출원의 효과 외에도, 이 출원의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 이 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 이 출원에 의한 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치에서 표시 영역 내에 배치된 관통-홀의 구조를 나타낸 평면 확대도이다.
도 3은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 관통-홀이 배치된 부분의 구조를 나타내는 것으로 도 1의 절취선 I-I을 따라 도시한 단면도이다.
도 4는 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 일측변의 구조를 나타내는 것으로 도 1의 절취선 II-II'을 따라 도시한 단면도이다.
도 5a는 이 출원의 일 예에서, 요철 패턴을 형성한 직후의 요철 패턴의 구조를 나타내는 단면 확대도이다.
도 5b는 이 출원의 일 예에서, 요철 패턴을 형성하고 발광 소자를 형성한 후의 요철 패턴의 구조를 나타내는 단면 확대도이다.
도 6은 이 출원에 의한 전계 발광 표시 패널을 형성한 후, 레이저 트림 공정으로 관통-홀을 형성하는 과정을 나타내는 단면도이다.

이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이다. 이하의 일 예들은 이 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.

이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 이 출원이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.

제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 이 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.

이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.

이하에서는 이 출원에 따른 폴더블 전계 발광 표시장치의 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.

이하, 도면들을 참조하여 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에 대해 상세히 설명한다. 도 1은 이 출원에 의한 표시 영역 내에 관통-홀을 구비한 전계 발광 표시장치를 나타내는 평면도이다. 도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(SUB), 화소(P), 공통 전원 라인(CPL), 외부 댐(DMO), 구동부(PP, 200, 300) 및 관통-홀(TH)을 포함한다.

기판(SUB)은 베이스 기판(또는 베이스 층)으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 표시장치의 특성상 기판(SUB)은 투명한 것이 바람직하다. 하지만, 경우에 따라서, 예를 들어, 상부 발광형과 같은 경우, 불투명한 재질로 기판(SUB)을 사용할 수도 있다.

일 예에 따른 기판(SUB)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률반경으로 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 기판(SUB)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부(notch portion)를 포함할 수 있다.

일 예에 따른 기판(SUB)은 표시 영역(AA)과 비표시 영역(IA)으로 구분될 수 있다. 표시 영역(AA)은 기판(SUB)의 중간 대부분에 마련되는 것으로, 영상을 표시하는 영역으로 정의될 수 있다. 일 예에 따른 표시 영역(AA)은 평면적으로 사각 형태, 각 모서리 부분이 일정한 곡률 반경을 가지도록 라운딩된 사각 형태, 또는 적어도 6개의 변을 갖는 비사각 형태를 가질 수 있다. 여기서, 비사각 형태를 갖는 표시 영역(AA)은 적어도 하나의 돌출부 또는 적어도 하나의 노치부를 포함할 수 있다.

비표시 영역(IA)은 표시 영역(AA)을 둘러싸도록 기판(SUB)의 가장자리 영역에 마련되는 것으로, 영상이 표시되는 않는 영역 또는 주변 영역으로 정의될 수 있다. 일 예에 따른 비표시 영역(IA)은 기판(SUB)의 제1 가장자리에 마련된 제1 비표시 영역(IA1), 제1 비표시 영역(IA1)과 나란한 기판(SUB)의 제2 가장자리에 마련된 제2 비표시 영역(IA2), 기판(SUB)의 제3 가장자리에 마련된 제3 비표시 영역(IA3), 및 제3 비표시 영역과 나란한 기판(SUB)의 제4 가장자리에 마련된 제4 비표시 영역(IA4)을 포함할 수 있다. 예를 들어, 제1 비표시 영역(IA1)은 기판(SUB)의 하측(또는 상측) 가장자리 영역, 제2 비표시 영역(IA2)은 기판(SUB)의 상측(또는 하측) 가장자리 영역, 제3 비표시 영역(IA3)은 기판(SUB)의 좌측(또는 우측) 가장자리 영역, 그리고 제4 비표시 영역(IA4)은 기판(SUB)의 우측(또는 좌측) 가장자리 영역일 수 있으나, 반드시 이에 한정되지 않는다.

화소(P)는 기판(SUB)의 표시 영역(AA) 상에 배치되어 있다. 일 예에 따른 화소(P)는 복수 개가 매트릭스 방식의 배열을 이루고 기판(SUB)의 표시 영역(AA) 내에 배치될 수 있다. 화소(P)는 스캔 배선(SL), 데이터 배선(DL), 화소 구동 전원 배선(PL)에 의해 정의된 영역에 하나씩 배치될 수 있다.

스캔 배선(SL)은 제1 방향(X)을 따라 길게 연장되고 제1 방향(X)과 교차하는 제2 방향(Y)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제1 방향(X)과 나란하면서 제2 방향(Y)을 따라 서로 이격된 복수 개의 스캔 배선(SL)을 포함한다. 여기서, 제1 방향(X)은 기판(SUB)의 가로 방향으로 정의될 수 있고, 제2 방향(Y)은 기판(SUB)의 세로 방향으로 정의될 수 있으나, 반드시 이에 한정되지 않고 그 반대로 정의될 수도 있다.

데이터 배선(DL)은 제2 방향(Y)을 따라 길게 연장되고 제1 방향(X)을 따라 일정 간격으로 배치된다. 기판(SUB)의 표시 영역(AA)은 제2 방향(Y)과 나란하면서 제1 방향(X)을 따라 서로 이격된 복수 개의 데이터 배선(DL)을 포함한다.

화소 구동 전원 배선(PL)은 데이터 배선(DL)과 나란하도록 기판(SUB) 상에 배치될 수 있다. 기판(SUB)의 표시 영역(AA)은 데이터 배선(DL)과 나란한 복수의 화소 구동 전원 배선(PL)을 포함한다. 선택적으로, 화소 구동 전원 배선(PL)은 스캔 배선(SL)과 나란하도록 배치될 수도 있다.

하나의 단위 화소는 적색 서브 화소, 녹색 서브 화소, 및 청색 서브 화소를 포함할 수 있으며, 나아가 하나의 단위 화소는 백색 서브 화소를 더 포함할 수 있다. 일 예에 따른 화소(P)는 표시 영역(AA) 상에 스트라이프(stripe) 구조를 가지도록 배치될 수 있다. 스트라이프 구조는 동일 색상의 서브 화소들이 하나의 행 혹은 열에 연속하여 배치되며, 서로 다른 색상의 서브 화소들이 교대로 배치된 구조를 말한다. 예를 들어, 적색 서브 화소들이 첫번째 열을 이루고, 녹색 서브 화소들이 두번째 열을 이루며, 청색 서브 화소들이 세번째 열을 이루도록 배치되며, 적색열, 녹색열 및 청색열이 반복해서 배치될 수 있다.

다른 예에 따른 화소(P)는 표시 영역(AA) 상에 펜타일(pentile) 구조를 가지도록 배치될 수 있다. 이 경우, 하나의 단위 화소는 평면적으로 다각 형태로 배치된 적어도 하나의 적색 서브 화소, 적어도 2개의 녹색 서브 화소, 및 적어도 하나의 청색 서브 화소들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 하나의 단위 화소는 하나의 적색 서브 화소, 2개의 녹색 서브 화소, 및 하나의 청색 서브 화소가 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 화소는 상대적으로 가장 큰 크기의 개구 영역(또는 발광 영역)을 가질 수 있으며, 녹색 서브 화소는 상대적으로 가장 작은 크기의 개구 영역을 가질 수 있다.

화소(P)는 인접한 스캔 배선(SL)과 데이터 배선(DL) 및 화소 구동 전원 배선(PL)에 전기적으로 연결된 화소 회로(PC), 및 화소 회로(PC)에 전기적으로 연결된 발광 소자(ED)를 포함할 수 있다.

화소 회로(PC)는 인접한 적어도 하나의 스캔 배선(SL)으로부터 공급되는 스캔 신호에 응답하여 인접한 데이터 배선(DL)으로부터 공급되는 데이터 전압을 기반으로 화소 구동 전원 배선(PL)으로부터 발광 소자(ED)에 흐르는 전류(Ied)를 제어한다.

일 예에 따른 화소 회로(PC)는 적어도 2개의 박막 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터, 데이터 배선(DL)으로부터 공급되는 데이터 전압을 구동 박막 트랜지스터에 공급하는 스위칭 박막 트랜지스터, 및 구동 박막 트랜지스터의 게이트-소스 전압을 저장하는 커패시터를 포함할 수 있다.

다른 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 일 예에 따른 화소 회로(PC)는 적어도 3개의 박막 트랜지스터 각각의 동작(또는 기능)에 따라 전류 공급 회로와 데이터 공급 회로 및 보상 회로를 포함할 수 있다. 여기서, 전류 공급 회로는 데이터 전압을 기반으로 하는 데이터 전류(Ied)를 발광 소자(ED)에 공급하는 구동 박막 트랜지스터를 포함할 수 있다. 데이터 공급 회로는 적어도 하나의 스캔 신호에 응답하여 데이터 배선(DL)으로부터 공급되는 데이터 전압을 전류 공급 회로에 공급하는 적어도 하나의 스위칭 박막 트랜지스터를 포함할 수 있다. 보상 회로는 적어도 하나의 스캔 신호에 응답하여 구동 박막 트랜지스터의 특성 값(임계 전압 및/또는 이동도) 변화를 보상하는 적어도 하나의 보상 박막 트랜지스터를 포함할 수 있다.

발광 소자(ED)는 화소 회로(PC)로부터 공급되는 데이터 전류(Ied)에 의해 발광하여 데이터 전류(Ied)에 해당하는 휘도의 광을 방출한다. 이 경우, 데이터 전류(Ied)는 화소 구동 전원 배선(PL)으로부터 구동 박막 트랜지스터와 발광 소자(ED)를 통해 공통 전원 배선(CPL)으로 흐를 수 있다.

일 예에 따른 발광 소자(ED)는 무기발광 다이오드 또는 유기발광 다이오드를 포함할 수 있다. 예를 들어, 발광 소자(ED)는 화소 회로(PC)와 전기적으로 연결된 화소 구동 전극(AE)(또는 제1 전극 혹은 애노드), 화소 구동 전극 상에 형성된 발광층(EL), 및 발광층에 전기적으로 연결된 공통 전극(또는 제2 전극 혹은 캐소드)(CE)을 포함할 수 있다.

공통 전원 배선(CPL)은 기판(SUB)의 비표시 영역(IA) 상에 배치되고 표시 영역(AA) 상에 배치된 공통 전극(CE)과 전기적으로 연결된다. 일 예에 따른 공통 전원 배선(CPL)은 일정한 배선 폭을 가지면서 기판(SUB)의 표시 영역(AA)에 인접한 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 따라 배치되고, 기판(SUB)의 제1 비표시 영역(IA1)에 인접한 표시 영역(AA)의 일부를 제외한 나머지 부분을 둘러싼다. 공통 전원 배선(CPL)의 일단은 제1 비표시 영역(IA1)의 일측 상에 배치되고, 공통 전원 배선(CPL)의 타단은 제1 비표시 영역(IA1)의 타측 상에 배치될 수 있다. 그리고, 공통 전원 배선(CPL)의 일단과 타단 사이는 제2 내지 제4 비표시 영역(IA2, IA3, IA4)을 둘러싸도록 배치될 수 있다. 이에 따라, 일 예에 따른 공통 전원 배선(CPL)은 평면적으로 기판(SUB)의 제1 비표시 영역(IA1)에 해당하는 일측이 개구된 '∩'자 형태를 가질 수 있다.

도 1에서 나타내지 않았으나, 이 출원에 의한 전계 발광 표시장치는 발광 소자(ED)를 보호하기 위한 봉지층을 더 포함할 수 있다. 봉지층은 기판(SUB) 상에 형성되어 표시 영역(AA) 및 공통 전원 배선(CPL)의 상부면과 측면을 둘러싸도록 형성할 수 있다. 한편, 봉지층은, 제1 비표시 영역(IA1)에서는, 공통 전원 배선(CPL)의 일단과 타단을 노출할 수 있다. 봉지층은 산소 또는 수분이 표시 영역(AA) 내에 마련된 발광 소자(ED)로 침투하는 것을 방지할 수 있다. 일 예에 따른 봉지층은 적어도 하나의 무기막을 포함할 수 있다. 다른 예에 따른 봉지층은 복수의 무기막 그리고 복수의 무기막 사이에 개재된 유기막을 포함할 수 있다.

본 출원의 일 예에 따른 구동부는 패드부(PP), 게이트 구동 회로(200) 및 구동 집적 회로(300)를 포함할 수 있다.

패드부(PP)는 기판(SUB)의 비표시 영역(IA)에 마련된 복수의 패드를 포함할 수 있다. 일 예에 따른 패드부(PP)는 기판(SUB)의 제1 비표시 영역(IA1)에 마련된 복수의 공통 전원 공급 패드, 복수의 데이터 입력 패드, 복수의 전원 공급 패드 및 복수의 제어 신호 입력 패드 등을 포함할 수 있다.

게이트 구동 회로(200)는 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 마련되어 표시 영역(AA)에 마련된 스캔 배선들(SL)과 일대일로 연결된다. 게이트 구동 회로(200)는 화소(P)의 제조 공정, 즉 박막 트랜지스터의 제조 공정과 함께 기판(SUB)의 제3 비표시 영역(IA3) 및/또는 제4 비표시 영역(IA4)에 집적 회로로 형성될 수 있다. 이러한 게이트 구동 회로(200)는 구동 집적 회로(300)로부터 공급되는 게이트 제어 신호를 기반으로 스캔 신호를 생성하여 정해진 순서에 따라 출력함으로써 복수의 스캔 배선(SL) 각각을 정해진 순서에 따라 구동한다. 일 예에 따른 게이트 구동 회로(200)는 쉬프트 레지스터를 포함할 수 있다.

외부 댐(DMO)은 기판(SUB)의 제1 비표시 영역(IA1), 제2 비표시 영역(IA2), 제3 비표시 영역(IA3) 및 제4 비표시 영역(IA4)에 마련되어 표시 영역(AA) 주변을 둘러싸는 폐곡선 구조를 가질 수 있다. 일례로, 외부 댐(DMO)은 공통 전원 배선(CPL)의 외측에 배치됨으로써 기판(SUB) 위에서 최 외각부에 위치할 수 있다. 패드부(PP)와 구동 집적 회로(300)는 외부 댐(DMO)의 외측 영역에 배치되는 것이 바람직하다.

도 1에서는 외부 댐(DMO)이 최외곽에 배치된 경우를 도시하였지만, 이에 국한하는 것은 아니다. 다른 예로, 외부 댐(DMO)은 공통 전원 배선(CPL)과 게이트 구동 회로(200) 사이에 배치될 수 있다. 또 다른 예로, 외부 댐(DMO)은 표시 영역(AA)과 게이트 구동 회로(200) 사이에 배치될 수 있다.

구동 집적 회로(300)는 칩 실장(또는 본딩) 공정을 통해 기판(SUB)의 제1 비표시 영역(IA1)에 정의된 칩 실장 영역에 실장된다. 구동 집적 회로(300)의 입력 단자들은 패드부(PP)에 직접 연결됨으로써, 표시 영역(AA)에 마련된 복수의 데이터 배선(DL)과 복수의 화소 구동 전원 배선(PL)에 전기적으로 연결된다. 구동 집적 회로(300)는 패드부(PP)를 통해 디스플레이 구동 회로부(또는 호스트 회로)로부터 입력되는 각종 전원, 타이밍 동기 신호, 및 디지털 영상 데이터 등을 수신하고, 타이밍 동기 신호에 따라 게이트 제어 신호를 생성하여 게이트 구동 회로(200)의 구동을 제어하고, 이와 동시에 디지털 영상 데이터를 아날로그 형태의 화소 데이터 전압으로 변환하여 해당하는 데이터 배선(DL)에 공급한다.

관통-홀(TH)은 표시 장치를 물리적으로 관통한다. 일례로, 관통-홀(TH)은 표시 장치를 구성하는 표시 패널만을 관통하도록 형성할 수 있다. 이 경우, 표시 패널의 상부 표면에 합착되는 편광판이나 커버 글래스는 관통되지 않고 관통-홀(TH)을 덮는 구조를 가질 수 있다. 카메라 홀이나 광 센서 홀과 같이, 빛을 투과하도록 하기 위한 관통-홀(TH)을 구비하는 경우, 관통-홀(TH)은 표시 패널만 관통하고, 편광판이나 커버 글래스는 관통하지 않을 수 있다. 다른 예로, 표시 장치 전체를 관통하는 부가 장치를 설치하고자 하는 경우에는, 표시 패널 및 그 상부에 합착되는 광학 필름 그리고 커버 글래스도 관통하는 관통-홀(TH)을 구비할 수 있다.

관통-홀(TH)에는 표시 소자가 배치되지 않기 때문에, 경우에 따라 비 표시 영역(IA)에 배치될 수 있다. 이 경우, 관통-홀(TH)의 자체 면적뿐 아니라, 관통-홀(TH)의 폭이나 너비에 대응하는 표시 영역(AA)의 폭이나 너비 면적이 감소되므로, 표시 패널에서 표시 영역(AA)이 차지하는 면적 비율이 줄어든다. 이 출원에서는 관통-홀(TH)이 표시 영역(AA)에 배치되는 특징이 있다. 따라서, 표시 영역(AA) 내부에서 관통-홀(TH)과 관련된 면적에만 표시 소자가 배치되지 않고, 관통-홀(TH) 주변에 표시 소자가 배치됨으로써, 표시 패널에서 표시 영역(AA)이 차지하는 면적 비율을 극대화할 수 있다.

이하, 도 2를 더 참조하여 이 출원의 주요 특징인 관통-홀의 구조적 특징에 대해 더 상세히 설명한다. 도 2는 이 출원에 의한 전계 발광 표시장치에서 표시 영역 내에 배치된 관통-홀의 구조를 나타낸 평면 확대도이다.

도 2를 참조하면, 표시 영역(AA) 내에 관통-홀(TH)이 배치되어 있다. 관통-홀(TH) 주변에는 화소(P)들이 배치되어 있다. 화소(P)들 중에서 관통-홀(TH)과 가장 가까이 배치된 화소(P)들을 인접 화소(P')로 정의할 수 있다. 인접 화소(P')들과 관통-홀(TH) 사이는 홀-경계부(THB)(혹은, 홀 베젤(Hole Bezel))로 정의할 수 있다. 관통-홀(TH) 주변에 배치된 인접 화소(P')들은 모두 다른 화소(P)들과 마찬가지로 정상적으로 영상 정보를 표시하는 화소들이다.

홀-경계부(THB)에는 내부 댐(DMI)과 요철 패턴(PAT)이 배치되어 있다. 특히, 내부 댐(DMI)은 관통-홀(TH)과 인접 화소(P') 사이에 배치된다. 내부 댐(DMI)은 관통-홀(TH)의 형상에 대응하면서 관통-홀(TH)을 둘러싸는 폐곡선 형상을 갖는다. 내부 댐(DMI)은 관통-홀(TH)과 서로 다른 폐곡선 형상을 가질 수도 있지만, 동일한 형상을 갖되 크기가 다른 폐곡선 형상을 가질 수 있다. 일례로, 내부 댐(DMI)과 관통-홀(TH)이 동심원 형상을 갖고 일정 간격 이격하여 배치될 수 있다.

관통-홀(TH)과 인접 화소(P') 사이에는 요철 패턴(PAT)이 배치될 수 있다. 요철 패턴(PAT)은 내부 요철 패턴(PTI)과 외부 요철 패턴(PTO)을 포함한다. 특히, 외부 요철 패턴(PTO)은 관통-홀(TH)과 내부 댐(DMI) 사이에 배치되어 있다. 내부 요철 패턴(PTI)은 내부 댐(DMI)과 인접 화소(P') 사이에 배치되어 있다. 요철 패턴(PAT) 역시 관통-홀(TH)의 형상에 대응하면서 관통-홀(TH)을 둘러싸는 폐곡선 형상을 갖는다. 요철 패턴(PAT)은 관통-홀(TH)과 서로 다른 폐곡선 형상을 가질 수도 있지만, 동일한 형상을 갖되 크기가 다른 폐곡선 형상을 가질 수 있다. 일례로, 도 2에 도시한 바와 같이, 요철 패턴(PAT)과 관통-홀(TH)이 동심원 형상을 갖고 일정 간격 이격하여 배치될 수 있다.

내부 요철 패턴(PTI)과 외부 요철 패턴(PTO)은 다수 개를 포함할 수 있다. 일례로, 내부 요철 패턴(PTI)은 2개 혹은 3개의 패턴들로 이루어질 수 있다. 반면에, 외부 요철 패턴(PTO)은 5개 내지 10개의 패턴들로 이루어질 수 있다. 하지만, 이에 국한되는 것은 아니며, 다양한 패턴 개수들로 이루어질 수 있다. 요철 패턴(PAT)은 홀-경계부에서 유기 발광층의 연속성을 단절함으로써, 발광층(EL) (혹은, 유기 발광층)을 통해 수분이나 기체가 표시 소자로 확산되는 것을 방지한다. 따라서, 관통 홀(TH)과 내부 댐(DMI) 사이에 배치되는 외부 요철 패턴(PTO)은 필수적인 구성 요소이다. 반면에, 내부 댐(DMI)과 인접 화소(P') 사이에 배치되는 내부 요철 패턴(PTO)은 선택적인 구성 요소이다. 예를 들어, 홀-경계부(THB)의 면적을 극소화 하고자 하는 경우 내부 요철 패턴(PTI)은 생략될 수 있다.

이하, 도 3 및 4를 더 참조하여, 이 출원의 바람직한 실시 예에 따른 표시 영역에 관통-홀을 구비한 전계 발광 표시장치의 단면 구조를 설명한다. 도 3은 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 관통-홀이 배치된 부분의 구조를 나타내는 것으로 도 1의 절취선 I-I을 따라 도시한 단면도이다. 도 4는 이 출원의 바람직한 실시 예에 의한 전계 발광 표시장치에서 일측변의 구조를 나타내는 것으로 도 1의 절취선 II-II'을 따라 도시한 단면도이다.

도 3 및 4를 참조하면, 이 출원의 바람직한 실시 예에 따른 전계 발광 표시장치는 기판(SUB), 버퍼층(BUF), 화소 어레이층(120), 스페이서(SP), 봉지층(130) 및 관통-홀(TH)을 포함할 수 있다.

기판(SUB)은 표시 영역(AA)과 표시 영역(AA)을 둘러싸는 비표시 영역(IA)을 포함할 수 있다. 기판(SUB)은 베이스 층으로서, 플라스틱 재질 또는 유리 재질을 포함한다. 일 예에 따른 기판(SUB)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 기판(SUB)은 플렉서블(flexible) 기판 혹은 강성(rigid) 기판일 수 있다. 예를 들어, 유리 재질의 플렉서블 기판(SUB)은 100마이크로미터 이하의 두께를 갖는 박형 유리 기판이거나, 기판 식각 공정에 의해 100마이크로미터 이하의 두께를 가지도록 식각된 유리 기판일 수 있다.

기판(SUB)의 상부 표면 상에는 버퍼층(BUF)이 기판(SUB)의 전체 표면을 덮도록 도포되어 있다. 버퍼층(BUF)은 투습에 취약한 기판(SUB)을 통해서 화소 어레이 층(120)으로 침투하는 수분을 차단하기 위하여, 기판(SUB)의 상부 표면 상에 형성된다. 일 예에 따른 버퍼층(BUF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼층(BUF)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 및 실리콘 산질화막(SiON) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼층(BUF)은 유기 버퍼막과 무기 버퍼막이 적어도 2개 이상 적층된 구조를 가질 수도 있다. 또한, 필요에 따라서는 버퍼층(BUF)은 생략될 수도 있다.

화소 어레이 층(120)은 버퍼층(BUF) 위에 적층된다. 화소 어레이 층(120)은 박막 트랜지스터 층, 평탄화 막(PLN), 뱅크(BN), 스페이서(SP) 및 발광 소자(ED)를 포함할 수 있다.

박막 트랜지스터 층은 기판(SUB)의 표시 영역(AA)에 정의된 복수의 화소(P) 및 기판(SUB)의 제4 비표시 영역(IA4)에 정의된 게이트 구동 회로(200)에 각각 마련된다.

일 예에 따른 박막 트랜지스터 층은 박막 트랜지스터(T), 게이트 절연막(GI) 및 층간 절연막(ILD)을 포함한다. 여기서, 도 3 및 4에 도시된 박막 트랜지스터(T)는 발광 소자(ED)에 전기적으로 연결된 구동 박막 트랜지스터일 수 있다.

박막 트랜지스터(T)는 기판(SUB) 또는 버퍼층(BUF) 상에 형성된 반도체 층(A), 게이트 전극(G), 소스 전극(S) 및 드레인 전극(D)을 포함한다. 도 3 및 4에서 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 구조를 도시하였으나, 반드시 이에 한정되지 않는다. 다른 예로, 박막 트랜지스터(T)는 게이트 전극(G)이 반도체 층(A)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 구조 또는 게이트 전극(G)이 반도체 층(A)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 구조를 가질 수 있다.

반도체 층(A)은 기판(SUB) 또는 버퍼층(BUF) 상에 형성될 수 있다. 반도체 층(A)은 실리콘계 반도체 물질, 산화물계 반도체 물질, 또는 유기물계 반도체 물질을 포함할 수 있으며, 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼층(BUF)과 기판(SUB) 사이에는 반도체 층(A)으로 입사되는 외부광을 차단하기 위한 차광층이 추가로 형성될 수 있다.

게이트 절연막(GI)은 반도체 층(A)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.

게이트 전극(G)은 반도체 층(A)과 중첩되도록 게이트 절연막(GI) 상에 형성될 수 있다. 게이트 전극(G)은 스캔 배선(SL)과 함께 형성될 수 있다. 일 예에 따른 게이트 전극(G)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.

층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI)을 덮도록 기판(SUB) 전체에 형성될 수 있다. 층간 절연막(ILD)은 게이트 전극(G)과 게이트 절연막(GI) 상에 평탄면을 제공한다.

소스 전극(S)과 드레인 전극(D)은 게이트 전극(G)을 사이에 두고 반도체 층(A)과 중첩되도록 층간 절연막(ILD) 상에 형성될 수 있다. 소스 전극(S)과 드레인 전극(D)은 데이터 배선(DL)과 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL)과 함께 형성될 수 있다. 즉, 소스 전극(S), 드레인 전극(D), 데이터 배선(DL), 화소 구동 전원 배선(PL) 및 공통 전원 배선(CPL) 각각은 소스 드레인 전극 물질에 대한 패터닝 공정에 의해 동시에 형성될 수 있다.

소스 전극(S)과 드레인 전극(D) 각각은 층간 절연막(ILD)과 게이트 절연막(GI)을 관통하는 전극 컨택홀을 통해 반도체 층(A)에 접속될 수 있다. 소스 전극(S)과 드레인 전극(D)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 여기서, 도 2에 도시된 박막 트랜지스터(T)의 소스 전극(S)은 화소 구동 전원 배선(PL)과 전기적으로 연결될 수 있다.

이와 같이, 기판(SUB)의 화소(P)에 마련된 박막 트랜지스터(T)는 화소 회로(PC)를 구성한다. 또한, 기판(SUB)의 제4 비표시 영역(IA4)에 배치된 게이트 구동 회로(200)는 화소(P)에 마련된 박막 트랜지스터(T)와 동일하거나 유사한 박막 트랜지스터를 구비할 수 있다.

평탄화 막(PLN)은 박막 트랜지스터 층을 덮도록 기판(SUB) 전체에 형성된다. 평탄화 막(PLN)은 박막 트랜지스터 층 상에 평탄면을 제공한다. 일 예에 따른 평탄화 막(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.

다른 예에 따른 평탄화 막(PLN)은 화소(P)에 마련된 구동 박막 트랜지스터의 드레인 전극(D)을 노출시키기 위한 화소 컨택홀(PH)을 포함할 수 있다.

뱅크(BN)(혹은, 뱅크 패턴)는 평탄화층(PLN) 상에 배치되어 표시 영역(AA)의 화소(P) 내에 개구 영역(또는 발광 영역)을 정의한다. 이러한 뱅크(BN)는 화소 정의막으로 표현될 수도 있다.

발광 소자(ED)는 화소 구동 전극(AE), 발광층(EL), 및 공통 전극(CE)을 포함한다. 화소 구동 전극(AE)은 평탄화 막(PLN) 상에 형성되고 평탄화 막(PLN)에 마련된 화소 컨택홀(PH)을 통해 구동 박막 트랜지스터의 드레인 전극(D)에 전기적으로 연결된다. 이 경우, 화소(P)의 개구 영역과 중첩되는 화소 구동 전극(AE)의 중간 부분을 제외한 나머지 가장자리 부분은 뱅크(BN)에 의해 덮일 수 있다. 뱅크(BN)은 화소 구동 전극(AE)의 가장자리 부분을 덮음으로써 화소(P)의 개구 영역을 정의할 수 있다.

일 예에 따른 화소 구동 전극(AE)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 화소 구동 전극(AE)은 알루미늄(Al)과 티타늄(Ti)의 적층 구조(Ti/Al/Ti), 알루미늄(Al)과 ITO의 적층 구조(ITO/Al/ITO), APC(Ag/Pd/Cu) 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 다층 구조로 형성되거나, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단층 구조를 포함할 수 있다.

발광층(EL)은 화소 구동 전극(AE)과 뱅크(BN)를 덮도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 일 예에 따른 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 백색 광을 방출하기 위한 제1 발광부와 제2 발광부를 포함할 수 있다. 여기서, 제1 발광부는 제1 광을 방출하는 것으로 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 발광부 중 어느 하나를 포함할 수 있다. 제2 발광부는 청색 발광부, 녹색 발광부, 적색 발광부, 황색 발광부, 및 황록색 중 제1 광의 보색 관계를 갖는 제2 광을 방출하는 발광부를 포함할 수 있다.

다른 예에 따른 발광층(EL)은 화소(P)에 설정된 색상과 대응되는 컬러 광을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 예를 들어, 발광층(EL)은 유기 발광층, 무기 발광층, 및 양자점 발광층 중 어느 하나를 포함하거나, 유기 발광층(또는 무기 발광층)과 양자점 발광층의 적층 또는 혼합 구조를 포함할 수 있다.

추가적으로, 일 예에 따른 발광 소자(ED)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.

공통 전극(CE)은 발광층(EL)과 전기적으로 연결되도록 형성된다. 공통 전극(CE)은 각 화소(P)에 마련된 발광층(EL)과 공통적으로 연결되도록 기판(SUB)의 표시 영역(AA) 전체에 형성된다.

일 예에 따른 공통 전극(CE)은 광을 투과시킬 수 있는 투명 전도성 물질 또는 반투과 전도성 물질을 포함할 수 있다. 공통 전극(CE)이 반투과 전도성 물질로 형성되는 경우, 마이크로 캐비티(micro cavity) 구조를 통해 발광 소자(ED)에서 발광된 광의 출광 효율을 높일 수 있다. 일 예에 따른 반투과 전도성 물질은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금 등을 포함할 수 있다. 추가적으로, 공통 전극(CE) 상에는 발광 소자(ED)에서 발광된 광의 굴절율을 조절하여 광의 출광 효율을 향상시키기 위한 캡핑층(capping layer)이 더 형성될 수 있다.

스페이서(SP)는 표시 영역(AA) 내에서 비개구 영역 즉, 발광 소자(ED)가 배치되지 않은 영역에 산포하여 배치될 수 있다. 스페이서(SP)는 발광층(EL)을 증착하는 과정에서 스크린 마스크와 기판이 서로 직접 접촉하지 않도록 하기 위한 것일 수 있다. 스페이서(SP)는 뱅크(BN) 위에 배치되며, 발광층(EL)과 공통 전극(CE)이 표시 영역(AA) 내측에 배치된 스페이서(SP)를 타고 넘어가도록 도포될 수 있다.

경우에 따라서, 발광층(EL) 및/또는 공통 전극(CE)은 스페이서(SP)를 타고 넘어가지 않을 수 있다. 스페이서(SP)는 표시 영역(AA) 내부에서 뱅크(BN)의 일부에만 배치되어 있으므로, 공통 전극(CE)이 스페이서(SP)를 타고 넘어가지 않더라도, 공통 전극(CE)은 표시 영역(AA) 전체를 덮으며 연결된 구조를 갖는다.

봉지층(130)은 화소 어레이층(120)의 상면과 측면을 모두 둘러싸도록 형성된다. 봉지층(130)은 산소 또는 수분이 발광 소자(ED)로 침투하는 것을 방지하는 역할을 한다.

일 예에 따른 봉지층(130)은 제1 무기 봉지층(PAS1), 제1 무기 봉지층(PAS1) 상의 유기 봉지층(PCL) 및 유기 봉지층(PCL) 상의 제2 무기 봉지층(PAS2)을 포함할 수 있다. 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 수분이나 산소의 침투를 차단하는 역할을 한다. 일 예에 따른 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 또는 티타늄 산화물 등의 무기물로 이루어질 수 있다. 이러한 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은 화학 기상 증착 공정 또는 원자층 증착 공정에 의해 형성될 수 있다.

유기 봉지층(PCL)은 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)에 의해 밀봉된(갖혀 있는) 구조를 갖는다. 유기 봉지층(PCL)은 제조 공정 중 발생할 수 있는 이물들(particles)을 흡착 및/또는 차단할 수 있도록 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2) 대비 상대적으로 두꺼운 두께로 형성될 수 있다. 유기 봉지층(PCL)은 실리콘옥시카본(SiOCz) 아크릴 또는 에폭시 계열의 레진(Resin) 등의 유기물로 이루어질 수 있다. 유기 봉지층(PCL)은 코팅 공정, 예를 들어 잉크젯 코팅 공정 또는 슬릿 코팅 공정에 의해 형성될 수 있다.

이 출원의 일 예에 따른 전계 발광 표시장치는 댐 구조물을 더 포함할 수 있다. 댐 구조물은 표시 영역(AA)의 외측에 배치된 외부 댐(DMO)과 표시 영역(AA)의 내부에 배치된 내부 댐(DMI)을 포함한다. 외부 댐(DMO)은, 유기 봉지층(PCL)이 표시 영역(AA) 외부로 흘러 넘침을 방지할 수 있도록 기판(SUB)의 비표시 영역(IA)에 배치된다. 내부 댐(DMI)은 표시 영역(AA) 내부에서 관통-홀(TH)을 둘러싸도록 배치되어, 유기 봉지층(PCL)이 표시 영역(AA)에서 관통-홀(TH)로 흘러 넘침을 방지한다. 내부 댐(DMI) 및 관통-홀(TH)은 도 3에만 도시되어 있고, 외부 댐(DMO)은 도 4에만 도시되어 있다.

일 예에 따른 외부 댐(DMO)은 표시 영역(AA)의 외측에 배치될 수 있다. 더 상세히는, 외부 댐(DMO)은 표시 영역(AA) 외측에 배치된 게이트 구동 회로(200) 및 게이트 구동 회로(200) 외측에 배치된 공통 전원 배선(CPL)의 외측에 배치될 수 있다. 경우에 따라서, 외부 댐(DMO)은 공통 전원 배선(CPL)의 외측부와 중첩되도록 배치될 수 있다. 이 경우, 게이트 구동 회로(200) 및 공통 전원 배선(CPL)이 배치되는 비표시 영역(IA)의 폭을 줄여 베젤(Bezel) 폭을 줄일 수 있다.

이 출원의 바람직한 실시 예에 의한 댐 구조물은, 내부 댐(DMI)과 외부 댐(DMO)을 모두 포함하여, 기판(SUB)에 수직하게 형성된 3중층 구조를 가질 수 있다. 예를 들어, 댐 구조물은 평탄화 막(PLN)으로 형성한 제1 층, 뱅크(BN)으로 형성한 제2 층, 그리고 스페이서(SP)로 형성한 제3 층을 포함할 수 있다. 이 출원의 전체 맥락에서, "댐 구조물"이라 함은 내부 댐(DMI)과 외부 댐(DMO)을 모두 의미한다.

제1 층은 평탄화 막(PLN)을 패턴 사다리꼴 형상의 단면 구조를 가질 수 있다. 제2 층은 제1 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 제3 층은 제2 층 위에 적층되는 사다리꼴 형상의 단면 구조를 가질 수 있다. 유기 봉지층(PCL)의 두께가 얇아서 유기 봉지층(PCL)의 퍼짐성을 제어하기가 용이한 경우에는 댐 구조물의 높이가 높지 않아도 충분할 수 있다. 이 경우에는 제3 층은 생략될 수 있다.

댐 구조물은 제1 무기 봉지층(PAS1) 및/또는 제2 무기 봉지층(PAS2)에 의해 모두 덮인다. 댐 구조물은 유기 봉지층(PCL)을 내측 공간에 가두기 위한 것으로, 댐 구조물은 유기 봉지층(PCL)에 의해 덮이지 않는다. 유기 봉지층(PCL)은 댐 구조물의 내측 벽면 일부와 접촉할 수 있다. 예를 들어, 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 제1 층 높이 보다 높고 제2 층 높이 보다 낮을 수 있다. 또는 유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 제2 층 높이보다 높고 제3 층의 높이보다 낮을 수 있다.

유기 봉지층(PCL)의 가장자리 영역에서 상부 표면까지의 높이는 댐 구조물의 전체 높이보다 낮게 도포되는 것이 바람직하다. 그 결과, 댐 구조물의 상부 표면과 외측 측벽에서는 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)이 서로 면 접촉을 이루는 구조를 갖는다. 예를 들어, 유기 봉지층(PCL)은 외부 댐(DMO) 및 내부 댐(DMI)의 내측 측벽 안쪽으로 도포 영역이 제한된다. 따라서, 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)은, 외부 댐(DMO) 및 내부 댐(DMI)의 내측 측벽의 상부 일부에서 상면을 타고 넘어 외측 측벽에 이르기까지 서로 면 접촉을 이루는 구조를 갖는다.

다시 도 2 및 도 3을 참조하여, 이 출원의 실시 예에 의한 내부 댐(DMI)의 구조를 좀 더 상세히 설명한다. 이 출원의 일 예에 따른 내부 댐(DMI)은 표시 영역(AA)의 내부에서 관통-홀(TH)과 그 주변을 둘러싸는 인접 화소(P') 사이에 배치된다. 따라서, 외부 댐(DMO)과는 달리, 내부 댐(DMI) 위에는 발광 소자(ED)의 일부 구성들이 적층될 수 있다. 예를 들어, 발광층(EL) 및 공통 전극(CE)이 내부 댐(DMI)을 타고 넘는 형상으로 적층될 수 있다.

내부 댐(DMI)은 정 테이퍼 형상을 가질 수 있다. 내부 댐(DMI)이 정 테이퍼 형상을 갖는 경우, 관통-홀(TH) 주변에서 유기 봉지층(PCL)이 유실되는 것을 방지할 수 있으나, 발광층(EL)이 관통-홀(TH)의 측면에서 노출되어 수분 침투에 취약할 수 있다. 이를 방지하기 위해, 내부 댐(DMI)은 역 테이퍼 형상을 가질 수 있다. 역 테이퍼 형상을 갖는 경우, 내부 댐(DMI)의 하단부에서 발광층(EL)이 단선된 구조를 가질 수 있다. 이 경우, 발광층(EL)의 관통-홀(TH)에서 노출된 부분을 통해 침투되는 수분이 관통-홀(TH) 주변에 배치된 인접 화소(P') 내부로 전파되는 것을 방지할 수 있다.

표시 영역(AA)의 표시 면적 비율을 최대한 확보하기 위해서는, 내부 댐(DMI)은 관통-홀(TH)과 매우 가깝게 배치하는 것이 바람직하다. 따라서, 역 테이퍼 형상의 내부 댐(DMI)만으로는 수분 침투를 완전히 차단할 수 없다. 이 출원에서는 내부 댐(DMI)의 형상이 정 테이퍼 형상 또는 역 테이퍼 형상을 갖든지 관계 없이 관통-홀(TH)의 측면에서 노출된 발광층(EL)을 통해 침투하는 수분이 인접 화소(P')로 전달되는 것을 완전히 차단할 수 있는 요철(凹凸) 패턴(PAT)을 더 구비한다.

이하, 도 2 및 도 3 그리고 도 5a 및 5b를 더 참조하여, 이 출원에 의한 요철 패턴에 대해 더 상세히 설명한다. 도 5a는 이 출원의 일 예에서, 요철 패턴을 형성한 직후의 요철 패턴의 구조를 나타내는 단면 확대도이다. 도 5b는 이 출원의 일 예에서, 요철 패턴을 형성하고 발광 소자를 형성한 후의 요철 패턴의 구조를 나타내는 단면 확대도이다.

요철(凹凸) 패턴(PAT)은 관통-홀(TH)의 형상에 대응하는 폐곡선 형상을 갖는다. 예를 들어, 관통-홀(TH)이 원형인 경우, 요철 패턴(PAT)도 원형일 수 있다. 또는 관통-홀(TH)의 형상과 상관 없이, 관통-홀(TH)을 둘러싸는 타원형일 수 있다. 다른 예로 관통-홀(TH)이 사각형, 육각형 혹은 팔각형과 같은 다각형의 형상을 갖는 경우, 요철 패턴(PAT)은 관통-홀(TH)을 둘러싸는 다각형, 원형 또는 타원형 중 어느 한 형상을 가질 수 있다. 이하에서는 편의상, 관통-홀(TH)이 원형이며, 요철 패턴(PAT)이 관통-홀(TH)과 동심원을 가지면서 관통-홀(TH)을 둘러싸는 원형인 경우로 설명한다.

단면 구조를 보면, 중간 절연막(ILD) 위에 형성된 금속 패턴(MT)과 금속 패턴(MT) 위에 적층된 평탄화막(PLN)을 일정 폭만큼 제거한 우물 또는 트랜치 형상을 갖는 철부를 형성함으로써, 요철 패턴(PAT)을 구성할 수 있다. 더 상세히는, 기판(SUB) 위에 버퍼층(BUF)을 적층하고, 버퍼층(BUF) 위에 박막 트랜지스터(T)를 형성하고, 중간 절연막(ILD) 위에 금속 패턴(MT)을 형성하고, 박막 트랜지스터(T) 및 금속 패턴(MT)을 덮는 평탄화 막(PLN)을 형성하고, 화소 구동 전극(AE)을 적층하고, 발광 영역을 정의하는 뱅크(BN)를 패턴한 후, 평탄화 막(PLN)과 금속 패턴(MT)을 식각하여 요철 패턴(PAT)을 형성할 수 있다.

요철 패턴(PAT)은 요부(凹部)(2000)와 철부(凸部)(1000)를 구비한다. 요부(2000)는 함몰된 부분을 철부(1000)는 돌출된 부분을 말한다. 단어 자체의 측면에서 보면, 요철 패턴(PAT)은 하나의 요부(2000)와 하나의 철부(1000)를 포함할 수 있다. 반면에 기능적인 측면에서 요철 패턴(PAT)은, 홀-경계부(THB)에 적층되는 발광층(EL)의 연속성을 끊어서, 발광층(EL)을 따라 관통홀(TH)에서 발광 소자(ED)로 수분이나 산소가 확산되는 경로를 끊는 구조체를 의미한다. 따라서, 기능적 측면에서 보면, 하나의 요부(2000)를 요철 패턴(PAT)으로 명명할 수도 있고, 또는 하나의 철부(1000)를 요철 패턴(PAT)으로 명명할 수도 있다.

이하에서는, 하나의 철부(1000)와 하나의 요부(2000)가 하나의 요철 패턴을 구성하는 것으로 설명한다. 하나의 철부(1000)의 일측과 타측 각각에 요부(2000)가 하나씩 연결 배치되어 있다. 요철 패턴(PAT)의 요부(2000)는, 중간 절연막(ILD) 위에 적층된 금속 패턴(MT)과 평탄화 막(PL)의 일부를 제거하여 중간 절연막(ILD)의 상부 표면 일부를 노출한다.

요철 패턴(PAT)은 바닥면(BS), 상부면(US) 그리고 바닥면(BS)과 상부면(US)을 연결하는 측벽(SW)을 포함한다. 바닥면(BS)은 평탄화 막(PLN)과 금속 패턴(MT)을 관통하는 요부(2000)에 의해 노출된 기판(SUB)의 표면으로 정의될 수 있다. 상부면(US)은 요철 패턴(PAT)이 형성된 상태에서 평탄화 막(PLN)의 표면(즉, 철부(1000)의 상부 표면)으로 정의될 수 있다. 예를 들어, 뱅크(BN)를 패턴한 후 노출된 평탄화 막(PLN)에 요철 패턴(PAT)을 형성할 경우, 평탄화 막(PLN)의 상부 표면이 상부면(US)으로 정의될 수 있다. 측벽(SW)은 바닥면(BS)과 상부면(US)을 연결하는 요철 패턴(PAT)의 측면으로 정의될 수 있다. 도 5a에서 측벽(SW)은 굵은 선으로 도시하였다.

철부(1000)는 상부면(US)과 두 개의 측벽(SW)들을 포함한다. 요부(2000)는 두 개의 측벽(SW) 및 하나의 바닥면(BS)을 포함한다. 철부(1000)는 인접 화소(P')와 관통-홀(TH) 사이에서 중간 절연막(ILD) 위에 적층된 금속 패턴(MT) 및 평탄화 막(PLN)을 식각하여 요부(2000)를 형성함으로써, 완성된다.

특히, 이후에 적층되는 발광층(EL)의 연결성 단절을 확실하게 이루기 위해 머쉬룸(Mushroom) 구조를 갖는 것이 바람직하다. 일례로, 평탄화 막(PLN)과 금속 패턴(MT)은 서로 다른 물질이므로, 특정 식각액에 대해 식각율이 다를 수 있다. 예를 들어, 금속 패턴(MT)의 금속 물질과 평탄화 막(PLN)의 유기 물질에 대한 식각율이 3:1을 갖는 식각액을 사용하여, 평탄화 막(PLN)의 아래에 있는 금속 패턴(MT)이 과 식각되어 언더-컷 구조를 형성할 수 있다. 그 결과, 철부(1000)의 형상이 버섯(머쉬룸)과 같은 형상을 가질 수 있다.

이 후에, 발광층(EL)을 도포할 경우, 철부(1000)의 상부면(US)과 요부(2000)의 바닥면(BS)에는 발광층(EL)이 적층되지만, 측벽(SW)에는 발광층(EL)이 적층되지 않고, 단선된다. 즉, 홀-경계부(THB)에서 발광층(EL)은 연결성이 단절된 구조를 가질 수 있다.

도 5a 및 도 5b를 중심으로 요철 패턴(PAT)의 구조 및 형성 방법에 대해 상세히 설명한다. 기판(SUB) 위에 반도체 층(A)을 형성한다. 반도체 층(A)을 덮는 게이트 절연막(GI)을 기판(SUB) 전체 표면 위에 적층한다. 게이트 절연막(GI) 위에서 반도체 층(A)과 중첩하는 게이트 전극(G)을 형성한다. 게이트 전극(G)을 덮는 중간 절연막(ILD)을 기판(SUB) 전체 표면 위에 적층한다.

중간 절연막(ILD) 위에 반도체 층(A)의 일측과 접촉하는 소스 전극(S)과 반도체 층의 타측과 접촉하는 드레인 전극(D)을 형성한다. 여기서, 소스 전극(S) 및 드레인 전극(D)은 세 개의 금속층들이 적층된 3중층 구조를 가질 수 있다. 예를 들어, 소스-드레인 전극(S-D)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)을 구비할 수 있다. 제1 금속층(10)은, 티타늄(Ti) 및 탄탈륨(Ta)과 같은 내 부식성이 강한 금속 물질을 포함할 수 있다. 제2 금속층(20)은 알루미늄(Al) 및 구리(Cu)와 같은 선 저항이 상대적으로 낮은 금속 물질을 포함할 수 있다. 제3 금속층(30)은 제1 금속층(10)과 동일한 물질로 형성하는 것이 바람직하다. 이와 같은 3중층 구조는 중심부에 선 저항이 낮은 금속을 사용하고, 상부와 하부에 내 부식성이 우수한 금속을 사용함으로써, 저 저항과 내구성을 향상한 배선 및 전극 구조를 제공할 수 있다.

홀-경계부(THB)에는 소스-드레인 전극(S-D)과 동일한 금속물질을 포함하는 금속 패턴(MT)이 형성되어 있다. 예를 들어, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)을 포함할 수 있다. 소스-드레인 전극(S-D)의 두께가 5,000Å내지 9,000Å의 두께를 갖는 경우, 금속 패턴(MT)도 5,000Å내지 9,000Å의 두께를 가질 수 있다.

다른 예로, 요철 패턴(PAT)의 요부(2000)의 깊이를 1.0㎛ 내지 2.0㎛의 깊이로 형성할 필요가 있을 수 있다. 예를 들어, 소스-드레인 전극(S-D)을 5,000Å내지 9,000Å의 두께를 갖는 경우, 금속 패턴(MT)은 소스-드레인 전극(S-D)과 같은 금속물질을 2회 적층하여 형성할 수 있다. 이 경우, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 일차 적층되고, 다시 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 연이어 적층된 구조를 가질 수 있다.

소스-드레인 전극(S-D) 및 금속 패턴(MT) 위에 평탄화 막(PLN)을 적층한다. 평탄화 막(PLN) 위에 화소 구동 전극(AE)을 형성한다. 그 후에, 평탄화 막(PLN)과 금속 패턴(MT)을 패턴하여 평탄화 막(PLN)의 상부 표면 일부를 노출하는 요부(2000)를 형성한다. 이 때, 제2 금속층(20)을 과 식각하여, 제2 금속층(20)이 평탄화 막(PLN) 내측으로 더 식각된 언더-컷(undercut) 구조를 갖도록 한다. 그 결과, 요철 패턴(PAT)의 측벽(SW)은 서로 다른 성질 특히, 특정 식각액에 대해 서로 다른 식각 비율을 갖는 금속층들을 식각하는 과정에서 식각율의 차이에 의해 매끄럽지 못하고, 일부 층들이 측면 방향으로 돌출된 단면 형상(profile)을 갖는다.

요철 패턴(PAT)은 평탄화 막(PLN), 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)을 동시에 식각하여 형성할 수 있다. 평탄화 막(PLN), 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)은 물성이 서로 다르므로, 동일한 식각액에 대해 서로 다른 식각율을 가질 수 있다. 그 결과, 어느 것은 더 식각되고 다른 것은 덜 식각될 수 있다. 예를 들어, 제1 금속층(10) 및 제3 금속층(30)은 평탄화 막(PLN)과 거의 동일하게 식각될 수 있고, 제2 금속층(20)은 평탄화 막(PLN)보다 더 식각될 수 있다. 그 결과, 도 5a에 도시한 바와 같이, 측벽(SW)은 돌출 표면과 함몰 표면이 연속되어 형성된 지그재그(zigzag) 혹은 울퉁불퉁한 형상을 갖는다.

도 5b를 참조하면, 요철 패턴(PAT)을 형성한 후에, 발광층(EL)을 도포한다. 발광층(EL)은 요철 패턴(PAT)의 바닥면(BS) 그리고, 요철 패턴(PAT)의 상부면(US)에 적층된다. 요철 패턴(PAT)의 측벽(SW)이 톱니 표면을 가짐으로 인해, 요철 패턴(PAT)의 측벽(SW)에는 발광층(EL)이 연속해서 도포되지 않고, 도 5b와 같이, 제1 금속층(10) 혹은 제3 금속층(30)의 끝 부분 일부에만 도포됨으로써 단선된 구조를 갖는다. 즉, 발광층(EL)은 측벽(SW)에 형성된 측면 방향으로 돌출된 표면과 측면 방향으로 함몰된 표면 사이의 단차에 의해 단선되어 연속성이 끊어진다.

그 결과, 관통-홀(TH)의 측면에 노출된 발광층(EL)으로 수분이 침투하더라도, 요철 패턴(PAT)에 의해 관통-홀(TH) 주변에 배치된 인접 화소(P')들로 수분이 전파되는 것을 완전히 차단할 수 있다.

발광층(EL) 위에는 공통 전극(CE)이 적층된다. 공통 전극(CE)은 요철 패턴(PAT)의 상부면(US) 및 바닥면(BS) 위에 적층된다. 경우에 따라서, 공통 전극(CE)은 요철 패턴(PAT)의 측벽(SW) 일부에는 도포될 수 있다. 하지만, 요철 패턴(PAT)의 측벽(SW)이 요철 표면을 가지므로, 측벽(SW)을 완전히 덮지는 못하고, 요부(2000)의 내부 공간에서 발광층(EL)을 덮는 형상을 갖는다.

예를 들어, 도 5b에 도시한 바와 같이, 공통 전극(CE)은 평탄화 막(PLN)의 상부 표면 위에 적층된다. 하지만, 식각율의 차이로 인해 돌출 표면과 함몰 표면이 연속된 울퉁불퉁한 측벽(SW)을 완전히 덮지는 못할 수 있다. 바닥면(BS)에 부분적으로 적층된 발광층(EL)을 덮으며, 측벽(SW)에서 수평 방향으로 돌출된 부분의 끝단 일부를 덮도록 공통전극(CE)이 부분적으로 도포될 수 있다.

이어서, 공통 전극(CE) 위에는 봉지층(130)이 적층된다. 봉지층(130)의 제1 무기 봉지층(PAS1)이 먼저 적층된다. 제1 무기 봉지층 (PAS1)은 요철 패턴(PAT)의 상부면(US) 및 바닥면(BS) 위에 적층된다. 또한, 요철 패턴(PAT)의 측벽(SW)에도 도포될 수 있다. 제1 무기 봉지층(PAS1)은 요부(2000)의 내부를 거의 메우는 형상을 가질 수 있다. 예를 들어, 도 5b에서 도시한 바와 같이, 평탄화 막(PLN)의 상부 표면 위에서는 발광층(EL) 및 공통 전극(CE) 위에 적층된다. 또한, 요철 패턴(PAT)의 측벽(SW)에도 적층된다.

제1 무기 봉지층(PAS1) 위에는 유기 봉지층(PCL)이 도포된다. 유기 봉지층(PCL)은 내부 댐(DMI)과 외부 댐(DMO) 사이의 공간에만 도포될 수 있다. 따라서, 내부 요철 패턴(PTI) 위에는 적층되지만, 외부 요철 패턴(PTO) 위에는 적층되지 않는다. 예를 들어, 도 3에 도시한 바와 같이, 유기 봉지층(PCL)은 내부 댐(DMI)의 내측 표면 일부까지만 도포된다. 또한, 도 4에 도시한 바와 같이 유기 봉지층(PCL)은 외부 댐(DMI)의 내측 표면 일부 까지만 도포된다. 따라서, 내부 댐(DMI)과 관통-홀(TH) 사이에 배치된 외부 요철 패턴(PTO)에는 유기 봉지층(PCL)이 도포되지 않는다.

유기 봉지층(PCL) 위에는 제2 무기 봉지층(PAS2)이 적층된다. 내부 댐(DMI)과 관통-홀(TH) 사이에는 유기 봉지층(PCL)이 도포되지 않으므로, 외부 요철 패턴(PTO) 위에서는 제2 무기 봉지층(PAS2)이 제1 무기 봉지층(PAS1)과 직접 접촉하면서 적층된다. 제2 무기 봉지층(PAS2)은, 도 5b에 도시한 바와 같이, 요철 패턴(PAT)의 요부(2000)를 완전히 덮도록 도포될 수 있다. 하지만, 내부 요철 패턴(PTI) 위에서는 제1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제2 무기 봉지층(PAS2)가 순차 적층되어 있다.

이 출원에 의한 요철 패턴(PAT)에 포함된 철부(1000)는 그 단면 형상이 정 테이퍼 형상 혹은 역 테이퍼 형상을 가질 수 있다. 요철 패턴(PAT)의 측벽(SW)이 돌출부와 함몰부를 갖기 때문에, 발광층(EL)이 측벽(SW)에서 연속되어 도포되지 않는다. 따라서, 발광층(EL)의 연속성을 단절하기 위해 철부(1000)가 반드시 역 테이퍼 형상을 가질 필요는 없다. 철부(1000)의 형상은 요부(2000)를 형성하는 식각 공정의 특성에 의해 결정될 수 있다. 이 출원에서는 철부(1000)의 형상에 제약이 없으므로, 요부(2000)를 형성하는 공정도 특별한 제약 없이 용이하게 실시할 수 있다.

이 출원에서 요철 패턴(PAT)은 다양한 구성을 갖도록 형성할 수 있다. 일례로, 평탄화 막(PLN)과 단일 금속층으로 이루어진 금속 패턴(MT)을 패턴하여 형성할 수 있다. 이 경우는, 금속 패턴(MT)을 평탄화 막(PLN)보다 과 식각하여 머쉬룸 구조를 갖는 철부를 형성하는 것이 바람직하다.

다른 예로, 금속 패턴(MT)은 3중 금속층으로 형성할 수 있다. 예를 들어, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)을 순차 적층하여 형성할 수 있다. 이 경우, 평탄화 막(PLN)과 제1 금속층(10) 및 제3 금속층(30)은 동일한 식각 정도로 패턴하고, 제2 금속층(20)은 제1 금속층(10) 및 제3 금속층(30)보다 과 식각하여 머쉬룸 형상과 돌출부와 함몰부를 갖는 식각 측벽을 갖는 철부를 형성할 수 있다.

또 다른 예로, 금속 패턴(MT)은 5중 이상의 금속층으로 형성할 수 있다. 예를 들어, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20), 제3 금속층(30), 제4 금속층(제1 금속층과 동일), 제5 금속층(제2 금속층과 동일) 및 제6 금속층(제3 금속층과 동일)을 순차 적층하여 형성할 수 있다. 이 경우, 평탄화 막(PLN), 제1 금속층(10), 제3 금속층(30), 제4 금속층(제1 금속층과 동일) 및 제6 금속층(제3 금속층과 동일)은 동일한 식각 정도로 패턴하고, 제2 금속층(20) 및 제5 금속층은 제1 금속층(10) 및 제3 금속층(30)보다 과 식각하여 머쉬룸 형상, 그리고 돌출부와 함몰부를 갖는 식각 측벽을 갖는 철부를 형성할 수 있다.

이하, 도 6을 참조하여, 관통-홀(TH)을 형성하는 공정을 좀 더 상세히 설명한다. 도 6은 이 출원에 의한 전계 발광 표시 패널을 형성한 후, 레이저 트림 공정으로 관통-홀을 형성하는 과정을 나타내는 단면도이다.

기판(SUB) 위에 버퍼층(BUF)을 도포한다. 버퍼막(BUS) 위에 반도체 층(A)을 형성한다. 박막 트랜지스터(T)를 구성하는 반도체 층(A)의 채널 영역이 좁은 폭을 갖더라도, 우수한 반도체 성능을 갖도록 하기 위해 채널 특성이 우수한 금속 산화물 반도체 물질을 사용할 수 있다. 이 경우, 반도체 층(A)은 인듐-갈륨-주석 산화물(Indium-Gallum-Zinc Oxide)과 같은 산화물 반도체 물질을 포함할 수 있다.

반도체 층(A)을 덮도록 기판(SUB) 표면 위 전체에 게이트 절연막(GI)을 도포한다. 게이트 절연막(GI)은 산화물 반도체 물질로 이루어진 반도체 층(A)과 직접 접촉한다. 산화물 반도체 물질은 수소 입자가 지나치게 확산될 경우, 반도체 채널 영역의 특성이 열화될 수 있다. 따라서, 게이트 절연막(GI)은 제조 공정에서 수소 입자를 발생하지 않는 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다.

게이트 절연막(GI) 위에서 반도체 층(A)과 중첩하는 게이트 전극(G)을 형성한다. 게이트 전극(G)은 티타늄(Ti)과 몰리브덴(Mo)이 순차 적층된 2중층 구조를 가질 수 있다.

게이트 전극(G)을 덮도록 기판(SUB) 표면 위 전체에 중간 절연막(ILD)을 도포한다. 반도체 층(A)의 채널 영역에 어느 정도의 수소 확산이 필요할 수 있다. 따라서, 중간 절연막(ILD)은 제조 공정에서 수소 입자를 발생하는 질화 실리콘(SiNx)을 포함하는 것이 바람직하다. 수소 입자의 정도를 조절하기 위해, 중간 절연막(ILD)은 1,000Å두께의 산화 실리콘(SiOx), 2,000Å두께의 압축 응력을 갖는 질화 실리콘(SiNx), 그리고 3,000Å내지 4,000Å두께의 인장 응력을 갖는 질화 실리콘(SiNx)를 순차 적층한 구조를 갖는 것이 바람직하다. 압축 응력을 갖는 질화 실리콘(SiNx)은 수소 방출량이 적을 편이며, 인장 응력을 갖는 질화 실리콘(SiNx)은 수소 방출량이 큰 편이다. 따라서, 산화물 반도체 층(A) 위에는 수소 방출량이 없는 산화 실리콘을 적층하고, 그 위에는 압축 응력을 갖는 질화 실리콘을 적층한 뒤, 맨 위에 인장 응력을 갖는 질화 실리콘을 적층한다.

중간 절연막(ILD) 위에는 소스 전극(S), 드레인 전극(D) 및 금속 패턴(MT)을 형성한다. 소스 전극(S) 및 드레인 전극(D)은 박막 트랜지스터(T)의 일부 구성 요소이다. 금속 패턴(MT)은 관통-홀(TH)이 형성되는 위치에 배치한다. 바람직하게는 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)를 모두 덮는 형상을 가질 수 있다. 금속 패턴(MT)은 박막 트랜지스터(T)와는 물리적 및 전기적으로 분리된 섬 모양을 가질 수 있다.

소스 전극(S) 및 드레인 전극(D)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 순차적으로 적층된 3중층 적층 구조를 가질 수 있다. 금속 패턴(MT)은 소스-드레인 전극(S-D)과 동일하게 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 순차적으로 적층된 3중층 적층 구조를 가질 수 있다. 하지만, 금속 패턴(MT)은 홀-경계부(THB)에서 발광층(EL)의 연속성을 단선하기 위한 것이므로, 가급적 두께가 두꺼운 것이 바람직하다. 이를 위해, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 2회 연속하여 적층된 구조를 갖는 것이 바람직하다. 일례로, 금속 패턴(MT)은 제1 금속층(10), 제2 금속층(20), 제3 금속층(30), 제1 금속층(10), 제2 금속층(20) 및 제3 금속층(30)이 순차 적층될 수 있다.

소스-드레인 전극(S-D) 및 금속 패턴(MT)이 형성된 기판(SUB) 전체 표면 위에 평탄화 막(PLN)을 적층한다. 평탄화 막(PLN)은 박막 트랜지스터(T) 및 금속 패턴(MT)이 형성된 기판(SUB)의 표면을 평탄하게 하기 위한 것으로 유기 물질을 포함할 수 있다.

평탄화 막(PLN) 위에 인듐-주석 산화물(Indium-Tin Oxide) 혹은 인듐-아연 산화물(Indium-Zinc Oxide)와 같은 투명 도전 물질을 도포하고, 패턴하여 화소 구동 전극(AE)을 형성한다. 화소 구동 전극(AE)은 평탄화 막(PLN)을 관통하는 콘택홀을 통해 박막 트랜지스터(T)의 드레인 전극(D)과 연결된다.

화소 구동 전극(AE)에서 발광 영역을 정의하는 뱅크(BN)를 형성한다. 뱅크(BN)는 발광 영역, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)를 제외한 기판(SUB) 표면 위에 형성된다. 뱅크(BN) 위의 일부에는 스페이서(SP)가 형성된다. 스페이서(SP)는 기판(SUB) 표면 위에서 일정 분포 밀도를 갖고 산포되어 있다.

관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서는 평탄화 막(PLN)이 노출된 구조를 갖는다. 또한, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에는 내부 댐(DMI)이 형성될 수 있다. 내부 댐(DMI)은 인접 화소(P')와 관통-홀(TH)이 형성될 영역 사이에 배치될 수 있다. 내부 댐(DMI)은 평탄화 막(PLN), 뱅크(BN) 및 스페이서(SP)가 적층된 구조를 가질 수 있다. 또한, 표시 영역(AA)의 외부에는 외부 댐(MDO)이 형성될 수 있다.

관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서 내부 댐(DMI)을 제외한 영역에서, 평탄화 막(PLN)과 금속 패턴(MT)을 식각하여 다수 개의 요철 패턴(PAT)들을 형성한다. 인접 화소(P')와 내부 댐(DMI) 사이에는 내부 요철 패턴(PTI)를 형성하고, 내부 댐(DMI)으로 둘러싸인 관통-홀(TH)이 형성될 영역에는 외부 요철 패턴(PTO)을 형성한다. 요철 패턴(PAT)의 구체적인 형상은 앞에서 설명한 바와 같이 형성한다.

요철 패턴(PAT)이 형성된 기판(SUB)의 전체 표면 위에 발광층(EL)을 도포한다. 그 결과, 표시 영역(AA) 전체에서는 발광층(EL)이 모두 연결된 구조를 갖는다. 반면에, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서는 요철 패턴(PAT)에 의해 발광층(EL)의 연결성이 단선된 구조를 갖는다.

이후, 공통 전극(CE)을 적층하여, 발광 다이오드(ED)를 완성한다. 공통 전극(CE)도 표시 영역(AA) 전체에서는 모두 연결된 구조를 갖지만, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서는 단선되 구조를 가질 수 있다.

이후, 기판(SUB) 전체 표면 위에 제1 무기 봉지층(PAS1)을 도포한다. 제1 무기 봉지층(PAS1)은 표시 영역(AA) 전체를 덮으며, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서도 연결된 연속층으로 적층된다. 제1 무기 봉지층(PAS1) 위에 유기 봉지층(PCL)을 도포한다. 유기 봉지층(PCL)은 외부 댐(DMO) 내측의 표시 영역(AA) 위에 도포된다. 또한, 내부 댐(DMI)의 외측에만 도포된다. 즉, 내부 댐(DMI)로 둘러싸인 내부 영역에는 유기 봉지층(PCL)이 도포되지 않는다. 유기 봉지층(PCL) 위에 제2 무기 봉지층(PAS2)을 도포한다. 제2 무기 봉지층(PAS2)은 제1 무기 봉지층(PAS1)과 동일하게 표시 영역(AA) 전체를 덮으며, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서도 연결된 연속층으로 적층된다. 따라서, 관통-홀(TH)이 형성될 영역과 홀-경계부(THB)에서는 제1 무기 봉지층(PAS1)과 제2 무기 봉지층(PAS2)이 직접 면 접촉하여 적층된다.

이로써, 전계 발광 표시 패널이 완성된다. 이후에, 내부 댐(DMI)으로 둘러싸인 영역 안에 관통-홀(TH)을 형성한다. 일례로, 레이저를 이용한 트리밍 공정으로, 기판(SUB), 버퍼층(BUF), 게이트 절연막(GI), 중간 절연막(ILD) 요철 패턴(PAT), 제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2)을 제거하여 관통-홀(TH)을 형성한다.

관통-홀(TH)이 형성되면서 노출된 단면 구조를 보면, 기판(SUB), 버퍼층(BUF), 게이트 절연막(GI), 중간 절연막(IND), 제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2)만 노출된 구조를 갖는다. 즉, 관통-홀(TH)의 측벽에는 무기 물질로 이루어진 층들만 노출된다. 따라서, 외부로부터 수분이나 산소의 침투를 방지할 수 있다. 경우에 따라 적층된 박막들 계면 사이로 수분이나 산소가 침투하더라도, 요철 패턴(PAT)의 구조로 인해, 표시 영역(AA)으로 확산되는 것을 차단하거나, 확산 시간을 오랜 시간동안 지연할 수 있다.

이와 같이 관통-홀(TH)을 구현함에 있어서, 관통-홀(TH) 주변에 배치되는 홀-경계부(THB)의 폭을 넓게 형성하면, 외부로부터의 수분이나 산소 침투를 방지하기 용이하다. 하지만, 홀-경계부(THB)의 폭이 넓으면, 표시 영역(AA)에서 제공하는 화상 정보를 인지하는 데 방해가 될 수 있다. 따라서, 홀-경계부(THB)의 폭은 가급적 좁게 형성하는 것이 바람직하다.

홀-경계부(THB)의 폭을 좁게 하더라도, 홀-경계부(THB)의 목적인 발광층(EL)의 연속성을 단선하는 구조를 달성하기 위해서는 요철 패턴(PAT)의 요부(2000) 깊이를 깊게 형성하는 것이 바람직하다. 요부(2000)의 깊이를 깊게 하기 위해서는 기판(SUB) 위에 적층된 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(IND)을 식각하는 것을 고려할 수 있다. 하지만, 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(IND)은 식각 프로파일이 금속 패턴(MT)와 같은 언더-컷 구조를 구현하기 매우 어렵다. 또한, 이들 버퍼층(BUF), 게이트 절연막(GI) 및 중간 절연막(IND)을 식각하는 경우, 관통-홀(TH)에는 기판(SUB) 위에 제1 무기 봉지층(PAS1) 및 제2 무기 봉지층(PAS2)이 적층되어 노출된 구조를 가져, 외부로 부터 수분 및 산소가 침투할 수 있는 가능성이 높아진다.

따라서, 이 출원과 같이, 금속 패턴(MT)을 소스-드레인 전극(S-D)에 사용하는 금속층을 2중층으로 적층하여, 충분한 두께를 갖도록 형성함으로써, 충분한 깊이를 갖는 요부(2000)를 형성할 수 있다. 일례로, 소스-드레인 전극(S-D)은 1,000Å의 티타늄으로 형성한 제1 금속층(10), 5,000Å의 알루미늄으로 형성한 제2 금속층(20) 및 1,000Å의 티타늄으로 형성한 제3 금속층(30)이 적층된 구조를 가질 수 있다. 이 때, 금속 패턴(MT)은 1,000Å의 티타늄으로 형성한 제1 금속층(10), 5,000Å의 알루미늄으로 형성한 제2 금속층(20), 1,000Å의 티타늄으로 형성한 제3 금속층(30), 1,000Å의 티타늄으로 형성한 제1 금속층(10), 5,000Å의 알루미늄으로 형성한 제2 금속층(20) 및 1,000Å의 티타늄으로 형성한 제3 금속층(30)이 순차 적층될 수 있다.

이 예의 결과로, 금속 패턴(MT)은 1.4㎛의 두께를 가질 수 있다. 즉, 평탄화 막(PL) 아래에서 형성된 요부(2000)의 깊이는 적어도 1.4㎛를 확보할 수 있다.

또한, 알루미늄과 티타늄의 식각율 차이를 이용하여, 제1 금속층(10) 및 제3 금속층(30)은 평탄화 막(PLN)과 거의 동일한 폭을 가지며, 제2 금속층(20)은 제1 금속층(10) 보다 500Å이상 더 좁은 폭을 가질 수 있다. 이와 같은 언더-컷 구조는 금속 물질을 사용하기 때문에 명확하게 구현할 수 있다.

산화 실리콘 및 질화 실리콘을 구비한 중간 절연막(ILD), 게이트 절연막(GI) 및 버퍼층(BUF)와 같은 박막을 이용하여 요부를 형성하는 경우에는 언더-컷 구조가 명확하게 구현할 수 없다. 그 결과, 발광층(EL)의 단선 구조를 완전하게 이룩할 수 없다. 또한, 요부(2000)의 깊이를 깊게 하기 위해서는 중간 절연막(ILD)의 두께를 두껍게 해야 하는데, 중간 절연막(ILD)을 두껍게 할 경우, 수소 확산양이 높아져 산화물 반도체 층의 채널 특성에 악영향을 줄 가능성이 높아진다.

이러한 문제점이 있으므로, 표시 영역(AA)에 관통-홀(TH)을 구비한 구조에서는, 금속 물질을 이용한 요철 패턴(PAT)을 형성하는 것이 가장 우수한 결과를 얻을 수 있다. 즉, 발광층(EL)의 단선을 명확하게 이룩하면서, 홀-경계부(THB)의 폭을 최소화 할 수 있다.

이와 같은 이 출원의 바람직한 실시 예들에 따른 전계 표시 장치는 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC), 스마트 폰(smart phone), 이동 통신 단말기, 모바일 폰, 태블릿 PC(personal computer), 스마트 와치(smart watch), 와치 폰(watch phone), 또는 웨어러블 기기(wearable device) 등과 같은 휴대용 전자 기기 뿐만 아니라 텔레비전, 노트북, 모니터, 냉장고, 전자 레인지, 세탁기, 카메라 등의 다양한 제품에 적용될 수 있다.

상술한 이 출원의 다양한 실시 예들에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.

SUB: 기판 T: 박막 트랜지스터
PLN: 평탄화 막 BN: 뱅크
SP: 스페이서
DMI: 내부 댐 DMO: 외부 댐
TH: 관통-홀 CPL: 공통 전원 라인
200: 게이트 구동 회로 300: 구동 집적 회로
120: 화소 어레이층 130: 봉지층
ED: 발광 소자 AE: 화소 구동 전극
EL: 발광층 CE: 공통 전극

Claims (15)

1. 기판 위에서 영상을 표시하는 발광 소자 및 상기 발광 소자를 구동하는 구동 소자를 구비한 화소가 다수 개 배치된 표시 영역;
   상기 기판 위에서 상기 표시 영역을 둘러싸는 비표시 영역;
   상기 표시 영역 내에 배치되며, 상기 기판, 상기 발광 소자 및 상기 구동 소자를 구비하지 않는 관통-홀;
   상기 관통-홀을 둘러싸는 내부 댐; 그리고
   상기 관통-홀과 상기 내부 댐 사이에서 상기 관통-홀을 둘러싸는 요철 패턴을 포함하며,
   상기 요철 패턴은, 요부와 철부를 포함하고,
   상기 철부는 금속 패턴을 구비한 전계 발광 표시장치.
2. 제 1 항에 있어서,
   상기 철부는, 상기 관통-홀과 상기 내부 댐 사이에서 상기 기판 위에 적층된 절연막 위에 배치되고
   상기 요부는, 상기 철부와 연속하여 배치되며, 상기 평탄화 막의 상부 표면을 노출하고,
   상기 철부는,
   상기 절연막 위에 형성된 상기 금속 패턴; 그리고
   상기 금속 패턴 위에 적층된 평탄화 막을 구비하며,
   상기 요부는,
   상기 평탄화 막 및 상기 금속 패턴을 식각하여 상기 절연막의 상부 표면을 노출하는 전계 발광 표시장치.
3. 제 2 항에 있어서,
   상기 발광 소자는,
   상기 구동 소자에 연결된 화소 전극;
   상기 표시 영역에 공통으로 도포되며, 상기 화소 전극 위에 적층된 발광층; 그리고
   상기 발광층 위에 적층된 공통 전극을 포함하는 전계 발광 표시장치.
4. 제 3 항에 있어서,
   상기 요철 패턴은,
   상기 요부에 의해 노출된 상기 절연막의 상부 표면으로 정의된 바닥면;
   상기 철부에 포함된 상기 평탄화 막의 상부 표면으로 정의된 상부면; 그리고
   상기 바닥면과 상기 상부면을 연결하는 측벽을 포함하고,
   상기 발광 소자의 발광층은,
   상기 측벽을 제외한 상기 바닥면 및 상기 상부면에 적층된 전계 발광 표시장치.
5. 제 4 항에 있어서,
   상기 요철 패턴의 상기 측벽은,
   돌출 표면과 함몰 표면이 연속된 톱니 표면을 갖는 전계 발광 표시장치.
6. 제 5 항에 있어서,
   상기 발광층은,
   상기 돌출 표면과 상기 함몰 표면 사이의 단차부에서 단선된 구조를 갖는 전계 발광 표시장치.
7. 제 2 항에 있어서,
   상기 금속 패턴은,
   상기 절연막 위에 적층된 제1 금속층;
   상기 제1 금속층 위에 적층된 제2 금속층; 그리고
   상기 제2 금속층 위에 적층된 제3 금속층을 포함하고,
   상기 제2 금속층은 상기 제1 금속층 및 상기 제2 금속층 보다 수평 방향 내측으로 함몰된 전계 발광 표시장치.
8. 제 7 항에 있어서,
   상기 제3 금속층 위에 적층된 제4 금속층;
   상기 제4 금속층 위에 적층된 제5 금속층; 그리고
   상기 제5 금속층 위에 적층된 제6 금속층을 더 포함하고,
   상기 제5 금속층은 상기 제4 금속층 및 상기 제6 금속층 보다 수평 방향 내측으로 함몰된 전계 발광 표시장치 전계 발광 표시장치.
9. 제 8 항에 있어서,
   상기 제1 금속층, 상기 제3 금속층, 상기 제4 금속층 및 상기 제6 금속층은 동일한 금속 물질을 포함하고,
   상기 제2 금속층 및 상기 제5 금속층은 동일한 금속 물질을 포함하는 전계 발광 표시장치.
10. 제 7 항에 있어서,
    상기 제1 금속층 및 상기 제3 금속층은, 티타늄(Ti) 및 탄탈륨(Ta)과 같은 내 부식성 금속 물질을 포함하고,
    상기 제2 금속층은, 알루미늄(Al) 및 구리(Cu)와 같은 저 저항 금속 물질을 포함하는 전계 발광 표시장치.
11. 제 1 항에 있어서,
    상기 기판 위에 형성된 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 중간 절연막;
    상기 중간 절연막 위에서, 상기 관통-홀과 인접한 화소와 상기 관통-홀 사이에 형성된 금속 패턴;
    상기 금속 패턴 위에서 상기 기판 전체를 덮는 평탄화 막;
    상기 박막 트랜지스터 연결되고 상기 평탄화 막 위에 배치된 화소 구동 전극; 그리고
    상기 화소 구동 전극에서 발광 영역을 정의하는 뱅크를 더 포함하고,
    상기 요철 패턴은,
    상기 평탄화 막과 상기 금속 패턴을 제거하여 상기 중간 절연막의 상부 표면을 노출하며 일정 폭을 갖고 일정 거리 이격되어 배치된 다수 개의 요부들; 그리고
    상기 요부들 사이에서 상기 일정 거리에 상응하는 폭을 갖는 다수 개의 철부들을 포함하는 전계 발광 표시장치.
12. 제 11 항에 있어서,
    상기 금속 패턴은,
    상기 중간 절연막 위에 배치된 제1 금속층;
    상기 제1 금속층 위에 배치된 제2 금속층;
    상기 제2 금속층 위에 배치된 제3 금속층을 포함하고,
    상기 철부들은, 제1 폭을 갖고 패턴된 상기 평탄화 막, 상기 제3 금속층 및 상기 제1 금속층, 그리고 상기 제1 폭보다 좁은 제2 폭을 갖고 패턴된 상기 제2 금속층을 포함하는 전계 발광 표시장치.
13. 제 11 항에 있어서,
    상기 비 표시 영역에 배치되고 상기 표시 영역을 둘러싸는 외부 댐;
    상기 외부 댐과 상기 관통-홀 사이의 상기 뱅크 위에서 상기 화소들, 상기 내부 댐 및 상기 요철 패턴을 덮는 발광층;
    상기 발광층 위에 적층된 공통 전극; 그리고
    상기 공통 전극을 덮는 봉지층을 더 포함하는 전계 발광 표시장치.
14. 제 13 항에 있어서,
    상기 봉지층은,
    제1 무기 봉지층;
    상기 제1 무기 봉지층 위에 도포된 유기 봉지층;
    상기 유기 봉지층의 상부 표면에 적층된 제2 무기 봉지층을 포함하며,
    상기 유기 봉지층은 상기 내측댐의 내측 표면 일부와 접촉하고,
    상기 관통-홀과 상기 내측댐 사이에서는 상기 제1 무기 봉지층과 상기 제2 무기 봉지층이 면 접촉하는 전계 발광 표시장치.
15. 제 1 항에 있어서,
    상기 내측 댐과 인접하는 화소와 상기 내측 댐 사이에서, 상기 내측 댐을 둘러싸는 상기 요철 패턴을 더 포함하는 전계 발광 표시장치.

Images