KR20210008232A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210008232A
KR20210008232A KR1020190083943A KR20190083943A KR20210008232A KR 20210008232 A KR20210008232 A KR 20210008232A KR 1020190083943 A KR1020190083943 A KR 1020190083943A KR 20190083943 A KR20190083943 A KR 20190083943A KR 20210008232 A KR20210008232 A KR 20210008232A
Authority
KR
South Korea
Prior art keywords
pixel
partition wall
disposed
area
region
Prior art date
Application number
KR1020190083943A
Other languages
English (en)
Inventor
김진영
김진택
박미진
양태훈
정웅희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190083943A priority Critical patent/KR20210008232A/ko
Priority to US16/901,107 priority patent/US11482581B2/en
Priority to CN202010644355.XA priority patent/CN112216725A/zh
Publication of KR20210008232A publication Critical patent/KR20210008232A/ko
Priority to US17/956,943 priority patent/US20230032621A1/en

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3211—
    • H01L27/3244—
    • H01L51/5262—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

본 발명은 표시영역 내에 투과영역을 갖는 디스플레이 장치에 있어서, 표시영역의 투과도가 향상됨과 동시에 색좌표 틀어짐이 개선된 디스플레이 장치를 위하여, 제1 투과영역, 제2 투과영역 및 상기 제1 투과영역과 상기 제2 투과영역사이에 위치한 화소영역을 구비한, 기판; 상기 화소영역 상에 배치되는, 제1 화소전극; 상기 제1 화소전극 상에 배치되는 제1 색 발광용 제1 중간층; 상기 제1 화소전극의 가장자리를 덮으며 각각의 중앙부를 노출시키는 제1 개구를 통해 제1 발광영역을 정의하는, 절연층; 상기 제1 발광영역과 상기 제1 투과영역 사이의 상기 절연층 상에 배치되는, 제1 격벽; 상기 제1 발광영역과 상기 제2 투과영역 사이의 상기 절연층 상에 배치되는, 제2 격벽; 및 상기 화소영역에 대응하도록 상기 제1 중간층 상에 배치되며, 적어도 일부가 상기 제1 격벽과 중첩하는, 대향전극;을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 표시영역 내에 투과영역을 갖는 디스플레이 장치에 있어서, 표시영역의 투과도가 향상됨과 동시에 색좌표 틀어짐이 개선된 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다. 디스플레이 장치들 중, 유기발광 디스플레이 장치는 시야각이 넓고 컨트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가지고 있어 차세대 디스플레이 장치로서 주목을 받고 있다.
유기발광 디스플레이 장치는 화소전극과 대향전극 사이에 발광층을 포함하는 중간층이 개재된 유기발광소자를 각 (부)화소로 갖는다. 이러한 유기발광 디스플레이 장치는 일반적으로 각 화소의 발광여부나 발광정도를 화소전극에 전기적으로 연결된 박막트랜지스터를 통해 제어하고, 대향전극은 복수개의 (부)화소들에 있어서 일체(一體)인 형태이다.
각각의 발광층들을 서브 픽셀 별로 개구된　마스크, 예를 들어 FMM(Fine Metal Mask)을 이용하여 패턴 증착될 수 있다.
그러나 이러한 종래의 디스플레이 장치에는, 패턴 영역에 대응한 개구를 갖는　마스크를 이용하여 패턴층을 증착하는 경우, 최상층과 마스크 사이의 공간으로 증착물질이 퍼져 패턴 영역의 외곽에도 증착물질이 증착되는 쉐도우 영역이 형성된다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 표시영역 내에 투과영역을 갖는 디스플레이 장치에 있어서, 표시영역의 투과도가 향상됨과 동시에 색좌표 틀어짐이 개선된 디스플레이 장치을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1 투과영역, 제2 투과영역 및 상기 제1 투과영역과 상기 제2 투과영역사이에 위치한 화소영역을 구비한, 기판; 상기 화소영역 상에 배치되는, 제1 화소전극; 상기 제1 화소전극 상에 배치되는 제1 색 발광용 제1 중간층; 상기 제1 화소전극의 가장자리를 덮으며 각각의 중앙부를 노출시키는 제1 개구를 통해 제1 발광영역을 정의하는, 절연층; 상기 제1 발광영역과 상기 제1 투과영역 사이의 상기 절연층 상에 배치되는, 제1 격벽; 상기 제1 발광영역과 상기 제2 투과영역 사이의 상기 절연층 상에 배치되는, 제2 격벽; 및 상기 화소영역에 대응하도록 상기 제1 중간층 상에 배치되며, 적어도 일부가 상기 제1 격벽과 중첩하는, 대향전극;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 격벽 상면은 상기 제1 발광영역에 인접한 제1 부분 및 상기 투과영역에 인접한 제2 부분을 포함하고, 상기 제1 부분은 상기 대향전극과 컨택할 수 있다.
본 실시예에 따르면, 상기 제2 부분은 상기 대향전극과 중첩하지 않을 수있다.
본 실시예에 따르면, 상기 대향전극 상에 배치되는 물질층을 더 포함하고, 상기 제2 부분은 상기 물질층과 직접 컨택할 수 있다.
본 실시예에 따르면, 상기 화소영역 상에 제1 방향을 따라 상기 제1 화소전극과 이격되어 배치되는, 제2 화소전극; 상기 제2 화소전극 상에 배치되는 제2 색 발광용 제2 중간층; 상기 화소영역 상에 제1 방향을 따라 상기 제2 화소전극과 이격되어 배치되는, 제3 화소전극; 상기 제3 화소전극 상에 배치되는 제3 색 발광용 제3 중간층;을 더 포함하고, 상기 절연층은 상기 제2 화소전극 및 상기 제3 화소전극의 가장자리를 덮으며 각각의 중앙부를 노출시키는 제2 개구 및 제3 개구를 통해 제2 발광영역 및 제3 발광영역을 정의하며, 상기 제1 격벽은 상기 제1 방향을 따라 상기 제3 발광영역과 상기 제1 투과영역 사이로 연장될 수 있다.
본 실시예에 따르면, 상기 제2 격벽은 상기 제1 방향을 따라 상기 제3 발광영역과 상기 제2 투과영역 사이로 연장될 수 있다.
본 실시예에 따르면, 상기 제1 방향을 따르는 상기 제1 격벽의 길이와 상기 제2 격벽의 길이는 동일할 수 있다.
본 실시예에 따르면, 상기 제1 방향을 따르는 상기 제1 격벽과 상기 제2 격벽의 길이는 300㎛ 이하일 수 있다.
본 실시예에 따르면, 상기 제1 방향과 교차하는 제2 방향을 따르는 상기 제1 격벽 및 상기 제2 격벽의 폭은 동일할 수 있다.
본 실시예에 따르면, 상기 제1 방향을 따르는 상기 제1 격벽과 상기 제2 격벽의 폭은 30㎛ 이하일 수 있다.
본 실시예에 따르면, 상기 제1 격벽과 상기 제2 격벽의 높이는 3.5㎛ 이하일 수 있다.
본 실시예에 따르면, 상기 제1 방향과 교차하는 제2 방향을 따라, 상기 제1 개구와 상기 제2 개구 사이의 상기 절연층 상에 배치되는 제1 보조격벽을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2 방향을 따라, 상기 제2 개구와 상기 제3 개구 사이의 상기 절연층 상에 배치되는 제2 보조격벽을 더 포함할 수 있다.
본 실시예에 따르면, 상기 대향전극은 상기 제1 보조격벽 및 상기 제2 보조격벽을 덮도록 배치될 수 있다.
본 실시예에 따르면, 상기 제1 보조격벽은 상기 제2 방향으로 연장되어 일측에서 상기 제1 격벽과 연결되고, 타측에서 상기 제2 격벽과 연결될 수 있다.
본 실시예에 따르면, 상기 화소영역 상에, 서로 다른 색을 발광하는 복수의 발광소자를 구비한 적어도 1개 이상의 화소부를 포함하고, 상기 복수의 발광소자는 상기 제1 화소전극을 구비한 제1 발광소자, 상기 제2 화소전극을 구비한 제2 발광소자 및 상기 제3 화소전극을 구비한 제3 발광소자를 포함할 수 있다.
본 실시예에 따르면, 상기 화소부는 상기 제1 방향을 따라 배치된 제1 화소부 및 제2 화소부를 포함하고, 상기 제1 화소부와 상기 제2 화소부 사이의 상기 절연층 상에 상기 제2 방향을 따라 배치된 제3 보조격벽을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1 격벽 및 상기 제2 격벽은 상기 제1 화소부와 상기 제2 화소부 각각에 대응하여 구비될 수 있다.
본 실시예에 따르면, 상기 절연층과 상기 기판 사이에 개재되며, 유기절연막 및 무기절연막 중 적어도 하나를 포함하는 다층막을 더 포함하고, 상기 다층막은 상기 투과영역에 대응한 오픈부를 가질 수 있다.
본 실시예에 따르면, 상기 제1 투과영역 및 상기 제2 투과영역은 상기 제1 방향을 따라 연장된 상기 화소영역을 사이에 두고 상기 제1 방향을 따라 복수 개 구비되며, 상기 대향전극은 복수의 상기 제1 투과영역 및 복수의 상기 제2 투과영역 사이의 상기 화소영역 상에서 일체(一體)로 구비될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시영역 내에 투과영역을 갖는 디스플레이 장치에 있어서, 표시영역의 투과도가 향상됨과 동시에 색좌표 틀어짐이 개선된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a는 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 디스플레이 장치(1')를 개략적으로 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 표시영역의 일부를 개략적으로 도시한 평면도이다.
도 6은 도 5의 표시영역 상에 발광소자가 배치된 구조를 개략적으로 도시하는 평면도이다.
도 7은 도 5의 표시영역의 일부를 확대하여 개략적으로 도시한 평면도이다.
도 8은 도 7의 A-A' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 9는 도 8의 C 부분을 확대하여 도시하는 확대도이다.
도 10은 본 발명의 일 실시예에 따른 제조과정의 일 공정을 개략적으로 도시하는 단면도이다.
도 11은 도 7의 B-B' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 표시영역을 개략적으로 도시하는 평면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이고, 도 1b는 본 발명의 일 실시예에 따른 디스플레이 장치(1')를 개략적으로 도시한 사시도이다.
도 1a를 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 표시영역(DA)에는 복수의 화소가 배치되며, 이들에서 방출되는 빛에 의해 외부로 이미지를 제공할 수 있다. 비표시영역(NDA)은 표시영역(DA)의 외곽에 배치되어, 표시영역(DA)을 둘러쌀 수 있다.
표시영역(DA)은 화소영역(PA) 및 투과영역(TA)을 포함할 수 있다. 표시영역(DA) 내에서 화소영역(PA) 및 투과영역(TA)은 각각 단위를 이뤄 복수 개 구비될 수 있다. 화소영역(PA)은 화소가 위치한 영역으로, 실질적으로 발광이 이루어지는 영역이다. 도시되어 있지는 않으나, 화소영역(PA)에 위치한 화소는 스트라이프형, 펜타일형 등으로 배치될 수 있다.
투과영역(TA)은 화소가 위치하지 않는 영역으로, 기판(100)을 관통하는 빛이 투과하는 영역이다. 투과영역(TA)에는 유기층 및/또는 무기층이 배치될 수 있다. 다른 실시예로, 투과영역(TA)에는 기판(100)이 배치되고, 기판(100) 상에 층들은 모두 제거될 수 있다. 다른 실시예로, 투과영역(TA)에는 기판(100)이 배치되고, 기판(100) 상에 버퍼층과 같은 무기층만이 배치될 수 있다.
도 1a에서 투과영역(TA)은 표시영역(DA) 전체에 걸쳐 배치될 수 있다. 상술한 것과 같이 투과영역(TA)은 빛이 투과하는 영역으로, 표시영역(DA) 상에서 투과영역(TA)과 화소영역(PA)이 반복적으로 배치됨에 따라, 사용자에게 디스플레이 장치(1)의 표시영역(DA)이 이미지를 디스플레이 하면서 동시에 대략 투명한 것과 같이 인식될 수 있다. 이 경우, 디스플레이 장치(1)는 표시영역(DA) 전면이 투명 디스플레이와 같이 구현될 수 있다.
선택적 실시예로, 도 1b와 같이 디스플레이 장치(1')는 표시영역(DA) 내에 보조표시영역(SA)이 배치되고, 투과영역(TA)은 보조표시영역(SA)에만 배치될 수 있다. 보조표시영역(SA)은 주변에 표시영역(DA)으로 둘러싸일 수 있다.
보조표시영역(SA)은 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 센서와 같은 컴포넌트가 배치되는 영역일 수 있다. 투과영역(TA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 또는/및 음향이 투과하는 영역일 수 있다. 일 실시예로, 보조표시영역(SA)을 통해 빛, 예컨대 적외선이 투과하는 경우, 광 투과율은 약 10% 이상, 보다 바람직하게 20% 이상이거나, 25% 이상이거나 50% 이상이거나, 85% 이상이거나, 90% 이상일 수 있다.
이 경우, 단위 면적 당 보조표시영역(SA) 상에 배치되는 화소의 수는 표시영역(DA) 상에 배치되는 화소의 수에 비해 적을 수 있다.
도 1b에서는 보조표시영역(SA)이 사각형인 표시영역(DA)의 일측(우상측)에 배치된 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 보조표시영역(SA)의 위치 및 개수는 다양하게 변경될 수 있음은 물론이다. 또한, 도 1a 및 도 1b에서 표시영역(DA)의 형상은 사각형에 한정되지 않으며, 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL 디스플레이 장치)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 디스플레이 장치(1)를 이루는 각종 구성 요소들은 기판(100) 상에 배치된다. 기판(100)은 글래스재, 금속재 또는 플라스틱재를 포함할 수 있다. 기판(100)이 플라스틱재를 포함하는 경우, 예컨대, 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 플라스틱재를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다.
기판(100)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 비표시영역(NDA)를 포함한다. 표시영역(DA)은 전체적으로 이미지가 디스플레이되는 영역일 수 있다. 표시영역(DA)은 화소(P)가 배치된 화소영역(PA) 및 화소(P)가 배치되지 않고 투광성을 갖는 투과영역(TA)을 구비한다.
표시영역(DA)의 화소영역(PA) 상에는 복수의 화소(P)들이 위치한다. 복수의 화소(P)들은 각각 발광소자(OLED)(즉, 유기발광다이오드)와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 발광소자(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다.
표시영역(DA)은 박막봉지층(300)로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
각 화소(P)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(150), 제2 스캔 구동회로(152), 제1 전원공급배선(160), 제2 전원공급배선(170), 패드부(180) 및 데이터 구동회로(190)이 배치될 수 있다.
제1 스캔 구동회로(150)는 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1 스캔 구동회로(150)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2 스캔 구동회로(152)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(150)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(150)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(152)에 연결될 수 있다. 다른 실시예로, 제2 스캔 구동회로(152)는 생략될 수 있다.
제1 전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
패드부(180)는 기판(100)의 일 측에 배치될 수 있다. 패드부(180)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 패드부(PCB-P)는 디스플레이 장치(1)의 패드부(180)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달한다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(150, 152)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 도 4)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(190)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(190)의 데이터 신호는 패드부(180)에 연결된 연결배선(181) 및 연결배선(181)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2는 데이터 구동회로(190)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(190)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(190)는 패드부(180)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 3을 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 3에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 다른 실시예로, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도들이다. 도 4a 및 도 4b에서는 화소영역(PA)과 투과영역(TA)의 단면을 함께 도시하고 있다.
먼저, 화소영역(PA)을 참조하면, 화소영역(PA)에는 박막트랜지스터(TFT)를 포함하는 화소회로 및 이에 전기적으로 연결된 발광소자(OLED)를 포함할 수 있다.
기판(100)의 화소영역(PA) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
반도체층(A)은 버퍼층(111) 상에 배치될 수 있다. 반도체층(A)은 아모퍼스 실리콘(a-Si), 폴리 실리콘, 산화물 반도체 및 유기 반도체물질 중 적어도 하나를 포함할 수 있다. 예컨대, 산화물 반도체는 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 아연(Zn), IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide) 및/또는 ZIO(Zinc Indium Oxide)를 포함할 수 있다. 예컨대, 폴리 실리콘은 저온 폴리 실리콘(LTPS, Low Temperature Poly Silicon)을 포함할 수 있다. 폴리 실리콘 물질은 전자이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로,　디스플레이 장치에서 박막 트랜지스터의　반도체층으로 이용될 수 있다.
게이트전극(G)은 게이트절연층(113)을 사이에 두고 반도체층(A) 상에 배치된다. 게이트절연층(113)은 실리콘산화물(SiOX), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
게이트전극(G)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 게이트전극(G)은 낮은 저항을 갖는 금속으로 형성될 수 있으며, 일 실시예로, 게이트전극(G)은 Mo의 단층일 수 있다.
소스전극(S) 및/또는 드레인전극(D)은 층간절연층(115)을 사이에 두고 게이트전극(G) 상에 배치된다. 소스전극(S) 및/또는 드레인전극(D)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 실시예 예로, 소스전극(S) 및/또는 드레인전극(D)은 Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
평탄화층(117)은 소스전극(S) 및/또는 드레인전극(D) 상면을 덮으며, 화소전극(210)이 평탄하게 형성될 수 있도록 평탄한 상면을 가질 수 있다. 평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다.
평탄화층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
선택적 실시예로, 평탄화층(117)은 무기 물질을 포함할 수 있다. 이러한, 평탄화층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다. 평탄화층(117)이 무기 물질로 구비되는 경우, 경우에 따라서 화학적 평탄화 폴리싱을 진행할 수 있다. 한편, 평탄화층(117)은 유기물질 및 무기물질을 모두 포함할 수도 있다.
상술한 버퍼층(111), 게이트절연층(113), 층간절연층(115) 및 평탄화층(117)은 기판(100)과 발광소자(OLED) 사이에 개재되는 다층막(110)으로 이해될 수 있다. 다층막(110)은 버퍼층(111), 게이트절연층(113), 층간절연층(115) 및 평탄화층(117) 이외에 다른 유기막 및/또는 무기막을 포함할 수도 있고, 일부 층이 생략될 수도 있다.
평탄화층(117) 상에는 표시요소로서 화소전극(210), 중간층(220) 및 대향전극(230)을 포함하는 발광소자(OLED)(즉, 유기발광다이오드)가 배치될 수 있다.
화소전극(210)은 평탄화층(117) 상에 배치될 수 있다. 도 4a에서는 하나의 화소전극(210)을 도시하나, 화소전극(210)은 발광소자(OLED)의 개수에 따라 복수 개 구비될 수 있으며 복수의 화소전극(210)들은 서로 이격되어 패터닝될 수 있다.
화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 화소전극(210)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일 실시예로, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
평탄화층(117) 상에는 절연층(120)(즉, 화소정의막)이 배치될 수 있다. 절연층(120)은 화소전극(210)의 가장자리를 덮고 중앙부를 노출시키는 개구(OP)를 가짐으로써 화소의 발광영역을 정의하는 역할을 할 수 있다. 또한, 절연층(120)은 화소전극(210)의 가장자리와 화소전극(210) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 화소전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 절연층(120)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
발광소자(OLED)의 중간층(220)은 유기발광층을 포함할 수 있다. 유기발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 유기발광층은 복수의 화소전극(210) 각각에 대응하여 배치될 수 있으며, 상술한 기능층은 복수의 화소전극(210)에 걸쳐서 일체로 형성될 수 있다.
대향전극(230)은 중간층(220) 상에 배치될 수 있다. 대향전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일 실시예로, 대향전극(230)은 리튬(Li), 칼슘(Ca), 알루미늄(Al), 은(Ag), 마그네슘(Mg), LiF/Ca, LiF/Al 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다.
선택적 실시예로, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
화소전극(210)이 반사전극, 대향전극(230)이 투광성 전극으로 구비되는 경우, 중간층(220)에서 방출되는 광은 대향전극(230) 측으로 방출되어, 디스플레이 장치는 전면(全面) 발광형이 될 수 있다. 화소전극(210)이 투명 또는 반투명 전극으로 구성되고, 대향전극(230)이 반사 전극으로 구성되는 경우, 중간층(220)에서 방출된 광은 기판(100) 측으로 방출되어, 디스플레이 장치는 배면 발광형이 될 수 있다. 그러나, 본 실시예는 이에 한정되지 않는다. 본 실시예의 디스플레이 장치는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
대향전극(230)은 표시영역(DA) 내의 화소영역(PA)에만 대응하도록 배치되며, 중간층(220)과 절연층(120)의 상부에 배치될 수 있다. 대향전극(230)은 복수의 발광소자(OLED)들에 있어서 연속적으로 형성되어 복수의 화소전극(210)에 대응할 수 있다.
상술한 것과 같이, 대향전극(230)이 화소영역(PA)에만 대응하도록 배치된다고 함은, 대향전극(230)이 투과영역(TA) 상에는 배치되지 않는 것을 의미할 수 있다. 또한, 투과영역(TA) 상에는 버퍼층(111), 게이트절연층(113), 층간절연층(115), 평탄화층(117)을 포함하는 다층막(110) 및 절연층(120)의 전부 또는 일부가 제거될 수 있다.
도시되어 있지는 않으나, 투과영역(TA)을 형성하기 위해 제거된 층들은 투과영역(TA)을 정의하기 위한 오픈부를 구비할 수 있다. 오픈부는 투과영역(TA)의 형상에 대응하는 개구 형태로 형성될 수 있다.
도 4a와 같이, 투과영역(TA) 상에는 버퍼층(111)을 제외한 상부층들이 제거될 수 있다. 경우에 따라, 버퍼층(111) 역시 투과영역(TA) 상에서 제거될 수 있다. 또한 도 4b와 같이 투과영역(TA) 상에는 버퍼층(111), 게이트절연층(113), 층간절연층(115), 평탄화층(117)을 포함하는 다층막(110)은 존재하되, 절연층(120)은 제거된 구조일 수 있다. 상술한 것과 같이, 투과영역(TA) 상에는 다층막(110) 및 절연층(120)의 전부 또는 일부가 제거될 뿐만 아니라, 금속을 포함하는 전극, 배선 등의 도전층이 배치되지 않는다. 이와 같이, 투과영역(TA) 상에 도전층이 배치되지 않음으로써, 투과영역(TA)의 투과율을 일정 이상 확보할 수 있다.
투과영역(TA)의 고투과율을 확보하기 위해, 대향전극(230) 역시 투과영역(TA)과는 중첩되지 않는다. 비교예로서, 일반적인 디스플레이 구조에서 대향전극은 표시영역 전면(全面)에서 일체(一體)인 형태이다. 이러한 구조를 본 발명의 일 실시예와 같은 디스플레이 장치(1)에 적용하는 경우, 투과영역 상에도 대향전극이 구비되게 되므로, 투과영역의 투과율이 저하되는 문제점이 발생한다. 따라서, 대향전극을 투과영역을 제외한 화소영역에만 대응하도록 배치하는 것이 요구된다.
이를 위해, 대향전극을 형성하는 과정에서 화소영역에 대응하여 오픈된 개구를 갖는 마스크를 사용할 수 있다. 다만, 이 경우 대향전극을 형성하는 증착 물질이 절연층(즉, 화소정의막)과 마스크 사이에 이격된 공간을 통해 화소영역에 인접한 투과영역 상에도 증착되는, 일명 쉐도우 현상(Shadow effect)이 발생할 수 있다. 결과적으로, 대향전극의 일부는 투과영역 상에도 형성되며, 이는 투과영역의 투과율을 저하시키고, 투과영역 자체를 협소하게 만듦과 동시에, 투명 디스플레이로 구비되는 표시영역 전체의 광투과도를 저하시키는 문제점이 있다.
이에 본 발명의 일 실시예에 관한 디스플레이 장치(1)에서는 절연층(120) 상에 제1 격벽(PW1, 도 5) 및 제2 격벽(PW2, 도 5)을 구비하여 대향전극(230)을 형성하는 증착 물질이 투과영역(TA)에도 중첩되어 형성되는 것을 방지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시영역의 일부를 개략적으로 도시한 평면도이고, 도 6은 도 5의 표시영역 상에 발광소자가 배치된 구조를 개략적으로 도시하는 평면도이다.
도 5를 참조하면, 표시영역(DA)은 제1 투과영역(TA1), 제2 투과영역(TA2) 및 제1 투과영역(TA1)과 제2 투과영역(TA2) 사이에 위치한 화소영역(PA)을 포함한다. 즉, 제1 투과영역(TA1) 및 제2 투과영역(TA2)과, 화소영역(PA)은 서로 일정한 패턴을 형성하면서 서로 교번하여 배치될 수 있다.
도 5에서는 제2 방향(D2)을 따라 제1 투과영역(TA1), 화소영역(PA), 제2 투과영역(TA2), 화소영역(PA)이 배치될 수 있다. 제1 투과영역(TA1)과 제2 투과영역(TA2)은 일 화소영역(PA)을 기준으로 일측과 타측에 각각 위치한 영역으로 정의되며, 실질적으로 동일한 형상 및 구조를 가질 수 있다.
제1 투과영역(TA1), 화소영역(PA), 제2 투과영역(TA2) 각각은 제1 방향(D1)을 따라 복수 개 구비될 수 있다. 제1 방향(D1)을 따라 배치된 복수의 제1 투과영역(TA1)들 사이에는 비투과영역(NTA)이 구비될 수 있다. 마찬가지로 제1 방향(D1)을 따라 배치된 복수의 제2 투과영역(TA2)들 사이에도 비투과영역(NTA)이 구비될 수 있다.
비투과영역(NTA)은 화소영역(PA) 상에 배치된 발광소자들에 신호 및 전원을 공급하기 위한 배선(CL)들 배치되는 영역으로 이해될 수 있다. 배선(CL)들은 예컨대, 제2 방향(D2)으로 연장되는 스캔선(SL), 발광제어선(EL), 이전 스캔선(SL-1) 등일 수 있다.
배선(CL)들은 제2 방향(D2)으로 연장되어 배치되는데, 일 직선으로 연장될 경우 제1 투과영역(TA1) 및 제2 투과영역(TA2)과 중첩되는 것이 불가피하다. 이러한 경우 제1 투과영역(TA1)과 제2 투과영역(TA2)은 배선(CL)에 의해 투과율이 저하되기 때문에, 배선(CL)은 제1 투과영역(TA1)과 제2 투과영역(TA2)을 우회하여 비투과영역(NTA) 상에 집중되도록 배치될 수 있다.
도 6을 참조하면, 화소영역(PA) 상에는 복수의 부화소들(Pr, Pg, Pb)이 배치될 수 있다. 일 실시예로, 복수의 부화소들(Pr, Pg, Pb)은 각각 제1 색을 발광하는 제1 부화소(Pr), 제2 색을 발광하는 제2 부화소(Pg) 및 제3 색을 발광하는 제3 부화소(Pb)를 포함할 수 있다. 예컨대, 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색을 의미할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 부화소(Pr)는 제1 발광소자(OLED1, 도 11)를 포함하고, 제2 부화소(Pg)는 제2 발광소자(OLED, 도 11)를 포함하며 및 제3 부화소(Pb)는 제3 발광소자(OLED, 도 11)을 포함한다.
화소영역(PA) 상에 배치되는 제1 부화소(Pr), 제2 부화소(Pg) 및 제3 부화소(Pb)는 화소부(PX)로 정의될 수 있다. 화소부(PX)는 복수의 부화소들(Pr, Pg, Pb) 포함하는 화소 단위일 수 있다. 일 실시예로, 도 6에 도시된 것과 같이, 화소영역(PA) 상에는 적어도 1개 이상의 화소부(PX)가 구비될 수 있다. 도 6의 화소영역(PA) 상에는 제1 화소부(PX1) 및 제2 화소부(PX2)가 구비될 수 있다.
화소영역(PA) 상에는 제1 격벽(PW1) 및 제2 격벽(PW2)이 배치될 수 있다. 또한, 화소영역(PA) 상에는 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)이 배치될 수 있다. 상기 격벽들(PW1, PW2) 및 보조격벽들(SPW1. SPW2, SPW3)은 절연층(120) 상에 배치될 수 있다.
격벽(즉, 제1 격벽(PW1) 및 제2 격벽(PW2))은 화소부(즉, 제1 화소부(PX1) 및 제2 화소부(PX2))와 투과영역(즉, 제1 투과영역(TA1) 및 제2 투과영역(TA2)) 사이에 배치된다. 보조격벽(즉, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3))은 화소부(즉, 제1 화소부(PX1) 및 제2 화소부(PX2)) 내에 구비된 복수의 부화소들(Pr, Pg, Pb) 사이에 배치된다.
이하 도 7을 참조하여 격벽(즉, 제1 격벽(PW1) 및 제2 격벽(PW2)) 및 보조격벽(즉, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3))에 대해 상세히 설명한다.
도 7은 도 5의 표시영역의 일부를 확대하여 개략적으로 도시한 평면도이고, 도 8은 도 7의 A-A' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이며, 도 9는 도 8의 C 부분을 확대하여 도시하는 확대도이다.
도 7을 참조하면, 제1 격벽(PW1)은 화소부(PX)를 기준으로, 화소부(PX)와 제1 투과영역(TA1) 사이의 절연층(120) 상에 배치된다. 제2 격벽(PW2)은 화소부(PX)를 기준으로, 화소부(PX)와 제2 투과영역(TA2) 사이의 절연층(120) 상에 배치된다.
절연층(120)에는 제1 부화소(Pr)의 제1 발광영역을 정의하는 제1 개구(OP1), 제2 부화소(Pg)의 제2 발광영역을 정의하는 제2 개구(OP2) 및 제3 부화소(Pb)의 제3 발광영역을 정의하는 제3 개구(OP3)가 정의될 수 있다. 제1 부화소(Pr)를 기준으로, 제1 격벽(PW1)은 제1 개구(OP1)와 제1 투과영역(TA1) 사이의 절연층(120) 상에 배치될 수 있다.
제1 격벽(PW1) 및 제2 격벽(PW2)은 제1 방향(D1)을 따라 연장될 수 있다. 제1 격벽(PW1)은 제1 방향(D1)을 따라 제2 개구(OP2)와 제1 투과영역(TA1) 사이를 지나 제3 개구(OP3)와 제1 투과영역(TA1) 사이로 연장될 수 있다. 마찬가지로, 제2 격벽(PW2)은 제1 방향(D1)을 따라 제2 개구(OP2)와 제2 투과영역(TA2) 사이를 지나 제3 개구(OP3)와 제2 투과영역(TA2) 사이로 연장될 수 있다.
일 실시예로, 제1 방향(D1)을 따르는 제1 격벽(PW1)의 길이(Ls)는 약 300㎛ 이하 일 수 있으며, 바람직하게는 약 130㎛ 내지 140㎛ 일 수 있다. 제2 격벽(PW2)의 길이는 제1 격벽(PW1)의 길이(Ls)와 동일할 수 있다. 도 7에서 제1 격벽(PW1) 및 제2 격벽(PW2)의 길이(Ls)은 화소부(PX)의 제1 방향(D1)의 폭에 대응하도록 구비되나, 반드시 이에 한정되는 것은 아니다. 도 6 및 도 7을 함께 참조하면, 제1 격벽(PW1) 및 제2 격벽(PW2)은 각각 제1 화소부(PX1) 및 제2 화소부(PX2)에 대응하도록 소정 간격으로 이격되어 배치되나, 다른 실시예로 제1 격벽(PW1) 및 제2 격벽(PW2)은 화소부(PX)의 구분 없이 도 12과 같이 제1 방향(D1)을 따라 연속적으로 배치될 수 있다.
일 실시예로, 제1 방향(D1)과 교차(예컨대, 직교)하는 제2 방향(D2)을 따르는 제1 격벽(PW1)의 폭(Ws)은 약 30㎛ 이하일 수 있으며, 바람직하게는 약 5㎛ 내지 10㎛ 일 수 있다. 제2 격벽(PW2)의 폭은 제1 격벽(PW1)의 폭(Ws)과 동일할 수 있다.
제1 보조격벽(SPW1)은 제1 발광영역을 정의하는 제1 개구(OP1)와 제2 발광영역을 정의하는 제2 개구(OP2) 사이의 절연층(120) 상에 배치될 수 있다. 제2 보조격벽(SPW2)은 제2 발광영역을 정의하는 제2 개구(OP2)와 제3 발광영역을 정의하는 제3 개구(OP3) 사이의 절연층(120) 상에 배치될 수 있다.
제3 보조격벽(SPW3)은 화소부(PX)들 사이에 배치될 수 있다. 즉, 제3 보조격벽(SPW3)은 도 6 및 도 7을 함께 참조하여, 제1 화소부(PX1)에 포함된 제3 부화소(Pb)와 제2 화소부(PX2)에 포함된 제1 부화소(Pr) 사이에 배치될 수 있다. 결국 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3) 각각은 최인접한 개구들(즉, 제1 개구(OP1), 제2 개구(OP2) 및 제3 개구(OP3)) 사이에 배치되는 것으로 이해될 수 있다.
절연층(120) 상에 배치되는 격벽들(PW1, PW2) 및 보조격벽들(SPW1. SPW2, SPW3)은 유기물 또는 무기물을 포함할 수 있다.
일 실시예로, 격벽들(PW1, PW2) 및 보조격벽들(SPW1. SPW2, SPW3)이 유기물을 포함하는 경우 예컨대, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
일 실시예로, 격벽들(PW1, PW2) 및 보조격벽들(SPW1. SPW2, SPW3)이 무기물을 포함하는 경우 예컨대, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
대향전극(230)은 화소영역(PA)에 대응하도록 절연층(120) 상에 배치될 수 있다. 대향전극(230)은 격벽(즉, 제1 격벽(PW1) 및 제2 격벽(PW2))의 적어도 일부와 중첩하며, 일부와는 중첩하지 않을 수 있다. 대향전극(230)은 보조격벽(즉, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3))과 중첩하며 이를 덮도록 배치될 수 있다.
제1 화소부(PX1)를 기준으로, 제1 격벽(PW1) 및 제2 격벽(PW2)은 각각 제1 화소부(PX1)와 제1 투과영역(TA1) 사이에 배치되고, 제1 화소부(PX1)와 제2 투과영역(TA2) 사이에 배치된다. 이를 통해, 화소영역(PA) 상에만 구비되어야 하는 대향전극(230)이 제조과정에서 쉐도우 현상에 의해 투과영역들(TA1, TA2) 측으로 침범함에 따라 투과영역들(TA1, TA2)의 투과율이 감소되는 문제를 방지할 수 있다.
본 발명의 실험예에 따르면, 격벽들(PW1, PW2)에 의해 대향전극(230)의 면적이 약 13% 감소하는 효과를 나타내었다. 이는, 격벽들(PW1, PW2)을 구비하지 않는 경우 대향전극(230)의 일부가 투과영역들(TA1, TA2) 측으로 침범할 수 있음을 의미한다. 격벽들(PW1, PW2)에 의해 대향전극(230)은 화소영역(PA) 내에만 형성될 수 있다.
또한, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)은 부화소들(Pr, Pg, Pb)의 각 중간층들(220R, 220G, 220B, 도 11)이 제조과정에서 쉐도우 현상에 의해 인접한 발광소자들로 침범함에 따라 색좌표가 틀어지는 문제를 방지할 수 있다.
도 8을 참조하면, 기판(100) 상에 다층막(110)이 배치되고, 다층막(110) 상에는 발광소자(OLED)가 위치할 수 있다. 절연층(120)은 화소전극(210)의 가장자리를 덮으며 중앙부를 노출시켜 발광소자(OLED)의 발광영역을 정의하는 개구(OP)를 가질 수 있다. 도 8에서 절연층(120)은 투과영역(TA) 상에는 구비되지 않고 제거된 것으로 도시되나, 본 발명이 반드시 이에 한정되는 것은 아니다.
절연층(120) 상에는 제1 격벽(PW1) 및 제2 격벽(PW2)이 배치될 수 있다.
일 실시예로, 제1 격벽(PW1)의 높이(h)는 약 3.5㎛ 이하일 수 있으며, 바람직하게는 약 1㎛ 내지 2㎛일 수 있다. 제2 격벽(PW2)의 높이는 제1 격벽(PW1)의 높이(h)와 동일할 수 있다.
화소전극(210) 상에는 발광층을 포함한 중간층(220)이 배치된다. 도 8에서 중간층(220)은 절연층(120)의 개구(OP) 내에만 배치된 것으로 도시되며, 이는 발광층을 의미하는 것으로 이해될 수 있다.
중간층(220) 상에는 대향전극(230)이 배치될 수 있다. 대향전극(230)은 개구(OP)의 내측면을 따라 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면까지 연장될 수 있다. 즉, 대향전극(230)은 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면에 상에 배치될 수 있다. 제1 격벽(PW1) 및 제2 격벽(PW2) 상에 배치된 대향전극(230)은 제1 격벽(PW1) 및 제2 격벽(PW2)의 일부와 중첩할 수 있다.
대향전극(230) 상에는 캡핑층(240) 및 박막봉지층(300)이 배치될 수 있다. 일 실시예로, 캡핑층(240)은 유기물 및/또는 무기물로 형성될 수 있다. 박막봉지층(300)은 순차적으로 적층된 제1 무기봉지층(310), 유기봉지층(320), 제2 무기봉지층(330)을 포함할 수 있다. 도시되지는 않았으나, 유기봉지층(320)은 제1 무기봉지층(310) 및 제2 무기봉지층(330)에 의해 밀봉된 형태이다.
캡핑층(240) 및 박막봉지층(300)은 대향전극(230)과는 달리 표시영역(DA) 전면에 걸쳐 배치될 수 있다. 즉, 캡핑층(240) 및 박막봉지층(300)은 화소영역(PA) 및 투과영역들(TA1, TA2) 상에 배치될 수 있다. 따라서, 캡핑층(240)의 적어도 일부는 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면과 직접 접촉할 수 있다.
선택적 실시예로, 캡핑층(240)은 생략될 수 있으며, 대향전극(230) 상에는 박막봉지층(300)이 바로 배치될 수 있다. 이 경우 제1 무기봉지층(310)의 적어도 일부는 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면과 직접 접촉할 수 있다.
좀 더 상세하게 도 8의 C부분을 확대하여 도시한 도 9를 참조하면, 제1 격벽(PW1)의 상면(PWs)은 발광영역에 인접한 제1 부분(PW1-1)과 투과영역(TA)에 인접한 제2 부분(PW1-2)를 포함할 수 있다. 대향전극(230)은 제1 격벽(PW1)의 상면(PWs)의 제1 부분(PW1-1)과 컨택할 수 있다. 대향전극(230)은 제2 부분(PW1-2)과는 중첩하지 않으며, 이는 대향전극(230)이 제2 부분(PW1-2) 상에는 형성되지 않는 것으로 이해될 수 있다. 제2 부분(PW1-2)은 후술할 도 10에서 마스크(M)와 컨택되는 부분으로 이해될 수 있다.
제1 격벽(PW1)의 제2 부분(PW1-2) 상에는 대향전극(230)이 배치되지 않고 상부로 노출되어, 대향전극(230) 상에 배치되는 물질층과 직접 컨택할 수 있다. 일 실시예로, 대향전극(230) 상에는 캡핑층(240)이 배치될 수 있으며, 이 경우 상기 물질층은 캡핑층(240)일 수 있다.
다른 실시예로, 캡핑층(240)은 생략될 수 있으며, 이 경우 대향전극(230) 상에는 박막봉지층(300)이 배치될 수 있다. 이 경우 상기 물질층은 박막봉지층(300)의 제1 무기봉지층(310)일 수 있다.
도 10은 본 발명의 일 실시예에 따른 제조과정의 일 공정을 개략적으로 도시하는 단면도이다. 도 10에서는 대향전극(230)을 제조하는 공정을 도시한다.
도 10을 참조하면, 마스크(M)는 화소영역(PA)에 대응한 오픈영역(OPM)을 구비할 수 있다. 마스크(M)의 오픈영역(OPM)은 화소영역(PA)과 동일하거나 더 작을 수 있다. 대향전극(230)을 형성하는 증착 물질(DM)은 마스크(M)의 오픈영역(OPM)을 통해 중간층(220) 상에 증착된다.
대향전극(230)이 증착되는 과정에서, 제1 격벽(PW1) 및 제2 격벽(PW2)에 의해 마스크(M)가 지지될 수 있다. 도 10에 도시된 것과 같이, 마스크(M)의 하면(Ms)은 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면과 접촉할 수 있다. 마스크(M)의 하면(Ms)과 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면(PWs)이 접하는 부분은 도 9의 제2 부분(PW1-2)에 대응할 수 있다. 마스크(M)의 하면(Ms)은 제1 격벽(PW1) 및 제2 격벽(PW2)의 상면(PWs)과 접촉함으로써, 증착 물질(DM)은 화소영역(PA) 내에만 증착될 수 있으며, 대향전극(230)은 화소영역(PA) 상에만 형성될 수 있다.
도 11은 도 7의 B-B' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 7 및 도 11을 함께 참조하면, 화소영역(PA) 상에는 화소부(PX)가 배치되고, 화소부(PX)는 제1 발광소자(OLED1)를 포함하는 제1 부화소(Pr), 제2 발광소자(OLED2)를 포함하는 제2 부화소(Pg) 및 제3 발광소자(OLED3)를 포함하는 제3 부화소(Pb)를 구비할 수 있다.
제1 색 발광용 제1 발광소자(OLED1)는 제1 화소전극(210R), 제1 중간층(220R), 제1 대향전극(230R)을 포함할 수 있고, 제2 색 발광용 제2 발광소자(OLED2)는 제2 화소전극(210G), 제2 중간층(220G), 제2 대향전극(230G)을 포함할 수 있으며, 제3 색 발광용 제3 발광소자(OLED3)는 제3 화소전극(210B), 제3 중간층(220B), 제3 대향전극(230B)을 포함할 수 있다.
제1 보조격벽(SPW1)은 제1 발광소자(OLED1)의 제1 발광영역을 정의하는 제1 개구(OP1)와 제2 발광소자(OLED2)의 제2 발광영역을 정의하는 제2 개구(OP2) 사이의 절연층(120) 상에 배치될 수 있다. 제2 보조격벽(SPW2)은 제2 발광영역을 정의하는 제2 개구(OP2)와 제3 발광소자(OLED3)의 제3 발광영역을 정의하는 제3 개구(OP3) 사이의 절연층(120) 상에 배치될 수 있다.
제3 보조격벽(SPW3)은 화소부(PX)들 사이의 절연층(120) 상에 배치될 수 있다. 즉, 제3 보조격벽(SPW3)은 도 6 및 도 7을 함께 참조하여, 제1 화소부(PX1)에 포함된 제3 부화소(Pb)와 제2 화소부(PX2)에 포함된 제1 부화소(Pr) 사이에 배치될 수 있다. 결국 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3) 각각은 최인접한 개구들(즉, 제1 개구(OP1), 제2 개구(OP2) 및 제3 개구(OP3)) 사이에 배치되는 것으로 이해될 수 있다.
일 실시예로, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)의 높이(h')는 서로 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)의 높이(h')는 각 개구들(OP1, OP2, OP3)의 크기 및 간격에 따라 서로 상이하게 형성될 수도 있다. 다만, 이 경우에도 보조격벽들(SPW1, SPW2, SPW3)의 높이(h')는 격벽들(PW1, PW2)의 높이(h) 보다는 낮게 구비될 수 있다.
보조격벽들(SPW1, SPW2, SPW3)은 발광소자들(OLED1, OLED2, OLED3) 사이에 배치되어, 제1 중간층(220R), 제2 중간층(220G), 제3 중간층(220B)이 인접한 발광소자들의 발광영역과 중첩되어 증착되는 불량을 방지하는 기능을 할 수 있다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 표시영역을 개략적으로 도시하는 평면도이다. 도 12 및 도 13은 각각 도 6의 변형 실시예를 도시한다.
도 12에서는 격벽(PW)의 구조에서 전술한 도 6과 차이가 있다. 이하에서는 중복되는 내용은 도 6의 설명으로 갈음하고, 차이점을 위주로 설명한다.
도 12를 참조하면, 격벽(PW)은 도 6과 유사하게 제1 방향(D1)으로 연장된 제1 격벽(PW1) 및 제2 격벽(PW2), 제2 방향(D2)으로 연장된 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)을 구비할 수 있다. 도 12에서 제1 격벽(PW1) 및 제2 격벽(PW2)은 비투과영역(NTA)에서 이격되지 않고, 일체로 연결될 수 있다. 또한, 제1 보조격벽(SPW1), 제2 보조격벽(SPW2) 및 제3 보조격벽(SPW3)은 제2 방향(D2)으로 연장되어 제1 격벽(PW1) 및 제2 격벽(PW2)과 연결될 수 있다.
도 12에 도시된 격벽(PW)은 각각의 부화소들(Pr, Pg, Pb)의 외곽을 둘러싸는 개구(PW-OP)를 구비할 수 있다. 이러한 격벽(PW)을 통해 각각의 부화소들(Pr, Pg, Pb)에 포함된 중간층들(예컨대, 발광층들)은 제조과정에서 인접한 다른 부화소들(Pr, Pg, Pb)의 발광영역을 침범하지 않아 서로 중첩되지 않을 수 있다. 또한, 격벽(PW)을 통해 대향전극(230)은 제조과정에서 투과영역(TA)을 침범하지 않아 투과영역(TA)과 중첩되지 않고 화소영역(PA)에만 용이하게 구비될 수 있다.
도 13을 참조하면, 제1 투과영역(TA1)과 제2 투과영역(TA2) 사이 배치된 화소영역(PA) 상에는 하나의 화소부(PX)가 배치될 수 있다. 전술한 도 6을 함께 참조하면, 도 6에서는 화소영역(PA)이 제1 화소부(PX1) 및 제2 화소부(PX2)와 같이 복수의 화소부를 포함한 반면, 도 12에서는 화소영역(PA)이 하나의 화소부(PX)를 포함하고 있다.
도 13에서 제1 격벽(PW1) 및 제2 격벽(PW2)은 각각 하나의 제1 투과영역(TA1)과 제2 투과영역(TA2)에 대응하도록 구비될 수 있다. 제1 방향(D1)을 따르는 제1 투과영역(TA1)의 폭(W1)과 제1 격벽(PW1)의 길이(Ls1)는 동일할 수 있다. 마찬가지로, 제1 방향(D1)을 따르는 제2 투과영역(TA2)의 폭(W2)과 제2 격벽(PW2)의 길이(Ls2)는 동일할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1, 1': 디스플레이 장치
DA: 표시영역
NDA: 비표시영역
PA: 화소영역
TA: 투과영역
NTA: 비투과영역
PW: 격벽
SPW: 보조격벽
OLED: 발광소자
100: 기판
110: 다층막
120: 절연층
230: 대향전극
300: 박막봉지층

Claims (20)

  1. 제1 투과영역, 제2 투과영역 및 상기 제1 투과영역과 상기 제2 투과영역사이에 위치한 화소영역을 구비한, 기판;
    상기 화소영역 상에 배치되는, 제1 화소전극;
    상기 제1 화소전극 상에 배치되는 제1 색 발광용 제1 중간층;
    상기 제1 화소전극의 가장자리를 덮으며 각각의 중앙부를 노출시키는 제1 개구를 통해 제1 발광영역을 정의하는, 절연층;
    상기 제1 발광영역과 상기 제1 투과영역 사이의 상기 절연층 상에 배치되는, 제1 격벽;
    상기 제1 발광영역과 상기 제2 투과영역 사이의 상기 절연층 상에 배치되는, 제2 격벽; 및
    상기 화소영역에 대응하도록 상기 제1 중간층 상에 배치되며, 적어도 일부가 상기 제1 격벽과 중첩하는, 대향전극;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 격벽 상면은 상기 제1 발광영역에 인접한 제1 부분 및 상기 투과영역에 인접한 제2 부분을 포함하고, 상기 제1 부분은 상기 대향전극과 컨택하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제2 부분은 상기 대향전극과 중첩하지 않는, 디스플레이 장치.
  4. 제2항에 있어서,
    상기 대향전극 상에 배치되는 물질층을 더 포함하고,
    상기 제2 부분은 상기 물질층과 직접 컨택하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 화소영역 상에 제1 방향을 따라 상기 제1 화소전극과 이격되어 배치되는, 제2 화소전극;
    상기 제2 화소전극 상에 배치되는 제2 색 발광용 제2 중간층;
    상기 화소영역 상에 제1 방향을 따라 상기 제2 화소전극과 이격되어 배치되는, 제3 화소전극;
    상기 제3 화소전극 상에 배치되는 제3 색 발광용 제3 중간층;을 더 포함하고,
    상기 절연층은 상기 제2 화소전극 및 상기 제3 화소전극의 가장자리를 덮으며 각각의 중앙부를 노출시키는 제2 개구 및 제3 개구를 통해 제2 발광영역 및 제3 발광영역을 정의하며,
    상기 제1 격벽은 상기 제1 방향을 따라 상기 제3 발광영역과 상기 제1 투과영역 사이로 연장되는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 격벽은 상기 제1 방향을 따라 상기 제3 발광영역과 상기 제2 투과영역 사이로 연장되는, 디스플레이 장치.
  7. 제5항에 있어서,
    상기 제1 방향을 따르는 상기 제1 격벽의 길이와 상기 제2 격벽의 길이는 동일한, 디스플레이 장치.
  8. 제5항에 있어서,
    상기 제1 방향을 따르는 상기 제1 격벽과 상기 제2 격벽의 길이는 300㎛ 이하인, 디스플레이 장치.
  9. 제5항에 있어서,
    상기 제1 방향과 교차하는 제2 방향을 따르는 상기 제1 격벽 및 상기 제2 격벽의 폭은 동일한, 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 방향을 따르는 상기 제1 격벽과 상기 제2 격벽의 폭은 30㎛ 이하인, 디스플레이 장치.
  11. 제9항에 있어서,
    상기 제1 격벽과 상기 제2 격벽의 높이는 3.5㎛ 이하인, 디스플레이 장치.
  12. 제5항에 있어서,
    상기 제1 방향과 교차하는 제2 방향을 따라, 상기 제1 개구와 상기 제2 개구 사이의 상기 절연층 상에 배치되는 제1 보조격벽을 더 포함하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제2 방향을 따라, 상기 제2 개구와 상기 제3 개구 사이의 상기 절연층 상에 배치되는 제2 보조격벽을 더 포함하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 대향전극은 상기 제1 보조격벽 및 상기 제2 보조격벽을 덮도록 배치되는, 디스플레이 장치.
  15. 제12항에 있어서,
    상기 제1 보조격벽은 상기 제2 방향으로 연장되어 일측에서 상기 제1 격벽과 연결되고, 타측에서 상기 제2 격벽과 연결되는, 디스플레이 장치.
  16. 제5항에 있어서,
    상기 화소영역 상에, 서로 다른 색을 발광하는 복수의 발광소자를 구비한 적어도 1개 이상의 화소부를 포함하고,
    상기 복수의 발광소자는 상기 제1 화소전극을 구비한 제1 발광소자, 상기 제2 화소전극을 구비한 제2 발광소자 및 상기 제3 화소전극을 구비한 제3 발광소자를 포함하는, 디스플레이 장치.
  17. 제16항에 있어서,
    상기 화소부는 상기 제1 방향을 따라 배치된 제1 화소부 및 제2 화소부를 포함하고,
    상기 제1 화소부와 상기 제2 화소부 사이의 상기 절연층 상에 상기 제2 방향을 따라 배치된 제3 보조격벽을 더 포함하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 제1 격벽 및 상기 제2 격벽은 상기 제1 화소부와 상기 제2 화소부 각각에 대응하여 구비되는, 디스플레이 장치.
  19. 제1항에 있어서,
    상기 절연층과 상기 기판 사이에 개재되며, 유기절연막 및 무기절연막 중 적어도 하나를 포함하는 다층막을 더 포함하고,
    상기 다층막은 상기 투과영역에 대응한 오픈부를 갖는, 디스플레이 장치.
  20. 제1항에 있어서,
    상기 제1 투과영역 및 상기 제2 투과영역은 상기 제1 방향을 따라 연장된 상기 화소영역을 사이에 두고 상기 제1 방향을 따라 복수 개 구비되며,
    상기 대향전극은 복수의 상기 제1 투과영역 및 복수의 상기 제2 투과영역 사이의 상기 화소영역 상에서 일체(一體)로 구비되는, 디스플레이 장치.
KR1020190083943A 2019-07-11 2019-07-11 디스플레이 장치 KR20210008232A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190083943A KR20210008232A (ko) 2019-07-11 2019-07-11 디스플레이 장치
US16/901,107 US11482581B2 (en) 2019-07-11 2020-06-15 Display apparatus
CN202010644355.XA CN112216725A (zh) 2019-07-11 2020-07-07 显示装置和制造显示装置的方法
US17/956,943 US20230032621A1 (en) 2019-07-11 2022-09-30 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190083943A KR20210008232A (ko) 2019-07-11 2019-07-11 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210008232A true KR20210008232A (ko) 2021-01-21

Family

ID=74059330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190083943A KR20210008232A (ko) 2019-07-11 2019-07-11 디스플레이 장치

Country Status (3)

Country Link
US (2) US11482581B2 (ko)
KR (1) KR20210008232A (ko)
CN (1) CN112216725A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497889B1 (ko) * 2022-06-15 2023-02-09 주식회사 루미디아 투명 디스플레이 패널의 전극 기판 및 이를 포함하는 투명 디스플레이 패널

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610951B2 (en) * 2020-06-04 2023-03-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method for manufacturing same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229691A (en) 1991-02-25 1993-07-20 Panocorp Display Systems Electronic fluorescent display
JP2008300612A (ja) * 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
WO2011061789A1 (ja) * 2009-11-17 2011-05-26 富士電機ホールディングス株式会社 有機ｅｌディスプレイ
US8330152B2 (en) 2009-12-02 2012-12-11 Universal Display Corporation OLED display architecture with improved aperture ratio
JP5486920B2 (ja) 2009-12-25 2014-05-07 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
KR101923173B1 (ko) 2012-02-14 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
US9594286B2 (en) 2012-12-31 2017-03-14 Lg Display Co., Ltd. Transparent display apparatus with adjustable transmissive area and a method for controlling the same
KR102081285B1 (ko) 2013-04-16 2020-02-26 삼성디스플레이 주식회사 증착마스크, 이를 이용한 디스플레이 장치 제조방법 및 이에 따라 제조된 디스플레이 장치
KR102127762B1 (ko) * 2013-10-02 2020-06-30 삼성디스플레이 주식회사 평판 표시 장치
KR20160006861A (ko) * 2014-07-09 2016-01-20 삼성디스플레이 주식회사 디스플레이 장치
WO2016038508A1 (en) * 2014-09-12 2016-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102503052B1 (ko) * 2015-02-13 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102399416B1 (ko) 2015-05-26 2022-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102560317B1 (ko) 2015-12-29 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200082492A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 관통홀이 구비된 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497889B1 (ko) * 2022-06-15 2023-02-09 주식회사 루미디아 투명 디스플레이 패널의 전극 기판 및 이를 포함하는 투명 디스플레이 패널
WO2023244058A1 (ko) * 2022-06-15 2023-12-21 주식회사 루미디아 투명 디스플레이 패널의 전극 기판 및 이를 포함하는 투명 디스플레이 패널

Also Published As

Publication number Publication date
CN112216725A (zh) 2021-01-12
US20230032621A1 (en) 2023-02-02
US20210013271A1 (en) 2021-01-14
US11482581B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
KR102631254B1 (ko) 표시 패널
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102569929B1 (ko) 디스플레이 장치
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US11871601B2 (en) Display apparatus
KR20210052730A (ko) 디스플레이 장치
US11715426B2 (en) Display panel and display apparatus including the same
KR20200133095A (ko) 유기발광표시장치
US20230032621A1 (en) Display apparatus
KR20200115944A (ko) 유기발광표시장치
KR20200116576A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US20210313539A1 (en) Display apparatus having transmission area and method of manufacturing the same
KR20210059091A (ko) 표시 장치
KR102623058B1 (ko) 표시 장치
KR20200136551A (ko) 표시 장치
KR20210035959A (ko) 디스플레이 장치
KR20210062780A (ko) 디스플레이 장치 및 그 제조방법
KR20220044173A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11864411B2 (en) Display apparatus and method of manufacturing the same
US11296183B2 (en) Display panel including compensation semiconductor layer disposed closer to driving semiconductor layer than scan line
KR20210097883A (ko) 디스플레이 장치
KR20210048649A (ko) 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
US11765953B2 (en) Display apparatus including overlapping elements
KR20240023279A (ko) 표시패널 및 이를 구비하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination