CN110246849A - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN110246849A
CN110246849A CN201910412459.5A CN201910412459A CN110246849A CN 110246849 A CN110246849 A CN 110246849A CN 201910412459 A CN201910412459 A CN 201910412459A CN 110246849 A CN110246849 A CN 110246849A
Authority
CN
China
Prior art keywords
layer
array substrate
film
gate insulation
bending material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910412459.5A
Other languages
English (en)
Inventor
白亚梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201910412459.5A priority Critical patent/CN110246849A/zh
Priority to US16/623,457 priority patent/US11342363B2/en
Priority to PCT/CN2019/094690 priority patent/WO2020232801A1/zh
Publication of CN110246849A publication Critical patent/CN110246849A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种阵列基板，包括柔性衬底、驱动电路层和至少一层弯折材料层，驱动电路层形成在柔性衬底的一侧；至少一层弯折材料层形成在驱动电路层内。通过在驱动电路层内设置至少一层弯折材料层，增强了阵列基板的弯折性能。

Description

阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板。
背景技术
随着显示行业技术的发展，可弯折的显示面板成为未来的发 展趋势，为实现弯折，通常都需要阵列基板具有较好的弯折性能， 然而现有的阵列基板弯折性能不佳，难以满足现显示面板的弯折 需求。
因此，现有的显示面板存在阵列基板弯折性能不佳的技术问 题，需要改进。
发明内容
本发明提供一种阵列基板，以缓解现有的阵列基板弯折性能 不佳的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种阵列基板，包括：
柔性衬底；
驱动电路层，形成在所述柔性衬底的一侧；
至少一层弯折材料层，形成在所述驱动电路层内。
在本发明的阵列基板中，所述弯折材料层与所述柔性衬底的 材料相同。
在本发明的阵列基板中，所述驱动电路层包括形成在所述柔 性衬底一侧的有源层、形成在所述有源层远离所述衬底一侧的栅 绝缘层、形成在所述栅绝缘层远离所述有源层一侧的栅极层、形 成在所述栅极层远离所述栅绝缘层一侧的层间绝缘层、形成在所 述层间绝缘层远离所述栅极层一侧的源漏极层、形成在所述源漏 极远离所述层间绝缘层一侧的平坦化层，所述有源层、所述栅绝 缘层、所述栅极层、所述层间绝缘层、所述源漏极层以及所述平 坦化层中的至少一个膜层中形成有凹槽，所述弯折材料层形成在 所述凹槽中的至少一个膜层中形成有凹槽，所述弯折材料层形成 在所述凹槽中。
在本发明的阵列基板中，形成有凹槽的膜层中，每个膜层上 形成有一个凹槽。
在本发明的阵列基板中，所述驱动电路层的至少两个膜层中 形成有凹槽，所有凹槽在所述柔性衬底上的投影重合。
在本发明的阵列基板中，所述驱动电路层的至少两个膜层中 形成有凹槽，至少两个凹槽在所述柔性衬底上的投影不重合。
在本发明的阵列基板中，形成有凹槽的膜层中，至少有一个 膜层上形成有至少两个凹槽。
在本发明的阵列基板中，所述驱动电路层包括形成在所述柔 性衬底一侧的有源层、形成在所述有源层远离所述衬底一侧的栅 绝缘层、形成在所述栅绝缘层远离所述有源层一侧的栅极层、形 成在所述栅极层远离所述栅绝缘层一侧的层间绝缘层、形成在所 述层间绝缘层远离所述栅极层一侧的源漏极层、形成在所述源漏 极远离所述层间绝缘层一侧的平坦化层，所述驱动电路层中的至 少两个相邻膜层之间形成有所述弯折材料层。
在本发明的阵列基板中，所述有源层和所述栅绝缘层之间形 成有所述弯折材料层。
在本发明的阵列基板中，所述栅绝缘层和所述栅极层之间、 所述栅极层和所述层间绝缘层之间、所述层间绝缘层和所述源漏 极层之间、所述源漏极层和所述平坦化层之间形成有所述弯折材 料层。
本发明的有益效果为：本发明提供一种阵列基板，包括柔性 衬底、驱动电路层和至少一层弯折材料层，所述驱动电路层形成 在所述柔性衬底的一侧；至少一层弯折材料层形成在所述驱动电 路层内。通过在驱动电路层内设置至少一层弯折材料层，增强了 阵列基板的弯折性能。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将 对实施例或现有技术描述中所需要使用的附图作简单介绍，显而 易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领 域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。
图1为本发明实施例提供的阵列基板的第一种结构示意图；
图2为本发明实施例提供的阵列基板的第二种结构示意图；
图3为本发明实施例提供的阵列基板的第三种结构示意图；
图4为本发明实施例提供的阵列基板的第四种结构示意图；
图5为本发明实施例提供的阵列基板的第五种结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可 用以实施的特定实施例。本发明所提到的方向用语，例如[上]、 [下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是 参考附加图式的方向。因此，使用的方向用语是用以说明及理解 本发明，而非用以限制本发明。在图中，结构相近的单元是用以 相同标号表示。
本发明提供一种阵列基板，以缓解现有的阵列基板弯折性能 不佳的技术问题。
如图1所示，为本发明实施例提供的阵列基板的第一种结构 示意图。阵列基板包括柔性衬底10、驱动电路层20以及至少一层 弯折材料层30。
柔性衬底10的材料可以为现有技术中常用于制作衬底的柔性 材料，例如可以为聚酰亚胺、聚碳酸酯和聚对苯二甲酸乙二醇酯 中的至少一种。聚酰亚胺具有优良的机械性能，其抗张强度在 100Mpa以上，冲击强度也能够达到200KJ/m2；聚碳酸酯是一种强 韧的热塑性树脂，具有高强度、高弹性系数和高冲击强度；聚对 苯二甲酸乙二醇酯具有良好的力学性能，冲击强度是其他薄膜的 3～5倍，耐折性好，因此聚酰亚胺、聚碳酸酯和聚对苯二甲酸乙 二醇酯中的任意一种或组合均可以作为柔性衬底10。需要说明的 是，本发明不以此为限，还可以是其他材料，例如聚氨酯、聚丙 烯酸酯、聚醚酰亚胺、聚醚砜和聚萘二甲酸乙二醇酯等，任意一 种能够作为柔性衬底的材料均落入本发明的保护范围。在本实施 例中，柔性衬底10为聚酰亚胺。
驱动电路层20形成在衬底10的一侧，包括多个薄膜晶体管， 薄膜晶体管可以是顶栅型，也可以是底栅型，在本发明实施例中 为顶栅型薄膜晶体管。驱动电路层20包括层叠设置的有源层21、 栅绝缘层22、栅极层、层间绝缘层24、源漏极层、以及平坦化层 27。
有源层21设置在衬底10的一侧，有源层21的材料可以是氧 化物半导体、无机半导体或有机半导体等，例如可以包括氧化锌(ZnOx)、氧化镓(GaOx)、TiOx、氧化锡(SnOx)、氧化铟(InOx)、 氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(ITO)、氧化镓锌(GZO)、 氧化锌镁(ZMO)、氧化锌锡(ZTO)、氧化锌锆(ZnZrxOy)、氧化铟镓 锌(IGZO)、氧化铟锌锡(IZTO)、氧化铟镓铪(IGHO)、氧化锡铝锌 (TAZO)、氧化铟镓锡(IGTO)等中的至少一种。
栅绝缘层22形成在有源层21远离衬底10的一侧，栅绝缘层 22可以包括有机材料或无机材料。
栅极层形成在栅绝缘层22远离有源层21的一侧，图案化形 成栅极23，栅极23的材料可以是金属、金属合金、金属氮化物、 导电金属氧化物、透明导电材料等，例如金(Au)、银(Ag)、铝(Al)、 铝合金、氮化铝(AlNx)、银合金、钨(W)、氮化钨(WNx)、铜(Cu)、 铜合金、镍(Ni)、铬(Cr)、氮化铬(CrNx)、钼(Mo)、钼合金、钛 (Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、 钪(Sc)、氧化锶钌(SRO)、氧化锌(ZnOx)等中的至少一种。
层间绝缘层24形成在栅极23远离栅绝缘层22的一侧，层间 绝缘层24的材料可以是氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅 (SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)、氧化铪(HfOx)、 氧化铝(AlOx)、氧化锆(ZrOx)、氧化钛(TiOx)和氧化钽(TaOx)中的至少一种。
源漏极层形成在层间绝缘层24远离栅极23的一侧，图案化 形成源极25和漏极26，源极25和漏极26的材料可以是金属、合 金、金属氮化物、导电性金属氧化物或透明导电材料，例如可以 包括铝(Al)、铝合金、氮化铝(AlNx)、银(Ag)、银合金、钨(W)、 氮化钨(WNx)、铜(Cu)、铜合金、镍(Ni)、铬(Cr)、氮化铬(CrNx)、 钼(Mo)、钼合金、钛(Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮 化钽(TaNx)、钕(Nd)、钪(Sc)、锶钌氧化物(SRO)、氧化锌(ZnOx)、 氧化铟锡(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)和 氧化铟锌(IZO)中的至少一种。
有源层21包括对应源极25的源极区、对应漏极26的漏极区、 以及位于源极区和漏极区之间的沟道区(图均未示出)。在源极 区内，栅绝缘层23和层间绝缘层24形成有凹槽，源极25通过该 凹槽与有源层21连接；在漏极区内，栅绝缘层23和层间绝缘层 24也形成有凹槽，漏极26通过该凹槽与有源层21连接。
平坦化层27形成在源极25和漏极26远离层间绝缘层24的 一侧，平坦化层27可以是有机或无机材料。
在驱动电路层20内，形成有至少一层弯折材料层30。弯折材 料层30为可弯曲、拉伸、形变恢复能力较强的材料，例如聚酰亚 胺、聚氨酯等。弯折材料层30的材料与柔性衬底10的材料可以 相同，也可以不同。
有源层21、栅绝缘层22、栅极层、层间绝缘层24、源漏极层、 以及平坦化层27中的至少一个膜层中形成有凹槽，弯折材料层30 形成在凹槽中，也即弯折材料层30在驱动电路层20内的设置方 式有多种。可以仅在某一个膜层中形成凹槽，即仅在一个膜层中 设置弯折材料层30；也可以同时在几个膜层中都形成凹槽，即同 时在几个膜层中都设置弯折材料层30。每个膜层中凹槽的数量可 以是一个，也可以是多个
在本实施例中，驱动电路层20中只有一个膜层形成有凹槽， 且形成有凹槽的膜层中，每个膜层上形成有一个凹槽。
如图1所示，在栅绝缘层22中形成有一个凹槽，在其他膜层 中未形成凹槽，弯折材料层30形成在栅绝缘层22中的凹槽中。 凹槽的深度可以小于栅绝缘层22的厚度，即凹槽未贯通栅绝缘层 22，弯折材料层30形成在栅绝缘层22上；凹槽的深度也可以等 于栅绝缘层22的厚度，即凹槽形成通孔，弯折材料层30形成在 衬底10上，本发明对凹槽的深度不做限制，可以是贯通整个膜层， 也可以不贯通，本领域的技术人员可根据需要设计。
在一种实施例中，在有源层21中形成有一个凹槽，在其他膜 层中未形成凹槽，弯折材料层30形成在有源层21的凹槽中。
在一种实施例中，在栅极层中形成有一个凹槽，在其他膜层 中未形成凹槽，弯折材料层30形成在栅极层的凹槽中。
在一种实施例中，在层间绝缘层24中形成有一个凹槽，在其 他膜层中未形成凹槽，弯折材料层30形成在层间绝缘层24的凹 槽中。
在一种实施例中，在源漏极层中形成有一个凹槽，在其他膜 层中未形成凹槽，弯折材料层30形成在源漏极层的凹槽中。
在一种实施例中，在平坦化层27中形成有一个凹槽，在其他 膜层中未形成凹槽，弯折材料层30形成在平坦化层27的凹槽中。
在阵列基板的制备过程中，先在玻璃基板上涂布一层聚酰亚 胺乳液并固化形成柔性衬底10，再在柔性衬底10上利用化学气相 沉积(CVD)或物理气相沉积(PVD)等方式形成驱动电路层20中 各膜层并图案化，其中，在需要形成弯折材料层30的膜层中图案 化形成凹槽，并在凹槽中涂布或蒸镀弯折材料层30，再进行后续 膜层的制备，最后剥离掉玻璃基板，形成阵列基板。
随着显示行业技术的发展，可弯折的显示面板成为未来的发 展趋势，为实现弯折，通常都需要阵列基板具有较好的弯折性能， 然而现有的阵列基板弯折性能不佳，难以满足现显示面板的弯折 需求。
在阵列基板中，柔性衬底10具有良好的柔性，柔性衬底10 上的其他膜层弯折性能不强。本发明通过在驱动电路层20的其中 一个膜层中形成凹槽，在凹槽中形成弯折材料层30，使得阵列基 板中可弯折的材料占比增多，改善了阵列基板的弯折性能。
在一种实施例中，驱动电路层20还包括缓冲层，缓冲层设置 在衬底10和有源层21之间，缓冲层中也可以设置凹槽，凹槽中 形成弯折材料层30。
需要说明的是，本发明以顶栅型薄膜晶体管为例，但不限于 此，对于其他类型的薄膜晶体管也适用，弯折材料层30也可形成 在相应的膜层中。
如图2所示，为本发明实施例提供的阵列基板的第二种结构 示意图。阵列基板包括柔性衬底10、驱动电路层20以及至少一层 弯折材料层30，其中驱动电路层20包括层叠设置的有源层21、 栅绝缘层22、栅极层、层间绝缘层24、源漏极层、以及平坦化层 27。
在本实施例中，驱动电路层20中有至少两个膜层设置有凹槽， 且形成有凹槽的膜层中，每个膜层上形成有一个凹槽。
在图2中，栅绝缘层22中形成有一个凹槽，层间绝缘层24 中形成有一个凹槽，且其他膜层中未形成凹槽，弯折材料层30形 成在栅绝缘层22和层间绝缘层24中的凹槽内。
两个凹槽在柔性衬底10上的投影可以重合，也可以不重合。
当两个凹槽在柔性衬底10上的投影重合，即两个膜层中弯折 材料层30形成在一个区域内时，在该区域内，阵列基板的弯折性 能显著增强，在该区域内阵列基板可实现弯曲或折叠。
此时，由于形成凹槽的栅绝缘层22和层间绝缘层24相邻， 可以先形成栅绝缘层22并图案化形成凹槽，在凹槽中形成一层弯 折材料层30，再形成层间绝缘层24，并图案化形成凹槽，在凹槽 中形成另一层弯折材料层30；也可以先形成栅绝缘层22和层间绝 缘层24，再图案化这两层，形成两个凹槽，两个凹槽在柔性衬底 10上的投影重合，最后再在两个凹槽里形成弯折材料层30。
当两个凹槽在柔性衬底10上的投影不重合，即两个膜层中弯 折材料层30形成在不同区域时，整个阵列基板的弯折性能增强， 阵列基板可实现整面弯曲。
需要说明的是，图2仅表示驱动电路层20中形成至少两层弯 折材料层30的其中一种情况。弯折材料层30可以形成在驱动电 路层20中的任意几个膜层中，这几个膜层可以相邻，也可以不相 邻，几个膜层上的凹槽在柔性衬底10上的投影可以重合，也可以 不重合，形成方式与形成位置与图1和图2中实施例相似，在此 不再赘述。
当驱动电路层20的所有的膜层均形成有凹槽时，弯折材料层 30的层数与驱动电路层20的层数相等，此时弯折效果最好。
本发明通过在有源层21、栅绝缘层22、栅极层、层间绝缘层 24、源漏极层以及平坦化层27中的至少两层形成凹槽，在凹槽中 形成弯折材料层30，使得阵列基板中可弯折的材料占比增多，改 善了阵列基板的弯折性能。
如图3所示，为本发明实施例提供的阵列基板的第三种结构 示意图。阵列基板包括柔性衬底10、驱动电路层20以及至少一层 弯折材料层30，其中驱动电路层20包括层叠设置的有源层21、 栅绝缘层22、栅极层、层间绝缘层24、源漏极层、以及平坦化层 27。
驱动电路层20中的至少一个膜层中形成有凹槽，且形成有凹 槽的膜层中，至少有一个膜层上形成有至少两个凹槽。在一种实 施例中，如图4所示，栅绝缘层22中形成有一个凹槽，该凹槽内 形成有弯折材料层30，层间绝缘层24中形成有两个凹槽，这两个 凹槽内形成有弯折材料层30，平坦化层27中形成有一个凹槽，该 凹槽内形成有弯折材料层30。
在本实施例中，可以仅在驱动电路层20的一个膜层中形成凹 槽，在凹槽内设置弯折材料层30，也可以在两个膜层中形成凹槽， 或者在三个膜层中都形成凹槽，形成有凹槽的膜层中，至少有一 个膜层上形成有至少两个凹槽，此时弯折材料层30形成在阵列基 板的不同区域内，整个阵列基板的弯折性能增强，阵列基板可实 现整面弯曲。
本发明通过在驱动电路层20中的至少一层形成凹槽，且形成 有凹槽的膜层中，至少有一个膜层上形成有至少两个凹槽，在凹 槽中形成弯折材料层30，使得阵列基板中可弯折的材料占比增多， 改善了阵列基板的弯折性能。
在图1至图3中，是通过在驱动电路层20中至少一层中形成 凹槽，在凹槽中填充弯折材料层30，进而改善阵列基板的弯折性 能。还可以通过在驱动电路层20中的至少两个相邻膜层之间形成 有弯折材料层30，来改善阵列基板的弯折性能。
如图4所示，为本发明实施例提供的阵列基板的第四种结构 示意图。阵列基板包括柔性衬底10、驱动电路层20以及至少一层 弯折材料层30，其中驱动电路层20包括层叠设置的有源层21、 栅绝缘层22、栅极层、层间绝缘层24、源漏极层、以及平坦化层 27。
在本实施例中，驱动电路层20中形成有一层弯折材料层30。
在一种实施例中，如图5所示，有源层21和栅绝缘层22之 间形成有弯折材料层30，其他膜层之间未形成弯折材料层30。
在一种实施例中，栅绝缘层22和栅极层之间形成有弯折材料 层30，其他膜层之间未形成弯折材料层30。
在一种实施例中，栅极层和层间绝缘层24之间形成有弯折材 料层30，其他膜层之间未形成弯折材料层30。
在一种实施例中，层间绝缘层24和源漏极层之间形成有弯折 材料层30，其他膜层之间未形成弯折材料层30。
在一种实施例中，源漏极层和平坦化层27之间形成有弯折材 料层30，其他膜层之间未形成弯折材料层30。
需要说明的是，形成在两个膜层之间的弯折材料层30，在膜 层中设置有过孔时，在过孔所在区域，弯折材料层30也需要设置 相应的过孔，以保证驱动电路层20中走线正常。
在阵列基板的制备过程中，先在玻璃基板上涂布一层聚酰亚 胺乳液并固化形成柔性衬底10，再在柔性衬底10上利用化学气相 沉积(CVD)或物理气相沉积(PVD)等方式形成驱动电路层20中 的各膜层，其中，在驱动电路层20的某一层制备完成后，在该层 上整面涂布或蒸镀或沉积一层弯折材料层30，再进行后续膜层的 制备，最后剥离掉玻璃基板，形成阵列基板。
本发明通过在驱动电路层20的任意两相邻膜层之间形成弯折 材料层30，即弯折材料层30在阵列基板中整层铺设，使得整个阵 列基板的弯折性能增强，阵列基板可实现整面弯曲。
如图5所示，为本发明实施例提供的阵列基板的第五种结构 示意图。阵列基板包括柔性衬底10、驱动电路层20以及至少一层 弯折材料层30，其中驱动电路层20包括层叠设置的有源层21、 栅绝缘层22、栅极层、层间绝缘层24、源漏极层、以及平坦化层 27。
在本实施例中，驱动电路层20中形成有至少两层弯折材料层 30。在驱动电路层20中，弯折材料层30可以设置在任意两个相 邻的膜层之间，且可以设置更多的弯折材料层30。本领域的技术 人员可根据需要设置弯折材料层30在驱动电路层20中的位置， 以及弯折材料层30的数量。
当驱动电路层20中形成有两层弯折材料层30时，在一种实 施例中，在有源层21和栅绝缘层22之间设置有弯折材料层30， 且在栅绝缘层22和栅极层之间也设置有弯折材料层30，在其他膜 层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间设置有弯 折材料层30，且在栅极层和层间绝缘层24之间也设置有弯折材料 层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间设置有弯 折材料层30，且在层间绝缘层24和源漏极层之间也设置有弯折材 料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间设置有弯 折材料层30，且在源漏极层和平坦化层27之间也设置有弯折材料 层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间设置有弯折材 料层30，且在栅极层和层间绝缘层24之间也设置有弯折材料层 30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间设置有弯折材 料层30，且在层间绝缘层24和源漏极层之间也设置有弯折材料层 30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间设置有弯折材 料层30，且在源漏极层和平坦化层27之间也设置有弯折材料层 30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅极层和层间绝缘层24之间设置有弯折 材料层30，且在层间绝缘层24和源漏极层之间也设置有弯折材料 层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅极层和层间绝缘层24之间设置有弯折 材料层30，且在源漏极层和平坦化层27之间也设置有弯折材料层 30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在层间绝缘层24和源漏极层之间设置有弯 折材料层30，且在源漏极层和平坦化层27之间也设置有弯折材料 层30，在其他膜层之间未设置弯折材料层30。
当驱动电路层20中形成有三层弯折材料层30时，在一种实 施例中，在有源层21和栅绝缘层22之间、栅绝缘层22和栅极层 之间、栅极层和层间绝缘层24之间均设置有弯折材料层30，在其 他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间、栅绝缘 层22和栅极层之间、层间绝缘层24和源漏极层之间均设置有弯 折材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间、栅绝缘 层22和栅极层之间、源漏极层和平坦化层27之间均设置有弯折 材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间、栅极层 和层间绝缘层24之间、层间绝缘层24和源漏极层之间均设置有 弯折材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间、栅极层 和层间绝缘层24之间、源漏极层和平坦化层27之间均设置有弯 折材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在有源层21和栅绝缘层22之间、层间绝 缘层24和源漏极层之间、源漏极层和平坦化层27之间均设置有 弯折材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间、栅极层和层 间绝缘层24之间、层间绝缘层24和源漏极层之间均设置有弯折 材料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间、栅极层和层 间绝缘层24之间、源漏极层和平坦化层27之间均设置有弯折材 料层30，在其他膜层之间未设置弯折材料层30。
在一种实施例中，栅极层和层间绝缘层24之间、层间绝缘层 24和源漏极层之间、源漏极层和平坦化层27之间均设置有弯折材 料层30，在其他膜层之间未设置弯折材料层30。
当驱动电路层20中形成有四层弯折材料层30时，在一种实 施例中，在有源层21和栅绝缘层22之间、栅绝缘层22和栅极层 之间、栅极层和层间绝缘层24之间、层间绝缘层24和源漏极层 之间均设置有弯折材料层30，在其他膜层之间未设置弯折材料层 30。
在一种实施例中，在有源层21和栅绝缘层22之间、栅绝缘 层22和栅极层之间、栅极层和层间绝缘层24之间、源漏极层和 平坦化层27之间均设置有弯折材料层30，在其他膜层之间未设置 弯折材料层30。
在一种实施例中，在栅绝缘层22和栅极层之间、栅极层和层 间绝缘层24之间、层间绝缘层24和源漏极层之间、源漏极层和 平坦化层27之间均设置有弯折材料层30，在其他膜层之间未设置 弯折材料层30。
当驱动电路层20中形成有五层弯折材料层30时，在有源层 21和栅绝缘层22之间、栅绝缘层22和栅极层之间、栅极层和层 间绝缘层24之间、层间绝缘层24和源漏极层之间、源漏极层和 平坦化层27之间均设置有弯折材料层30。
需要说明的是，形成在两个膜层之间的弯折材料层30，在膜 层中设置有过孔时，在过孔所在区域，弯折材料层30也需要设置 相应的过孔，以保证驱动电路层20中走线正常。
本发明通过在驱动电路层20的任意两相邻膜层之间形成弯折 材料层30，即弯折材料层30在阵列基板中整层铺设，使得整个阵 列基板的弯折性能增强，阵列基板可实现整面弯曲。
根据上述实施例可知：
本发明提供一种阵列基板，包括柔性衬底、驱动电路层和至 少一层弯折材料层，驱动电路层形成在柔性衬底的一侧；至少一 层弯折材料层形成在驱动电路层内。通过在驱动电路层内设置至 少一层弯折材料层，增强了阵列基板的弯折性能。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优 选实施例并非用以限制本发明，本领域的普通技术人员，在不脱 离本发明的精神和范围内，均可作各种更动与润饰，因此本发明 的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
柔性衬底；
驱动电路层，形成在所述柔性衬底的一侧；
至少一层弯折材料层，形成在所述驱动电路层内。
2.如权利要求1所述的阵列基板，其特征在于，所述弯折材料层与所述柔性衬底的材料相同。
3.如权利要求1所述的阵列基板，其特征在于，所述驱动电路层包括形成在所述柔性衬底一侧的有源层、形成在所述有源层远离所述衬底一侧的栅绝缘层、形成在所述栅绝缘层远离所述有源层一侧的栅极层、形成在所述栅极层远离所述栅绝缘层一侧的层间绝缘层、形成在所述层间绝缘层远离所述栅极层一侧的源漏极层、形成在所述源漏极远离所述层间绝缘层一侧的平坦化层，所述有源层、所述栅绝缘层、所述栅极层、所述层间绝缘层、所述源漏极层以及所述平坦化层中的至少一个膜层中形成有凹槽，所述弯折材料层形成在所述凹槽中。
4.如权利要求3所述的阵列基板，其特征在于，形成有凹槽的膜层中，每个膜层上形成有一个凹槽。
5.如权利要求4所述的阵列基板，其特征在于，所述驱动电路层的至少两个膜层中形成有凹槽，所有凹槽在所述柔性衬底上的投影重合。
6.如权利要求4所述的阵列基板，其特征在于，所述驱动电路层的至少两个膜层中形成有凹槽，至少两个凹槽在所述柔性衬底上的投影不重合。
7.如权利要求3所述的阵列基板，其特征在于，形成有凹槽的膜层中，至少有一个膜层上形成有至少两个凹槽。
8.如权利要求1所述的阵列基板，其特征在于，所述驱动电路层包括形成在所述柔性衬底一侧的有源层、形成在所述有源层远离所述衬底一侧的栅绝缘层、形成在所述栅绝缘层远离所述有源层一侧的栅极层、形成在所述栅极层远离所述栅绝缘层一侧的层间绝缘层、形成在所述层间绝缘层远离所述栅极层一侧的源漏极层、形成在所述源漏极远离所述层间绝缘层一侧的平坦化层，所述驱动电路层中的至少两个相邻膜层之间形成有所述弯折材料层。
9.如权利要求8所述的阵列基板，其特征在于，所述有源层和所述栅绝缘层之间形成有所述弯折材料层。
10.如权利要求8所述的阵列基板，其特征在于，所述栅绝缘层和所述栅极层之间、所述栅极层和所述层间绝缘层之间、所述层间绝缘层和所述源漏极层之间、所述源漏极层和所述平坦化层之间形成有所述弯折材料层。
CN201910412459.5A 2019-05-17 2019-05-17 阵列基板 Pending CN110246849A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910412459.5A CN110246849A (zh) 2019-05-17 2019-05-17 阵列基板
US16/623,457 US11342363B2 (en) 2019-05-17 2019-07-04 Array substrate
PCT/CN2019/094690 WO2020232801A1 (zh) 2019-05-17 2019-07-04 阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910412459.5A CN110246849A (zh) 2019-05-17 2019-05-17 阵列基板

Publications (1)

Publication Number Publication Date
CN110246849A true CN110246849A (zh) 2019-09-17

Family

ID=67884573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910412459.5A Pending CN110246849A (zh) 2019-05-17 2019-05-17 阵列基板

Country Status (3)

Country Link
US (1) US11342363B2 (zh)
CN (1) CN110246849A (zh)
WO (1) WO2020232801A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828478A (zh) * 2019-10-29 2020-02-21 武汉华星光电半导体显示技术有限公司 一种tft阵列基板、其显示面板及其终端装置
CN111785736A (zh) * 2020-07-08 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356380A (zh) * 2016-11-11 2017-01-25 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN106601133A (zh) * 2017-02-28 2017-04-26 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN109273503A (zh) * 2018-09-27 2019-01-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN109560087A (zh) * 2018-12-14 2019-04-02 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法
CN109671719A (zh) * 2018-12-04 2019-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545320B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 显示基板和含有该显示基板的柔性显示装置
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102463838B1 (ko) * 2015-08-24 2022-11-04 삼성디스플레이 주식회사 가요성 표시 장치와 이의 제조 방법
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
JP2018113104A (ja) * 2017-01-06 2018-07-19 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102455038B1 (ko) * 2017-04-12 2022-10-17 삼성디스플레이 주식회사 디스플레이 장치
KR102357392B1 (ko) * 2017-04-26 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
KR102325221B1 (ko) * 2017-07-27 2021-11-10 엘지디스플레이 주식회사 표시장치
US10847596B2 (en) * 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
KR102416038B1 (ko) * 2017-11-30 2022-07-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356380A (zh) * 2016-11-11 2017-01-25 深圳市华星光电技术有限公司 柔性tft基板及其制作方法
CN106601133A (zh) * 2017-02-28 2017-04-26 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN109273503A (zh) * 2018-09-27 2019-01-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN109671719A (zh) * 2018-12-04 2019-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
CN109560087A (zh) * 2018-12-14 2019-04-02 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828478A (zh) * 2019-10-29 2020-02-21 武汉华星光电半导体显示技术有限公司 一种tft阵列基板、其显示面板及其终端装置
CN111785736A (zh) * 2020-07-08 2020-10-16 Tcl华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
US11342363B2 (en) 2022-05-24
WO2020232801A1 (zh) 2020-11-26
US20210335847A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN103855194B (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
CN102916009B (zh) 显示衬底、制造显示衬底的方法以及具有显示衬底的液晶显示装置
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
CN102683424B (zh) 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN104022123B (zh) 一种柔性显示基板及其制备方法、柔性显示装置
EP3131132A1 (en) Display apparatus and method of manufacturing the display apparatus
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
TWI327239B (en) Pixel and liquid crystal display and method for manufacturing the same
CN102194831B (zh) 氧化物薄膜晶体管基板
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN107527940A (zh) 背板及其制造方法
CN103872060B (zh) 阵列基板及其制造方法
CN105097948B (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN106972027A (zh) 薄膜晶体管阵列基板的制造方法
US20140339513A1 (en) Organic light emitting display device and method of manufacturing the same
CN104637958B (zh) 阵列基板及显示装置
CN104347727A (zh) 薄膜晶体管及其制造方法以及存储电容器与半导体元件
CN110246849A (zh) 阵列基板
CN108062915A (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN109686742A (zh) 阵列基板及其制作方法、显示面板
CN107957822A (zh) 阵列基板及其制造方法、触控显示面板、触控显示装置
CN106252395A (zh) 一种薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190917