CN105097948B - 薄膜晶体管、阵列基板及其制作方法、显示面板和装置 - Google Patents

薄膜晶体管、阵列基板及其制作方法、显示面板和装置 Download PDF

Info

Publication number
CN105097948B
CN105097948B CN201510502135.2A CN201510502135A CN105097948B CN 105097948 B CN105097948 B CN 105097948B CN 201510502135 A CN201510502135 A CN 201510502135A CN 105097948 B CN105097948 B CN 105097948B
Authority
CN
China
Prior art keywords
active layer
oxide active
grid
layer
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510502135.2A
Other languages
English (en)
Other versions
CN105097948A (zh
Inventor
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510502135.2A priority Critical patent/CN105097948B/zh
Publication of CN105097948A publication Critical patent/CN105097948A/zh
Application granted granted Critical
Publication of CN105097948B publication Critical patent/CN105097948B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种薄膜晶体管、阵列基板及其制作方法、显示面板和装置，该薄膜晶体管中所述栅极、栅极绝缘层位于氧化物有源层的上方，且与氧化物有源层在基底上的投影面积和投影位置均一致，源极和漏极与所述氧化物有源层的接触部分与所述氧化物有源层为一整体结构，由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到。本发明提供的薄膜晶体管中，源极和漏极与所述氧化物有源层的接触部分可以以形成在氧化物有源层上方的栅极和栅极绝缘层作为掩膜对下方的氧化物有源层材料导体化得到，这样就可以使得栅极完全覆盖有源层区域，且不与源极和漏极重叠，能够降低栅极和源极以及栅极与漏极之间的电容。

Description

薄膜晶体管、阵列基板及其制作方法、显示面板和装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、阵列基板及其制作方法、显示面板和装置。
背景技术
为了保证薄膜晶体管能够正常导通，需要源极和漏极之间的沟道区域均对应于栅极，即需要栅极的宽度大于或等于沟道的宽度。而现有的制作工艺的条件下并不能做到使栅极的宽度刚好等于沟道的宽度，这样就不可避免的需要使栅极与源漏极之间存在垂直交叠区域，导致栅极与源漏极之间存在较大的电容。
发明内容
本发明的一个目的在于解决上述技术问题。
第一方面，本发明提供了一种薄膜晶体管，包括：
基底以及形成在所述基底上的氧化物有源层、源极、漏极；
形成在所述氧化物有源层上的栅极绝缘层；
形成在所述栅绝缘层之上的栅极；
其中，所述栅极、所述栅极绝缘层和所述氧化物有源层在基底上的投影面积和投影位置均一致；
所述源极和所述漏极与所述氧化物有源层的接触部分与所述氧化物有源层为一整体结构，由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到。
进一步的，所述源极和所述漏极还包括与所述氧化物有源层不接触的金属部分，所述源极和所述漏极与所述氧化物有源层的接触部分搭接到所述金属部分上。
进一步的，所述金属部分的材质为Cu；
还包括形成在所述栅极、所述源极和所述漏极之上的钝化层，所述钝化层的材质为SiNx。
进一步的，所述栅绝缘层与所述氧化物有源层接触的部分的材质为SiOy。
第二方面，本发明还提供了一种阵列基板，包括上述任一项所述的薄膜晶体管。
进一步的，所述源极和所述漏极整体为由氧化物有源层材料导体化得到；
还包括形成在所述基底上的数据线图形，所述数据线图形中的数据线与所连接的源极为一整体结构，由氧化物有源层材料导体化得到。
第三方面，本发明提供了一种制作薄膜晶体管的方法，包括：
在基底上形成到初始氧化物有源层，所述初始氧化物有源层包括对应于目标有源层区域的部分以及位于目标有源层区域之外的部分；
在所述初始氧化物有源层上形成栅绝缘材料层和栅极材料层；
对所述栅绝缘材料层和所述栅极材料层进行图案化，得到对应于目标有源层区域的栅绝缘层和栅极，并以所述栅绝缘层和所述栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化。
进一步的，还包括：
在SiH4气体环境中，在所述栅极、所述初始氧化物有源层和所述基底上形成沉积SiNx材料形成钝化层。
进一步的，所述对所述栅绝缘材料层和所述栅极材料层进行图案化，得到对应于目标有源层区域的栅绝缘层和栅极，并以所述栅绝缘层和栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化，包括：使用等离子气体对栅绝缘材料层和所述栅极材料层进行图案化，所述等离子气体适于使目标有源层区域之外的部分的氧化物有源层材料导体化。
进一步的，所述在基底上形成到初始氧化物有源层之前，所述方法还包括：
在基底上形成金属源极和金属漏极；
所述在基底上形成到初始氧化物有源层，包括：
在基底以及所述金属源极和金属漏极之上形成初始氧化物有源层，所述初始氧化物有源层的一端搭接到所述金属源极，另一端搭接到所述金属漏极。
进一步的，在基底上形成金属源极和金属漏极，包括：
在基底上沉积Cu金属材料层，并进行图案化得到金属源极和金属漏极；
所述以所述栅绝缘层和栅极为掩膜对所述初始氧化物有源层中对所述初始氧化物有源层材料进行导体化具体包括：
在无氧化性气体的环境中，在所述栅极、所述初始氧化物有源层和所述基底上沉积SiNx材料形成钝化层。
进一步的，所述在所述初始氧化物有源层上形成栅绝缘材料层包括：
在所述初始氧化物有源层上沉积SiOy材料。
第四方面，本发明还提供了一种制作阵列基板的方法，包括按照如上述任一项所述的方法制作薄膜晶体管的过程。
进一步的，所述对所述初始氧化物有源层中延伸到所述栅绝缘层和栅极之外的氧化物有源层材料进行导体化，包括：
对所述初始氧化物有源层中延伸到所述栅绝缘层和栅极之外的氧化物有源层材料进行导体化得到源漏极和数据线。
第五方面，本发明还提供了一种显示面板上述任一项所述的阵列基板。
第六方面，本发明提供了一种显示装置，包括上述任一项所述的显示面板。
本发明提供的薄膜晶体管中，所述栅极、栅极绝缘层位于氧化物有源层的上方，且与氧化物有源层在基底上的投影面积和投影位置均一致，源极和漏极与所述氧化物有源层的接触部分与所述氧化物有源层为一整体结构，由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到。这样，源极和漏极与所述氧化物有源层的接触部分可以以形成在氧化物有源层上方的栅极和栅极绝缘层作为掩膜对下方的氧化物有源层材料导体化得到，这样就可以使得栅极完全覆盖有源层区域，且不与源极和漏极重叠，能够降低栅极和源极以及栅极与漏极之间的电容。
附图说明
图1示出了本发明实施例一提供的薄膜晶体管以及包含其的阵列基板的结构示意图；
图2-图5为制作图1中的阵列基板的流程示意图；
图6示出了本发明实施例二提供的薄膜晶体管以及包含其的阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
第一方面，本发明提供了一种薄膜晶体管，包括：
基底以及形成在所述基底上的氧化物有源层、源极、漏极；
形成在所述氧化物有源层上的栅极绝缘层；
形成在所述栅绝缘层之上的栅极；
其中，所述栅极、所述栅极绝缘层和所述氧化物有源层在基底上的投影面积和投影位置均一致；
所述源极和所述漏极与所述氧化物有源层的接触部分与所述氧化物有源层为一整体结构，由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到。
第二方面，本发明还提供了一种制作薄膜晶体管的方法，该方法可以用于制作第一方面所述的薄膜晶体管，该方法包括：
在基底上形成到初始氧化物有源层，所述初始氧化物有源层包括对应于目标有源层区域的部分以及位于目标有源层区域之外的部分；
在所述初始氧化物有源层上形成栅绝缘材料层和栅极材料层；
对所述栅绝缘材料层和所述栅极材料层进行图案化，得到对应于目标有源层区域的栅绝缘层和栅极；
以所述栅绝缘层和栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化。
第三方面，本发明还提供了一种阵列基板，该阵列基板包括第一方面所述的薄膜晶体管。
第四方面，本发明还提供了一种阵列基板的制作方法，可以用于制作第三方面所述的阵列基板，该方法包括按照所述的方法制作薄膜晶体管的过程。
本发明提供的薄膜晶体管以及利用本发明提供的薄膜晶体管所制作的薄膜晶体管中，栅极、栅极绝缘层位于氧化物有源层的上方，且与氧化物有源层在基底上的投影面积和投影位置均一致，源极和漏极与所述氧化物有源层的接触部分与所述氧化物有源层为一整体结构，由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到。源极和漏极与所述氧化物有源层的接触部分以可以形成在氧化物有源层上方的栅极和栅极绝缘层作为掩膜对下方的氧化物有源层材料导体化得到，这样就可以是的栅极完全覆盖有源层区域，且不与源极和漏极重叠，能够降低栅极和源极以及栅极与漏极之间的电容。
在具体实施时，上述的薄膜晶体管中，可以仅是所述源极和所述漏极与所述氧化物有源层的接触部分是由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到，也可以是包括上述接触部分的整个的源极和漏极均为由延伸到所述栅绝缘层之外的氧化物有源层材料导体化得到，对应于不同的薄膜晶体管的结构，相应的薄膜晶体管制作方法、包含该薄膜晶体管的阵列基板及其制作方法也可能略有不同，下面结合附图进行简要说明。
实施例一
参见图1，本发明实施例一提供的薄膜晶体管可以包括：基底100、以及形成在基底100上的氧化物有源层200、源极310、漏极320；
形成在氧化物有源层200上的栅极绝缘层400；
形成在栅绝缘层400之上的栅极500；
其中，栅极500、栅极绝缘层400和氧化物有源层200在水平方向上的位置和大小完全一致，即在基底100上的投影面积和投影位置均一致；
源极310与氧化物有源层200的接触部分311以及漏极320与氧化物有源层200的接触部分321与氧化物有源层200为一整体结构，由延伸到栅绝缘层400和栅极500之外的氧化物有源层材料导体化得到，
参见图1，源极310和漏极320还均包括与氧化物有源层200不接触的金属部分312和322，上述的接触部分311搭接到金属部分312上，接触部分321搭接到金属部分322上。
本发明实施例一提供的薄膜晶体管中，源极310和漏极320与氧化物有源层的接触部分311和321与氧化物有源层200为一整体结构，由延伸到栅绝缘层400之外的氧化物有源层材料导体化得到，这样在制作时，可以以形成在氧化物有源层200上方的栅极500、栅极绝缘层400作为掩膜制作上述的接触部分311和321，使得栅极500完全覆盖有源层区域，且不与源极和漏极重叠，从而能够降低栅极500和源极以及栅极500与漏极之间的电容。
在具体实施时，上述的栅极500的材质可以为Cu，这样可以使得栅极500具有更好的导电性。参见图1，上述薄膜晶体管中，一般还包括形成在栅极500的上方还形成有第一钝化层600，为了避免在制作第一钝化层600的过程中Cu栅极被氧化，可以采用SiNx(x大于0)材料制作第一钝化层600。当然在具体实施时，栅极500也可以采用其他材料制作，比如Al、Mo等。另外，上述的氧化物有源层200的材料具体可以为IGZO或者IOZO，厚度可以在40-70nm之间。为了避免影响氧化物有源层200的电学性能，这里的栅极绝缘层400可以采用SiOy(y大于)制作，或者栅极绝缘层400可以为多层结构，与氧化物有源层200接触的层结构采用SiOy制作，比如可以为SiO2和SiNx的双层结构，或者为SiO2、SiNO和SiNx的三层结构。在具体实施时，上述的栅极绝缘层400的厚度可以具体在200-300nm之间，栅极的厚度可以为200-300nm之间，这样可以降低氧化物有源层200的含氢量。
包含上述的薄膜晶体管的一种阵列基板的结构可以同样参考图1，除了包含上述的薄膜晶体管之外，上述的阵列基板还包括形成在第一钝化层600之上的像素电极700，该第一钝化层600中形成有过孔，像素电极700通过该过孔与薄膜晶体管的漏极320中的金属部分322相连。另外，在图1中示出的阵列基板还包括形成在像素电极700之上的第二钝化层800以及形成在第二钝化层800之上的公共电极层900，该阵列基板构成ADS类型的阵列基板。这里的第二钝化层800也可以使用SiNx材料制作，厚度可以在150-200nm之间。
不难理解的是，虽然图1中示出的是阵列基板为ADS阵列基板的情况，但是在实际应用中，本发明提供的薄膜晶体管可以用于任意类型的薄膜晶体管阵列基板，阵列基板的具体类型并不会影响本发明的实施，相应的技术方案均应该落入本发明的保护范围。在为其他类型的阵列基板时，并不一定包含上述的第二钝化层800和公共电极层900。
在具体实施时，上述的阵列基板中，还一般会包括数据线图形，该数据线图形中的数据线可以与源极和漏极的金属部分采用相同的材料制作。
在具体实施时，这里的金属部分312和322可以采用Cu或者Al制作，厚度可以为200-300nm之间，为了使得Cu或者Al很好的附着到基底100上，可以首先制作一层栅极缓冲层，缓冲层的具体材质可以为Mo、Mo合金、Ti、Ti合金或ITO等。
在具体实施时，这里的钝化层600的厚度可以在500-600nm之间，而钝化层800的厚度可以在150-200nm之间。
对于图1中的薄膜晶体管的制作方法可以具体包括：
步骤S1，在基底上形成金属源极和金属漏极；参见图2，为经步骤S1之后得到的结构的示意图，包括基底100以及形成在基底100上的金属源极312和金属漏极322。
步骤S2，在基底以及所述金属源极和金属漏极之上形成初始氧化物有源层，初始的氧化物有源层的一端搭接到金属源极，另一端搭接到金属漏极，初始氧化物有源层包括对应于目标有源层区域的部分以及位于目标有源层区域之外的部分。参见图3，为经步骤S1之后得到的结构的示意图，与图2相比，还包括形成在基底以及所述金属源极和金属漏极之上的初始的氧化物有源层，该初始氧化物有源层包括对应于有源层区域的部分200以及位于目标有源层区域之外的部分311和321。
在具体实施时，可以在基底以及金属源极和金属漏极之上沉积氧化物有源层材料比如IGZO或者IOZO，厚度可以在40-70nm之间，之后对沉积的氧化物有源层材料进行图案化得到初始的氧化物有源层。
步骤S3，在初始化的氧化物有源层之上形成栅绝缘材料层和栅极材料层，对形成的栅绝缘材料层和栅极材料层进行图案化得到对应于目标有源层区域的栅绝缘层和栅极，并以所述栅绝缘层和栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化。参见图4，为经步骤S3之后的得到的结构的示意图，与图3相比，还包括形成在初始的氧化物有源层之上的对应于目标有源层区域的栅绝缘层400和栅极500。
在具体实施时，可以如图4所示，在步骤S3中可以采用干法工艺对栅绝缘材料层和栅极材料层进行刻蚀，具体来说可以首先在栅绝缘材料层和栅极材料层形成光刻胶并进行图案化，以剩余的光刻胶作为掩膜使用等离子气体对形成的栅绝缘材料层和栅极材料层进行刻蚀得到对应于目标有源层区域的栅绝缘层和栅极，而在该刻蚀的过程中，可以选择合适的等离子气体(能够对氧化物有源层材料进行导体化的等离子气体)同时完成对氧化物有源层材料进行导体化的过程。由于目标有源区域的氧化物材料被栅绝缘层和栅极覆盖，则使用等离子气体进行刻蚀的过程中，目标有源层区域的下方的氧化物有源层材料不会被导体化，而目标有源层区域之外的部分的氧化物有源层材料则被导体化。这样就通过一道工序完成了对刻蚀栅绝缘层和栅极以及对目标有源层区域之外的部分的氧化物有源层材料进行导体化的过程，降低了工艺难度。
当上述的栅绝缘层为多层的层结构时，上述的步骤S3中氧化物有源层之上形成栅绝缘材料层的步骤可以具体为依次在氧化物有源层之上形成各层的栅绝缘材料的层结构，之后在形成的栅绝缘材料层之上形成栅极材料层。
步骤S4，在栅极、初始的氧化物有源层和基底上形成第一钝化层。经步骤S4之后得到的晶体管可以参照图5，还包含第一钝化层600。
在具体实施时，可以沉积SiNx材料得到第一钝化层600。这样做的好处是，在SiNx材料沉积的过程中，不会存在氧化性气体，避免形成钝化层的过程对暴露的由Cu金属制作的栅极以及金属源极和金属漏极的氧化。另一方面，沉积SiNx材料的过程可以在SiH4气体环境中进行，这样SiH4中的部分H+会进入到目标有源层区域之外的部分的氧化物有源层材料中，进一步增强了对该部分氧化物有源层材料的导体化，降低所形成的源漏极的电阻。
相应的，对于图1中的阵列基板的制作过程除包括步骤S1-步骤S4所述的薄膜晶体管的制作方法，另外，还会包括在第一钝化层600中刻蚀过孔，以及制作数据线、像素电极、公共电极和位于公共电极和像素电极之间的第二钝化层的过程，另外为了提高薄膜晶体管的稳定性，并降低薄膜晶体管的电阻率，可以在制作完成公共电极之后，对得到的结构进行退火处理，退火的温度在230-300℃之间。
该数据线可以在制作金属源极和金属漏极时制作，在此不再详细说明。另外如果所要制作的阵列基板本身不包括公共电极，这里的阵列基板制作方法并不需要包括制作公共电极以及位于公共电极和像素电极之间的第二钝化层的过程。
实施例二
本发明实施例二提供的薄膜晶体管的结构示意图可以参考图6，该薄膜晶体管中源极中不包括金属源极，相应的漏极中也不包含金属漏极，也就是说，源极310和漏极320整体均是延伸到栅极和栅绝缘层之外的氧化物有源层材料导体化得到的。其他的结与图1基本一致，在此不再详细说明。相应的，包含实施例二的薄膜晶体管的阵列基板与图1中的阵列基板相比，也不包含金属源极和金属漏极。
在具体实施时，在实施例二提供的阵列基板中，数据线可以与其其所连接的源极一样，整体由延伸到栅极和栅绝缘层之外的氧化物有源层材料导体化得到。
在制作图6中所示的薄膜晶体管时，本发明提供的薄膜晶体管的制作方法可以参考制作图1中的薄膜晶体管的方法，不同的是，相应的制作方法不包含制作金属源极和金属漏极的过程。
制作图6中所示的阵列基板时，本发明提供的阵列基板的制作方法可以参考参考制作图1中的薄膜晶体管的方法，不同的是，相应的制作方法中也不包含制作金属源极和金属漏极的过程。当图6中的阵列基板中数据线与源极均为由延伸到栅极和栅绝缘层之外的氧化物有源层材料导体化得到时，制作图6中所示的阵列基板的方法中，形成数据线以及源漏极的过程可以同时完成，即对初始氧化物有源层中延伸到所述栅绝缘层和栅极之外的氧化物有源层材料进行导体化得到源漏极和数据线。这样可以降低阵列基板的制作难度。
在具体实施时，在栅极和栅绝缘层的刻蚀过程中，由于工艺的限制，使用的等离子气体会有一定的限制，可能使得所得到的源漏极以及数据线的导电能力相对较差。为了克服这个问题，可以在制作栅极和栅极绝缘层之后，以栅极和栅极绝缘层作为掩膜使用相应的等离子气体对栅极和栅极绝缘层之外的氧化物绝缘层材料进行一次专门的导体化过程，该过程中可以使用可以更大幅度提高所得到的源漏极以及数据线的导电能力的等离子气体(比如NH3、He、H2等)以提高所得到的源漏极以及数据线的导电能力。
第五方面，本发明还提供了一种显示面板，包括第三方面所述的阵列基板。
第六方面，本发明还提供了一种显示装置，包括第五方面的显示面板。
这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种制作薄膜晶体管的方法，其特征在于，包括：
在基底上形成到初始氧化物有源层，所述初始氧化物有源层包括对应于目标有源层区域的部分以及位于目标有源层区域之外的部分；
在所述初始氧化物有源层上形成栅绝缘材料层和栅极材料层；
对所述栅绝缘材料层和所述栅极材料层进行图案化，得到对应于目标有源层区域的栅绝缘层和栅极，并以所述栅绝缘层和所述栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化；
在SiH4气体环境中，在所述栅极、所述初始氧化物有源层和所述基底上沉积SiNx材料形成钝化层；
所述对所述栅绝缘材料层和所述栅极材料层进行图案化，得到对应于目标有源层区域的栅绝缘层和栅极，并以所述栅绝缘层和栅极为掩膜对目标有源层区域之外的部分的氧化物有源层材料进行导体化，包括：使用等离子气体对栅绝缘材料层和所述栅极材料层进行图案化，所述等离子气体适于使目标有源层区域之外的部分的氧化物有源层材料导体化。
2.如权利要求1所述的方法，其特征在于，所述在基底上形成到初始氧化物有源层之前，所述方法还包括：
在基底上形成金属源极和金属漏极；
所述在基底上形成到初始氧化物有源层，包括：
在基底以及所述金属源极和金属漏极之上形成初始氧化物有源层，所述初始氧化物有源层的一端搭接到所述金属源极，另一端搭接到所述金属漏极。
3.如权利要求2所述的方法，其特征在于，在基底上形成金属源极和金属漏极，包括：
在基底上沉积Cu金属材料层，并进行图案化得到金属源极和金属漏极；
所述以所述栅绝缘层和栅极为掩膜对所述初始氧化物有源层中对所述初始氧化物有源层材料进行导体化具体包括：
在无氧化性气体的环境中，在所述栅极、所述初始氧化物有源层和所述基底上沉积SiNx材料形成钝化层。
4.如权利要求1所述的方法，其特征在于，所述在所述初始氧化物有源层上形成栅绝缘材料层包括：
在所述初始氧化物有源层上沉积SiOy材料。
5.一种制作阵列基板的方法，其特征在于，包括按照如权利要求1-4任一项所述的方法制作薄膜晶体管的过程。
6.如权利要求5所述的制作方法，其特征在于，所述方法包括按照如权利要求1-2、权利要求5任一项所述的方法制作氧化物薄膜晶体管的过程；所述对所述初始氧化物有源层中延伸到所述栅绝缘层和栅极之外的氧化物有源层材料进行导体化，包括：
对所述初始氧化物有源层中延伸到所述栅绝缘层和栅极之外的氧化物有源层材料进行导体化得到源极、漏极和数据线。
CN201510502135.2A 2015-08-14 2015-08-14 薄膜晶体管、阵列基板及其制作方法、显示面板和装置 Expired - Fee Related CN105097948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510502135.2A CN105097948B (zh) 2015-08-14 2015-08-14 薄膜晶体管、阵列基板及其制作方法、显示面板和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510502135.2A CN105097948B (zh) 2015-08-14 2015-08-14 薄膜晶体管、阵列基板及其制作方法、显示面板和装置

Publications (2)

Publication Number Publication Date
CN105097948A CN105097948A (zh) 2015-11-25
CN105097948B true CN105097948B (zh) 2018-12-21

Family

ID=54577978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510502135.2A Expired - Fee Related CN105097948B (zh) 2015-08-14 2015-08-14 薄膜晶体管、阵列基板及其制作方法、显示面板和装置

Country Status (1)

Country Link
CN (1) CN105097948B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN106129122B (zh) * 2016-08-31 2018-12-11 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106409842A (zh) * 2016-11-08 2017-02-15 深圳市华星光电技术有限公司 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108389867A (zh) * 2018-02-26 2018-08-10 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN109300960B (zh) * 2018-10-10 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示器件及其制作方法
CN109860305B (zh) * 2018-12-25 2020-11-06 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN110349858A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 阵列基板的制备方法和制备系统
WO2021134423A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制备方法
CN112397579B (zh) * 2020-10-22 2022-12-06 云谷（固安）科技有限公司 显示面板
CN116581131B (zh) * 2023-07-10 2024-01-30 惠科股份有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
CN104285286A (zh) * 2012-05-14 2015-01-14 夏普株式会社 半导体装置及其制造方法
CN103972300B (zh) * 2014-05-14 2015-09-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104393024B (zh) * 2014-12-03 2017-04-12 京东方科技集团股份有限公司 Oled像素结构及其制备方法、紫外光检测方法和装置

Also Published As

Publication number Publication date
CN105097948A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
CN105097948B (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
CN105762195B (zh) 金属氧化物薄膜晶体管及其制备方法
WO2016150082A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
US10347660B2 (en) Array substrate and manufacturing method thereof
CN104090401B (zh) 阵列基板及其制备方法、显示装置
US10593807B2 (en) Array substrate and fabricating method thereof
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN111244110B (zh) 一种显示面板以及电子装置
CN109509775A (zh) 一种有机电致发光显示面板及制作方法、显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
US20230137855A1 (en) Method of fabricating array substrate and array substrate thereof
CN108269856B (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
WO2015043078A1 (zh) 阵列基板及其制作方法和显示装置
US10727289B1 (en) Array substrate and manufacturing method thereof
TW201227119A (en) Method of manufacturing a pixel array
US10002889B2 (en) Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device
US20190371827A1 (en) Flexible thin film transistor and manufacturing method therefor
WO2014172957A1 (zh) 电路板、其制作方法以及显示装置
KR20180067498A (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
WO2016179877A1 (zh) 共平面型氧化物半导体tft基板结构及其制作方法
TWI588968B (zh) 顯示面板及其製造方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181221