CN106409842A - 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 - Google Patents
顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 Download PDFInfo
- Publication number
- CN106409842A CN106409842A CN201610979889.1A CN201610979889A CN106409842A CN 106409842 A CN106409842 A CN 106409842A CN 201610979889 A CN201610979889 A CN 201610979889A CN 106409842 A CN106409842 A CN 106409842A
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- region
- gate thin
- film transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title abstract 4
- 239000010410 layer Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000011521 glass Substances 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000000354 decomposition reaction Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000013508 migration Methods 0.000 abstract 1
- 230000005012 migration Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明提供一种顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管，所述制作方法包括如下步骤：提供一玻璃基板；在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。本发明的优点在于，能够在沉积层间介质时便可导体化，可以保证较高的迁移率及开态电流。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管。
背景技术
在高分辨高框架的现实装置中，每一个子像素的TFT需要有足够快的速度去转换子像素，因此急需低寄生电容及高迁移率的TFT。氧化物半导体TFT由于其较高的迁移率而引起了广泛重视。但到目前为止，氧化物半导体TFT主要采用了常规的属于底栅的ESL和BCE结构，以及常规的顶栅型结构。然而，由于上述常规结构的TFT具有相对较大的寄生电容及不易小尺寸化的缺点，越来越不能适用于大尺寸以及高分辨的显示器中。因此，自对准型的顶栅TFT在大尺寸及高分辨的显示装置中的应用显得尤为重要。
自对准型的顶栅TFT的结构如图1所示。在玻璃基板10表面设置有阻挡层11，在所述阻挡层表面设置有氧化物半导体层12，在所述氧化物半导体层上方设置有栅极绝缘层13及栅极14，在所述阻挡层11、氧化物半导体层12及栅极14表面覆盖有层间介质16，源漏极15设置在所述栅极14两侧并与所述氧化物半导体层12电连接。在自对准型的顶栅TFT的制程中，为了减小源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗，源漏极15与栅极14之间的氧化物半导体层需要进行导体化处理，即形成可导电层，如图1所示，d长度的氧化物半导体层往往需要进行导体化处理。
在导体化的技术中，一般运用H2，NH3，CF4，SF6，He，Ar，N2等气体对氧化物半导体层的表面进行处理。然而采用第三方气体进行处理往往会引入杂质气体，比如H，F等离子，这些离子在后续的制程会扩散至氧化物半导体层，影响TFT的特性；另一方面，若采用惰性气体，又往往达不到预想的导体化效果，源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗仍然较高，会导致TFT开态电流较低等问题。
因此，亟需一种降低源漏极15(Source/Drain)与氧化物半导体层12的沟道区(channel)的接触阻抗的制程。
发明内容
本发明所要解决的技术问题是，提供一种顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管，其能够在沉积层间介质时便可导体化，可以保证较高的迁移率及开态电流。
为了解决上述问题，本发明提供了一种顶栅薄膜晶体管的制作方法，包括如下步骤：提供一玻璃基板；在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。
进一步，在形成氧化物半导体层步骤之前，在所述玻璃基板表面形成阻挡层，所述氧化物半导体层形成在所述阻挡层上。
进一步，所述层间介质为SiO2。
进一步，在化学气相沉积时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区，以使所述氧化物半导体层的所述源区及漏区表面导体化。
进一步，形成源极及漏极的方法包括如下步骤：
在所述层间介质成上形成过孔，所述过孔分别暴露出所述氧化物半导体层的源区及漏区；
在所述过孔内沉积金属，形成与所述源区电连接的源极及与所述漏区电连接的漏极。
对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。
本发明还提供一种顶栅薄膜晶体管，包括玻璃基板、在所述玻璃基板表面设置的阻挡层及在所述阻挡层表面设置的氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区，在所述沟道区表面设置有栅极绝缘层及栅极，在所述玻璃基板、氧化物半导体层及栅极表面覆盖有层间介质，源极和漏极设置在所述栅极两侧，并分别通过层间介质的过孔与所述氧化物半导体层的源区和漏区电连接，所述氧化物半导体层的所述源区及漏区表面导体化。
进一步，所述层间介质为SiO2。
进一步，在化学气相沉积形成层间介质层时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区表面导体化表面，以使所述氧化物半导体层的所述源区及漏区表面导体化。
对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。
本发明的优点在于，
(1)在现有的自对准型的顶栅薄膜晶体管制程中，虽然需要的光罩数量相对较少，但需要导体化处理，制程及技术难度较为复杂，本发明顶栅薄膜晶体管的制作方法省去导体化过程，大大减小了制程的复杂程度，在沉积层间介质时便可导体化，可以保证较高的迁移率及开态电流。
(2)在现有技术中，导体化处理引入第三方气体，在后续的高温制程中会扩散，因此限制了后续的制程温度，而本发明顶栅薄膜晶体管的制作方法不采用第三方气体，因此不会引入杂质气体而影响薄膜晶体管的特性。
(3)本发明顶栅薄膜晶体管的制作方法省去导体化这一制程，既提高效率又节约成本。
附图说明
图1是现有的自对准型顶栅薄膜晶体管的结构示意图；
图2是本发明顶栅薄膜晶体管的制作方法的步骤示意图；
图3A～图3F是本发明顶栅薄膜晶体管的制作方法的工艺流程图；
图4是采用本发明方法制作的顶栅薄膜晶体管的结构示意图；
图5是根据本发明顶栅薄膜晶体管的制作方法制作的顶栅薄膜晶体管的Id-Vg数据。
具体实施方式
下面结合附图对本发明提供的顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管的具体实施方式做详细说明。
参见图2，本发明提供一种顶栅薄膜晶体管的制作方法，所述方法包括如下步骤：步骤S20、提供一玻璃基板；步骤S21、在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；步骤S22、在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；步骤S23、在所述栅极绝缘层上形成栅极；步骤S24、在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；步骤S25、形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。
图3A～图3F是本发明顶栅薄膜晶体管的制作方法的工艺流程图。
参见图3A及步骤S20，提供一玻璃基板30。在本步骤中，作为可选步骤，还可以在所述玻璃基板30表面形成阻挡层31。
参见图3B及步骤S21，在所述玻璃基板30上形成氧化物半导体层32，在本具体实施方式中，在所述阻挡层31上形成氧化物半导体层32。形成所述氧化物半导体层32的方法与现有技术中的自对准型顶栅TFT结构中形成氧化物半导体层的方法相同，本领域技术人员可从现有技术中获取。所述氧化物半导体层32包括源区321、漏区322及沟道区323。
参见图3C及步骤S22，在所述氧化物半导体层32的沟道区323对应位置上形成栅极绝缘层33，此步骤可采用沉积的方法形成栅极绝缘层33。
参见图3D及步骤S23，在所述栅极绝缘层33上形成栅极34。
参见图3E及步骤S24，在所述栅极34表面、所述氧化物半导体层32的源区321及漏区322表面及玻璃基板30或阻挡层31表面采用化学气相沉积的方法沉积层间介质35。在本具体实施方式中，所述层间介质35的材料为SiO2。
对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W，沉积时分解的离子以高能态轰击氧化物半导体层32的源区321及漏区322的表面，由于氧化物半导体层32本身较薄且敏感，因此，氧化物半导体层32的源区321及漏区322的表面导体化，形成导体层39，进而实现源漏极与氧化物半导体层的低接触阻抗。同时，栅极及栅极绝缘层又能保护氧化物半导体层32的沟道区323不受损伤。
参见图3F及步骤S25，形成源极36及漏极37，所述源极36及漏极37分别与所述氧化物半导体层的源区321及漏区322电连接。形成源极36及漏极37的方法包括如下步骤：
在所述层间介质35上形成过孔38，所述过孔38分别暴露出所述氧化物半导体层32的源区321及漏区322。在所述过孔38内沉积金属，形成与所述源区321电连接的源极36及与所述漏区322电连接的漏极37。
本发明顶栅薄膜晶体管的制作方法在自对准型的顶栅TFT制程中，省去半导体层导体化制程，在后续的层间介质(ILD CVD(SiOx))沉积中改变沉积参数，达到在沉积层间介质时便可使源区及漏区导体化，可以保证较高的迁移率及开态电流。
参见图4，本发明还提供一种顶栅薄膜晶体管。所述顶栅薄膜晶体管包括玻璃基板40、在所述玻璃基板40表面设置的阻挡层41及在所述阻挡层41表面设置的氧化物半导体层42。所述氧化物半导体层42包括源区421、漏区422及沟道区423。在所述沟道区423表面设置有栅极绝缘层43及栅极44。在所述玻璃基板40、氧化物半导体层42及栅极44表面覆盖有层间介质45。源极46和漏极47设置在所述栅极44两侧，并分别通过层间介质45的过孔48与所述氧化物半导体层42的源区421和漏区422电连接，所述氧化物半导体层42的所述源区421及漏区422表面导体化，形成导体层49。
图5是根据本发明顶栅薄膜晶体管的制作方法制作的顶栅薄膜晶体管的Id-Vg数据，W/L＝0.5，得到的迁移率可达到16.42；然而采用其它常规方式沉积的层间介质，制备常规的顶栅薄膜晶体管，所得到的薄膜晶体管无明显半导体特性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种顶栅薄膜晶体管的制作方法，其特征在于，包括如下步骤：
提供一玻璃基板；
在所述玻璃基板上形成氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区；
在所述氧化物半导体层上沟道区对应位置形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极表面、所述氧化物半导体层表面及玻璃基板表面采用化学气相沉积的方法沉积层间介质，所述源区及漏区表面导体化；
形成源极及漏极，所述源极及漏极分别与所述氧化物半导体层的源区及漏区电连接。
2.根据权利要求1所述的顶栅薄膜晶体管的制作方法，其特征在于，在形成氧化物半导体层步骤之前，在所述玻璃基板表面形成阻挡层，所述氧化物半导体层形成在所述阻挡层上。
3.根据权利要求1所述的顶栅薄膜晶体管的制作方法，其特征在于，所述层间介质为SiO2。
4.根据权利要求1所述的顶栅薄膜晶体管的制作方法，其特征在于，在化学气相沉积时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区，以使所述氧化物半导体层的所述源区及漏区表面导体化。
5.根据权利要求1所述的顶栅薄膜晶体管的制作方法，其特征在于，形成源极及漏极的方法包括如下步骤：
在所述层间介质成上形成过孔，所述过孔分别暴露出所述氧化物半导体层的源区及漏区；
在所述过孔内沉积金属，形成与所述源区电连接的源极及与所述漏区电连接的漏极。
6.根据权利要求1所述的顶栅薄膜晶体管的制作方法，其特征在于，对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。
7.一种顶栅薄膜晶体管，其特征在于，包括玻璃基板、在所述玻璃基板表面设置的阻挡层及在所述阻挡层表面设置的氧化物半导体层，所述氧化物半导体层包括源区、漏区及沟道区，在所述沟道区表面设置有栅极绝缘层及栅极，在所述玻璃基板、氧化物半导体层及栅极表面覆盖有层间介质，源极和漏极设置在所述栅极两侧，并分别通过层间介质的过孔与所述氧化物半导体层的源区和漏区电连接，所述氧化物半导体层的所述源区及漏区表面导体化。
8.根据权利要求7所述的顶栅薄膜晶体管，其特征在于，所述层间介质为SiO2。
9.根据权利要求7所述的顶栅薄膜晶体管，其特征在于，在化学气相沉积形成层间介质层时，分解的离子以高能态轰击所述氧化物半导体层的所述源区及漏区表面导体化表面，以使所述氧化物半导体层的所述源区及漏区表面导体化。
10.根据权利要求9所述的顶栅薄膜晶体管，其特征在于，对于第六世代及以下的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于1900W，对于第六世代以上的薄膜晶体管显示装置产线，所述化学气相沉积的功率大于等于13000W。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979889.1A CN106409842A (zh) | 2016-11-08 | 2016-11-08 | 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 |
| US15/325,443 US20180130826A1 (en) | 2016-11-08 | 2016-12-28 | Method of manufacturing top-gate thin film transistor and top-gate thin film transistor thereof |
| PCT/CN2016/112541 WO2018086214A1 (zh) | 2016-11-08 | 2016-12-28 | 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979889.1A CN106409842A (zh) | 2016-11-08 | 2016-11-08 | 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106409842A true CN106409842A (zh) | 2017-02-15 |
Family
ID=58015351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610979889.1A Pending CN106409842A (zh) | 2016-11-08 | 2016-11-08 | 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106409842A (zh) |
| WO (1) | WO2018086214A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018205794A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113239A1 (en) * | 1995-06-20 | 2002-08-22 | Semiconductor Energy Laboratory Co., Ltd. A Japan Corporation | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| KR20130036681A (ko) * | 2011-10-04 | 2013-04-12 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 |
| CN104576657A (zh) * | 2014-12-23 | 2015-04-29 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法 |
| CN105097948A (zh) * | 2015-08-14 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示面板和装置 |
| CN105914134A (zh) * | 2016-05-27 | 2016-08-31 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
| CN106129122A (zh) * | 2016-08-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200871B1 (en) * | 1994-08-30 | 2001-03-13 | Texas Instruments Incorporated | High performance self-aligned silicide process for sub-half-micron semiconductor technologies |
| TW201622158A (zh) * | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| CN105304723A (zh) * | 2015-09-30 | 2016-02-03 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板、制造方法和显示装置 |
-
2016
- 2016-11-08 CN CN201610979889.1A patent/CN106409842A/zh active Pending
- 2016-12-28 WO PCT/CN2016/112541 patent/WO2018086214A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020113239A1 (en) * | 1995-06-20 | 2002-08-22 | Semiconductor Energy Laboratory Co., Ltd. A Japan Corporation | Semiconductor device with a tapered hole formed using multiple layers with different etching rates |
| KR20130036681A (ko) * | 2011-10-04 | 2013-04-12 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 어레이 기판 및 그 제조방법 |
| CN104576657A (zh) * | 2014-12-23 | 2015-04-29 | 上海天马微电子有限公司 | 一种阵列基板及其制造方法 |
| CN105097948A (zh) * | 2015-08-14 | 2015-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制作方法、显示面板和装置 |
| CN105914134A (zh) * | 2016-05-27 | 2016-08-31 | 京东方科技集团股份有限公司 | 电子器件、薄膜晶体管、以及阵列基板及其制作方法 |
| CN106129122A (zh) * | 2016-08-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018205794A1 (zh) * | 2017-05-11 | 2018-11-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018086214A1 (zh) | 2018-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507841B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| CN103700706B (zh) | 薄膜晶体管制备方法和阵列基板制备方法 | |
| CN106558593A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN104966722A (zh) | Tft基板结构及其制作方法 | |
| CN104701383A (zh) | 薄膜晶体管和阵列基板及其制作方法、显示装置 | |
| US10367081B2 (en) | Method of manufacturing thin film transistor | |
| CN104584200A (zh) | 薄膜晶体管和显示装置 | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| TW201519366A (zh) | 陣列基板及其製造方法 | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
| CN106935549B (zh) | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| CN105632896A (zh) | 制造薄膜晶体管的方法 | |
| CN106409842A (zh) | 顶栅薄膜晶体管的制作方法及顶栅薄膜晶体管 | |
| CN108122991A (zh) | 薄膜晶体管及其制作方法 | |
| CN103887345A (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
| CN108598096A (zh) | Tft阵列基板及其制作方法 | |
| CN109192704A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170215 |