CN103456742B - 一种阵列基板及其制作方法、显示装置 - Google Patents

一种阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103456742B
CN103456742B CN201310379214.XA CN201310379214A CN103456742B CN 103456742 B CN103456742 B CN 103456742B CN 201310379214 A CN201310379214 A CN 201310379214A CN 103456742 B CN103456742 B CN 103456742B
Authority
CN
China
Prior art keywords
electrode
active layer
pixel electrode
layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310379214.XA
Other languages
English (en)
Other versions
CN103456742A (zh
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310379214.XA priority Critical patent/CN103456742B/zh
Priority to EP13852351.9A priority patent/EP3041048A4/en
Priority to KR1020147014737A priority patent/KR101609963B1/ko
Priority to JP2016537079A priority patent/JP6466450B2/ja
Priority to US14/358,444 priority patent/US9502447B2/en
Priority to PCT/CN2013/087078 priority patent/WO2015027569A1/zh
Publication of CN103456742A publication Critical patent/CN103456742A/zh
Application granted granted Critical
Publication of CN103456742B publication Critical patent/CN103456742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够简化阵列基板的结构，减少阵列基板制作过程中的构图次数，提高阵列基板的良品率。该阵列基板包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述像素电极和所述有源层、所述漏极同层设置且一体成型。本发明应用于液晶显示器。

Description

一种阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
液晶显示器是一种平面超薄的显示设备，其具有体积小、厚度薄、重量轻、耗能少、辐射低等优点，广泛应用于各种电子显示设备中。液晶显示器的显示效果主要由液晶显示面板决定，液晶显示面板主要包括阵列基板、彩膜基板以及位于两块基板之间的液晶分子层。其中，阵列基板在很大程度上决定了液晶显示面板的响应时间和显示效果。
阵列基板上通常包括薄膜晶体管、像素电极等结构，其中薄膜晶体管具体包括栅极、有源层、源极、漏极等结构。在底栅型薄膜晶体管阵列基板制作过程中，通常需要5次构图工艺分别形成栅极、有源层、源极和漏极、漏极过孔以及像素电极。顶栅型薄膜晶体管阵列基板的制作则需要经过更加复杂的构图工艺以形成各层结构。
发明人发现，传统的阵列基板结构复杂，需要经过多次构图工艺才能制作形成，成本较高，且多次构图工艺中存在对位误差问题，降低了阵列基板的良品率。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制作方法、显示装置，能够简化阵列基板的结构，减少阵列基板制作过程中的构图次数，提高了阵列基板的良品率。
为解决上述技术问题，本发明实施例提供的一种阵列基板采用如下技术方案：
一种阵列基板，包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述像素电极和所述有源层、所述漏极同层设置且一体成型。
所述薄膜晶体管为底栅型薄膜晶体管，所述阵列基板包括位于所述衬底基板上的所述栅线和所述栅极，位于所述栅线和所述栅极之上的第一绝缘层，位于所述第一绝缘层之上的所述有源层、所述漏极和所述像素电极，位于所述有源层、所述漏极和所述像素电极之上的所述数据线和所述源极，以及位于所述数据线和所述源极之上的所述钝化层，其中，所述薄膜晶体管的源极连接所述有源层。
所述薄膜晶体管为顶栅型薄膜晶体管，所述阵列基板包括位于所述衬底基板上的所述有源层、所述漏极和所述像素电极，位于所述有源层、所述漏极和所述像素电极之上的第一绝缘层，位于所述第一绝缘层之上的所述栅线和栅极，位于所述栅线和所述栅极之上的第二绝缘层，位于所述第二绝缘层之上的所述数据线和所述源极，以及位于所述数据线和所述源极之上的所述钝化层，其中，所述第一绝缘层和所述第二绝缘层设置有对应所述有源层的过孔，所述薄膜晶体管的源极通过所述过孔连接所述有源层。
所述薄膜晶体管为底栅型薄膜晶体管，所述钝化层还包括对应所述像素电极的开口。
所述薄膜晶体管为顶栅型薄膜晶体管，所述第一绝缘层、所述第二绝缘层和所述钝化层还包括对应所述像素电极的开口。
所述阵列基板还包括：位于所述钝化层之上的公共电极。
所述公共电极上有狭缝。
所述有源层、所述漏极和所述像素电极的材质为氧化物半导体材料；所述有源层、所述漏极和所述像素电极的厚度为
以上所述的实施例提供了一种阵列基板，该阵列基板包括具有如上所述的结构。该阵列基板上像素电极、有源层和漏极同层设置且一体成型，简化了阵列基板的结构，在阵列基板的制作过程中可以有效减少构图工艺次数，节约了成本。同时，还避免了多次构图工艺存在的对位误差问题，提高了阵列基板的良品率，应用该阵列基板的显示面板具有更好的显示效果。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
为了进一步解决上述问题，本发明实施例还提供了一种阵列基板的制作方法，采用如下技术方案：
一种阵列基板的制作方法，该阵列基板包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，该制作方法包括：
形成包括所述有源层和所述漏极以及所述像素电极的图形；所述像素电极和所述有源层、所述漏极同层设置且一体成型。
所述薄膜晶体管为底栅型薄膜晶体管，该制作方法还包括：
在所述衬底基板上，形成包括所述栅线和栅极的图形；
在所述栅线和所述栅极的图形上，形成第一绝缘层；
在所述第一绝缘层上形成所述有源层和所述漏极以及所述像素电极的图形；
在所述有源层和所述漏极以及所述像素电极的图形上，形成包括所述数据线和源极的图形，所述源极连接所述有源层；
在所述数据线和所述源极的图形上，形成所述钝化层。
所述薄膜晶体管为顶栅型薄膜晶体管，该制作方法还包括：
在衬底基板上形成所述有源层和所述漏极以及所述像素电极的图形；
在所述有源层和所述漏极以及所述像素电极的图形上，形成第一绝缘层；
在所述第一绝缘层上，形成包括所述栅线和栅极的图形；
在所述栅线和所述栅极的图形上，形成第二绝缘层，所述第一绝缘层和所述第二绝缘层设置有对应所述有源层的过孔；
在所述第二绝缘层上，形成包括所述数据线和所述源极的图形，所述源极通过所述过孔连接所述有源层；
在所述数据线和所述源极的图形上，形成所述钝化层。
所述薄膜晶体管为底栅型薄膜晶体管，所述制作方法还包括：在所述钝化层上形成对应所述像素电极的开口。
所述薄膜晶体管为顶栅型薄膜晶体管，所述制作方法还包括：在所述第一绝缘层、所述第二绝缘层和所述钝化层上形成对应所述像素电极的开口。
所述制作方法还包括：在所述钝化层上形成公共电极的图形。
所述制作方法还包括：在所述公共电极上形成狭缝。
所述有源层、所述漏极和所述像素电极使用氧化物半导体材料形成；所述有源层、所述漏极和所述像素电极的厚度为
以上所述的实施例提供了一种阵列基板的制作方法，该制作方法包括形成包括有源层和漏极以及像素电极的图形；像素电极和有源层、漏极同层设置且一体成型。该制作方法经过较少的构图工艺次数即可制作阵列基板，工艺简单，成本较低，减少了阵列基板在制作过程中的对位误差问题，且制作的阵列基板良品率较高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的一种底栅型薄膜晶体管阵列基板平面图；
图2为本发明实施例中的图1所示的底栅型薄膜晶体管阵列基板沿I-I’方向的剖面图；
图3为本发明实施例中阵列基板的制作方法流程图；
图4为本发明实施例中的另一种底栅型薄膜晶体管阵列基板示意图；
图5为本发明实施例中的底栅型薄膜晶体管阵列基板的制作方法流程图；
图6为本发明实施例中的一种顶栅型薄膜晶体管阵列基板平面图；
图7为本发明实施例中的图6所示的一种顶栅型薄膜晶体管阵列基板沿I-I’方向的剖面图；
图8为本发明实施例中的另一种顶栅型薄膜晶体管阵列基板示意图；
图9为本发明实施例中的顶栅型薄膜晶体管阵列基板的制作方法流程图；
图10为本发明实施例中的一种底栅型薄膜晶体管高级超维场转换技术型阵列基板平面图；
图11为本发明实施例中的图10所示的底栅型薄膜晶体管高级超维场转换技术型阵列基板沿I-I’方向的剖面图；
图12为本发明实施例中的底栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法流程图；
图13为本发明实施例中的顶栅型薄膜晶体管高级超维场转换技术型阵列基板平面图；
图14为本发明实施例中的图13所示的顶栅型薄膜晶体管高级超维场转换技术型阵列基板沿I-I’方向的剖面图；
图15为本发明实施例中的顶栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法流程图。
附图标记说明：
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供一种阵列基板，如图1和图2所示，该阵列基板包括衬底基板10、栅线20、数据线60、阵列排布在所述衬底基板上的薄膜晶体管1、像素电极33和钝化层71，所述薄膜晶体管1包括栅极21、有源层31、源极61和漏极32，所述像素电极33和所述有源层31、所述漏极32同层设置且一体成型。
以上所述的实施例提供了一种阵列基板，该阵列基板包括具有如上所述的结构。该阵列基板上像素电极、有源层和漏极同层设置且一体成型，简化了阵列基板的结构，在阵列基板的制作过程中可以有效减少构图工艺次数，节约了成本。同时，还避免了多次构图工艺存在的对位误差问题，提高了阵列基板的良品率，应用该阵列基板的显示面板具有更好的显示效果。
其中，同层设置的有源层31、漏极32和像素电极33为同一种金属氧化物半导体。现有技术中，有源层31通常选用多晶硅、非晶硅等半导体材料，漏极32通常选用铬、钼、铜等金属，像素电极33通常选用氧化铟锡、氧化铟锌等透明导电物。在本发明实施例中，有源层31、漏极32和像素电极33选用同一种金属氧化物半导体，金属氧化物半导体在液晶显示面板的工作电压范围内可以具有良好的导电性，同时具有良好的透光性，从而能够同时满足有源层31、漏极32和像素电极33对所选用材料的性能要求。本发明实施例中选用的金属氧化物半导体可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。
进一步地，如图1所示，选用金属氧化物半导体作为有源层31和漏极32的薄膜晶体管单元1位于栅线20和数据线60的交叉处。其中，阵列基板的栅线20和栅极21同层设置且一体成型，阵列基板的数据线60和源极61同层设置且一体成型。数据线60中与有源层31接触的区域为薄膜晶体管单元1的源极61。
需要说明的是，有源层31、漏极32和像素电极33的相对位置不局限于图1和图2中虚线分割开的位置，三者的具体相对位置可以根据实际情况调节，本发明实施例对此不作具体限制。
类似地，有源层31、漏极32和像素电极33的形状也不局限于图1和图2中所示的形状，也可以根据实际情况调整。例如，像素电极33上可以有狭缝、像素电极33的边缘可以有锯齿形状或者像素电极33上可以具有其他精细图形。
进一步地，同层设置的有源层31、漏极32和像素电极33的厚度优选为有源层31、漏极32和像素电极33的厚度可以根据实际情况调节，本发明实施例对此不进行限制。
此外，本发明实施例还提供了一种显示装置，该显示装置包括如上所述的阵列基板。该显示装置可以为：液晶面板、电子纸、有机发光二极管面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
本发明实施例还提供了一种阵列基板的制作方法，该阵列基板包括衬底基板、栅线、数据线、阵列排布在衬底基板上的薄膜晶体管、像素电极和钝化层，薄膜晶体管包括栅极、有源层、源极和漏极。
如图3所示，该制作方法包括：
步骤S301、形成包括有源层和漏极以及像素电极的图形，像素电极和有源层、漏极同层设置且一体成型。
具体地，首先，可以通过溅射等方法在阵列基板上形成一层厚度优选为的金属氧化物半导体层。其中金属氧化物半导体可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。
其次，在金属氧化物半导体层上涂覆一层光刻胶，使用包括有源层31、漏极32和像素电极33图形的掩膜板进行遮盖，经过一次构图工艺，在阵列基板上形成同层设置的有源层31、漏极32和像素电极33。形成的有源层31、漏极32和像素电极33同层设置且一体成型。
类似地，阵列基板的栅线20和栅极21同层设置且一体成型，阵列基板的数据线60和源极61同层设置且一体成型。
以上所述的实施例提供了一种阵列基板的制作方法，该制作方法包括形成包括有源层和漏极以及像素电极的图形；像素电极和有源层、漏极同层设置且一体成型。该制作方法经过较少的构图工艺次数即可制作阵列基板，工艺简单，成本较低，减少了阵列基板在制作过程中的对位误差问题，且制作的阵列基板良品率较高。
实施例三
阵列基板上设置的薄膜晶体管可以为底栅型薄膜晶体管，也可以为顶栅型薄膜晶体管，当阵列基板上设置的薄膜晶体管类型不同时，阵列基板的结构及其制作方法也不同。
本发明实施例提供了一种底栅型薄膜晶体管阵列基板，如图1和图2所示。
该阵列基板包括：位于衬底基板10上的栅线20和栅极21，位于栅线20和栅极21之上的第一绝缘层22，位于第一绝缘层22之上的有源层31、漏极32和像素电极33，位于有源层31、漏极32和像素电极33之上的数据线60和源极61，薄膜晶体管1的源极61连接有源层31，以及位于数据线60和源极61之上的钝化层。
具体地，该阵列基板的结构如下：
衬底基板10，衬底基板10优选为透光性好的玻璃基板。
位于衬底基板10上的栅线20和栅极21，栅线20和栅极21可以为单层结构也可以为多层结构。栅线20和栅极21为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；栅线20和栅极21为多层结构时，可以为铜\钛、铜\钼、钼\铝\钼等。栅线20和栅极21的厚度优选为栅线20和栅极21可以直接位于衬底基板10上，也可以在栅线20和栅极21与衬底基板10之间设置缓冲层，缓冲层可以为氮化硅或者氧化硅。
位于栅线20和栅极21上的第一绝缘层22，第一绝缘层22可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第一绝缘层22的厚度优选为
位于第一绝缘层22上同层设置的有源层31、漏极32和像素电极33，有源层31、漏极32和像素电极33为同一种金属氧化物半导体，可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。此外，同层设置的有源层31、漏极32和像素电极33的厚度优选为
位于有源层31、漏极32和像素电极33上的数据线60和源极61，数据线60和源极61可以为单层结构也可以为多层结构。数据线60和源极61为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；数据线60和源极61为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。进一步地，数据线60和源极61的厚度优选为
位于数据线60和源极61上的钝化层71，钝化层71可以为氮化硅、氧化硅或者氮氧化硅的单层结构，也可以为氮化硅或氧化硅构成的双层结构。此外，还可以选用有机树脂作为钝化层71所用的材料，例如丙烯酸类树脂、聚酰亚胺和聚酰胺等。钝化层71的厚度优选为
进一步地，如图4所示，为了减小像素电极33与液晶分子层之间的厚度，进一步降低驱动液晶分子的工作电压，可以在钝化层71上设置对应像素电极33的开口72。
本发明实施例还提供了一种图1和图2所示的底栅型薄膜晶体管阵列基板的制作方法，如图5所示，该制作方法包括：
步骤S501、在衬底基板上形成包括栅线和栅极的图形。
首先，可以通过溅射、热蒸发等方法在衬底基板10上形成一层栅金属膜。在形成栅金属膜之前，可以在衬底基板10上先形成一层缓冲层。
其次，在栅金属膜上涂覆一层光刻胶，使用具有包括栅线20和栅极21图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括栅线20和栅极21的图形。
步骤S502、在栅线和栅极的图形上形成第一绝缘层。
可以通过等离子体增强化学气相沉积等方法在栅线20和栅极21的图形上形成第一绝缘层22。
步骤S503、在第一绝缘层上形成有源层和漏极以及像素电极的图形。
首先，可以通过溅射等方法在第一绝缘层22上形成一层金属氧化物半导体。
其次，在金属氧化物半导体上涂覆一层光刻胶，然后使用具有包括有源层31、漏极32和像素电极33的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成同层设置的包括有源层31、漏极32和像素电极33的图形。
步骤S504、在有源层和漏极以及像素电极的图形上，形成包括数据线和源极的图形，源极连接有源层。
首先，可以通过溅射或者热蒸发等方法，在有源层31、漏极32和像素电极33上形成一层数据线金属膜。
其次，在数据线金属膜上涂覆一层光刻胶，然后使用具有包括数据线60和源极61的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成数据线60和源极61，其中源极61与有源层31直接连接。
步骤S505、在数据线和源极的图形上形成钝化层。
当钝化层71材料为氮化硅、氧化硅等材料时，可以通过等离子体增强化学气相沉积等方法在数据线60和源极61的图形上形成一层钝化层71；当钝化层71材料为有机树脂时，直接将有机树脂涂覆在数据线60和源极61上，形成钝化层71。
进一步地，还可以在钝化层71上涂覆一层光刻胶，使用具有包括对应像素电极33的开口72的图形的掩膜板进行遮盖，经过一次构图工艺，在钝化层71上形成对应像素电极33的开口72，将像素电极33暴露出来。
实施例四
本发明实施例提供了一种顶栅型薄膜晶体管阵列基板，如图6和图7所示。
顶栅型薄膜晶体管阵列基板包括：位于衬底基板10上的有源层31、漏极32和像素电极33，位于有源层31、漏极32和像素电极33之上的第一绝缘层22，位于第一绝缘层22之上的栅线20和栅极21，位于栅线20和栅极21之上的第二绝缘层41，位于第二绝缘层41之上的数据线60和源极61，以及位于数据线60和源极61之上的钝化层71，其中，第一绝缘层22和第二绝缘层41设置有对应有源层31的过孔51，薄膜晶体管的源极61通过过孔51连接有源层31。
具体地，该阵列基板的结构如下：
衬底基板10，衬底基板10优选为透光性好的玻璃基板。
位于衬底基板10上的同层设置的有源层31、漏极32和像素电极33，有源层31、漏极32和像素电极33为同一种金属氧化物半导体，可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。此外，同层设置的有源层31、漏极32和像素电极33的厚度优选为同层设置的有源层31、漏极32和像素电极33可以直接位于衬底基板10上，也可以在同层设置的有源层31、漏极32和像素电极33与衬底基板10之间设置缓冲层，缓冲层可以为氮化硅或者氧化硅。
位于有源层31、漏极32和像素电极33上的第一绝缘层22，第一绝缘层22可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第一绝缘层22的厚度优选为
位于第一绝缘层22上的栅线20和栅极21，栅线20和栅极21可以为单层结构也可以为多层结构。栅线20和栅极21为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；栅线20和栅极21为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。栅线20和栅极21的厚度优选为
位于栅线20和栅极21上的第二绝缘层41，第二绝缘层41可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第二绝缘层41的厚度优选为
第一绝缘层22和第二绝缘层41上设置的对应有源层31的过孔51。
位于第一绝缘层22和第二绝缘层41上的数据线60和源极61，其中源极61通过过孔51与有源层31连接。数据线60和源极61可以为单层结构也可以为多层结构。数据线60和源极61为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；数据线60和源极61为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。进一步地，数据线60和源极61的厚度优选为
位于数据线60和源极61上的钝化层71，钝化层71可以为氮化硅、氧化硅或者氮氧化硅的单层结构，也可以为氮化硅或氧化硅构成的双层结构。此外，还可以选用有机树脂作为钝化层71所用的材料，例如丙烯酸类树脂、聚酰亚胺和聚酰胺等。钝化层71的厚度优选为
进一步地，如图8所示，为了减小像素电极33与液晶分子层之间的厚度，进一步降低驱动液晶分子的工作电压，可以在钝化层71上设置对应像素电极33的开口72。
本发明实施例还提供了一种顶栅型薄膜晶体管阵列基板的制作方法。如图9所示，该制作方法包括：
步骤S901、在衬底基板上形成有源层和漏极以及像素电极的图形。
首先，可以通过溅射等方法在衬底基板10上直接形成一层金属氧化物半导体，也可以在形成金属氧化物半导体之前先形成一层缓冲层。
其次，在金属氧化物半导体上涂覆一层光刻胶，然后使用具有包括有源层31、漏极32和像素电极33的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成同层设置的包括有源层31、漏极32和像素电极33的图形。
步骤S902、在有源层和漏极以及像素电极的图形上，形成第一绝缘层。
可以通过等离子体增强化学气相沉积等方法在有源层31、漏极32和像素电极33的图形上形成第一绝缘层22。
步骤S903、在第一绝缘层上形成包括栅线和栅极的图形。
首先，可以通过溅射、热蒸发等方法在第一绝缘层22上形成一层栅金属膜。
其次，在栅金属膜上涂覆一层光刻胶，使用具有包括栅线20和栅极21图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括栅线20和栅极21的图形。
步骤S904、在栅线和栅极的图形上，形成第二绝缘层，第一绝缘层和第二绝缘层设置有对应有源层的过孔。
通过等离子体增强化学气相沉积等方法在栅线20和栅极21上形成第二绝缘层41。
在第二绝缘层41上涂覆一层光刻胶，使用具有过孔图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括对应有源层31的过孔51的图形。
步骤S905、在第二绝缘层上，形成包括数据线和源极的图形，源极通过过孔连接有源层。
首先，可以通过溅射或者热蒸发等方法，在第二绝缘层41上形成一层数据线金属膜。
其次，在数据线金属膜上涂覆一层光刻胶，然后使用具有包括数据线60和源极61的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成数据线60和源极61，其中源极61通过过孔51与有源层31连接。
步骤S906、在数据线和源极的图形上形成钝化层。
当钝化层71材料为氮化硅、氧化硅等材料时，可以通过等离子体增强化学气相沉积等方法在数据线60和源极61上形成一层钝化层71；当钝化层71材料为有机树脂时，直接将有机树脂涂覆在数据线60和源极61上，形成钝化层71。
进一步地，还可以在钝化层71上涂覆一层光刻胶，使用具有包括对应像素电极33的开口72的图形的掩膜板进行遮盖，经过一次构图工艺，形成对应像素电极33的开口72，将像素电极33暴露出来。
实施例五
进一步地，阵列基板还可以为高级超维场转换技术型阵列基板，其中，高级超维场转换技术型阵列基板也可分为底栅型薄膜晶体管高级超维场转换技术型阵列基板和顶栅型薄膜晶体管高级超维场转换技术型阵列基板。
本发明实施例提供了一种底栅型薄膜晶体管高级超维场转换技术型阵列基板，如图10和图11所示。
具体地，该阵列基板包括：
衬底基板10，衬底基板10优选为透光性好的玻璃基板。
位于衬底基板10上的栅线20和栅极21，栅线20和栅极21可以为单层结构也可以为多层结构。栅线20和栅极21为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；栅线20和栅极21为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。栅线20和栅极21的厚度优选为栅线20和栅极21可以直接位于衬底基板10上，也可以在栅线20和栅极21与衬底基板10之间设置缓冲层，缓冲层可以为氮化硅或者氧化硅。
位于栅线20和栅极21上的第一绝缘层22，第一绝缘层22可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第一绝缘层22的厚度优选为
位于第一绝缘层22上同层设置的有源层31、漏极32和像素电极33，有源层31、漏极32和像素电极33为同一种金属氧化物半导体，可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。此外，同层设置的有源层31、漏极32和像素电极33的厚度优选为
位于有源层31、漏极32和像素电极33上的数据线60和源极61，数据线60和源极61可以为单层结构也可以为多层结构。数据线60和源极61为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；数据线60和源极61为多层结构时，可以为铜\钛、铜\钼、钼\铝\钼等。进一步地，数据线60和源极61的厚度优选为
位于数据线60和源极61上的钝化层71，钝化层71可以为氮化硅、氧化硅或者氮氧化硅的单层结构，也可以为氮化硅或氧化硅构成的双层结构。此外，还可以选用有机树脂作为钝化层71所用的材料，例如丙烯酸类树脂、聚酰亚胺和聚酰胺等。钝化层71的厚度优选为
位于钝化层71上的公共电极81，公共电极81是一个整体结构，覆盖阵列基板上所有的像素。公共电极81为透明导电材料，可以为氧化铟锡、氧化铟锌等材料。公共电极81的厚度优选为进一步地，公共电极81与像素电极33的相对位置可以根据实际情况设定，本发明实施例对此不作具体限定。例如，公共电极81可以位于阵列基板上像素电极33的上方，也可以位于像素电极33的下方。当公共电极81位于像素电极33的上方时，公共电极81上有狭缝；当公共电极81位于像素电极33的下方时，像素电极33上有狭缝。
本发明实施例还提供了一种底栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法，如图12所示，该制作方法包括：
步骤S1201、在衬底基板上形成包括栅线和栅极的图形。
首先，可以通过溅射、热蒸发等方法在衬底基板10上形成一层栅金属膜。在形成栅金属膜之前，可以在衬底基板10上先形成一层缓冲层。
其次，在栅金属膜上涂覆一层光刻胶，使用具有包括栅线20和栅极21图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括栅线20和栅极21的图形。
步骤S1202、在栅线和栅极的图形上形成第一绝缘层。
可以通过等离子体增强化学气相沉积等方法在栅线20和栅极21的图形上形成第一绝缘层22。
步骤S1203、在第一绝缘层上形成有源层和漏极以及像素电极的图形。
首先，可以通过溅射等方法在第一绝缘层22上形成一层金属氧化物半导体。
其次，在金属氧化物半导体上涂覆一层光刻胶，然后使用具有包括有源层31、漏极32和像素电极33的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成同层设置的包括有源层31、漏极32和像素电极33的图形。
步骤S1204、在有源层和漏极以及像素电极上形成包括数据线和源极的图形，源极连接有源层。
首先，可以通过溅射或者热蒸发等方法，在有源层31、漏极32和像素电极33上形成一层数据线金属膜。
其次，在数据线金属膜上涂覆一层光刻胶，然后使用具有包括数据线60和源极61的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成数据线60和源极61，源极61与有源层31直接连接。
步骤S1205、在数据线和源极的图形上形成钝化层。
当钝化层71材料为氮化硅、氧化硅等材料时，可以通过等离子体增强化学气相沉积等方法在数据线60和源极61的图形上形成一层钝化层71；当钝化层71材料为有机树脂时，直接将有机树脂涂覆在数据线60和源极61上，形成钝化层71。
步骤S1206、在钝化层上形成公共电极的图形。
首先，可以通过溅射或者热蒸发等方法，在钝化层71上形成一层公共电极层。
其次，在公共电极层上涂覆一层光刻胶，然后使用具有公共电极81的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成公共电极81。
步骤S1207、在公共电极上形成狭缝。
在公共电极81上涂覆一层光刻胶，使用具有狭缝图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，在公共电极81上形成狭缝。
以上所述底栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法为公共电极81位于像素电极33上方的制作方法，由于公共电极81和像素电极33的相对位置可以根据实际情况而定，因此底栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法也可以根据实际情况而定。
实施例六
本发明实施例还提供了一种顶栅型薄膜晶体管高级超维场转换技术型阵列基板，如图13和图14所示。
具体地，顶栅型薄膜晶体管高级超维场转换技术型阵列基板包括：
衬底基板10，衬底基板10优选为透光性好的玻璃基板。
位于衬底基板10上的同层设置的有源层31、漏极32和像素电极33，有源层31、漏极32和像素电极33为同一种金属氧化物半导体，可以为非晶铟镓锌氧化物、氧化铟锌、氧化锌、二氧化钛、氧化锡、锡酸镉或者其他金属氧化物等透明的金属氧化物半导体材料。此外，同层设置的有源层31、漏极32和像素电极33的厚度优选为同层设置的有源层31、漏极32和像素电极33可以直接位于衬底基板10上，也可以在同层设置的有源层31、漏极32和像素电极33与衬底基板10之间设置缓冲层，缓冲层可以为氮化硅或者氧化硅。
位于有源层31、漏极32和像素电极33上的第一绝缘层22，第一绝缘层22可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第一绝缘层22的厚度为
位于第一绝缘层22上的栅线20和栅极21，栅线20和栅极21可以为单层结构也可以为多层结构。栅线20和栅极21为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；栅线20和栅极21为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。栅线20和栅极21的厚度优选为
位于栅线20和栅极21上的第二绝缘层41，第二绝缘层41可以为氮化硅、氧化硅或氮氧化硅等材料，其可以为单层结构，也可以为由氮化硅或氧化硅构成的双层结构。本发明实施例中第二绝缘层41的厚度优选为
第一绝缘层22和第二绝缘层41上设置的对应有源层31的过孔51。
位于第一绝缘层22和第二绝缘层41上的数据线60和源极61，其中源极61通过过孔51与有源层31连接。数据线60和源极61可以为单层结构也可以为多层结构。数据线60和源极61为单层结构时，可以为铜、铝、银、钼、铬、钕、镍、锰、钛、钽、钨等材料或以上各种元素组成的合金；数据线60和源极61为多层结构时，可以为铜\钛多层结构、铜\钼多层结构、钼\铝\钼多层结构等。进一步地，数据线60和源极61的厚度优选为
位于数据线60和源极61上的钝化层71，钝化层71可以为氮化硅、氧化硅或者氮氧化硅的单层结构，也可以为氮化硅或氧化硅构成的双层结构。此外，还可以选用有机树脂作为钝化层71所用的材料，例如丙烯酸类树脂、聚酰亚胺和聚酰胺等。钝化层71的厚度优选为
位于钝化层71上的公共电极81，公共电极81是一个整体结构，覆盖阵列基板上所有的像素。公共电极81为透明导电材料，可以为氧化铟锡、氧化铟锌等材料。公共电极81的厚度优选为进一步地，公共电极81与像素电极33的相对位置可以根据实际情况设定，本发明实施例对此不作具体限定。例如，公共电极81可以位于阵列基板上像素电极33的上方，也可以位于像素电极33的下方。当公共电极81位于像素电极33的上方时，公共电极81上有狭缝；当公共电极81位于像素电极33的下方时，像素电极33上有狭缝。
本发明实施例还提供了一种顶栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法。
如图15所示，该制作方法包括：
步骤S1501、在衬底基板上形成有源层和漏极以及像素电极的图形。
首先，可以通过溅射等方法在衬底基板10上直接形成一层金属氧化物半导体，也可以在形成金属氧化物半导体之前先形成一层缓冲层。
其次，在金属氧化物半导体上涂覆一层光刻胶，然后使用具有包括有源层31、漏极32和像素电极33的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成同层设置的包括有源层31、漏极32和像素电极33的图形。
步骤S1502、在形成有源层和漏极以及像素电极的图形上，形成第一绝缘层。
可以通过等离子体增强化学气相沉积等方法在有源层31、漏极32和像素电极33上形成第一绝缘层22。
步骤S1503、在第一绝缘层上形成包括栅线和栅极的图形。
首先，可以通过溅射、热蒸发等方法在第一绝缘层22上形成一层栅金属膜。
其次，在栅金属膜上涂覆一层光刻胶，使用具有包括栅线20和栅极21图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括栅线20和栅极21的图形。
步骤S1504、在栅线和栅极的图形上，形成第二绝缘层，第一绝缘层和第二绝缘层设置有对应有源层的过孔。
通过等离子体增强化学气相沉积等方法在栅线20和栅极21上形成第二绝缘层41。
在第二绝缘层41上涂覆一层光刻胶，使用具有过孔图形的掩膜板进行遮盖，然后曝光、显影、刻蚀，最后剥离光刻胶，形成包括过孔51的图形。
步骤S1505、在第二绝缘层上，形成包括数据线和源极的图形，源极通过过孔连接有源层。
首先，可以通过溅射或者热蒸发等方法，在第二绝缘层41上形成一层数据线金属膜。
其次，在数据线金属膜上涂覆一层光刻胶，然后使用具有包括数据线60和源极61的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成数据线60和源极61，其中源极61通过过孔51与有源层31连接。
步骤S1506、在数据线和源极的图形上形成钝化层。
当钝化层71材料为氮化硅、氧化硅等材料时，可以通过等离子体增强化学气相沉积等方法在数据线60和源极61的图形上形成一层钝化层71；当钝化层71材料为有机树脂时，直接将有机树脂涂覆在数据线60和源极61上，形成钝化层71。
步骤S1507、在钝化层上形成公共电极的图形。
首先，可以通过溅射或者热蒸发等方法，在钝化层71上形成一层公共电极层。
其次，在公共电极层上涂覆一层光刻胶，然后使用具有公共电极81的图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，形成公共电极81。
步骤S1508、在公共电极上形成狭缝。
在公共电极81上涂覆一层光刻胶，使用具有狭缝图形的掩膜板进行遮盖，进行曝光、显影和刻蚀，最后剥离光刻胶，在公共电极81上形成狭缝。
以上所述的顶栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法为公共电极81位于像素电极33上方的制作方法，由于公共电极81和像素电极33的相对位置可以根据实际情况而定，因此顶栅型薄膜晶体管高级超维场转换技术型阵列基板的制作方法也可以根据实际情况而定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种阵列基板，包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，其特征在于，
所述像素电极和所述有源层、所述漏极同层设置且一体成型；
所述薄膜晶体管为底栅型薄膜晶体管，所述阵列基板包括位于所述衬底基板上的所述栅线和所述栅极，位于所述栅线和所述栅极之上的第一绝缘层，位于所述第一绝缘层之上的所述有源层、所述漏极和所述像素电极，位于所述有源层、所述漏极和所述像素电极之上的所述数据线和所述源极，以及位于所述数据线和所述源极之上的所述钝化层，其中，所述薄膜晶体管的源极连接所述有源层；
所述钝化层还包括对应所述像素电极的开口。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：
位于所述钝化层之上的公共电极。
3.据权利要求2所述的阵列基板，其特征在于，
所述公共电极开设有狭缝。
4.根据权利要求1所述的阵列基板，其特征在于，
所述有源层、所述漏极和所述像素电极的材质为金属氧化物半导体材料；所述有源层、所述漏极和所述像素电极的厚度为
5.一种阵列基板，包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，其特征在于，
所述像素电极和所述有源层、所述漏极同层设置且一体成型；
所述薄膜晶体管为顶栅型薄膜晶体管，所述阵列基板包括位于所述衬底基板上的所述有源层、所述漏极和所述像素电极，位于所述有源层、所述漏极和所述像素电极之上的第一绝缘层，位于所述第一绝缘层之上的所述栅线和栅极，位于所述栅线和所述栅极之上的第二绝缘层，位于所述第二绝缘层之上的所述数据线和所述源极，以及位于所述数据线和所述源极之上的所述钝化层，其中，所述第一绝缘层和所述第二绝缘层设置有对应所述有源层的过孔，所述薄膜晶体管的源极通过所述过孔连接所述有源层。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一绝缘层、所述第二绝缘层和所述钝化层还包括对应所述像素电极的开口。
7.根据权利要求5所述的阵列基板，其特征在于，还包括：
位于所述钝化层之上的公共电极。
8.根据权利要求7所述的阵列基板，其特征在于，
所述公共电极开设有狭缝。
9.根据权利要求5所述的阵列基板，其特征在于，
所述有源层、所述漏极和所述像素电极的材质为金属氧化物半导体材料；所述有源层、所述漏极和所述像素电极的厚度为
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制作方法，该阵列基板包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，其特征在于，该制作方法包括：
形成包括所述有源层和所述漏极以及所述像素电极的图形；所述像素电极和所述有源层、所述漏极同层设置且一体成型；
所述薄膜晶体管为底栅型薄膜晶体管，该制作方法还包括：
在所述衬底基板上，形成包括所述栅线和栅极的图形；
在所述栅线和所述栅极的图形上，形成第一绝缘层；
在所述第一绝缘层上形成所述有源层和所述漏极以及所述像素电极的图形；
在所述有源层和所述漏极以及所述像素电极的图形上，形成包括所述数据线和源极的图形，所述源极连接所述有源层；
在所述数据线和所述源极的图形上，形成所述钝化层；
在所述钝化层开设对应所述像素电极的开口。
12.根据权利要求11所述的制作方法，其特征在于，还包括：
在所述钝化层上形成公共电极的图形。
13.根据权利要求12所述的制作方法，其特征在于，还包括：
在所述公共电极开设狭缝。
14.根据权利要求11所述的制作方法，其特征在于，
所述有源层、所述漏极和所述像素电极使用金属氧化物半导体材料形成；所述有源层、所述漏极和所述像素电极的厚度为
15.一种阵列基板的制作方法，该阵列基板包括衬底基板、栅线、数据线、阵列排布在所述衬底基板上的薄膜晶体管、像素电极和钝化层，所述薄膜晶体管包括栅极、有源层、源极和漏极，其特征在于，该制作方法包括：
形成包括所述有源层和所述漏极以及所述像素电极的图形；所述像素电极和所述有源层、所述漏极同层设置且一体成型；
所述薄膜晶体管为顶栅型薄膜晶体管，该制作方法还包括：
在衬底基板上形成所述有源层和所述漏极以及所述像素电极的图形；
在所述有源层和所述漏极以及所述像素电极的图形上，形成第一绝缘层；
在所述第一绝缘层上，形成包括所述栅线和栅极的图形；
在所述栅线和所述栅极的图形上，形成第二绝缘层，所述第一绝缘层和所述第二绝缘层设置有对应所述有源层的过孔；
在所述第二绝缘层上，形成包括所述数据线和所述源极的图形，所述源极通过所述过孔连接所述有源层；
在所述数据线和所述源极的图形上，形成所述钝化层。
16.根据权利要求15所述的制作方法，其特征在于，还包括：
在所述第一绝缘层、所述第二绝缘层和所述钝化层开设对应所述像素电极的开口。
17.根据权利要求15所述的制作方法，其特征在于，还包括：
在所述钝化层上形成公共电极的图形。
18.根据权利要求17所述的制作方法，其特征在于，还包括：
在所述公共电极开设狭缝。
19.根据权利要求15所述的制作方法，其特征在于，
所述有源层、所述漏极和所述像素电极使用金属氧化物半导体材料形成；所述有源层、所述漏极和所述像素电极的厚度为
CN201310379214.XA 2013-08-27 2013-08-27 一种阵列基板及其制作方法、显示装置 Active CN103456742B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201310379214.XA CN103456742B (zh) 2013-08-27 2013-08-27 一种阵列基板及其制作方法、显示装置
EP13852351.9A EP3041048A4 (en) 2013-08-27 2013-11-13 NETWORK SUBSTRATE AND METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE
KR1020147014737A KR101609963B1 (ko) 2013-08-27 2013-11-13 어레이 기판 및 그 제조 방법, 디스플레이 디바이스
JP2016537079A JP6466450B2 (ja) 2013-08-27 2013-11-13 アレイ基板及びその製造方法並びに表示装置
US14/358,444 US9502447B2 (en) 2013-08-27 2013-11-13 Array substrate and manufacturing method thereof, display device
PCT/CN2013/087078 WO2015027569A1 (zh) 2013-08-27 2013-11-13 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310379214.XA CN103456742B (zh) 2013-08-27 2013-08-27 一种阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN103456742A CN103456742A (zh) 2013-12-18
CN103456742B true CN103456742B (zh) 2017-02-15

Family

ID=49738941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310379214.XA Active CN103456742B (zh) 2013-08-27 2013-08-27 一种阵列基板及其制作方法、显示装置

Country Status (6)

Country Link
US (1) US9502447B2 (zh)
EP (1) EP3041048A4 (zh)
JP (1) JP6466450B2 (zh)
KR (1) KR101609963B1 (zh)
CN (1) CN103456742B (zh)
WO (1) WO2015027569A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681489B (zh) * 2013-12-23 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103700628B (zh) * 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
TW201606999A (zh) * 2014-08-01 2016-02-16 中華映管股份有限公司 畫素結構及其製造方法
KR20160043576A (ko) * 2014-10-13 2016-04-22 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
EP3461904A1 (en) 2014-11-10 2019-04-03 ModernaTX, Inc. Alternative nucleic acid molecules containing reduced uracil content and uses thereof
CN104749848B (zh) * 2015-04-21 2018-11-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及制作方法
CN104810375B (zh) * 2015-04-28 2018-09-04 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
JP6478819B2 (ja) * 2015-06-04 2019-03-06 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106298800A (zh) * 2015-06-10 2017-01-04 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
CN106298799B (zh) * 2015-06-10 2020-03-13 南京瀚宇彩欣科技有限责任公司 像素结构及其制造方法
WO2016201609A1 (zh) * 2015-06-15 2016-12-22 北京大学深圳研究生院 金属氧化物薄膜晶体管、显示面板及两者的制备方法
US10153302B2 (en) * 2015-08-18 2018-12-11 Chunghwa Picture Tubes, Ltd. Pixel structure
CN105070765B (zh) * 2015-09-09 2018-11-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置及制造方法
JP6903503B2 (ja) * 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN107546235A (zh) * 2017-08-24 2018-01-05 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN107946245A (zh) * 2017-11-22 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US20200035717A1 (en) * 2018-07-26 2020-01-30 Sharp Kabushiki Kaisha Thin film transistor substrate and method of producing thin film transistor substrate
CN109659238B (zh) * 2019-03-12 2019-05-31 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN109901336A (zh) * 2019-04-02 2019-06-18 深圳市华星光电技术有限公司 阵列基板及其制造方法
JP7372832B2 (ja) * 2019-12-26 2023-11-01 シャープ株式会社 液晶表示装置およびその製造方法
JP7299834B2 (ja) * 2019-12-26 2023-06-28 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板を備えたインセルタッチパネル型液晶表示装置、およびアクティブマトリクス基板の製造方法
WO2021179330A1 (zh) * 2020-03-13 2021-09-16 京东方科技集团股份有限公司 阵列基板及其制作方法
CN113314547A (zh) * 2021-06-25 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN114787703B (zh) * 2021-12-23 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN203445120U (zh) * 2013-08-27 2014-02-19 京东方科技集团股份有限公司 一种阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20080041018A (ko) * 2006-11-06 2008-05-09 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
CN101539697B (zh) * 2008-03-21 2012-04-04 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101894807B (zh) * 2009-05-22 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629577A (zh) * 2011-09-29 2012-08-08 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和显示装置
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN203445120U (zh) * 2013-08-27 2014-02-19 京东方科技集团股份有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
JP6466450B2 (ja) 2019-02-06
KR101609963B1 (ko) 2016-04-06
US9502447B2 (en) 2016-11-22
JP2016531321A (ja) 2016-10-06
KR20150033593A (ko) 2015-04-01
US20150221674A1 (en) 2015-08-06
CN103456742A (zh) 2013-12-18
EP3041048A4 (en) 2016-12-07
EP3041048A1 (en) 2016-07-06
WO2015027569A1 (zh) 2015-03-05

Similar Documents

Publication Publication Date Title
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
WO2018126703A1 (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN103681659B (zh) 一种阵列基板、制备方法以及显示装置
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
CN105097948B (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN102956713B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
US20210151346A1 (en) Amorphous metal thin film nonlinear resistor
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
WO2021103204A1 (zh) 显示面板及其制备方法、显示装置
CN104090401B (zh) 阵列基板及其制备方法、显示装置
WO2014146363A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US20180197887A1 (en) Array Substrate and Manufacturing Method thereof
CN103309105A (zh) 阵列基板及其制备方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
CN109638078A (zh) Tft的制备方法、tft、oled背板和显示装置
CN105867037A (zh) 阵列基板、阵列基板的制备方法及液晶显示面板
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
JP2024096707A (ja) アモルファス金属薄膜トランジスタ
KR20100123327A (ko) 어레이 기판의 제조방법
CN104752464B (zh) 一种有机发光显示装置及其制备方法
WO2024159999A1 (zh) 显示基板及其制备方法、显示装置
CN203445120U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant