CN111785736A - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN111785736A CN111785736A CN202010652586.5A CN202010652586A CN111785736A CN 111785736 A CN111785736 A CN 111785736A CN 202010652586 A CN202010652586 A CN 202010652586A CN 111785736 A CN111785736 A CN 111785736A
- Authority
- CN
- China
- Prior art keywords
- interlayer dielectric
- dielectric layer
- layer pattern
- pattern
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 131
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 312
- 239000011229 interlayer Substances 0.000 claims abstract description 167
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 22
- 239000011147 inorganic material Substances 0.000 claims abstract description 22
- 239000011368 organic material Substances 0.000 claims abstract description 20
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 23
- 238000002161 passivation Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 19
- 239000010408 film Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000004793 Polystyrene Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000004417 polycarbonate Substances 0.000 description 4
- 229920000515 polycarbonate Polymers 0.000 description 4
- 229920002223 polystyrene Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板，所述阵列基板包括：柔性基板；依次设置于所述柔性基板上的有源层图案、栅极绝缘层图案、栅极图案以及层间介质层图案；其中，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。该方案能够有效减少阵列基板中的无机膜层，提高阵列基板的耐弯折性，避免裂纹产生。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制作方法。
背景技术
随着显示面板尺寸的不断增大，驱动频率的不断提高，传统非晶硅薄膜晶体管的电子迁移率(迁移率为单位电场下电子的平均漂移速度，可以理解为导电能力)很难满足需求，而且均一性差。相比之下，氧化物半导体薄膜晶体管逐渐受到业界广泛关注，特别是在柔性显示面板领域显示出了巨大的应用前景。但是，柔性显示面板中的无机膜层在弯折时产生的应力过大，使得氧化物半导体薄膜晶体管中的功能膜层极易出现裂纹，导致器件电性下降，从而影响显示效果。
发明内容
本申请提供一种阵列基板及其制作方法，以解决柔性显示面板在弯折过程中，氧化物半导体薄膜晶体管中的功能膜层易出现裂纹，导致器件电性下降，从而影响显示效果的技术问题。
本申请提供一种阵列基板，其包括：
柔性基板；
依次设置于所述柔性基板上的有源层图案、栅极绝缘层图案、栅极图案以及层间介质层图案；其中，
所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
在本申请提供的阵列基板中，所述第一层间介质层图案覆盖所述有源层图案、所述栅极绝缘层图案以及所述栅极图案；所述第二层间介质层图案覆盖所述第一层间介质层图案以及所述柔性基板。
在本申请提供的阵列基板中，所述阵列基板还包括缓冲层图案，所述缓冲层图案设置在所述柔性基板与所述有源层图案之间；
所述第一层间介质层图案与所述缓冲层图案形成一密封腔，所述栅极图案、所述栅极绝缘层图案以及所述有源层图案位于所述密封腔内。
在本申请提供的阵列基板中，所述第一层间介质层图案在所述柔性基板上的投影与所述缓冲层图案在所述柔性基板上的投影重合。
在本申请提供的阵列基板中，所述阵列基板还包括依次设置在所述层间介质层图案上的源漏极图案以及钝化层，所述源漏极图案包括源极和漏极；
所述阵列基板上设置有第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述第一层间介质层图案以及所述第二层间介质层图案；所述源极通过所述第一过孔与所述有源层图案连接，所述漏极通过所述第二过孔与所述有源层图案连接；其中，所述钝化层的材料为有机材料。
在本申请提供的阵列基板中，所述第一层间介质层图案的厚度小于所述第二层间介质层图案的厚度。
在本申请提供的阵列基板中，所述第一层间介质层图案的材料与所述缓冲层图案的材料相同。
在本申请提供的阵列基板中，所述栅极图案在所述柔性基板上的投影与所述栅极绝缘层图案在所述柔性基板上的投影重合。
在本申请提供的阵列基板中，所述第一层间介质层图案的厚度为50纳米至100纳米。
相应的，本申请还提供一种阵列基板的制作方法，其包括：
提供一柔性基板；
在所述柔性基板上依次形成有源层图案、栅极绝缘层图案以及栅极图案；
在所述有源层图案、所述栅极绝缘层图案、所述栅极图案以及所述柔性基板上形成层间介质层图案，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
本申请提供一种阵列基板，其包括柔性基板和依次设置于所述柔性基板上的有源层图案、栅极绝缘层图案、栅极图案以及层间介质层图案；其中，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，通过设置第一层间介质层图案的材料为无机材料，第二层间介质层图案的材料为有机材料，能够有效减少阵列基板中的无机膜层，提高阵列基板的耐弯折性，避免裂纹产生。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的阵列基板的第一结构示意图；
图2是本申请提供的阵列基板的第二结构示意图；
图3是本申请提供的阵列基板的第三结构示意图；
图4是本申请提供的阵列基板的第四结构示意图；
图5是本申请提供的阵列基板的第五结构示意图；
图6是是本申请提供的阵列基板的制作方法的流程示意图；
图7A-图7H是本申请提供的阵列基板的制作方法的具体过程。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。
请参阅图1，图1是本申请提供的阵列基板的第一结构示意图。如图1所示，阵列基板包括：柔性基板10；依次设置于柔性基板10上的有源层图案20、栅极绝缘层图案30、栅极图案40以及层间介质层图案50；其中，层间介质层图案50包括第一层间介质层图案51和设置在第一层间介质层图案51上的第二层间介质层图案52；第一层间介质层图案51的材料为无机材料；第二层间介质层图案52的材料为有机材料。
其中，柔性基板10可以是PI柔性基板(聚酰亚胺薄膜，Polyimide Film)。柔性基板10可以由一层或多层PI柔性基板构成。有源层图案20的材料可以是氧化铟镓锌或氧化铟锌等金属氧化物半导体材料。栅极绝缘层图案30的材料可以是氮化硅、氧化硅、氮氧化硅或二氧化硅等无机材料中的一种或多种，以起到绝缘保护的作用。栅极绝缘层图案30的材料也可以是其他具有绝缘作用的有机材料，能够进一步减少阵列基板中的无机膜层。栅极图案40的材料可以是钼、铜以及铝等具有优异导电性的金属材料。
其中，第一层间介质层图案51的材料可以是氮化硅、氧化硅或氮氧化硅等无机材料中的一种或多种，用于隔绝水氧，起到绝缘并保护其他功能膜层的作用。第二层间介质层图案50的材料可以是丙烯酸树脂、聚碳酸脂以及聚苯乙烯等有机材料中的一种或多种，用于缓释第一层间介质层图案51产生的应力，进而增强阵列基板的耐弯折性，避免裂纹产生。
本实施例提供的阵列基板包括柔性基板10和依次设置于柔性基板10上的有源层图案20、栅极绝缘层图案30、栅极图案40以及层间介质层图案50；其中，层间介质层图案50包括第一层间介质层图案51和设置在第一层间介质层图案51上的第二层间介质层图案52；通过将第一层间介质层图案51设置为无机材料，第二层间介质层图案52设置为有机材料，相较于现有技术中层间介质层图案50的材料均为无机材料，有效减少了阵列基板中的无机膜层，提高了阵列基板的耐弯折性，进而避免产生裂纹。
请继续参阅图1，在本实施例中，第一层间介质层图案51的厚度小于第二层间介质层图案52的厚度。由于第一层间介质层图案51的材料为无机材料，具有较好的阻水隔氧效果；第二层间介质层图案52的材料为有机材料，隔绝水汽较弱，但是耐弯折性能较好。因此，利用较薄的第一层间介质层图案51有效的隔绝水汽，利用较厚的第二层间介质层图案52释放弯折应力，提高耐弯折性，避免弯折时无机膜层产生的应力造成裂纹产生。
具体的，第一层间介质层图案51的厚度为50纳米至100纳米。第二层间介质层图案52的厚度可根据实际需求进行设置，本申请对此不作具体限定。
在本实施例中，第一层间介质层图案51覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40；第二层间介质层图案52覆盖第一层间介质层图案51以及柔性基板10。
具体的，第一层间介质层图案51为不规则图案，使得第一层间介质层图案51在完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40的各个表面的同时，极限地减少第一层间介质层图案51的覆盖面积，不仅能够保护有源层图案20和栅极图案40，起到阻水隔氧的作用，还能避免阵列基板弯折时产生裂纹。
进一步的，栅极图案40在柔性基板10上的投影与栅极绝缘层图案30在柔性基板10上的投影重合。可以理解的是，为了使第一层间介质层图案51能够完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40的各个表面，并极限减少其覆盖面积，第一层间介质层图案51的形貌取决于有源层图案20、栅极绝缘层图案30以及栅极图案40的形貌。因此，该设置能够进一步规整第一层间介质层图案51的形貌，降低工艺难度。
请参阅图2，图2是本申请提供的阵列基板的第二结构示意图。如图2所示，与图1所示的阵列基板的不同之处在于，在本实施例中，第一层间介质层图案51为规则的矩形图案。第一层间介质层图案51完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40的各个表面，可以减少第一层间介质层图案51的覆盖面积，并降低工艺难度。
请参阅图3，图3是本申请提供的阵列基板的第三结构示意图。如图3所示，与图1所示的阵列基板的不同之处在于，在本实施例中，阵列基板还包括缓冲层图案60。缓冲层图案60设置在柔性基板10与有源层图案20之间。第二层间介质图案52覆盖第一层间介质图案51和缓冲层图案60。
其中，缓冲层图案60的材料可以是氮化硅、氧化硅、氮氧化硅或二氧化硅等无机材料中的一种或多种，起到隔绝水氧的作用。
其中，第一层间介质层图案51与缓冲层图案60形成一密封腔。栅极图案40、栅极绝缘层图案30以及有源层图案20位于该密封腔内。
在本实施例中，由于第一层间介质层图案51与缓冲层图案60的材料均为无机材料，两者结合形成一密封腔，利用无机材料的阻水隔氧特性，能够充分保护位于该密封腔内的栅极图案40、栅极绝缘层图案30以及有源层图案20，避免水氧侵蚀。
进一步的，在一些实施例中，第一层间介质层图案51的材料与缓冲层图案60的材料相同。由于同种材料之间的结合能力更强，进一步保证了第一层间介质层图案51和缓冲层图案60形成的密封腔的密闭性，可以达到更好的阻水隔氧效果。
请参阅图4，图4是本申请提供的阵列基板的第四结构示意图。如图4所示，与图3所示的阵列基板的不同之处在于，在本实施例中，第一层间介质层图案51在柔性基板10上的投影与缓冲层图案60在柔性基板10上的投影重合。第二层间介质图案52覆盖第一层间介质图案51和柔性基板10。
由于缓冲层图案60的材料为无机材料，在弯折时也会产生较大的应力，进而对其他功能膜层造成压力，易产生裂纹。因此，本实施例在满足第一层间介质层图案51和缓冲层图案60形成一密封腔的同时，尽可能的减小缓冲层图案60的覆盖面积，进一步的减少了阵列基板中的无机膜层，从而提高了阵列基板的耐弯折性。
请参阅图5，图5是本申请提供的阵列基板的第五结构示意图。如图5所示，与图4所示的阵列基板的不同之处在于，本实施例中的阵列基板还包括依次设置在层间介质层图案50上的源漏极图案70以及钝化层80。源漏极图案70包括源极71和漏极72。
阵列基板上设置有第一过孔521和第二过孔522。第一过孔521和第二过孔522均贯穿第一层间介质层图案51以及第二层间介质层图案52。源极71通过第一过孔521与有源层图案20连接。漏极72通过第二过孔522与有源层图案20连接。
其中，源漏极图案70的材料可以是钼、铜以及铝等具有优异导电性的金属材料。钝化层80的材料可以是丙烯酸树脂、聚碳酸脂以及聚苯乙烯等有机材料中的一种或多种，能够进一步增强阵列基板的可弯折性，避免产生裂纹。
在本实施例中，第一层间介质层图案51为不规则图案，并且完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40的各个表面，可以极限的减少第一层间介质层图案51的覆盖面积。
在本实施例中，第一层间介质层图案51的厚度小于第二层间介质层图案52的厚度，使得第一过孔521和第二过孔522位于第二层间介质层图案52的部分远大于第一过孔521和第二过孔522位于第一层间介质层图案51的部分。由于第二层间介质层图案52的材料为有机材料，因此，当阵列基板进行弯折时，能够减少位于第一过孔521中的源极71以及位于第二过孔522中的漏极72受到的应力，避免位于第一过孔521的源极71以及位于第二过孔522中的漏极72断裂，进一步提高了器件的稳定性。
此外，由于第一层间介质层图案51的厚度为50纳米至100纳米，厚度很薄，因此设置第二层间介质层图案52的厚度大于第一层间介质层图案51的厚度，使得源漏极图案70和栅极图案40之间保持一定的距离，避免源漏极图案70和栅极图案40之间产生静电干扰或信号串扰。
相应的，请参阅图6，图6是本申请提供的阵列基板的制作方法的流程示意图。如图6所示，该阵列基板的制作方法包括以下步骤：
101、提供一柔性基板；
102、在所述柔性基板上依次形成有源层图案、栅极绝缘层图案以及栅极图案；
103、在所述有源层图案、所述栅极绝缘层图案、所述栅极图案以及所述柔性基板上形成层间介质层图案，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
本申请提供一种阵列基板的制作方法，以制作以上各实施例中所述的阵列基板。该制作方法在柔性基板上依次形成有源层图案、栅极绝缘层图案、栅极图案以及层间介质层图案；其中，层间介质层图案包括第一层间介质层图案和设置在第一层间介质层图案上的第二层间介质层图案；通过利用无机材料形成第一层间介质层图案，利用有机材料形成第二层间介质层图案，可以有效减少阵列基板中的无机膜层，提高阵列基板的耐弯折性，避免裂纹产生。
现结合具体实施例对本申请的制作方法进行描述。
具体的，请参阅图5和图7A-图7H。本实施例提供的阵列基板的制作方法包括：
101、提供一柔性基板；
具体的，柔性基板10可以由一层或多层PI柔性基板构成。
102、在所述柔性基板上依次形成有源层图案、栅极绝缘层图案以及栅极图案；
在本实施例中，采用化学气相沉积法(CVD)在柔性基板10上形成缓冲层61。其中，缓冲层61的材料可以是氮化硅、氧化硅、氮氧化硅以及二氧化硅等无机材料中的一种或多种。
在本实施例中，采用物理气相沉积法(PVD)在缓冲层61上沉积一金属氧化物半导体层；然后对该金属氧化物半导体层进行图案化处理，以形成一有源层图案20。最后利用350℃高温对有源层图案20进行退火处理。其中，金属氧化物半导体可以是氧化铟镓锌或氧化铟锌。
在本实施例中，采用化学气相沉积法在有源层图案20和缓冲层61上沉积一栅极绝缘层。采用物理气相沉积法在栅极绝缘层上沉积栅极金属层。利用黄光光刻法以及湿刻工艺对栅极金属层进行处理，以形成栅极图案40。然后以栅极图案40为掩模版，利用干刻工艺刻蚀栅极绝缘层，以形成栅极绝缘层图案30。之后利用对准工艺，对有源层图案20的两端进行氦气导体化处理。其中，栅极金属层的材料可以是钼、铜以及铝等；栅极绝缘层的材料可以是氮化硅、氧化硅以及氮氧化硅等无机材料中的一种或多种。
103、在所述有源层图案、所述栅极绝缘层图案、所述栅极图案以及所述柔性基板上形成层间介质层图案，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
在本实施例中，采用化学气相沉积法在栅极图案40、有源层图案20以及第一无机层61上沉积第一层间介质层，黄光后同时刻蚀第一层间介质层以及缓冲层61，以形成第一层间介质层图案51和缓冲层图案60。此时，第一层间介质层图案51完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40的各个表面，防止空气中或者有机膜层中的水汽影响有源层图案20。此外，采用同一工艺同时形成第一层间介质层图案51和缓冲层图案60，能够简化工艺，同时减少缓冲层图案60的覆盖面积。
在本实施例中，在第一层间介质层图案51以及柔性基板10上涂布形成第二层间介质层图案52，并且对第二层间介质层图案52进行开孔，以形成第一过孔521和第二过孔522。
其中，第一层间介质层图案51的材料可以是氮化硅、氧化硅以及氮氧化硅等无机材料中的一种或多种，用于隔绝水氧，起到绝缘并保护其他功能膜层的作用。第二层间介质层图案50的材料可以是丙烯酸树脂、聚碳酸脂以及聚苯乙烯等有机材料中的一种或多种，可用于缓释第一层间介质层图案51产生的应力，进而增强阵列基板的柔性，避免产生裂纹。此外，第一层间介质层图案51的厚度为50纳米至100纳米。第二层间介质层图案52的厚度大于第一层间介质层图案51的厚度，具体可根据实际需求进行设置。
在本实施例中，采用物理气相沉积法在第二层间介质层图案52上沉积源漏极金属层，利用黄光光刻法以及湿刻工艺对源漏极金属层进行处理，以形成源漏极图案70。源漏极图案70包括源极71和漏极72。源极71通过第一过孔521与有源层图案20连接。漏极72通过第二过孔522与有源层图案20连接。
最后，在源漏极图案70以及第二层间介质层图案52上涂布形成一钝化层80。钝化层80的材料为丙烯酸树脂、聚碳酸脂以及聚苯乙烯等有机材料中的一种或多种，可以进一步提高阵列基板的可弯折性。
在本实施例制作的阵列基板中，层间介质层图案50包括第一层间介质层图案51和第二层间介质层图案52，第一层间介质层图案51的材料为无机材料，且第一层间介质层图案51与缓冲层图案60形成一密封腔，并完全覆盖有源层图案20、栅极绝缘层图案30以及栅极图案40，可以有效隔绝水氧并减少阵列基板中无机膜层的覆盖面积；同时第二层间介质层图案50以及钝化层80的材料均为有机材料，进一步提高了阵列基板的耐弯折性，避免裂纹产生。
以上对本申请提供的阵列基板及其制作方法进行了详细介绍，本申请中应用了具体个例对本申请技术方案的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括：
柔性基板；
依次设置于所述柔性基板上的有源层图案、栅极绝缘层图案、栅极图案以及层间介质层图案；其中，
所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一层间介质层图案覆盖所述有源层图案、所述栅极绝缘层图案以及所述栅极图案；所述第二层间介质层图案覆盖所述第一层间介质层图案以及所述柔性基板。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层图案，所述缓冲层图案设置在所述柔性基板与所述有源层图案之间；
所述第一层间介质层图案与所述缓冲层图案形成一密封腔，所述栅极图案、所述栅极绝缘层图案以及所述有源层图案位于所述密封腔内。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一层间介质层图案在所述柔性基板上的投影与所述缓冲层图案在所述柔性基板上的投影重合。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述层间介质层图案上的源漏极图案以及钝化层，所述源漏极图案包括源极和漏极；
所述阵列基板上设置有第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述第一层间介质层图案以及所述第二层间介质层图案；所述源极通过所述第一过孔与所述有源层图案连接，所述漏极通过所述第二过孔与所述有源层图案连接；其中，所述钝化层的材料为有机材料。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一层间介质层图案的厚度小于所述第二层间介质层图案的厚度。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一层间介质层图案的材料与所述缓冲层图案的材料相同。
8.根据权利要求1所述的阵列基板，其特征在于，所述栅极图案在所述柔性基板上的投影与所述栅极绝缘层图案在所述柔性基板上的投影重合。
9.根据权利要求1所述的阵列基板，其特征在于，所述第一层间介质层图案的厚度为50纳米至100纳米。
10.一种阵列基板的制作方法，其特征在于，包括：
提供一柔性基板；
在所述柔性基板上依次形成有源层图案、栅极绝缘层图案以及栅极图案；
在所述有源层图案、所述栅极绝缘层图案、所述栅极图案以及所述柔性基板上形成层间介质层图案，所述层间介质层图案包括第一层间介质层图案和设置在所述第一层间介质层图案上的第二层间介质层图案，所述第一层间介质层图案的材料为无机材料，所述第二层间介质层图案的材料为有机材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010652586.5A CN111785736A (zh) | 2020-07-08 | 2020-07-08 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010652586.5A CN111785736A (zh) | 2020-07-08 | 2020-07-08 | 阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785736A true CN111785736A (zh) | 2020-10-16 |
Family
ID=72758302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010652586.5A Pending CN111785736A (zh) | 2020-07-08 | 2020-07-08 | 阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785736A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
| US20160093743A1 (en) * | 2014-09-26 | 2016-03-31 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of fabricating the same |
| CN107910333A (zh) * | 2017-10-27 | 2018-04-13 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示装置 |
| CN109103224A (zh) * | 2018-08-20 | 2018-12-28 | 云谷（固安）科技有限公司 | Tft基板和显示面板 |
| CN110246849A (zh) * | 2019-05-17 | 2019-09-17 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110265443A (zh) * | 2019-06-20 | 2019-09-20 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| CN110416227A (zh) * | 2019-07-30 | 2019-11-05 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN110571333A (zh) * | 2019-08-13 | 2019-12-13 | 北京元芯碳基集成电路研究院 | 一种无掺杂晶体管器件制作方法 |
| CN111354741A (zh) * | 2018-12-21 | 2020-06-30 | 上海和辉光电有限公司 | 柔性阵列基板及其制作方法、柔性显示面板 |
-
2020
- 2020-07-08 CN CN202010652586.5A patent/CN111785736A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315277A (zh) * | 2010-07-05 | 2012-01-11 | 索尼公司 | 薄膜晶体管和显示装置 |
| US20160093743A1 (en) * | 2014-09-26 | 2016-03-31 | Samsung Display Co., Ltd. | Thin film transistor substrate and method of fabricating the same |
| CN107910333A (zh) * | 2017-10-27 | 2018-04-13 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及显示装置 |
| CN109103224A (zh) * | 2018-08-20 | 2018-12-28 | 云谷（固安）科技有限公司 | Tft基板和显示面板 |
| CN111354741A (zh) * | 2018-12-21 | 2020-06-30 | 上海和辉光电有限公司 | 柔性阵列基板及其制作方法、柔性显示面板 |
| CN110246849A (zh) * | 2019-05-17 | 2019-09-17 | 武汉华星光电半导体显示技术有限公司 | 阵列基板 |
| CN110265443A (zh) * | 2019-06-20 | 2019-09-20 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| CN110416227A (zh) * | 2019-07-30 | 2019-11-05 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN110571333A (zh) * | 2019-08-13 | 2019-12-13 | 北京元芯碳基集成电路研究院 | 一种无掺杂晶体管器件制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103000694A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JPWO2010024279A1 (ja) | 電界効果型トランジスタの製造方法及び製造装置 | |
| CN107195583B (zh) | 一种oled显示面板及其制备方法 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN109920845A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| WO2022032754A1 (zh) | 一种tft基板及其制造方法、显示面板 | |
| CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| JP4222880B2 (ja) | 有機電界発光表示装置およびその製造方法 | |
| CN111785736A (zh) | 阵列基板及其制作方法 | |
| US10790317B2 (en) | Flexible display device and method of manufacturing the same | |
| WO2015096239A1 (zh) | 一种薄膜电晶体场效应管及其制造方法 | |
| US20240023421A1 (en) | Display panel and manufacturing method thereof | |
| US9673228B2 (en) | Display panel | |
| TW202301694A (zh) | 薄膜電晶體及薄膜電晶體的製造方法 | |
| US20020142550A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI487038B (zh) | 薄膜電晶體基板及其製造方法 | |
| CN110911496B (zh) | 薄膜晶体管、薄膜晶体管的制备方法及显示面板 | |
| CN105390509B (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
| CN112234072B (zh) | 一种柔性tft阵列基板结构及其制作方法 | |
| US10553614B2 (en) | Thin-film transistor array substrate and manufacturing method for the same | |
| CN110429024B (zh) | 层间绝缘层及薄膜晶体管的制备方法 | |
| CN116799016A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN114551477A (zh) | 阵列基板及显示面板 | |
| KR100675931B1 (ko) | 폴리머 기판에 투명 전도막을 성막하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |