CN116799016A - 阵列基板及其制作方法和显示面板 - Google Patents
阵列基板及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN116799016A CN116799016A CN202310953463.9A CN202310953463A CN116799016A CN 116799016 A CN116799016 A CN 116799016A CN 202310953463 A CN202310953463 A CN 202310953463A CN 116799016 A CN116799016 A CN 116799016A
- Authority
- CN
- China
- Prior art keywords
- metal oxide
- oxide semiconductor
- layer
- semiconductor layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 181
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 148
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 148
- 239000004065 semiconductor Substances 0.000 claims abstract description 145
- 239000011241 protective layer Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 229910052738 indium Inorganic materials 0.000 claims description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 22
- 239000010409 thin film Substances 0.000 abstract description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000002161 passivation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003814 drug Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板及其制作方法和显示面板，阵列基板的制作方法，包括步骤：提供一基底，在所述基底上形成金属氧化物半导体层；在所述金属氧化物半导体层上形成保护层；在所述保护层上形成绝缘层；其中，所述金属氧化物半导体层和所述保护层在同一成膜腔室内形成，且所述金属氧化物半导体层和所述保护层同步进行蚀刻。采用上述手段之后，在整个阵列基板的制作过程中，金属氧化物半导体层都不会裸漏在外，不会与空气接触，因此金属氧化物半导体层的表面不受空气中水汽杂质等的影响，有效的保护了金属氧化物半导体层和绝缘膜层之间的界面，从而能有效的改善薄膜晶体管器件的性能。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制作方法和显示面板。
背景技术
目前显示行业正经历着多种变革，产品类型和产品性能也越来越优异。IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)等金属氧化物材料归功于其较大的电子迁移率和较小的漏电流受到显示行业的广泛关注，金属氧化物对于大尺寸液晶显示器(Liquid Crystal Display，LCD)或者有机电激光显示器(Organic Light-EmittingDiode，OLED)都是一个必然的选择。
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置、有机电致发光二极管显示装置等平板显示装置中的主要驱动元件，在进行金属氧化物型薄膜晶体管的制作工艺中，生产工艺流程一般为先铺设整层的金属氧化物，然后进行图形化，之后在上面铺设绝缘膜，再完成后续工艺流程。由于金属氧化物在图案化过程中完成光阻剥离后，金属氧化物直接裸露在空气中，空气中的水汽等杂质会对金属氧化物表面形成影响，从而导致TFT的特性变差。
发明内容
本申请的目的是提供一种阵列基板及其制作方法和显示面板，以改善金属氧化物裸露在空气中，导致薄膜晶体管的性能变差的问题。
本申请公开了一种阵列基板的制作方法，包括步骤：
提供一基底，在所述基底上形成金属氧化物半导体层；
在所述金属氧化物半导体层上形成保护层；以及
在所述保护层上形成绝缘层；
其中，所述金属氧化物半导体层和所述保护层在同一成膜腔室内形成，且所述金属氧化物半导体层和所述保护层同步进行蚀刻。
可选的，在所述保护层上形成绝缘层的步骤之后，还包括步骤：
蚀刻所述绝缘层形成绝缘图案；
蚀刻所述保护层和所述金属氧化物半导体层分别形成保护图案和金属氧化物半导体图案；以及
在所述绝缘图案上形成栅极。
可选的，先采用干法蚀刻法对所述绝缘层进行图案化处理得到所述绝缘图案，再以所述绝缘图案为阻挡层，采用湿法蚀刻法对所述保护层和所述金属氧化物半导体层进行图案化处理分别得到所述保护图案和所述金属氧化物半导体图案。
可选的，所述保护层与所述金属氧化物半导体层由相同的材料构成，且所述金属氧化物半导体层中氧元素的比例低于所述保护层中氧元素的比例。
可选的，所述保护层的厚度在10-100A之间，且所述保护层的厚度小于所述金属氧化物半导体层的厚度。
可选的，在所述保护层上形成绝缘层之前，先对所述保护层进行绝缘化处理。
可选的，所述金属氧化物半导体层的材料包括铟镓锌氧化物、铟镓锡氧化物或铟镓锌锡氧化物。
可选的，所述绝缘层的厚度在800A-2000A之间。
本申请还公开了一种阵列基板，所述阵列基板采用如上所述的阵列基板的制作方法所制作而成。
本申请还公开了一种显示面板，所述显示面板包括对向基板和如上所述的阵列基板，所述对向基板与所述阵列基板相对设置。
相对于目前先将氧化物半导体层图形化再铺设绝缘层的方案来说，本申请在制作完金属氧化物半导体层之后，在同一成膜腔室内直接在金属氧化物半导体层上再形成一层保护层，此时在将金属氧化物半导体层从成膜腔室内取出，送往蚀刻环节或后续膜层的制程环节的过程中，覆盖在金属氧化物半导体层上的保护层能够隔绝外界空气与金属氧化物半导体层的接触，避免空气中的水汽杂质影响金属氧化物半导体层的性能。而后，在对金属氧化物半导体层进行蚀刻成图案的过程中，由于金属氧化物半导体层和保护层同步进行蚀刻，因此蚀刻完后，金属氧化物半导体层和保护层保留相同的图案，金属氧化物半导体层在蚀刻成图案的过程中以及蚀刻完后，金属氧化物半导体层上一直都会有保护层的存在，避免金属氧化物半导体层与空气接触。由于在整个阵列基板的制作过程中，金属氧化物半导体层都不会裸漏在外，不会与空气接触，因此金属氧化物半导体层的表面不受空气中水汽杂质等的影响，有效的保护了金属氧化物半导体层和绝缘膜层之间的界面，从而能有效的改善薄膜晶体管器件的性能。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请实施例提供的一种显示面板的示意图；
图2是本申请实施例提供的一种阵列基板的示意图；
图3是本申请实施例提供的一种阵列基板制作方法的流程示意图；
图4是基于图3的进一步示意图。
其中，10、显示面板；100、阵列基板；110、衬底；120、遮光层；130、缓冲层；140、金属氧化物半导体图案；150、保护图案；160、绝缘图案；170、栅极；180、介质层；191、源极；192、漏极；193、钝化层；194、像素电极；200、对向基板。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
此外，除非另有明确的规定和限定，“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
图1是本申请实施例提供的一种显示面板的示意图，如图1所示，作为本申请实施例提供的显示面板10，所述显示面板10包括对向基板200和阵列基板100，所述对向基板200与所述阵列基板100相对设置。其中，所述显示面板10可以是LCD显示面板10，还可以是OLED显示面板10或其它类型的显示面板10；当所述显示面板10是LCD显示面板10时，所述对向基板200为彩膜基板，所述彩膜基板和阵列基板100之间还夹设有液晶盒；当所述显示面板10是OLED显示面板10时，所述对向基板200为玻璃盖板结构，所述对向基板200直接贴合在所述阵列基板100上。
图2是本申请实施例提供的一种阵列基板的示意图，如图2所示，作为本申请实施例提供的阵列基板100，所述阵列基板100包括衬底110、设置在所述衬底110上的薄膜晶体管和其他结构，其中，所述薄膜晶体管为金属氧化物薄膜晶体管，且所述薄膜晶体管可以采用顶栅结构，也可以采用底栅结构，为了方便说明，本申请实施例以薄膜晶体管采用顶栅结构为例进行阐述。
具体的，所述阵列基板100包括衬底110，铺设在所述衬底110上的缓冲层130，设置在所述缓冲层130上的金属氧化物半导体图案140，设置在所述金属氧化物半导体图案140上的保护图案150，设置在所述保护图案150上的绝缘图案160，设置在所述绝缘图案160上的栅极170，铺设在所述栅极170上的介质层180，分别并列设置在所述介质层180上的源极191和漏极192，铺设在所述源极191和漏极192上的钝化层193，以及设置在所述钝化层193上的像素电极194。
其中，所述缓冲层130、所述介质层180和所述钝化层193都采用绝缘材料；所述源极191和漏极192分别通过所述介质层180、所述绝缘图案160上的转接孔，直接连接到所述保护图案150的两端，或者直接连接到所述金属氧化物半导体图案140的两端；所述像素电极194通过所述钝化层193上的过孔与漏极192连接。
进一步的，所述阵列基板100还包括遮光层120，所述遮光层120位于所述缓冲层130和所述衬底110之间，并与所述金属氧化物半导体图案140重叠，遮挡光线照射到金属氧化物半导体图案140上，以避免出现漏光的问题。
而且，在所述阵列基板100中，所述金属氧化物半导体图案140的材料为铟镓锌氧化物、铟镓锡氧化物或铟镓锌锡氧化物等同类型材料，所述保护图案150与所述金属氧化物半导体图案140采用相同的材料，即保护图案150也是由金属氧化物材料构成的，同样具备导电性能。相对于目前薄膜晶体管中只有金属氧化物半导体图案140这一层有源结构的方案来说，本申请实施例额外在金属氧化物半导体图案140上增设一层保护图案150，相当于本申请实施例中薄膜晶体管的有源结构由金属氧化物半导体图案140和保护图案150这两层结构组成，增加了半导体的厚度，增加了半导体的电传导效果，增加了薄膜晶体管的性能。
进一步的，金属氧化物半导体图案140中氧元素的比例低于所述保护图案150中氧元素的比例，具体可以通过提高保护图案150在沉积工艺中腔体内的氧气比例即可实现。
由于保护图案150内氧元素的比例较高，因此保护图案150内金属材料的比例会较低，在接触外界空气时，保护图案150与空气中水汽的反应程度更轻，能够较好地阻挡空气中的水汽。而且由于绝缘图案160采用氧化硅或氮化硅材质，绝缘图案160和保护图案150中含有相同或相近的成分，当保护图案150内氧元素的比例增加时，绝缘图案160和保护图案150之间的贴附效果更好，避免绝缘图案160的边缘出现翘曲的问题。
在所述阵列基板100中，只需要通过一层薄薄的保护图案150，使得保护图案150的厚度远小于金属氧化物半导体图案140的厚度，就能够防止金属氧化物半导体图案140与外界空气的接触，经过发明人测试发现，当保护图案150的厚度在10-100A之间时，即可有效地阻挡空气中水汽杂质对金属氧化物半导体图案140的影响。
相对于通过在金属氧化物半导体图案140上设计绝缘膜层来保护金属氧化物半导体图案140的方案来说，本申请实施例通过保护图案150来对金属氧化物半导体图案140进行保护，由于保护图案150与金属氧化物半导体图案140的材料相同，贴合更紧密，因此能够做的更薄，避免阵列基板100的厚度增加，还能够提高薄膜晶体管中半导体的性能；并且，还能够避免绝缘结构在制作工艺中等离子直接轰击到金属氧化物半导体图案140上，对金属氧化物半导体图案140造成的影响，避免影响到金属氧化物半导体图案140的性能。
在所述阵列基板100中，绝缘图案160的厚度在800A-2000A之间，即可有效地对保护图案150以及金属氧化物半导体图案140进行保护，防止出现电性问题。
同时，本申请实施例还公开了上述阵列基板的制作方法，如图3所示，所述阵列基板的制作方法包括如下步骤：
S1：提供一基底，在所述基底上形成金属氧化物半导体层；
S2：在所述金属氧化物半导体层上形成保护层；
S3：在所述保护层上形成绝缘层；
其中，所述金属氧化物半导体层和所述保护层在同一成膜腔室内形成，且所述金属氧化物半导体层和所述保护层同步进行蚀刻。
可以理解的，金属氧化物半导体层、保护层和绝缘层都是整层铺设的结构，是未蚀刻的结构。由于半导体结构和绝缘结构采用不同的工艺制程，前者是采用物理气相沉积(Physical hemical Vapor Deposition，PVD)，后者是采用等离子增强化学气相沉积(Plasma Enhance Chemical Vapour Deposition，PECVD)，因此需要用不同的设备进行制作。
从“所述金属氧化物半导体层和所述保护层在同一成膜腔室内形成”这一句话可以得知，金属氧化物半导体层和保护层在同一设备内制作而成，在制作完金属氧化物半导体层之后，不需要将金属氧化物半导体层从制作设备内取出，直接在该设备内通过相同的物理气相沉积工艺在金属氧化物半导体层上形成一层保护层，可以通过调整反应材料的比例或材料的种类，来改变形成保护层的材料成分。而且，需要说明的是，不论保护层采用何种材料成分，都能对金属氧化物半导体层的表面起到保护作用，材料各成分比例可以根据实际需求进行调整。
可以理解的，从“所述金属氧化物半导体层和所述保护层同步进行蚀刻”这一句话可以得知，金属氧化物半导体层在进行蚀刻工艺之前，就已经在金属氧化物半导体层上完成了保护层的制程；而且，也可以得知，金属氧化物半导体层和保护层在一同蚀刻后，所保留的图案是一致的，因为只有采用一个蚀刻阻挡结构才能同时对金属氧化物半导体层和保护层进行蚀刻，如果分别对金属氧化物半导体层和保护层采用不同的蚀刻阻挡结构，那么金属氧化物半导体层和保护层就是各自独立进行蚀刻，就无法同步进行蚀刻。
因此，相对于目前先将氧化物半导体层图形化再铺设绝缘层的方案来说，本申请实施例在制作完金属氧化物半导体层之后，在同一成膜腔室内直接在金属氧化物半导体层上再形成一层保护层，此时在将金属氧化物半导体层从成膜腔室内取出，送往蚀刻环节或后续膜层的制程环节的过程中，覆盖在金属氧化物半导体层上的保护层能够隔绝外界空气与金属氧化物半导体层的接触，避免空气中的水汽杂质影响金属氧化物半导体层的性能。而后，在对金属氧化物半导体层进行蚀刻成图案的过程中，由于金属氧化物半导体层和保护层同步进行蚀刻，因此蚀刻完后，金属氧化物半导体层和保护层保留相同的图案，金属氧化物半导体层在蚀刻成图案的过程中以及蚀刻完后，金属氧化物半导体层上一直都会有保护层的存在，避免金属氧化物半导体层与空气接触。由于在整个阵列基板的制作过程中，金属氧化物半导体层都不会裸漏在外，不会与空气接触，因此金属氧化物半导体层的表面不受空气中水汽杂质以及后续制程过程中药液的影响，有效的保护了金属氧化物半导体层和绝缘膜之间的界面，从而能有效的改善薄膜晶体管器件的性能。
如图4所示，在S3步骤之后，还包括步骤：
S4：蚀刻所述绝缘层形成绝缘图案；
S5：蚀刻所述保护层和所述金属氧化物半导体层分别形成保护图案和金属氧化物半导体图案；
S6：在所述绝缘图案上形成栅极。
相对于目前先将氧化物半导体层图形化再铺设绝缘层的方案来说，本申请实施例先蚀刻绝缘层，再蚀刻绝缘层下方的保护层和金属氧化物半导体层，由于保护层和金属氧化物半导体层的上面一直都覆盖着绝缘层，因此能够避免在蚀刻保护层和金属氧化物半导体层的过程中，剥离蚀刻阻挡层后导致保护层和金属氧化物半导体层的表面容易受到外界侵蚀的风险，能够有效保障保护层和金属氧化物半导体层的界面。
具体的，在S4步骤中，先采用干法蚀刻法对所述绝缘层进行图案化处理得到所述绝缘图案；在S5步骤中，再以所述绝缘图案为阻挡层，采用湿法蚀刻法对所述保护层和所述金属氧化物半导体层进行图案化处理分别得到所述保护图案和所述金属氧化物半导体图案。
在上述蚀刻工艺中，直接以所述绝缘图案为阻挡层，不需要额外制作保护层和金属氧化物半导体层的阻挡结构，在整个阵列基板的制程中，在未改变Mask数量的基础上，有效的保护了金属氧化物半导体图案的表面不受空气中水汽杂质以及制程过程中药液的影响，有效的保护了金属氧化物半导体图案和绝缘图案之间的界面。至于具体的蚀刻过程以及蚀刻材料，采用一般的常规手段，在此不一一展开说明。
当然，在S6步骤之后，还具有形成介质层、源极、漏极、钝化层和像素电极的步骤，在S1步骤之前，还有在衬底上形成遮光层和缓冲层的步骤，关于这些膜层的制作工艺都属于常规手段，在此也不一一展开说明。可以理解的，S1步骤中的“基底”表示衬底结合缓冲层的组合结构，或者衬底结合遮光层和缓冲层的组合结构。
在本申请实施例中，在S2的步骤中，在物理气相沉积工艺中，通过控制工艺的时间，使保护层的厚度在10-100A之间，在避免增加阵列基板厚度的同时即可有效地阻挡空气中水汽杂质对金属氧化物半导体图案的影响。同时选择和金属氧化物半导体层相同的反应材料，使得所述保护层与所述金属氧化物半导体层由相同的材料构成，使得保护层与金属氧化物半导体层贴合更紧密；同时，通过增加腔室内氧的含量，使得所述金属氧化物半导体层中氧元素的比例低于所述保护层中氧元素的比例，从而还能够增加保护层与绝缘层之间的附着力，使得膜层之间的贴附效果更好，避免出现边缘翘曲的问题。
而且，在S3步骤之前，先对所述保护层进行绝缘化处理，具体在制作完保护层之后，可以对保护层掺杂非金属成分，例如氮、氧、硅等，使保护层具备绝缘保护的特性，提高对金属氧化物半导体层的保护效果，而且这些掺杂颗粒还能填充在保护层的粒子间隙中，避免在制作完保护膜将基板移出腔室与外界空气接触的过程中或者在后续的膜层制作工艺中，空气中的水汽或制程中的药液，从保护层的粒子间隙中穿过，与金属氧化物半导体层的表面接触，影响金属氧化物半导体层的性能，
在S3步骤中，利用等离子气相化学沉积制作绝缘层，在制作绝缘层的过程中，由于保护层的存在，等离子会轰击到保护层上，而不会轰击到金属氧化物半导体层上，因此不会使得金属氧化物半导体层的表面损伤。而且，由于保护层的存在，只需要将绝缘层的厚度控制在800A-2000A之间即可，不需要过厚的绝缘层来进行防护，避免阵列基板的厚度增加。
相对于通过额外增设绝缘层保护金属氧化物半导体层表面，使得金属氧化物半导体层和栅极之间沉积两层绝缘结构的方案来说，由于绝缘层在制作过程中整个腔室内处于高温条件，高温会对金属氧化物半导体层的表面造成影响，因此如果采用两道绝缘结构的制程，会使得金属氧化物半导体层经历两道等离子轰击和两道高温环境，会极大地损伤金属氧化物半导体层的表面。本申请实施例中金属氧化物半导体层和栅极之间只有一层绝缘层，且金属氧化物半导体层上通过采用相同材料的保护层进行保护，因此在制作绝缘层的过程中，金属氧化物半导体层只需要经历一道等离子轰击和一道高温环境，而且，这一道等离子轰击还会被保护层隔绝，因此金属氧化物半导体层的表面受到的影响非常小，从而能够有效地保障金属氧化物半导体层的性能和界面，相对目前的阵列基板工艺，采用本申请实施例的技术制作出的阵列基板，能够提高薄膜晶体管、阵列基板产品器件的性能，增加了产品的可靠性。
作为本申请的另一实施例，本申请实施例在S2步骤之后，直接蚀刻所述保护层和所述金属氧化物半导体层分别形成保护图案和金属氧化物半导体图案，然后再制作绝缘层，也是可行的，由于金属氧化物半导体层在离开成膜腔室之后以及蚀刻过程中，保护层一直覆盖在金属氧化物半导体层的表面，因此也能够改善金属氧化物半导体层裸露在空气中，导致薄膜晶体管的性能变差的问题。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，不同实施例的方案，在不相冲突的情况下可以进行结合应用，只要能实施本方案，都应当视为属于本申请的保护范围。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一基底，在所述基底上形成金属氧化物半导体层；
在所述金属氧化物半导体层上形成保护层；以及
在所述保护层上形成绝缘层；
其中，所述金属氧化物半导体层和所述保护层在同一成膜腔室内形成，且所述金属氧化物半导体层和所述保护层同步进行蚀刻。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，在所述保护层上形成绝缘层的步骤之后，还包括步骤：
蚀刻所述绝缘层形成绝缘图案；
蚀刻所述保护层和所述金属氧化物半导体层分别形成保护图案和金属氧化物半导体图案；以及
在所述绝缘图案上形成栅极。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，先采用干法蚀刻法对所述绝缘层进行图案化处理得到所述绝缘图案，再以所述绝缘图案为阻挡层，采用湿法蚀刻法对所述保护层和所述金属氧化物半导体层进行图案化处理分别得到所述保护图案和所述金属氧化物半导体图案。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述保护层与所述金属氧化物半导体层由相同的材料构成，且所述金属氧化物半导体层中氧元素的比例低于所述保护层中氧元素的比例。
5.如权利要求3所述的阵列基板的制作方法，其特征在于，所述保护层的厚度在10-100A之间，且所述保护层的厚度小于所述金属氧化物半导体层的厚度。
6.如权利要求3所述的阵列基板的制作方法，其特征在于，在所述保护层上形成绝缘层之前，先对所述保护层进行绝缘化处理。
7.如权利要求3所述的阵列基板的制作方法，其特征在于，所述金属氧化物半导体层的材料包括铟镓锌氧化物、铟镓锡氧化物或铟镓锌锡氧化物。
8.如权利要求1所述的阵列基板的制作方法，其特征在于，所述绝缘层的厚度在800A-2000A之间。
9.一种阵列基板，其特征在于，采用如权利要求1-8任意一项所述的阵列基板的制作方法所制作而成。
10.一种显示面板，其特征在于，包括对向基板和如权利要求9所述的阵列基板，所述对向基板与所述阵列基板相对设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310953463.9A CN116799016A (zh) | 2023-07-28 | 2023-07-28 | 阵列基板及其制作方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310953463.9A CN116799016A (zh) | 2023-07-28 | 2023-07-28 | 阵列基板及其制作方法和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116799016A true CN116799016A (zh) | 2023-09-22 |
Family
ID=88043984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310953463.9A Pending CN116799016A (zh) | 2023-07-28 | 2023-07-28 | 阵列基板及其制作方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116799016A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104228A1 (zh) * | 2012-01-13 | 2013-07-18 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法 |
| US20150001534A1 (en) * | 2013-06-27 | 2015-01-01 | Au Optronics Corporation | Thin film transistor and fabricating method thereof |
| CN106784014A (zh) * | 2016-12-23 | 2017-05-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| WO2022073303A1 (zh) * | 2020-10-09 | 2022-04-14 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
| US20230253410A1 (en) * | 2020-06-12 | 2023-08-10 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
-
2023
- 2023-07-28 CN CN202310953463.9A patent/CN116799016A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104228A1 (zh) * | 2012-01-13 | 2013-07-18 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法 |
| US20150001534A1 (en) * | 2013-06-27 | 2015-01-01 | Au Optronics Corporation | Thin film transistor and fabricating method thereof |
| CN106784014A (zh) * | 2016-12-23 | 2017-05-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| US20230253410A1 (en) * | 2020-06-12 | 2023-08-10 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display panel |
| WO2022073303A1 (zh) * | 2020-10-09 | 2022-04-14 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101522481B1 (ko) | 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치 | |
| KR101015338B1 (ko) | 박막 트랜지스터의 제조방법 | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| US9240487B2 (en) | Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor | |
| US10153304B2 (en) | Thin film transistors, arrays substrates, and manufacturing methods | |
| US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
| US8610871B2 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
| WO2018054122A1 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| KR102131195B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| WO2010024279A1 (ja) | 電界効果型トランジスタの製造方法及び製造装置 | |
| US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
| US8609460B2 (en) | Semiconductor structure and fabricating method thereof | |
| US9842915B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US20150171224A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN111341849B (zh) | 显示基板及其制备方法、显示面板 | |
| WO2003058724A1 (en) | A thin film transistor array panel and a method for manufacturing the same | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| US20170179231A1 (en) | Protecting transistor elements against degrading species | |
| KR20110028392A (ko) | 전계 효과형 트랜지스터의 제조 방법 | |
| KR20170077245A (ko) | 박막 트랜지스터 기판의 제작 방법 및 제조 기기 | |
| US20210225898A1 (en) | Manufacturing method of tft array substrate and tft array substrate | |
| US10115745B2 (en) | TFT array substrate and method of forming the same | |
| US10249654B1 (en) | Manufacturing method of top-gate TFT and top-gate TFT | |
| CN116799016A (zh) | 阵列基板及其制作方法和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |