KR100675931B1 - 폴리머 기판에 투명 전도막을 성막하는 방법 - Google Patents
폴리머 기판에 투명 전도막을 성막하는 방법 Download PDFInfo
- Publication number
- KR100675931B1 KR100675931B1 KR1020000086106A KR20000086106A KR100675931B1 KR 100675931 B1 KR100675931 B1 KR 100675931B1 KR 1020000086106 A KR1020000086106 A KR 1020000086106A KR 20000086106 A KR20000086106 A KR 20000086106A KR 100675931 B1 KR100675931 B1 KR 100675931B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- transparent conductive
- conductive film
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 229920000307 polymer substrate Polymers 0.000 title claims abstract description 10
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229920006254 polymer film Polymers 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims 1
- 239000010408 film Substances 0.000 description 70
- 150000001875 compounds Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Electric Cables (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 폴리머 기판에 투명 전도막을 성막하는 방법에 관한 것으로, 폴리머 기판에 투명 전도막을 성막하는 방법은 게이트 전극을 갖는 게이트 라인을 형성하는 단계, 게이트 라인을 절연하는 게이트 절연막을 형성하는 단계, 게이트 전극과 대향하는 게이트 절연막을 상에 액티브층을 형성하는 단계, 게이트 라인과 실질적으로 수직하게 교차하며, 액티브층과 전기적으로 연결된 소오스 전극을 갖는 데이터 라인 및 소오스 전극과 이격되며 액티브층에 연결된 드레인 전극을 형성하는 단계, 데이터 라인 및 드레인 전극을 덮고 드레인 전극을 개구하는 콘택을 갖는 패시베이션막을 형성하는 단계, 패시베이션막에 지정된 온도에서 하드 베이킹되는 폴리머막을 형성하는 단계, 폴리머막의 상면에 지정된 온도보다 낮은 온도에서 투명 도전막을 형성하는 단계 및 평면에서 보았을 때, 게이트 라인 및 데이터 라인과 일부와 중첩 되도록 투명 도전막을 패터닝하여 개구율을 향상시키는 화소전극을 형성하는 단계를 포함한다.
Description
도 1은 종래의 픽셀과 데이터 라인의 구조를 나타내는 도면,
도 2a는 본 발명의 일실시예에 따른 픽셀과 데이터 라인의 구조를 도시한 평면도,
도 2b는 본 발명의 일실시예에 따른 픽셀과 데이터 라인의 구조를 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
2:유리기판, 4:데이터라인,
6:페시베이션레이어, 8:배향막,
10:픽셀전극, 12:게이트라인.
본 발명은 폴리머 기판에 투명 전도막을 성막하는 방법에 관한 것으로, 보다 상세하게 박막 트랜지스터-액정 디스플레이의 개구율을 향상시키기 위한 제조공정의 일부로서, 화소부분과 박막 트랜지스터 어레이의 데이터 신호선을 오버래핑시키 기 위하여 적용하는 폴리머 기판에 투명 전도막을 성막하는 방법에 관한 것이다.
주지된 바와 같이, 일반적으로 박막 트랜지스터(TFT: Thin Flat Transistor)-액정 디스플레이(LCD; Liquid Crystal Display)는 휴대형 단말기기의 정보 표시창, 노트북 PC의 화면표시기, 랩탑 컴퓨터의 모니터 등의 정보표시장치로 사용되고 있다. 특히, 액정 디스플레이는 기존의 브라운관형 모니터(CRT)를 대체할 수 있는 디스플레이장치로 산업상 그 활용도는 매우 높아지고 있는 실정이다.
기존의 고개구율 박막 트랜지스터-액정 디스플레이 제조 공정에서는 배향막(Polymide) 필름 상부에 화소 전극인 ITO를 성막하기 위해, ITO의 스퍼터(Sputter) 성막 온도가 ITO의 결정화 온도인 180℃에서 230℃ 근처에서 행해지고 있다.
그러나, 도 1에 도시된 바와 같은 기존의 픽셀과 데이터 라인의 구조에서는 배향막 필름의 하드 베이킹 온도가 230℃이므로, 일반적인 방법으로 ITO(10)를 성막하게 되면 성막시 스퍼터 챔버에 가해주는 온도와 챔버내의 아르곤 플라즈마에 의한 온도 증가 등으로 배향막 필름의 표면이 온도에 의해 변형된다.
이와 같은, 서멀 어택(Thermal Attack)에 의해 변형된 배향막 상부에 ITO 전극(10)을 성막하게 되면 ITO 필름과 배향막 필름의 계면 특성이 나빠지고, 비정상적인 ITO 필름이 성막된다.
결국, 어레이 기판 전체에 불균일한 필름 특성을 가지는 ITO(10)가 성막되기 때문에 후속 공정인 ITO 에칭 공정에서 미세 패터닝을 구현할 수 없으며, ITO(10) 필름과 배향막 필름 계면에 들뜸 현상이 발생, 또는 ITO 패터닝 영역이 마우스 바 이트(mouse bite)와 같은 현상이 발생된다.
이러한 문제점을 해결하기 위하여 배향막 필름 표면처리를 통하여 계면 특성을 향상시키고자 하는 연구가 많이 진행되고 있으나, 표면 처리만으로 계면 특성 및 에칭 특성을 향상시키는 데에는 한계가 있으므로, 저온에서 성막이 가능한 비정질 ITO를 성막하기 위해 스퍼터 장비를 응용하여 별도의 H2O 라인을 설치하여 저온에서 비정질 ITO를 성막하는 업체도 있다.
스퍼터 장비를 응용하여 산소를 주입시켜 가면서 ITO를 저온에서 성막하게 되면, 비정질의 투명 전도막 성막이 가능하나, 미세한 산소 분압차이에 의해 비정질 ITO 필름의 막 특성에 차이가 발생할 수 있다.
또한, 챔버내로 산소를 주입해야 하기 때문에 장기간 스퍼터 장비를 가동시에는 챔버 벽내에 침투한 산소가 적절하게 진공 펌핑되지 않는 문제가 발생하며, 결과적으로 진공 펌프의 수명 저하 및 펌프 시간을 많이 가져야 하는 문제 등 여러 가지 단점이 있다.
본 발명은 상기한 종래 기술의 사정을 감안하여 이루어진 것으로, 배향 필름 상부에 기존의 방법으로 화소 전극 ITO 필름을 성막시 문제가 되는 스퍼터 챔버의 온도 상승을 억제시키는 폴리머 기판에 투명 전도막을 성막하는 방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따르면 폴리머 기판에 투명 전도막을 성막하는 방법은 게이트 전극을 갖는 게이트 라인을 형성하는 단계, 게이트 라인을 절연하는 게이트 절연막을 형성하는 단계, 게이트 전극과 대향하는 게이트 절연막을 상에 액티브층을 형성하는 단계, 게이트 라인과 실질적으로 수직하게 교차하며, 액티브층과 전기적으로 연결된 소오스 전극을 갖는 데이터 라인 및 소오스 전극과 이격되며 액티브층에 연결된 드레인 전극을 형성하는 단계, 데이터 라인 및 드레인 전극을 덮고 드레인 전극을 개구하는 콘택을 갖는 패시베이션막을 형성하는 단계, 패시베이션막에 지정된 온도에서 하드 베이킹되는 폴리머막을 형성하는 단계, 폴리머막의 상면에 지정된 온도보다 낮은 온도에서 투명 도전막을 형성하는 단계 및 평면에서 보았을 때, 게이트 라인 및 데이터 라인과 일부와 중첩 되도록 투명 도전막을 패터닝하여 개구율을 향상시키는 화소전극을 형성하는 단계를 포함한다.
바람직하게, 폴리머막 상부에 투명 전도막 성막시 폴리머막의 표면 처리없이 상부에 비정질의 투명전도막을 저온에서 성막하는 것을 특징으로 한다.
보다 바람직하게, 상기 투명전도막의 성막시 그 성막 온도는 상온∼180℃ 범위로 하며, 투명전도막의 필름 두께는 400Å∼1600Å 범위로 한 것을 특징으로 하는 폴리머 기판에 투명 전도막을 성막하는 방법이 제공된다.
이하, 본 발명에 대해 도면을 참조하여 상세하게 설명한다.
도 2a는 본 발명의 일실시예에 따른 픽셀과 데이터 라인의 구조를 도시한 평면도이며, 도 2b는 본 발명의 일실시예에 따른 픽셀과 데이터 라인의 구조를 도시한 단면도이다.
도 2a 및 도 2b를 참조하면, 먼저 투명한 기판의 상면에는 게이트 전극을 갖는 게이트 라인(12)이 형성된다.
이어서, 게이트 전극 및 게이트 라인(12)을 덮어 절연하는 게이트 절연막(미도시)이 형성되고, 게이트 절연막 상에는 게이트 전극과 대응하는 곳에는 반도체 물질을 포함하는 액티브층이 형성된다.
이어서, 게이트 절연막 상에는 소오스 전극을 갖는 데이터 라인(4) 및 드레인 전극이 형성된다. 이때, 데이터 라인(4)은 게이트 라인(12)과 실질적으로 수직하게 형성되며, 데이터 라인(4)으로부터 돌출된 소오스 전극은 액티브 층과 전기적으로 연결되며, 드레인 전극은 소오스 전극과 이격 되도록 액티브층 상에 형성된다.
이어서, 데이터 라인(4), 소오스 전극 및 드레인 전극을 덮는 패시베이션막(6)이 형성되고 패시베이션막(6)중 드레인 전극의 일부가 노출되도록 콘택홀을 형성한다.
이어서, 패시베이션막(6)의 상면에는 폴리머막(8)이 형성된다. 본 실시예에서, 폴리머막(8)은 약 230℃의 온도에서 하드 베이킹 된다.
폴리머막(8)이 형성된 후, 폴리머막(8)의 상면에는 전면적에 걸쳐 투명 전도막을 형성한다. 본 실시예에서, 투명 전도막은 IZO(Indium Zinc Oxide) 화합물을 포함한다.
상기 IZO 화합물은 In의 배위수(6개)와 Zn의 배위수(4개) 차이에 의해서 비정질 필름 성막이 용이하고, In/Zn 육방정 층상 화합물은 1200℃이상의 고온에서 결정화가 진행되며, N2, Ar 분위기중에서 진행되는 스퍼터 성막 공정을 통해서 비정질 필름이 얻어진다. 또한, IZO는 In/(In+Zn)의 원자율이 60∼90at%의 넓은 범위에서 안정한 비정질 필름이 얻어질 뿐만 아니라, 저온부터 고온까지의 폭넓은 온도 영역에서 비정질 필름을 얻을 수 있다. 이때, 비정질 필름은 결정립이 없는 평활한 표면 형상을 가지기 때문에 에칭시에 미세 패터닝 가공이 가능하다. 더욱이, IZO 화합물을 포함하는 투명 도전막은 폴리머막(8)의 열 변형을 받지 않는 저온에서도 균일한 비정질 필름 성막이 가능하므로, 기존의 결정질 ITO보다 계면 특성이 우수하고 필름 특성이 양호한 화소 전극을 형성할 수 있다.
상술한 바와 같이 IZO 화합물을 포함하는 투명 도전막의 성막 온도는 투명 도전막의 하부에 배치된 폴리머막(8)의 베이킹 온도인 약 230℃의 온도보다 낮은 온도인 것이 바람직하다. 예를 들어, 투명 도전막의 성막 온도는 상온 ∼ 180℃ 범위이고, 투명전도막의 필름 두께는 400∼1600Å 일 수 있다.
이와 같이 IZO 화합물을 포함하는 투명 전도막을 폴리머막(8)의 베이킹 온도보다 낮은 온도에서 형성하기 때문에 투명 전도막을 성막하는 도중 폴리머막(8)의 변형 및 특성 저하를 방지할 수 있다.
이후, IZO 화합물을 포함하는 투명 전도막을 패터닝하여 폴리머막(8)의 상면에 화소 전극(10)을 형성한다. 이때, 화소전극(10)은 게이트 라인(12) 및 데이터 라인(4)의 일부와 중첩되도록 하여 박막 트랜지스터-액정 디스플레이 제조 공정중 화면의 개구율을 크게 향상시킨다.
도 2a 및 도 2b를 참조하면, 먼저 투명한 기판의 상면에는 게이트 전극을 갖는 게이트 라인(12)이 형성된다.
이어서, 게이트 전극 및 게이트 라인(12)을 덮어 절연하는 게이트 절연막(미도시)이 형성되고, 게이트 절연막 상에는 게이트 전극과 대응하는 곳에는 반도체 물질을 포함하는 액티브층이 형성된다.
이어서, 게이트 절연막 상에는 소오스 전극을 갖는 데이터 라인(4) 및 드레인 전극이 형성된다. 이때, 데이터 라인(4)은 게이트 라인(12)과 실질적으로 수직하게 형성되며, 데이터 라인(4)으로부터 돌출된 소오스 전극은 액티브 층과 전기적으로 연결되며, 드레인 전극은 소오스 전극과 이격 되도록 액티브층 상에 형성된다.
이어서, 데이터 라인(4), 소오스 전극 및 드레인 전극을 덮는 패시베이션막(6)이 형성되고 패시베이션막(6)중 드레인 전극의 일부가 노출되도록 콘택홀을 형성한다.
이어서, 패시베이션막(6)의 상면에는 폴리머막(8)이 형성된다. 본 실시예에서, 폴리머막(8)은 약 230℃의 온도에서 하드 베이킹 된다.
폴리머막(8)이 형성된 후, 폴리머막(8)의 상면에는 전면적에 걸쳐 투명 전도막을 형성한다. 본 실시예에서, 투명 전도막은 IZO(Indium Zinc Oxide) 화합물을 포함한다.
상기 IZO 화합물은 In의 배위수(6개)와 Zn의 배위수(4개) 차이에 의해서 비정질 필름 성막이 용이하고, In/Zn 육방정 층상 화합물은 1200℃이상의 고온에서 결정화가 진행되며, N2, Ar 분위기중에서 진행되는 스퍼터 성막 공정을 통해서 비정질 필름이 얻어진다. 또한, IZO는 In/(In+Zn)의 원자율이 60∼90at%의 넓은 범위에서 안정한 비정질 필름이 얻어질 뿐만 아니라, 저온부터 고온까지의 폭넓은 온도 영역에서 비정질 필름을 얻을 수 있다. 이때, 비정질 필름은 결정립이 없는 평활한 표면 형상을 가지기 때문에 에칭시에 미세 패터닝 가공이 가능하다. 더욱이, IZO 화합물을 포함하는 투명 도전막은 폴리머막(8)의 열 변형을 받지 않는 저온에서도 균일한 비정질 필름 성막이 가능하므로, 기존의 결정질 ITO보다 계면 특성이 우수하고 필름 특성이 양호한 화소 전극을 형성할 수 있다.
상술한 바와 같이 IZO 화합물을 포함하는 투명 도전막의 성막 온도는 투명 도전막의 하부에 배치된 폴리머막(8)의 베이킹 온도인 약 230℃의 온도보다 낮은 온도인 것이 바람직하다. 예를 들어, 투명 도전막의 성막 온도는 상온 ∼ 180℃ 범위이고, 투명전도막의 필름 두께는 400∼1600Å 일 수 있다.
이와 같이 IZO 화합물을 포함하는 투명 전도막을 폴리머막(8)의 베이킹 온도보다 낮은 온도에서 형성하기 때문에 투명 전도막을 성막하는 도중 폴리머막(8)의 변형 및 특성 저하를 방지할 수 있다.
이후, IZO 화합물을 포함하는 투명 전도막을 패터닝하여 폴리머막(8)의 상면에 화소 전극(10)을 형성한다. 이때, 화소전극(10)은 게이트 라인(12) 및 데이터 라인(4)의 일부와 중첩되도록 하여 박막 트랜지스터-액정 디스플레이 제조 공정중 화면의 개구율을 크게 향상시킨다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상술한 바에 의하면, 본 발명에서는 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 화소 전극을 스퍼터링 공정에 의하여 증착하여 스퍼터링 공정 중 레진 표면이 고온에 의하여 손상되는 것을 방지한다.
또한, 본 발명은 폴리머막 상부에 화소전극을 형성하기 위한 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하여 폴리머막 및 화소전극 사이의 계면 특성 향상 및 공정 개선 효과를 얻을 수 있다.
또한, 본 발명은 폴리머막의 상부에 화소전극을 형성하기 위해서 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하면, 폴리머막이 고온에 의하여 어택(attack)되는 것을 방지하기 위하여 폴리머막의 표면을 자외선 처리 및 SF6 처리를 하지 않아도 되기 때문에 공정 단순화를 이룰 수 있다.
또한, 본 발명은 폴리머막의 상부에 화소전극을 형성하기 위해서 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하면, 미세 패턴 형성이 용이할 뿐 아니라 폴리머막 및 투명 도전막의 들뜸 현상도 개선할 수 있다.
한편, 본 발명의 실시예에 따른 폴리머 기판에 투명 전도막을 성막하는 방법은 단지 상기한 실시예에 한정되는 것이 아니라 그 기술적 요지를 이탈하지 않는 범위내에서 다양한 변경이 가능하다.
또한, 본 발명은 폴리머막 상부에 화소전극을 형성하기 위한 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하여 폴리머막 및 화소전극 사이의 계면 특성 향상 및 공정 개선 효과를 얻을 수 있다.
또한, 본 발명은 폴리머막의 상부에 화소전극을 형성하기 위해서 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하면, 폴리머막이 고온에 의하여 어택(attack)되는 것을 방지하기 위하여 폴리머막의 표면을 자외선 처리 및 SF6 처리를 하지 않아도 되기 때문에 공정 단순화를 이룰 수 있다.
또한, 본 발명은 폴리머막의 상부에 화소전극을 형성하기 위해서 투명 도전막을 형성할 때, 투명 도전막을 폴리머막의 하드 베이킹 온도보다 낮은 온도에서 형성하면, 미세 패턴 형성이 용이할 뿐 아니라 폴리머막 및 투명 도전막의 들뜸 현상도 개선할 수 있다.
한편, 본 발명의 실시예에 따른 폴리머 기판에 투명 전도막을 성막하는 방법은 단지 상기한 실시예에 한정되는 것이 아니라 그 기술적 요지를 이탈하지 않는 범위내에서 다양한 변경이 가능하다.
Claims (3)
- 게이트 전극을 갖는 게이트 라인을 형성하는 단계;상기 게이트 라인을 절연하는 게이트 절연막을 형성하는 단계;상기 게이트 전극과 대향하는 게이트 절연막을 상에 액티브층을 형성하는 단계;상기 게이트 라인과 교차하며, 상기 액티브층과 전기적으로 연결된 소오스 전극을 갖는 데이터 라인 및 상기 소오스 전극과 이격되며 상기 액티브층에 연결된 드레인 전극을 형성하는 단계;상기 데이터 라인 및 드레인 전극을 덮고 상기 드레인 전극을 개구하는 콘택을 갖는 패시베이션막을 형성하는 단계;상기 패시베이션막에 지정된 온도에서 하드 베이킹되는 폴리머막을 형성하는 단계;상기 폴리머막의 상면에 상기 지정된 온도보다 낮은 온도에서 투명 도전막을 형성하는 단계; 및평면에서 보았을 때, 상기 게이트 라인 및 데이터 라인과 일부와 중첩 되도록 상기 투명 도전막을 패터닝하여 개구율을 향상시키는 화소전극을 형성하는 단계를 포함하는 폴리머 기판에 투명 전도막을 성막하는 방법.
- 제 1 항에 있어서, 폴리머막 상부에 투명 전도막 성막시 폴리머의 표면 처리없이 상부에 비정질의 투명전도막을 저온에서 성막하는 것을 특징으로 하는 폴리머 기판에 투명 전도막을 성막하는 방법.
- 제 1 항에 있어서, 상기 투명전도막의 성막시 그 성막 온도는 상온 ∼ 180℃ 범위로 하며, 투명전도막의 필름 두께는 400Å ∼ 1600Å 범위인 것을 특징으로 하는 폴리머 기판에 투명 전도막을 성막하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086106A KR100675931B1 (ko) | 2000-12-29 | 2000-12-29 | 폴리머 기판에 투명 전도막을 성막하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086106A KR100675931B1 (ko) | 2000-12-29 | 2000-12-29 | 폴리머 기판에 투명 전도막을 성막하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020056701A KR20020056701A (ko) | 2002-07-10 |
| KR100675931B1 true KR100675931B1 (ko) | 2007-02-01 |
Family
ID=27689201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086106A KR100675931B1 (ko) | 2000-12-29 | 2000-12-29 | 폴리머 기판에 투명 전도막을 성막하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100675931B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482208B2 (en) | 2003-09-18 | 2009-01-27 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
-
2000
- 2000-12-29 KR KR1020000086106A patent/KR100675931B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020056701A (ko) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637078B2 (ja) | 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法 | |
| KR101522481B1 (ko) | 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치 | |
| CN101814455B (zh) | 制造阵列基板的方法 | |
| CN100550397C (zh) | 有源矩阵型tft阵列基板及其制造方法 | |
| US9337346B2 (en) | Array substrate and method of fabricating the same | |
| US9666727B2 (en) | Display device | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| US20060261335A1 (en) | Liquid crystal display device | |
| CN104952792A (zh) | Tft基板结构的制作方法 | |
| US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
| US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
| US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
| CN101087004A (zh) | Tft阵列衬底、其制造方法以及显示装置 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| US11239331B2 (en) | Thin film transistor substrate and method of fabricating same | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN111508895B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| WO2023221767A9 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR100675931B1 (ko) | 폴리머 기판에 투명 전도막을 성막하는 방법 | |
| US20070264597A1 (en) | Method for manufacturing transflective liquid crystal display | |
| US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| CN111682036B (zh) | 一种阵列基板、显示面板、显示装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |