CN105390509B - 一种阵列基板的制作方法、阵列基板及液晶面板 - Google Patents

一种阵列基板的制作方法、阵列基板及液晶面板 Download PDF

Info

Publication number
CN105390509B
CN105390509B CN201510933932.6A CN201510933932A CN105390509B CN 105390509 B CN105390509 B CN 105390509B CN 201510933932 A CN201510933932 A CN 201510933932A CN 105390509 B CN105390509 B CN 105390509B
Authority
CN
China
Prior art keywords
layer
resistance
drain electrode
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510933932.6A
Other languages
English (en)
Other versions
CN105390509A (zh
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510933932.6A priority Critical patent/CN105390509B/zh
Publication of CN105390509A publication Critical patent/CN105390509A/zh
Application granted granted Critical
Publication of CN105390509B publication Critical patent/CN105390509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板的制作方法、阵列基板及液晶面板。该方法包括：在基板上依次形成缓冲层、栅极金属层、栅极绝缘层、半导体有源层、蚀刻阻挡层和源漏极金属层，其中，包括栅极和栅极金属线的栅极金属层位于缓冲层的第一缓冲区和第二缓冲区之间，包括源极和漏极的源漏极金属层位于蚀刻阻挡层中。通过上述方式，本发明将源极金属线埋入缓冲层以及将与源极或漏极连接的数据线埋入蚀刻阻挡层，能够改善阵列基板中金属线也即栅极金属线和数据线的爬坡断线、尖端放电以及金属膜氧化的问题，进而提高阵列基板以及液晶面板的生产品质。

Description

一种阵列基板的制作方法、阵列基板及液晶面板
技术领域
本发明涉及液晶显示领域，特别是涉及一种阵列基板的制作方法、阵列基板及液晶面板。
背景技术
在液晶面板工业中，阵列基板的薄膜晶体管(TFT)设计往往扮演重要角色。目前的TFT设计中，金属线常被放置于非金属保护膜之上，其中，金属线包括栅极金属线和与源极或漏极连接的数据线。例如数据线设置在蚀刻阻挡层之上。
采样这种设计，容易出现金属线爬坡断线的问题。另外，由于金属线蚀刻为非等向性蚀刻，蚀刻的金属线在走线方向往往凹凸不平，而且蚀刻斜角(Taper角)通常为锐角，会增大尖端放电风险。还有，在形成金属层的过程中，金属膜例如铜膜在成膜之后，裸露的部分容易出现氧化现象，会影响到成膜的品质。
发明内容
本发明主要解决的技术问题是提供一种阵列基板的制作方法、阵列基板及液晶面板，能够改善阵列基板中金属线的爬坡断线、尖端放电以及金属膜氧化的问题。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，该方法包括：提供一基板，在基板上形成缓冲层，其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区；在形成有缓冲层的基板上形成栅极金属层，其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间；在形成有栅极金属层的基板上形成栅极绝缘层，栅极绝缘层覆盖栅极金属层和缓冲层；在形成有栅极绝缘层的基板上形成半导体有源层，其中，半导体有源层位于栅极金属层的上方；在形成有半导体有源层的基板上形成蚀刻阻挡层，其中，蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，第二阻挡区部分覆盖半导体有源层以使半导体有源层从第一阻挡区和第二阻挡区的间隙以及第二阻挡区和第三阻挡区的间隙外露；在形成有蚀刻阻挡层的基板上形成源漏极金属层，其中，源漏极金属层包括源极和漏极，源极位于第一阻挡区和第二阻挡区之间，漏极位于第二阻挡区和第三阻挡区之间，源极、漏极分别与半导体有源层相接触。
其中，在基板上形成缓冲层的步骤包括：在基板上通过化学气相沉积法沉积缓冲薄膜层；对缓冲薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一缓冲区和第二缓冲区的缓冲层。
其中，形成缓冲层的干刻制程中的蚀刻斜角为第一锐角，以使得形成栅极金属层的蚀刻斜角为与第一锐角互补的第一钝角。
其中，第一缓冲区、第二缓冲区和栅极金属层的上表面位于同一平面。
其中，在形成有半导体有源层的基板上形成蚀刻阻挡层的步骤包括：在形成有半导体有源层的基板上通过化学气相沉积法沉积蚀刻阻挡薄膜层；对蚀刻阻挡薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一阻挡区、第二阻挡区和第三阻挡区的蚀刻阻挡层。
其中，形成蚀刻阻挡层的干刻制程中的蚀刻斜角为第二锐角，以使得形成源漏极金属层的蚀刻斜角为与第二锐角互补的第二钝角。
其中，第一阻挡区、第二阻挡区、第三阻挡区和源漏极金属层的上表面位于同一平面。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，该阵列基板包括从下到上依次形成的基板、缓冲层、栅极金属层、栅极绝缘层、半导体有源层、蚀刻阻挡层和源漏极金属层；其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区；其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间；其中，半导体有源层位于栅极金属层的上方。
其中，蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，第二阻挡区部分覆盖半导体有源层以使半导体有源层从第一阻挡区和第二阻挡区的间隙以及第二阻挡区和第三阻挡区的间隙外露；其中，源漏极金属层包括源极和漏极，源极位于第一阻挡区和第二阻挡区之间，漏极位于第二阻挡区和第三阻挡区之间，源极、漏极分别与半导体有源层相接触。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶面板，包括了上述的阵列基板。
本发明的有益效果是：本发明的阵列基板的制作方法、阵列基板及液晶面板通过将栅极金属线埋入缓冲层以及将与源极或漏极连接的数据线埋入蚀刻阻挡层，能够改善阵列基板中金属线也即栅极金属线和数据线的爬坡断线、尖端放电以及金属膜氧化的问题，进而提高阵列基板以及液晶面板的生产品质。
附图说明
图1是本发明实施例的阵列基板的制作方法的流程示意图；
图2A-2G是图1所示制作方法在制作过程中的阵列基板的结构示意图；
图3是图1所示制作方法制得的阵列基板的结构示意图；
图4是本发明实施例的液晶面板的结构示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件，所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。下面结合附图和实施例对本发明进行详细说明。
图1是本发明实施例的阵列基板的制作方法的流程示意图。图2A-2G是图1所示制作方法在制作过程中的阵列基板的结构示意图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
步骤S101：提供一基板，在基板上形成缓冲层，其中，缓冲层包括间隔设置的第一缓冲区和第二缓冲区。
在步骤S101中，在基板上形成缓冲层的步骤包括：在基板上通过化学气相沉积法(Chemical Vapor Deposition，CVD)沉积缓冲薄膜层；对缓冲薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一缓冲区和第二缓冲区的缓冲层。其中，基板优选为玻璃基板。
请一并参考图2A，图2A为形成有缓冲层20的基板10的剖面结构示意图。如图2A所示，缓冲层20包括间隔设置第一缓冲区21和第二缓冲区22。
在本实施例中，形成缓冲层20的干刻制程中的蚀刻斜角α1为第一锐角。
在本实施例中，由于干刻制程较湿刻制程具有更好的均匀性，从而使得通过干刻制程形成的第一缓冲区21和第二缓冲区22之间的沟道具有比较均匀的侧边。
步骤S102：在形成有缓冲层的基板上形成栅极金属层，其中，栅极金属层包括栅极、栅极金属线，栅极金属层位于第一缓冲区和第二缓冲区之间。
在步骤S102中，在形成有缓冲层的基板上形成栅极金属层的步骤包括：通过物理气相沉积法(Physical Vapor Deposition，PVD)在形成有缓冲层的基板上沉积第一金属薄膜层；对第一金属薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成栅极金属层。其中，栅极金属层的材料优选为铜、铝或钼。
请一并参考图2B，图2B为形成有栅极金属层30的基板10的剖面结构示意图。如图2B所示，栅极金属层30包括栅极31和栅极金属线(未图示)，栅极31和栅极金属线相连接。栅极金属层30位于第一缓冲区21和第二缓冲区22之间。其中，由于包括栅极金属线的栅极金属层30埋入缓冲层20内，从而避免了栅极金属线的爬坡现象，进而大大减低了断线的风险，同时，可以改善形成栅极金属层30的第一金属薄膜层的氧化现象。
优选地，为了保证较好的平整性，第一缓冲区21、第二缓冲区22和栅极金属层30的上表面位于同一平面。换个角度来说，为了保证较好的平整性，第一缓冲区21、第二缓冲区22和栅极金属层30具有相同的厚度。
优选地，由于形成缓冲层20的干刻制程中的蚀刻斜角α1为第一锐角，从而使得形成栅极金属层30的蚀刻斜角α2为第一钝角，其中，第一钝角和第一锐角互补。本领域技术人员可以理解，包括栅极金属线的栅极金属层30为钝角可以大大改善栅极金属线的尖端放电现象。
优选地，由于步骤S101中通过干刻制程形成的第一缓冲区21和第二缓冲区22之间的沟道具有比较均匀的侧边，从而可以大大改善设置于该沟道的栅极金属线的侧边的凹凸不平的情况。
步骤S103：在形成有栅极金属层的基板上形成栅极绝缘层，栅极绝缘层覆盖栅极金属层和缓冲层。
在步骤S103中，在形成有栅极金属层的基板上形成栅极绝缘层的步骤包括：通过化学气相沉积法在形成有栅极金属层的基板上沉积栅极绝缘层。其中，栅极绝缘层的材料优选为氧化硅或氮化硅。
请一并参考图2C，图2C为形成有栅极绝缘层40的基板10的剖面结构示意图。如图2C所示，栅极绝缘层40覆盖栅极金属层30和缓冲层20。
步骤S104：在形成有栅极绝缘层的基板上形成半导体有源层，其中，半导体有源层位于栅极金属层的上方。
在步骤S104中：在形成有栅极绝缘层的基板上形成半导体有源层的步骤包括：通过物理气相沉积法在形成有栅极绝缘层的基板上沉积半导体薄膜层；对半导体薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成半导体有源层。其中，半导体有源层的材料优选为铟镓锌氧化物、非晶硅或低温多晶硅。
请一并参考图2D，图2D为形成有半导体层有源层50的基板10的剖面结构示意图。如图2D所示，半导体层有源层50位于栅极金属层30的上方。
步骤S105：在形成有半导体有源层的基板上形成蚀刻阻挡层，其中，蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区。
在步骤S105中，在形成有半导体有源层的基板上形成蚀刻阻挡层的步骤包括：在形成有半导体有源层的基板上通过化学气相沉积法沉积蚀刻阻挡薄膜层；对蚀刻阻挡薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一阻挡区、第二阻挡区和第三阻挡区的蚀刻阻挡层。其中，蚀刻阻挡层的材料为无机绝缘材料。
请一并参考图2E，图2E为形成有蚀刻阻挡层60的基板10的剖面结构示意图。如图2E所示，蚀刻阻挡层60包括间隔设置的第一阻挡区61、第二阻挡区62和第三阻挡区63，其中，第一阻挡区61和第三阻挡区63分别与半导体有源层50的外边缘相抵接，第二阻挡区62位于半导体有源层50上且部分覆盖半导体有源层50，从而使得半导体有源层50从第一阻挡区61和第二阻挡区62的间隙以及第二阻挡区62和第三阻挡区63的间隙外露。
在本实施例中，蚀刻阻挡层60的干刻制程中的蚀刻斜角α3为第二锐角。
在本实施例中，由于干刻制程较湿刻制程具有更好的均匀性，从而使得通过干刻制程形成的第一阻挡区61和第二阻挡区62之间的沟道以及第二阻挡区62和第三阻挡区63之间的沟道具有比较均匀的侧边。
步骤S106：在形成有蚀刻阻挡层的基板上形成源漏极金属层，其中，源漏极金属层包括源极和漏极，源极位于第一阻挡区和第二阻挡区之间，漏极位于第二阻挡区和第三阻挡区。
在步骤S106中，在形成有蚀刻阻挡层的基板上形成源漏极金属层的步骤包括：通过物理气相沉积法在形成有蚀刻阻挡层的基板上沉积第二金属薄膜层；对第二金属薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成源漏极金属层。其中，源漏极金属层的材料优选为铜、铝或钼。
请一并参考图2F，图2F为形成有源漏极金属层70的基板10的剖面结构示意图。如图2F所示，源漏极金属层70包括源极71和漏极72。其中，源极71位于第一阻挡区61和第二阻挡区62之间，漏极72位于第二阻挡区62和第三阻挡区63之间，源极71、漏极72分别与半导体有源层50相接触。其中，数据线与源极71或者漏极72相连，由于与源极71或漏极72连接的数据线埋入蚀刻阻挡层60内，从而避免了数据线的爬坡现象，进而大大减低了断线的风险，同时，可以改善形成源漏极金属层70的第二金属薄膜层的氧化现象。
优选地，为了保证较好的平整性，第一阻挡区61、第二阻挡区62、第三阻挡区63和源漏极金属层70的上表面位于同一平面。
优选地，由于形成蚀刻阻挡层60的干刻制程中的蚀刻斜角α3为第二锐角，从而使得形成源漏极金属层70的蚀刻斜角α4为第二钝角，其中，第二钝角和第二锐角互补。本领域技术人员可以理解，源漏极金属层70为钝角可以大大改善与源极71或漏极72连接的数据线的尖端放电现象。
优选地，由于步骤S105中通过干刻制程形成的第一阻挡区61和第二阻挡区62之间的沟道以及第二阻挡区62和第三阻挡区63之间的沟道具有比较均匀的侧边，从而可以大大改善设置于第一阻挡区61和第二阻挡区62之间的沟道与源极71连接的数据线或者设置于第二阻挡区62和第三阻挡区63之间的沟道与漏极72连接的数据线的侧边的凹凸不平的情况。
步骤S107：在形成有源漏极金属层的基板上形成钝化层，其中，钝化层包括暴露出源极或漏极的通孔。
在步骤S107中，在形成有源漏极金属层的基板上形成钝化层的步骤包括：通过化学气相沉积法在形成有源漏极金属层的基板上沉积钝化薄膜层；对钝化薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成钝化薄膜。其中，钝化层的材料优选为无机绝缘材料。
请一并参考图2G，图2G为形成有钝化层80的基板10的剖面结构示意图。如图2G所示，钝化层80包括暴露出源极71的通孔81，其中，通孔81在实施干刻制程后形成。
本领域的技术人员可以理解，在其它实施例中，通孔81也可以设置在漏极72的上方以暴露出漏极72。
步骤S108：在形成有钝化层的基板上形成像素电极层，其中，像素电极层通过通孔与源极或漏极相接触。
在步骤S108中，在形成有钝化层的基板上形成像素电极层的步骤包括：通过物理气相沉积法在形成有钝化层的基板上沉积像素电极薄膜层；对像素电极薄膜层依次实施黄光制程、湿刻制程和光阻剥离制程以形成像素电极层。其中，像素电极层的材料优选为Mo/Ti或ITO，像素电极层通过通孔81与源极71或漏极72相接触。
自此，阵列基板制作完成。
请一并参考图3，图3是图1所示制作方法制得的阵列基板的结构示意图。如图3所示，阵列基板100包括从下到上依次形成的基板10、缓冲层20、栅极金属层30、栅极绝缘层40、半导体有源层50、蚀刻阻挡层60、源漏极金属层70、钝化层80和像素电极层90。
其中，缓冲层20包括间隔设置的第一缓冲区21和第二缓冲区22。
其中，栅极金属层30包括栅极31和栅极金属线(未图示)，栅极金属层30位于第一缓冲区21和第二缓冲区22之间。其中，由于包括栅极金属线的栅极金属层30埋入缓冲层20内，从而避免了栅极金属线的爬坡现象，进而大大减低了断线的风险，同时，可以改善形成栅极金属层30的第一金属薄膜层的氧化现象。优选地，为了保证较好的平整性，第一缓冲区21、第二缓冲区22和栅极金属层30的上表面位于同一平面。优选地，由于形成缓冲层20的干刻制程中的蚀刻斜角α1为第一锐角，从而使得形成栅极金属层30的蚀刻斜角α2为第一钝角，其中，第一钝角和第一锐角互补，从而可以大大改善栅极金属线的尖端放电现象。优选地，由于通过干刻制程形成的第一缓冲区21和第二缓冲区22之间的沟道具有比较均匀的侧边，从而可以大大改善设置于该沟道的栅极金属线的侧边的凹凸不平的情况。
其中，栅极绝缘层40覆盖栅极金属层30和缓冲层20
其中，半导体有源层50位于栅极金属层30的上方。
其中，蚀刻阻挡层60包括间隔设置的第一阻挡区61、第二阻挡区62和第三阻挡区63，其中，第一阻挡区61和第三阻挡区63分别与半导体有源层50的外边缘相抵接，第二阻挡区62位于半导体有源层50上且部分覆盖半导体有源层50，从而使得半导体有源层50从第一阻挡区61和第二阻挡区62的间隙以及第二阻挡区62和第三阻挡区63的间隙外露。
其中，源漏极金属层70包括源极71和漏极72。其中，源极71位于第一阻挡区61和第二阻挡区62之间，漏极72位于第二阻挡区62和第三阻挡区63之间，源极71、漏极72分别与半导体有源层50相接触。其中，数据线与源极71或者漏极72相连，由于与源极71或漏极72连接的数据线埋入蚀刻阻挡层60内，从而避免了数据线的爬坡现象，进而大大减低了断线的风险，同时，可以改善形成源漏极金属层70的第二金属薄膜层的氧化现象。优选地，为了保证较好的平整性，第一阻挡区61、第二阻挡区62、第三阻挡区63和源漏极金属层70的上表面位于同一平面。优选地，由于形成蚀刻阻挡层60的干刻制程中的蚀刻斜角α3为第二锐角，从而使得形成源漏极金属层70的蚀刻斜角α4为第二钝角，其中，第二钝角和第二锐角互补，从而可以大大改善与源极71或漏极72连接的数据线的尖端放电现象。优选地，由于通过干刻制程形成的第一阻挡区61和第二阻挡区62之间的沟道以及第二阻挡区62和第三阻挡区63之间的沟道具有比较均匀的侧边，从而可以大大改善容置于第一阻挡区61和第二阻挡区62之间的沟道与源极71连接的数据线或者设置于第一阻挡区61和第二阻挡区62之间的沟道与漏极72连接的数据线的侧边的凹凸不平的情况。
其中，钝化层80包括暴露出源极71的通孔81。
其中，像素电极层90通过通孔81与源极71相接触。
本领域的技术人员可以理解，在其它实施例中，通孔81也可以设置在漏极72的上方以暴露出漏极72，像素电极层90通过通孔81与漏极72相接触。
请一并参考图4，图4是本发明液晶面板的结构示意图。如图4所示，液晶面板1包括了上述阵列基板100。
本发明的有益效果是：本发明的阵列基板的制作方法、阵列基板及液晶面板通过将栅极金属线埋入缓冲层以及将与源极或漏极连接的数据线埋入蚀刻阻挡层，能够改善阵列基板中金属线也即栅极金属线和数据线的爬坡断线、尖端放电以及金属膜氧化的问题，进而提高阵列基板以及液晶面板的生产品质。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
提供一基板，在所述基板上形成缓冲层，其中，所述缓冲层包括间隔设置的第一缓冲区和第二缓冲区；
在形成有所述缓冲层的所述基板上形成栅极金属层，其中，所述栅极金属层包括栅极、栅极金属线，所述栅极金属层位于所述第一缓冲区和第二缓冲区之间；
在形成有所述栅极金属层的所述基板上形成栅极绝缘层，所述栅极绝缘层覆盖所述栅极金属层和所述缓冲层；
在形成有所述栅极绝缘层的所述基板上形成半导体有源层，其中，所述半导体有源层位于所述栅极金属层的上方；
在形成有所述半导体有源层的所述基板上形成蚀刻阻挡层，其中，所述蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，所述第二阻挡区部分覆盖所述半导体有源层以使所述半导体有源层从所述第一阻挡区和所述第二阻挡区的间隙以及所述第二阻挡区和所述第三阻挡区的间隙外露；
在形成有所述蚀刻阻挡层的所述基板上形成源漏极金属层，其中，所述源漏极金属层包括源极和漏极，所述源极位于所述第一阻挡区和所述第二阻挡区之间，所述漏极位于所述第二阻挡区和所述第三阻挡区之间，所述源极、所述漏极分别与所述半导体有源层相接触；
其中，所述栅极金属线与所述栅极相连，所述栅极金属线埋入所述缓冲层中；
其中，数据线与所述源极或者所述漏极相连，所述数据线埋入所述蚀刻阻挡层中。
2.根据权利要求1所述的方法，其特征在于，所述在所述基板上形成缓冲层的步骤包括：
在所述基板上通过化学气相沉积法沉积缓冲薄膜层；
对所述缓冲薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一缓冲区和第二缓冲区的所述缓冲层。
3.根据权利要求2所述的方法，其特征在于，形成所述缓冲层的干刻制程中的蚀刻斜角为第一锐角，以使得形成所述栅极金属层的蚀刻斜角为与所述第一锐角互补的第一钝角。
4.根据权利要求3所述的方法，其特征在于，所述第一缓冲区、所述第二缓冲区和所述栅极金属层的上表面位于同一平面。
5.根据权利要求1所述的方法，其特征在于，所述在形成有所述半导体有源层的基板上形成蚀刻阻挡层的步骤包括：
在形成有所述半导体有源层的所述基板上通过化学气相沉积法沉积蚀刻阻挡薄膜层；
对所述蚀刻阻挡薄膜层依次实施黄光制程、干刻制程和光阻剥离制程以形成包括第一阻挡区、第二阻挡区和第三阻挡区的所述蚀刻阻挡层。
6.根据权利要求5所述的方法，其特征在于，形成所述蚀刻阻挡层的干刻制程中的蚀刻斜角为第二锐角，以使得形成所述源漏极金属层的蚀刻斜角为与所述第二锐角互补的第二钝角。
7.根据权利要求6所述的方法，其特征在于，所述第一阻挡区、第二阻挡区、第三阻挡区和所述源漏极金属层的上表面位于同一平面。
8.一种阵列基板，其特征在于，所述阵列基板包括从下到上依次形成的基板、缓冲层、栅极金属层、栅极绝缘层、半导体有源层、蚀刻阻挡层和源漏极金属层；
其中，所述缓冲层包括间隔设置的第一缓冲区和第二缓冲区；
其中，所述栅极金属层包括栅极、栅极金属线，所述栅极金属层位于所述第一缓冲区和第二缓冲区之间；
其中，所述半导体有源层位于所述栅极金属层的上方；
其中，所述蚀刻阻挡层包括间隔设置的第一阻挡区、第二阻挡区和第三阻挡区，其中，所述第二阻挡区部分覆盖所述半导体有源层以使所述半导体有源层从所述第一阻挡区和所述第二阻挡区的间隙以及所述第二阻挡区和所述第三阻挡区的间隙外露；
其中，所述源漏极金属层包括源极和漏极，所述源极位于所述第一阻挡区和所述第二阻挡区之间，所述漏极位于所述第二阻挡区和所述第三阻挡区之间，所述源极、所述漏极分别与所述半导体有源层相接触；
其中，所述栅极金属线与所述栅极相连，所述栅极金属线埋入所述缓冲层中；
其中，数据线与所述源极或者所述漏极相连，所述数据线埋入所述蚀刻阻挡层中。
9.一种液晶面板，其特征在于，包括权利要求8所述的阵列基板。
CN201510933932.6A 2015-12-15 2015-12-15 一种阵列基板的制作方法、阵列基板及液晶面板 Active CN105390509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510933932.6A CN105390509B (zh) 2015-12-15 2015-12-15 一种阵列基板的制作方法、阵列基板及液晶面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510933932.6A CN105390509B (zh) 2015-12-15 2015-12-15 一种阵列基板的制作方法、阵列基板及液晶面板

Publications (2)

Publication Number Publication Date
CN105390509A CN105390509A (zh) 2016-03-09
CN105390509B true CN105390509B (zh) 2018-09-18

Family

ID=55422608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510933932.6A Active CN105390509B (zh) 2015-12-15 2015-12-15 一种阵列基板的制作方法、阵列基板及液晶面板

Country Status (1)

Country Link
CN (1) CN105390509B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169485B (zh) 2016-08-31 2019-06-14 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482661A (zh) * 2009-02-24 2009-07-15 福建华映显示科技有限公司 焊垫结构及包含该焊垫结构的液晶显示面板
CN103337477A (zh) * 2013-05-27 2013-10-02 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
CN103474439A (zh) * 2013-09-26 2013-12-25 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
TW201447447A (zh) * 2013-06-06 2014-12-16 Ye Xin Technology Consulting Co Ltd 畫素電極的製造方法
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101482661A (zh) * 2009-02-24 2009-07-15 福建华映显示科技有限公司 焊垫结构及包含该焊垫结构的液晶显示面板
CN103337477A (zh) * 2013-05-27 2013-10-02 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
TW201447447A (zh) * 2013-06-06 2014-12-16 Ye Xin Technology Consulting Co Ltd 畫素電極的製造方法
CN103474439A (zh) * 2013-09-26 2013-12-25 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置

Also Published As

Publication number Publication date
CN105390509A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
TWI639717B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置（一）
US20150311223A1 (en) Thin film transistor array substrate and manufacturing method thereof, and display device
US8748320B2 (en) Connection to first metal layer in thin film transistor process
CN110190031A (zh) 一种薄膜晶体管基板的制备方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN109148539A (zh) 一种tft阵列基板及制备方法、显示装置
WO2018157601A1 (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
US10529750B2 (en) LTPS array substrate and method for producing the same
US10361261B2 (en) Manufacturing method of TFT substrate, TFT substrate, and OLED display panel
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
CN106531746A (zh) 一种阵列基板、阵列基板的制作方法、显示面板及显示装置
CN105632896B (zh) 制造薄膜晶体管的方法
CN106098614A (zh) 在多层绝缘薄膜上开接触孔的制作方法
CN104377246A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
CN105390509B (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN105355664A (zh) 氧化物薄膜晶体管及其制作方法
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
US10115745B2 (en) TFT array substrate and method of forming the same
US9893097B2 (en) LTPS array substrate and method for producing the same
US10204833B2 (en) Array substrate and manufacturing method for the same
CN105977262B (zh) 一种显示装置、阵列基板及其制造方法
CN104766871B (zh) 一种薄膜晶体管阵列基板及其制造方法
CN105374687B (zh) 薄膜晶体管的制造方法
KR20160084923A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant