CN104766871B - 一种薄膜晶体管阵列基板及其制造方法 - Google Patents
一种薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN104766871B CN104766871B CN201510217852.0A CN201510217852A CN104766871B CN 104766871 B CN104766871 B CN 104766871B CN 201510217852 A CN201510217852 A CN 201510217852A CN 104766871 B CN104766871 B CN 104766871B
- Authority
- CN
- China
- Prior art keywords
- substrate
- channel layer
- layer
- film transistor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 10
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 10
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 91
- 239000010408 film Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板，包括：一基板，一在该基板上形成的衬底，在该衬底上依次形成的栅极、栅极绝缘层、沟道层，在该沟道层两侧上形成的源极和漏极；其中，该衬底为梯形体，衬底的材料为二氧化硅，其厚度为2um‑4um；栅极和沟道层也为梯形体，且栅极的表面积、沟道层的表面积与该衬底的表面积相等；所述的沟道层的材料为非晶硅或多晶硅或金属氧化物半导体。通过形成梯形的立体二氧化硅衬底，然后再其上形成立体的薄膜晶体管。通过这样的设计，可以减少因薄膜晶体管占用的像素区的面积，从而提高开口率。
Description
技术领域
本发明涉及平板显示器技术领域，尤其涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术
一直以来，平板显示器深受人们的青睐，对显示质量要求不断提高，由过去的低分辨率高耗电的显示器向高分辨率、高画质、节能的显示器发展。然而，平板显示器是由半导体开关元件组成的阵列器件，高分辨率、高画质均会给面板造成功耗的增加和透光面积减少等问题。为了提高分辨率和高画质面板需求，在面板设计中，通过减少金属配线，增加透明电极，但同时必须顾及薄膜晶体管的充电能力所以需要加大晶体管沟道的宽度。虽然业界已经经过多方面的的设计上的改善，但是都没能从根本上解决这个问题。其中的原因之一是，现有显示器的薄膜晶体管是一个平面结构设计设置每一个像素中。
为解决上述问题，业界提出了一种立体薄膜晶体管，专利公开号CN 102082178 B公开了一种立体薄膜晶体管，其技术方案示将将晶体管的源电极、漏电极和栅极形成三明治结构，其中圆环面状的栅极控制与之相配合的绝缘层上的半导体层电流，沟道层被设计成多个垂直与源极和漏极的圆环面状，由于设计为同心环结构，在制造的过程，需要形成垂直于衬底的薄膜，在工艺上制程的刻蚀工艺复杂。另外，这种同心环的结构，会导致源极与漏极的距离比较近，作为半导体的开关器件，当源极与漏极的距离接近到一定程度，由于电场的原因，短沟效应就很会发挥作用，导致器件的失效，器件的沟道不再受控，而是形成一个由源漏极和低的半导体形成的低电阻器件，因此，会导致该立体的薄膜晶体管失效。
发明内容
为了解决现有技术的问题，本发明提供一种薄膜晶体管阵列基板，包括：一基板，一在该基板上形成的衬底，在该衬底上依次形成的栅极、栅极绝缘层、沟道层，在该沟道层两侧上形成的源极和漏极；其中，该衬底为梯形体，栅极和沟道层也为梯形体，且栅极的表面积、沟道层的表面积与该衬底的表面积相等。
进一步，所述的衬底的材料为二氧化硅，其厚度为2um-4um；
进一步，该沟道层的材料为非晶硅或多晶硅或金属氧化物半导体；
进一步，当沟道层的材料为金属氧化物半导体时，在沟道层上形成一二氧化硅薄膜保护层；
本发明还给出了一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
第一步，在玻璃基板上形成一梯形体的衬底；
第二步，在上述基板上沉积金属层，在金属层上刻蚀扫描线，并对衬底上的金属层进行蚀刻，形成一梯形体的栅极，栅极与扫描线相电性连接，栅极的表面积与衬底的表面积相等；
第三步，对上述基板沉积栅极绝缘层；
第四步，在衬底上的栅极绝缘层上形成一梯形体的沟道层，该沟道层的表面积与衬底的表面积相等；
第五步，在该沟道层的两侧上形成的源极和漏极；
第六步，对上述基板沉积一层氮化硅薄膜作为钝化层，并在钝化层上形成过孔；
第七步，对上述基板沉积一层透明导电薄膜并形成像素电极，像素电极通过钝化层上的过孔与漏极相电性连接。
进一步，步骤一中的所述的衬底的材料为二氧化硅，厚度为2um-4um；
进一步，步骤四中所述的沟道层的材料为非晶硅或多晶硅或金属氧化物半导体；
进一步，当所述的沟道层的材料为金属氧化物半导体时，要在沟道层上形成一层二氧化硅作为沟道层的保护层；
进一步，在步骤一中，是利用SOG方式涂布形成衬底。
有益效果：本发明通过形成梯形的立体二氧化硅，然后再其上形成立体的薄膜晶体管。通过这样的设计，可以减少因薄膜晶体管占用的像素区的面积，从而提高开口率，同时，比现有的立体薄膜晶体管设计简单，工艺比较容易实现。
附图说明
图1为本发明的一种薄膜晶体管阵列基板局部剖面示意图；
图2为本发明的另一种薄膜晶体管阵列基板局部剖面示意图；
图3为本发明的薄膜晶体管阵列基板的制造方法步骤一的剖面示意图；
图4为本发明的薄膜晶体管阵列基板的制造方法步骤二的剖面示意图；
图5为本发明的薄膜晶体管阵列基板的制造方法步骤三的剖面示意图；
图6为本发明的薄膜晶体管阵列基板的制造方法步骤四的剖面示意图；
图7为本发明的薄膜晶体管阵列基板的制造方法步骤五的剖面示意图；
图8为本发明的薄膜晶体管阵列基板的制造方法步骤五中增加保护层的剖面示意图；
图9为本发明的薄膜晶体管阵列基板的制造方法步骤六中的剖面示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
本发明提供一种薄膜晶体管阵列基板，如图1所示的薄膜晶体管阵列基板的局部剖面图，该阵列基板包括：一基板1，该基板为玻璃基板；在该玻璃基板1上形成一梯形体的衬底2，该衬底2的材料为二氧化硅，且该衬底的高度为2um-4um；在衬底2上依次形成栅极3、栅极绝缘层4、沟道层5以及在该沟道层两侧上形成的源极71和漏极72；并覆盖一层钝化层8，在钝化层上形成一像素电极9，漏极72通过钝化层上的过孔与像素电极电性连接；
其中，栅极3、栅极绝缘层4和沟道层5亦为梯形体，且栅极的表面积、沟道层的表面积与该衬底的表面积相等；栅极的材料为钛/铝金属,厚度300纳米；栅极绝缘层的材料为二氧化硅或者氮化硅薄膜，厚度为厚度300纳米；沟道层的材料为非晶硅、或多晶硅、或氧化物半导体材料；当沟道层的材料为氧化物半导体材料时，在沟道层上增加一二氧化硅保护薄膜6如图2所示。在玻璃基板上还包括与栅极相电性连接的扫描线(图中未示)和与源极相电性连接的数据线(图中未示)。
本发明通过形成梯形的立体二氧化硅，然后再其上形成立体的薄膜晶体管。通过这样的设计，可以减少因薄膜晶体管占用的像素区的面积，从而提高开口率。
本发明还给出了一种薄膜晶体管阵列的制造方法，参照图3至图9，其具体的步骤如下：
第一步，在玻璃基板1上形成一梯形体的衬底2，利用SOG(spin on glass是一种由溶剂和介质混合而成的液态电介质)介质方式，可通过辊涂、喷涂、转印涂布等方法，实现在玻璃基板1上形成2um-4um厚的梯形体的二氧化硅衬底2，如图3所示。
第二步，在上述基板上沉积金属层，金属优先选择钛/铝金属,厚度300纳米；在金属层上刻蚀扫描线(图中未示)，并对衬底2上的金属层进行蚀刻，形成一梯形体的栅极3，栅极与扫描线相电性连接，栅极的表面积与衬底的表面积相等，如图4所示。
第三步，对上述基板通过PECVD的方法沉积栅极绝缘层4，栅极绝缘层的材料为二氧化硅或者氮化硅薄膜，沉积温度为370度，厚度为300纳米，如图5所示。
第四步，在衬底2上的栅极绝缘层上形成一梯形体的沟道层5，沟道层的材料为该沟道层的材料为非晶硅或多晶硅或金属氧化物半导体；该沟道层5的表面积与衬底的表面积相等，如图6所示。
第五步，在该沟道层5的两侧上形成的源极71和漏极72，如图7所示；当沟道层的材料为金属氧化物半导体时，要先在沟道层5上形成一层二氧化硅作为沟道层的保护层6，再形成源极71和漏极72；如图8所示。
第六步，对上述基板沉积一层氮化硅薄膜作为钝化层8，并在钝化层上形成过孔81，如图9所示；
第七步，对上述基板沉积一层透明导电薄膜并形成像素电极9，像素电极9通过钝化层上的过孔与漏极相电性连接，如图1所示。
Claims (5)
1.一种薄膜晶体管阵列基板，包括：一基板，一在该基板上形成的衬底，在该衬底上依次形成的栅极、栅极绝缘层、沟道层，在该沟道层两侧上形成的源极和漏极；其中，该衬底为梯形体，栅极和沟道层也为梯形体，该沟道层的材料为非晶硅或多晶硅或金属氧化物半导体，源极和漏极分别形成在沟道层的顶角处，像素电极形成在沟道层的上方，且栅极的表面积、沟道层的表面积与该衬底的表面积相等，所述的衬底的材料为二氧化硅，当沟道层为金属氧化物半导体时，在沟道层上形成一二氧化硅薄膜保护层，二氧化硅薄膜保护层在源极和漏极之间。
2.根据权利要求1所示的一种薄膜晶体管阵列基板，其特征在于：所述衬底厚度为2um-4um。
3.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
第一步，在玻璃基板上形成一梯形体的衬底，衬底的材料为二氧化硅；
第二步，在上述基板上沉积金属层，在金属层上刻蚀扫描线，并对衬底上的金属层进行蚀刻，形成一梯形体的栅极，栅极与扫描线相电性连接，栅极的表面积与衬底的表面积相等；
第三步，对上述基板沉积栅极绝缘层；
第四步，在衬底上的栅极绝缘层上形成一梯形体的沟道层，该沟道层的表面积与衬底的表面积相等，所述的沟道层的材料为非晶硅或多晶硅或金属氧化物半导体；
第五步，在该沟道层的两侧上形成的源极和漏极，源极和漏极分别形成在沟道层的顶角处，像素电极形成在沟道层的上方，当沟道层为金属氧化物半导体时，在沟道层上形成一二氧化硅薄膜保护层，二氧化硅薄膜保护层在源极和漏极之间；
第六步，对上述基板沉积一层氮化硅薄膜作为钝化层，并在钝化层上形成过孔；
第七步，对上述基板沉积一层透明导电薄膜并形成像素电极，像素电极通过钝化层上的过孔与漏极相电性连接。
4.根据权利要求3所述的一种薄膜晶体管阵列基板的制造方法，其特征在于：步骤一中的所述的衬底的厚度为2um-4um。
5.根据权利要求3所述的一种薄膜晶体管阵列基板的制造方法，其特征在于：在步骤一中，是利用SOG方式涂布形成衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217852.0A CN104766871B (zh) | 2015-04-30 | 2015-04-30 | 一种薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510217852.0A CN104766871B (zh) | 2015-04-30 | 2015-04-30 | 一种薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104766871A CN104766871A (zh) | 2015-07-08 |
| CN104766871B true CN104766871B (zh) | 2018-09-14 |
Family
ID=53648604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510217852.0A Expired - Fee Related CN104766871B (zh) | 2015-04-30 | 2015-04-30 | 一种薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104766871B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
| CN111244287A (zh) * | 2020-03-17 | 2020-06-05 | 上海奕瑞光电子科技股份有限公司 | 有机光电二极管、x射线探测器及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437178A (zh) * | 2011-11-29 | 2012-05-02 | 中国科学院宁波材料技术与工程研究所 | 一种薄膜晶体管及其制作方法 |
| CN104409510A (zh) * | 2014-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019446A (ja) * | 2003-06-23 | 2005-01-20 | Sharp Corp | 電界効果トランジスタおよびその製造方法 |
| JP5580624B2 (ja) * | 2010-03-02 | 2014-08-27 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びその製造方法、並びに表示装置 |
-
2015
- 2015-04-30 CN CN201510217852.0A patent/CN104766871B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437178A (zh) * | 2011-11-29 | 2012-05-02 | 中国科学院宁波材料技术与工程研究所 | 一种薄膜晶体管及其制作方法 |
| CN104409510A (zh) * | 2014-10-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104766871A (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105573549B (zh) | 阵列基板、触控屏和触控显示装置及其制作方法 | |
| CN103314431B (zh) | 制造氧化物薄膜晶体管的方法和包含该晶体管的装置 | |
| CN103824780B (zh) | 一种低温多晶硅tft器件及其制造方法 | |
| CN107799570A (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| CN104503127B (zh) | 阵列基板及其制作方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN104752344A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104345511B (zh) | 像素结构及其制造方法、显示面板 | |
| CN102842601B (zh) | 一种阵列基板及其制作方法 | |
| CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN106098560B (zh) | 顶栅型薄膜晶体管的制作方法 | |
| US11152490B2 (en) | Array substrate and method for manufacturing same | |
| CN107623042A (zh) | 薄膜晶体管结构及其制作方法 | |
| CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| CN104538454A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| WO2017156885A1 (zh) | 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置 | |
| CN104505372B (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| CN106935549B (zh) | 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板 | |
| CN104766871B (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
| CN105632896A (zh) | 制造薄膜晶体管的方法 | |
| CN209641657U (zh) | 一种tft自容式触控阵列基板 | |
| US11289605B2 (en) | Thin film transistor substrate and manufacturing method thereof | |
| CN106169485B (zh) | Tft阵列基板及其制作方法、显示装置 | |
| CN108122991A (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180914 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |