JP2005019446A - 電界効果トランジスタおよびその製造方法 - Google Patents
電界効果トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2005019446A JP2005019446A JP2003178111A JP2003178111A JP2005019446A JP 2005019446 A JP2005019446 A JP 2005019446A JP 2003178111 A JP2003178111 A JP 2003178111A JP 2003178111 A JP2003178111 A JP 2003178111A JP 2005019446 A JP2005019446 A JP 2005019446A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- convex portion
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】製造時に半導体層へのダメージが少ない電界効果トランジスタと、その製造方法を提供すること。
【解決手段】絶縁性基板1上に、絶縁性材料からなる矩形体2を設け、この矩形体の上面と、側面と、この矩形体2の両側の絶縁性基板1の表面とに渡って、第1の電極3を形成する。第1の電極3の表面を覆うと共に、凸形状をなす絶縁層4を形成する。絶縁層4上には、凸部の上面に第2の電極5を設け、この凸部の両側に位置する平坦面上に、第3の電極6を設ける。第2の電極の表面と、第3の電極6の表面と、絶縁層4の凸部の両側面とに接するように、半導体層7を形成する。半導体層7は、第2および第3の電極5,6を形成した後に成膜できるので、電極の加工の際に生じる熱などで半導体層7がダメージを受けることが無い。
【選択図】 図1
【解決手段】絶縁性基板1上に、絶縁性材料からなる矩形体2を設け、この矩形体の上面と、側面と、この矩形体2の両側の絶縁性基板1の表面とに渡って、第1の電極3を形成する。第1の電極3の表面を覆うと共に、凸形状をなす絶縁層4を形成する。絶縁層4上には、凸部の上面に第2の電極5を設け、この凸部の両側に位置する平坦面上に、第3の電極6を設ける。第2の電極の表面と、第3の電極6の表面と、絶縁層4の凸部の両側面とに接するように、半導体層7を形成する。半導体層7は、第2および第3の電極5,6を形成した後に成膜できるので、電極の加工の際に生じる熱などで半導体層7がダメージを受けることが無い。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、ディスプレイの駆動回路、論理回路、メモリ回路および2次元イメージセンサ等に好適な電界効果トランジスタと、その製造方法に関する。
【0002】
【従来の技術】
一般に、ディスプレイの駆動回路、論理回路、メモリ回路および2次元イメージセンサ等に利用されるプレーナー型トランジスタは、チャンネル領域と、このチャンネル領域によって分離されたソースとドレインが、略同一の平面上に配置された構造であるため、集積化に不利であるという課題がある。また、チャンネル長の微細化のためには極めて高精度な微細加工技術が必要となるため、高速化に不利であるという課題がある。これらの課題を解決する技術として、従来、縦型のトランジスタが提案されている。この縦型トランジスタは、ソース、チャンネル領域およびドレインを形成する半導体層を縦方向(基板表面の法線方向)に順次積層してなり、トランジスタの占める面積が小さいので集積化に有利である。また、この縦型トランジスタのチャンネル長は、チャネル領域を形成する半導体層の厚みで決まるため、容易に微小にでき、かつ、精度よく制御できるので、高速化にも有利である。
【0003】
従来、この種の縦型トランジスタとしては、基板上に、半導体からなるドレイン領域、チャンネル領域およびソース領域をメサ状に形成し、上記チャンネル領域の側面に絶縁層を介してゲート電極を設けた構造が提案されている(例えば、特公平4−47987号公報:特許文献1参照)。また、半導体からなるソース領域、チャンネル領域およびドレイン領域を形成し、上記ソース領域、チャンネル領域およびドレイン領域を貫いて形成した凹部内に、上記チャンネル領域の側面に位置すると共に絶縁層に隔てられたゲート電極を設けた構造(例えば、特開58−3287号公報:特許文献2参照)が開示されている。
【0004】
上記縦型トランジスタの製造方法としては、例えば、絶縁性基板上にドレイン電極を形成する工程と、上記ドレイン電極上に絶縁層を形成する工程と、上記絶縁層の上にゲート電極を所定の形状に形成する工程と、上記ゲート電極を陽極酸化して絶縁膜で被う工程と、上記ゲート電極をマスクとして、上記ドレイン電極上の絶縁層をエッチング除去する工程と、上記絶縁性基板上の全面に半導体層を形成する工程と、この半導体層の上にソース電極を形成する工程とを備えた製造方法が開示されている(例えば、特開平2−84775号公報:特許文献3参照)。
【0005】
ところで、近年、製造装置や製造工程が簡易になることで製造コストが低減でき、また、汎用デバイスへの適用性が高い等の特徴を有する有機半導体材料を用いたトランジスタが開示されている(例えば、特開昭64−25563号公報:特許文献4参照)。しかしながら、現在知られている有機半導体は、一般にキャリア移動度が小さいため、Si(シリコン)や化合物半導体による電界効果トランジスタと比較して高速動作が困難である。そこで、Siや化合物半導体を用いた縦型電界効果トランジスタと同様に、有機半導体を用いた場合においても、チャネル長を膜厚によって制御することによって微細化・高速化を可能とする電界効果トランジスタが提案されている。このような有機半導体を用いた縦型電界効果トランジスタとしては、トップアンドボトムコンタクト型と呼ばれる構造が提案されている(非特許文献1および非特許文献2参照)。このトップアンドボトムコンタクト型の電界効果トランジスタは、ゲート電極上に形成した絶縁膜の一部の上にソース電極を配置し、このソース電極と上記絶縁膜とを覆うと共に、略均一な厚みを有する半導体層を形成している。この半導体層は、上記ソース電極上に形成した部分の表面が、上記絶縁層上に形成した部分の表面に対して段差を有している。この半導体層上であって、上記ソース電極を配置していない側に、上記段差を埋めるようにドレイン電極を配置している。上記半導体層のうち、上記ソース電極とドレイン電極との間の部分をチャネル領域として働かせて、この半導体層の略厚み方向に通過する電流を、上記ゲート電極の電位で制御するものである。
【0006】
【特許文献1】
特公平4−47987号公報
【特許文献2】
特開58−3287号公報
【特許文献3】
特開平2−84775号公報
【特許文献4】
特開昭64−25563号公報
【非特許文献1】
“印刷プロセスで製造できる有機薄膜トランジスタを開発”、[online]、2002年1月21日、産業技術総合研究所、[2002年10月15日検索]、インターネット<URL:http://www.aist.go.jp/aist_j/press_release/pr2002/pr20020121/pr20020121.html>
【非特許文献2】
吉田学、外4名、「FET特性向上のための新たな有機トランジスタ素子構造の設計」、第49回応用物理学関係連合講演会講演予稿集No.3、応用物理学会、平成14年3月27日、p.1236
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来のドレイン領域、チャネル領域およびソース領域をメサ状に形成した縦型トランジスタは、上記各領域を形成する半導体をメサ状に加工する際や、このメサ状に加工された半導体の表面に絶縁層を真空蒸着やスパッタ法などで形成する際に、上記半導体や隣合う半導体の界面がダメージを受ける不都合が生じる場合がある。また、上記ソース領域、チャンネル領域およびドレイン領域を貫いて凹部を形成した縦型トランジスタは、上記凹部を形成する際や、この凹部内の表面に絶縁層を形成する際に、上記各領域を形成する半導体や、隣り合う半導体の界面がダメージを受けるという不都合が生じる場合がある。
【0008】
また、上記従来の縦型トランジスタの製造方法は、上記半導体層の上にソース電極を形成する工程で、上記半導体層にダメージを与える可能性がある。
【0009】
また、上記従来の有機半導体を用いたトランジスタについて、有機材料は、無機材料と比較して、電極形成や加工の際の熱、光および化学物質等に対する耐性が一般に低いため、ダメージを受けやすい。したがって、上記有機半導体を用いたトップアンドボトムコンタクト型の電界効果トランジスは、上記一部がチャネル領域として働く有機半導体層上に、ドレイン電極を形成するので、上記半導体層にダメージが生じやすく、素子の性能や信頼性を損ない易いという不都合がある。また、一般に、トランジスタの製造工程では、フォトリソグラフィー技術が用いられるが、有機材料は、一般に加工が困難であったり、加工によるダメージが大きいという不都合がある。
【0010】
そこで、本発明の目的は、製造時に半導体層へのダメージが少なく、また、電極材料や電極構造の作製方法に対する制限が少なく、かつ、集積化と高速化に有利な電界効果トランジスタと、その製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明の電界効果トランジスタは、基板上に形成され、凸部を有する第1の電極と、
上記第1の電極を覆う絶縁層と、
上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層と
を備えることを特徴としている。
【0012】
上記構成によれば、例えば、第1の電極をゲート電極とし、第2の電極および第3の電極をソース電極およびドレイン電極とする。そうすると、上記第2の電極と、上記第3の電極との間の距離であって、上記第1の電極が有する凸部の高さに相当する距離により、チャンネル長が規定される。上記第2の電極は第1電極の上方に位置するので、ゲート電極と、ソース電極またはドレイン電極とが基板表面の略直角方向に積層された縦型トランジスタが構成される。したがって、プレーナ型トランジスタよりも高い集積化を行なうことができる。
【0013】
ここで、上記半導体層は、上記第1の電極、絶縁層、第2の電極および第3の電極を作製した後に形成できるので、例えば電極の加工時に生じる熱などによりダメージを受けることが無い。したがって、上記半導体層に形成されるチャネル領域は、製造時のダメージを防止できる。その結果、この電界効果トランジスタは、良好な特性を安定して得ることができる。
【0014】
また、上記チャネル長を規定する第1の電極の凸部の高さは、例えば、この第1の電極を形成する際の膜厚の調節などによって調節できる。上記第1の電極の凸部の高さのような基板の厚み方向の寸法等は、水平方向の寸法と比較して極めて小さく、かつ、精密に加工や調節を行なうことができる。したがって、プレーナ型トランジスタにおいて例えば不純物の拡散領域の間の距離を調節してチャネル長を調節するよりも、高精度かつ容易にチャネル長が制御できる。したがって、プレーナー型トランジスタよりも、チャネル長を容易に微細化できて、高速なトランジスタを容易に実現できる。
【0015】
1実施形態の電界効果トランジスタは、上記基板は凸部を有し、
上記第1の電極は、上記基板の表面に形成されて凸形状をなし、
上記絶縁層は、上記第1の電極の表面に形成されて凸形状をなし、
上記第3の電極は、上記絶縁層上に、この絶縁層の凸部の両側の少なくとも一方に位置するように形成されている。
【0016】
上記実施形態によれば、上記凸形状をなす第1の電極の凸部の高さが、上記基板の凸部の高さによって規定される。この基板の凸部の高さは、例えばエッチングなどによって高精度かつ容易に制御される。したがって、この電界効果トランジスタのチャネル長は、プレーナ型トランジスタよりも容易に高精度に制御できるので、非常に高速動作が可能なトランジスタが容易に実現できる。
【0017】
なお、上記基板の凸部は、基板の一部をエッチングして形成してもよく、あるいは、基板表面に例えば略矩形の突出部を別個に配置することによって形成してもよい。
【0018】
1実施形態の電界効果トランジスタは、上記第1の電極は、略矩形の断面を有し、
上記絶縁層は、少なくとも上記第1の電極の上面と両側面とを覆っている。
【0019】
上記実施形態によれば、上記第1の電極が、略矩形の断面を有して、上記基板表面に対する凸部を構成するので、この第1の電極自身の高さによって、電界効果トランジスタのチャネル長が規定される。したがって、例えば第1の電極の凸部の高さを調節するために基板に加工を行なう工程を削除できるので、この電界効果トランジスタの製造工程を削減して、製造コストを削減できる。
【0020】
1実施形態の電界効果トランジスタは、上記第2の電極は、上記第1の電極の凸部の上方に形成された第1の水平部と、この第1の水平部と連続して形成され、上記第1の電極の凸部の両側のうちの一方に形成された垂直部と第2の水平部とを有し、
上記第3の電極は、上記第1の電極の凸部の両側のうちの他方に形成された水平部を有する。
【0021】
上記実施形態によれば、例えば蒸着法のように、材料の指向性が高い成膜方法を用いることによって、上記第2の電極および第3の電極が同時に容易に形成される。より詳しくは、材料の指向性が高い成膜方法では、材料の供給方向に対して直角な面には材料が付着するが、上記材料の供給方法に対して平行に近い面には材料が付着し難い。ここで、上記第1電極の凸部に対して、斜めの方向から電極材料を供給することによって、上記凸部の上方の水平面と、この凸部の一方の側の垂直面と、この垂直面に連なって上記凸部の一方に位置する水平面とに上記材料を堆積して、第2電極を形成できる。また、上記凸部の他方に位置する水平面に上記材料を堆積して、第3の電極を形成できる。このとき、上記材料の供給方向の陰となる凸部の他方の側の垂直面には、材料の回り込みによる付着は殆ど生じない。したがって、例えば、溶液によって不要の付着材料をエッチング除去する工程等が不要になるから、上記第2の電極および第3の電極は、少ない工程数で容易に同時に形成される。
【0022】
1実施形態の電界効果トランジスタは、上記第1の電極、第2の電極、第3の電極、絶縁層および半導体層のうちの少なくとも1つが、有機材料からなる。
【0023】
上記有機材料は、基本的に常温のプロセスで成膜や加工ができるので、電界効果トランジスタの製造時のエネルギー消費量が削減される。また、上記有機材料は、塗布や印刷などの簡単かつ低コストのプロセスにより形成できるので、電界効果トランジスタを簡単かつ低コストで製造できる。また、上記有機材料は、一般に可撓性が高いので、比較的柔らかい電界効果トランジスタが得られる。
【0024】
本発明の電界効果トランジスタの製造方法は、基板に凸部を形成する工程と、上記基板上に、この基板の凸部に応じた凸部を有する第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の凸部の上方に第2の電極を形成する工程と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴としている。
【0025】
上記構成によれば、上記第1の電極、第2の電極、第3の電極、および、絶縁層を形成した後に、上記半導体層を形成する。したがって、この半導体層は、形状を変更したり、電極を形成したりするための加工が不要である。したがって、従来、避けることが困難であった半導体層の加工時に生じていたダメージを、効果的に回避することができる。特に、上記半導体層を有機材料で構成する場合、有機材料は、無機材料と比較して加工の際の熱、光、および、化学物質等に対する耐性が一般に低く、ダメージを受けやすいので、本発明は特に有効である。また、上記半導体層の加工が殆ど不要であるので、一般に加工を行ない難い有機材料を用いても、半導体層の加工のための手間が増大することが無い。
【0026】
本発明の電界効果トランジスタの製造方法は、基板上に、この基板表面に対して凸部をなす第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の上方に位置する第2の電極を形成する工程と、
上記第1の電極の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴としている。
【0027】
上記構成によれば、基板上に、この基板表面に対して凸部をなす第1の電極を形成する工程により、電界効果トランジスタのゲート長が規定される。つまり、例えば基板を凸形状にすることによって第1の電極に凸部を形成するよりも、少ない工程で電界効果トランジスタのゲート長が規定できる。したがって、電界効果トランジスタを容易かつ安価に製造できる。
【0028】
また、上記構成によれば、上記第1の電極、第2の電極、第3の電極、および、絶縁層を形成した後に半導体層を形成するので、上記半導体層は、形状を変更したり、電極を形成したりするための加工が不要である。したがって、半導体層を加工する際に生じるダメージを効果的に回避して、良好な特性の電界効果トランジスタを安定して製造できる。また、上記半導体層を、加工の際にダメージを受け易い有機材料によって形成する場合においても、この半導体層のダメージを効果的に回避して、良好な特性の電界効果トランジスタを製造できる。
【0029】
1実施形態の電界効果トランジスタは、上記第2の電極を形成する工程と、上記第3の電極を形成する工程とを、1つの蒸着工程で行う。
【0030】
上記実施形態によれば、成膜材料の指向性が高い蒸着工程を用いることによって、上記第1の電極の上方と、この第1の電極の両側のうちの少なくとも一方とに同時に成膜を行なうことができ、これによって、上記第2の電極と第3の電極とを少ない工程で形成できる。
【0031】
また、上記第1の電極の凸部に対して、この凸部の突出方向に対して斜めの方向から蒸着材料を供給することにより、上記凸部の上方に位置する水平面と、上記凸部の両側のうちの一方に位置する垂直面と、この垂直面に連なる水平面とに上記材料を堆積して、第2の電極が形成できる。これと同時に、上記凸部の両側のうちの他方に位置する水平面に上記材料を堆積して、第3の電極が形成できる。すなわち、上記成膜材料の指向性が比較的高いことを利用して、上記凸部の両側のうちの他方に位置する垂直面に、上記成膜材料が殆ど付着させないようにして、付着した不要の成膜材料を除去する工程を削除できる。したがって、本実施形態の製造方法によれば、縦型の電界効果トランジスタを、簡単な工程で安価に製造できる。
【0032】
【発明の実施の形態】
以下、本発明の縦型電界効果トランジスタの実施の形態について説明する。
【0033】
(第1実施形態)
<電界効果トランジスタの構造>
図1(a)は、本発明の第1実施形態である電界効果トランジスタの一例を示す断面図である。この電界効果トランジスタは、基板としての絶縁性基板1上に、絶縁性材料からなる矩形体2を備える。この矩形体2によって、基板表面に対する凸部を構成している。上記矩形体2の上面と、側面と、上記矩形体2の両側の絶縁性基板1の表面とに渡って、第1の電極3が形成されている。この第1の電極3の表面を覆うように、絶縁層4が略均一な厚みに形成されて凸形状をなしている。この絶縁層4上には、凸部の上面に第2の電極5が設けられ、この凸部の両側に位置する平坦面に、第3の電極6が設けられている。上記第2の電極5および第3の電極6は、上記第1の電極3に対して絶縁層4で絶縁されている。上記第2の電極5の表面と、上記第3の電極6の表面と、上記絶縁層4の凸部の両側面とに接するように、半導体層7が形成されている。
【0034】
上記構成の電界効果トランジスタは、ゲートに相当する第1の電極3に電圧を印加すると、絶縁層4に隔てられて上記第1の電極3と相対する半導体層7において、上記絶縁層4の近傍の領域(チャンネル領域)に、電荷が誘起される。したがって、ソースおよびドレインに相当する第2の電極5と第3の電極6(どちらがソースであってもよい)の間に電圧を印加することにより、トランジスタとして動作する。
【0035】
上記絶縁性材料からなる矩形体2の形状は、この矩形体2の上方であって、絶縁層4の凸部の上に位置する第2の電極5と、上記矩形体2の両側に位置する第3の電極6とを隔てることができる形状であればよい。この矩形体2の形状によって、上記第1の電極3および絶縁層4の凸部の形状が定まる。また、上記矩形体2の側面は、その両側に位置する平坦面に対して、つまり、この矩形体2が載置される絶縁基板1の表面に対して、70°〜100°程度の角度をなすように形成し、特に、80°〜90°の範囲の角度をなすのが好ましい。なお、上記矩形体2の側面が、上記絶縁基板1の表面に対して90°よりも小さい角度をなす場合、この矩形体2は、上記絶縁基板1と平行方向の断面が、上端から下端に向かうにつれて小さくなる逆テーパの形状となる。また、上記矩形体2の凸部の側面は、平面であることが望ましい。
【0036】
また、上記矩形体2の高さは、この矩形体2の上に積層される第1電極3および絶縁層4の凸部の高さを規定し、また、この電界効果トランジスタのチャンネル長を規定する。したがって、上記矩形体2の高さは、0.01μm〜数μmの範囲であるのが好ましく、特に、キャリアのリークの抑制と動作速度の観点から、0.1μm〜1μmの範囲が特に好ましい。
【0037】
上記矩形体2の上面の幅は、第2の電極5の幅を規定する。この第2の電極5の幅が狭いほど、電界効果トランジスタの集積度は上がるが、上記幅が狭いと、第2の電極5の電気抵抗が増加するうえ、この矩形体2自体の形成に限界が生じる。したがって、上記矩形体2の上面の幅は、10μm〜0.01μm程度が好ましく、特に、集積度の向上と電気抵抗の抑制の観点から、1μm〜0.01μm程度が好ましい。
【0038】
<電界効果トランジスタの構成材料>
上記半導体層7を構成する材料は、Si、III−V族(主にGaAs系、他にInP,GaAlAsなど)、II−VI族(CdS/CdTe系、Cu2S,ZnS,ZnSeなど)、I−III−VI族あるいは有機半導体など、特に限定されない。しかしながら、上記有機半導体は、無機半導体と比較して、電極形成や加工の際の熱、光および化学物質などに対する耐性が一般に低いため、ダメージを受けやすい。ここで、本実施形態の電界効果トランジスタは、電極形成および加工をした後、上記半導体層7を形成する構造を有するので、この半導体層7はダメージを受けることが無い。つまり、本実施形態の電界効果トランジスタは、ダメージを受けることなく有機半導体を用いることができる点で、特に有効である。
【0039】
上記半導体層7を構成する有機半導体材料としては、電子受容性機能を有する材料と、電子供与性機能を有する材料とのいずれも用いることができ、例えば、以下に例示するような材料が利用できる。
【0040】
上記電子受容性機能を有する材料としては、例えば、ピリジンおよびその誘導体を骨格にもつオリゴマーやポリマー、キノリンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフェナンスロリン類およびその誘導体によるラダーポリマー、シアノ−ポリフェニレンビニレンなどの高分子、フッ素化無金属フタロシアニン、フッ素化金属フタロシアニン類およびその誘導体、ペリレンおよびその誘導体(PTCDA、PTCDIなど)、ナフタレン誘導体(NTCDA、NTCDIなど)、バソキュプロインおよびその誘導体などの低分子有機化合物が利用できる。
【0041】
また、電子供与性機能を有する材料としては、チオフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、フェニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、フルオレンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフランおよびその誘導体を骨格にもつオリゴマーやポリマー、チエニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、トリフェニルアミンなどの芳香族第3級アミンおよびその誘導体を骨格にもつオリゴマーやポリマー、カルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ビニルカルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ピロールおよびその誘導体を骨格にもつオリゴマーやポリマー、アセチレンおよびその誘導体を骨格にもつオリゴマーやポリマー、イソチアナフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエンおよびその誘導体を骨格にもつオリゴマーやポリマーなどの高分子、無金属フタロシアニン、金属フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ペンタセンなどのアセン類およびその誘導体、ポルフィリン、テトラメチルポルフィリン、テトラフェニルポルフィリン、テトラベンズポルフィリン、モノアゾテトラベンズポルフィリン、ジアゾテトラベンズポルフィン、トリアゾテトラベンズポルフィリン、オクタエチルポルフィリン、オクタアルキルチオポルフィラジン、オクタアルキルアミノポルフィラジン、ヘミポルフィラジン、クロロフィル等の無金属ポルフィリンや金属ポルフィリンおよびそれらの誘導体、シアニン色素、メロシアニン色素、スクアリリウム色素、キナクリドン色素、アゾ色素、アントラキノン、ベンゾキノン、ナフトキノン等のキノン系色素などの低分子有機化合物が利用できる。金属フタロシアニンや金属ポルフィリンの中心金属としては、マグネシウム、亜鉛、銅、銀、アルミニウム、ケイ素、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、スズ、白金、鉛などの金属、金属酸化物、金属ハロゲン化物などを用いることができる。
【0042】
上記半導体層7としては、上記材料を単体で用いてもよいが、上記材料が適当なバインダ材料に分散混合されたものを用いてもよい。また、適当な高分子有機化合物の主鎖中や側鎖に、上記低分子有機化合物を組み込んだ材料を用いてもよい。上記バインダ材料あるいは主鎖となる高分子有機化合物としては、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルアルコール樹脂などや、これらの共重合体、あるいは、ポリビニルカルバゾールやポリシランなどの光導電ポリマーなどが用いられる。
【0043】
上記絶縁性基板1の材料は、その上に形成する材料を安定に保持できるものであれば、特に限定されない。例えば、ステンレスなどの金属や合金、ガラス、樹脂、紙および布などが挙げられる。
【0044】
上記第1の電極3、第2の電極5および第3の電極6の材料としては、金、白金、アルミニウム、銅、タンタル、チタンなどの金属、合金、高ドープシリコンなどの低抵抗半導体や金属シリサイドなどの合金などが挙げられる。また、透明な電極に形成する場合、例えば、酸化インジウムスズ(ITO)やフッ素ドープされた酸化スズ、酸化亜鉛および酸化錫などの金属酸化物が用いられる。また、ポリアセチレン、ポリピロール、ポリチアジルなどの導電性の高分子有機化合物を用いてもよい。電極材料は、半導体層との間の電気的性質(オーミック性やショットキー性など)によっても選択される。
【0045】
上記絶縁層4の材料としては、シリコン酸化膜、シリコン窒化膜、およびこれらの混合膜などの無機材料の他、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂およびポリビニルアルコール樹脂などの有機材料や、これらの共重合体などが利用できる。
【0046】
<電界効果トランジスタの製造方法>
以下、本実施形態の電界効果トランジスタの製造方法を説明する。
【0047】
まず、絶縁基板1上に、矩形体2を形成する。この矩形体2は、例えば、上記絶縁基板1上に絶縁膜からなる所定の厚さの膜を形成し、この膜を、公知のフォトリソグラフィーの手法を用いて、図1(a)に示すような形状に加工する。具体的には、基板11としてのガラス板上に、膜厚約1.5μmの窒化シリコン膜をプラズマCVD法で形成し、続いて、フォトリソグラフィー法によりレジストパターンを形成した後、CF4ガスによる反応性イオンエッチング法によって上記窒化シリコン膜をエッチングして、矩形部2を形成する。
【0048】
なお、図1(b)に示すように、絶縁基板11を公知のフォトリソグラフィーの手法を用いて加工して、凸部11aを形成してもよい。図1(b)の電界効果トランジスタは、絶縁基板11に凸部11aを形成して、図1(a)の絶縁基板1および矩形体2と同様の形状に形成した点以外は、図1(a)の電界効果トランジスタと同じである。
【0049】
図1(a)の電界効果トランジスタは、上記絶縁基板1および矩形体2の上に、第1の電極3を形成するので、上記絶縁基板1および矩形体2は絶縁性であることが必要である。ただし、上記絶縁基板1または矩形体2の絶縁性が不十分である場合は、上記矩形体2を形成した絶縁基板1の表面を、所定の絶縁性を持つ材料で被覆してもよい。
【0050】
次に、上記矩形体2と、この矩形体2の側面と、この矩形体2の両側に位置する上記絶縁基板1の表面とに渡って、第1の電極3を形成する。この第1の電極3は、用いる材料に応じて、蒸着法、スパッタ法、塗布法およびインクジェットプリント法など公知の方法を利用することができる。蒸着法のような材料の指向性が高い方法を用いて、上記第1の電極3を成膜する場合には、上記矩形体2による段差で膜が途切れる場合がある。したがって、上記段差に対して異なる方向に配置した2つ以上の材料源を用いたり、材料フラックスの堆積方向に対して段差の方向が変わるように絶縁基板1を回転するなどの方法によって、上記段差を完全に覆うように成膜する必要がある。
【0051】
上記第1の電極3を所定の形状にする方法としては、レジストマスクや金属のマスクを利用する方法や、一旦膜を形成した後にフォトリソグラフィー法で加工する方法など公知の方法が利用できる。上記第1の電極3は、トランジスタのゲートとして機能することになるので、作製する際に上記第1の電極3から外部への配線を同時に形成してもよい。
【0052】
本実施形態では、具体的には、アルミニウム(Al)をターゲットにしたスパッタリング法によって、上記矩形部2上と、この矩形部2の側面と、この矩形部2の両側に位置する絶縁基板11の表面とに渡って、膜厚約200nmのアルミニウム膜を形成し、このアルミニウム膜を、フォトリソグラフィー法および反応性イオンエッチング法により加工して、上記第1の電極3を形成した。
【0053】
続いて、上記第1の電極3を覆う絶縁層4を形成する。この絶縁層4をシリコン酸化膜やシリコン窒化膜などの無機材料で形成する場合、プラズマCVDなどのCVD法を用いるのが好ましい。また、上記第1の電極3が、アルミニウムやタンタルなどのような絶縁性の酸化膜を形成する材料で形成されている場合には、上記第1の電極3の表面を酸化することで、絶縁層4を形成する。この酸化の方法としては、熱酸化、酸化剤の溶液による酸化および陽極酸化などの公知の方法が利用できる。また、上記絶縁層4を有機材料で形成する場合、この有機材料の溶液をスピンコート法などの方法で塗布して形成してもよい。
【0054】
本実施形態では、具体的には、アルミニウムからなる第1の電極3の表面を酸化し、約10nmの酸化アルミニウムによる絶縁層4を形成した。
【0055】
次に、上記絶縁層4の凸部上に第2の電極5を形成すると共に、上記絶縁層4の凸部の両側の平坦部に、第3の電極6を形成する。ここで、蒸着法のように、材料の指向性が高い成膜方法を用いると、指向性を有する方向に対して垂直な面には材料が付着するが、上記指向性を有する方向に対して略平行な面には材料が付着しにくい。この特性を利用して、1回の蒸着工程によって、上記絶縁層4の凸部の上面に、上記第2の電極5を形成すると共に、上記絶縁層4の凸部の両側に位置する平坦面に、上記第3の電極6を形成することができる。
【0056】
上記蒸着工程において、材料(フラックス)の指向性を高めるには、例えば、材料源と上記絶縁層4との間に、スリットを設けた構造体を挿入すればよい。また、上記材料の指向方向に対する上記絶縁層4の凸部の側面の角度によっては、この凸部の側面に、原料の回りこみによって少量の原料が付着する場合もある。しかしながら、上記絶縁層4の凸部の上面の付着量や、この凸部の両側の平坦面の付着量と比較すると、上記側面に付着する量は非常に少ない。したがって、例えば、上記材料を溶解する溶媒に適当な時間浸漬することにより、エッチングによって、容易に凸部の側面の付着物のみを除去できる。
【0057】
本実施形態では、具体的には、上記絶縁基板11の表面の法線方向と材料フラックスの指向方向がほぼ平行になるように配置した電子ビーム蒸着源から、材料としての白金(以下、Ptという)を出射させ、このPtを上記絶縁層4の表面に蒸着させた。その結果、上記絶縁層4の凸部上に、Ptからなる第2の電極5を形成すると共に、上記絶縁層4の凸部の両側の平坦部上に、Ptからなる第3の電極6を形成できた。ただし、上記絶縁層4の凸部の側面にPtが付着した場合、等方性のプラズマエッチングによってエッチングを行ない、上記側面に付着したPtが除去してもよい。また、上記プラズマエッチングによる絶縁層4へのダメージが生じた場合、酸化処理を再度行ってもよい。
【0058】
次に、上記第2の電極5および第3の電極6の上に、半導体層7を形成する。この半導体層7は、上記第2の電極5と上記第3の電極6との両方に接する一方、上記第1電極3とは上記絶縁層4によって隔てられる。この半導体層7を形成する材料を、蒸着法、スパッタ法、塗布法、スピンコート法およびインクジェットプリント法など公知の方法によって積層する。蒸着法のような材料の堆積の指向性が高い方法を用いて、上記半導体層7を成膜する場合、上記絶縁層4の凸部による段差で膜が途切れる場合がある。したがって、上記段差に対して異なる方向に配置した2つ以上の材料源を用いたり、材料フラックスの堆積方向に対して段差の方向が変わるように絶縁基板1を回転するなどの方法によって、上記段差を完全に覆うように成膜する必要がある。
【0059】
本実施形態では、具体的には、上記絶縁基板11の法線方向に対して、異なる2方向に配置した2個の蒸着源からペンタセン(Pentacene)を同時に出射し、蒸着して、半導体層7を形成した。この際、2つの蒸着源を繋いだ線が、上記絶縁層4の凸部の突出方向に対して垂直になるように配置した。
【0060】
以上の工程により、本実施形態の電界効果トランジスタが完成する。
【0061】
なお、図1(b)に示す電界効果トランジスタでは、例えば基板11としてガラス板を用い、このガラス板の表面にフォトリソグラフィー法によってレジストパターンを形成する。そして、CF4およびCHF3ガスによる反応性イオンエッチング法によって上記基板11をエッチングして、凸部11aを形成する。この凸部11aの高さは約1.5μmに形成する。この後、上記各工程と同様の工程によって、第1の電極3、絶縁層4、第2の電極5、第3の電極6、および半導体層7を形成して、図1(b)の構造の電界効果トランジスタが得られる。
【0062】
本実施形態の電界効果トランジスタは、チャンネル長が、絶縁基板1上に形成された矩形部2の高さ、または、上記絶縁基板11に形成した凸部11aの高さで規定できる。上記矩形部2の高さは、この矩形部2を形成する膜の厚みによって定まり、上記絶縁基板11の凸部11aは、この絶縁基板11のエッチング深さによって定まる。上記矩形部2の高さおよび上記凸部11aの高さは、水平方向の寸法と比較して極めて小さく、かつ精密に制御できる。したがって、本実施の電界効果トランジスタは、チャンネル長を従来よりも短くできて、従来よりも高速動作が可能なトランジスタが容易に実現できる。また、本実施形態の電界効果トランジスタにおいては、ゲート電極に対して、ソース電極又はドレイン電極のいずれか一方が、絶縁基板11の表面に対して垂直方向に位置するように積層されているので、プレーナー型トランジスタと比較して集積性に優れている。
【0063】
また、上記半導体層7、電極3,5,6および絶縁層4に有機材料を用いることより、基本的に常温のプロセスで成膜や加工ができるので、製造時のエネルギー消費量を抑えることができる。
【0064】
また、有機材料を用いるので、塗布や印刷などの簡単かつ低コストのプロセスにより素子を製造することができる。また、有機材料は一般に可撓性が高いので、柔軟な素子を作製することも可能である。
【0065】
本実施形態の電界効果トランジスタの製造方法によれば、ゲート電極に相当する第1の電極3、ゲート絶縁膜に相当する絶縁層4、ソース電極又はドレイン電極に相当する第2の電極5、ドレイン電極又はソース電極に相当する第3の電極6を所定の形状に作製した後に、半導体層7を形成する。つまり、全ての電極3,5,6を形成した後の工程で、上記半導体層7を形成する。上記半導体層7を有機材料で構成する場合、有機材料は、無機材料と比較して、電極形成や加工の際の熱、光および化学物質などに対する耐性が一般に低く、ダメージを受けやすい。したがって、従来、半導体層の加工時や、この半導体層上に電極を形成する際に避けることが困難であった半導体層へのダメージを、本実施形態の電界効果トランジスタでは、効果的に回避することが可能となる。また、有機材料は一般に加工が難しいので、半導体層7を積層した後に加工を行なわない本実施形態の製造方法は、特に有効である。
【0066】
また、本実施形態の電界効果トランジスタによれば、上記第2の電極5と第3の電極6は、1回の蒸着工程で形成できるので、ソース電極およびドレイン電極を別工程で形成していた従来の縦型トランジスタよりも、簡易に製造できる。
【0067】
(第2実施形態)
第2実施形態では、断面が略矩形の第1の電極を、絶縁基板上に凸状に形成する。図2(a)および図2(b)は、本実施形態の電界効果トランジスタの一例を示す断面図である。
【0068】
<電界効果トランジスタの構造>
図2(a)に示すように、本実施形態の電界効果トランジスタは、基板21上に凸状に形成された断面矩形の第1の電極23を備え、この第1の電極23の上面および側面と、この第1の電極23の両側に位置する基板21表面とを連続して覆う絶縁層4を備える。この絶縁層4が上記第1の電極23を覆ってなる凸部の上に、第2の電極5が形成されている一方、上記絶縁層4の凸部の両側に位置する平坦面上に、第3の電極6が形成されている。上記第2の電極5、第3の電極6および絶縁層4の凸部の側面を覆うように、半導体層7が形成されている。この半導体層7は、上記第2の電極5と第3の電極6とに接する一方、前記第1の電極23とは絶縁層4によって隔てられている。
【0069】
また、本実施形態の変形例としては、図2(b)に示すように、第1の電極23のみを覆う絶縁層24を設けてもよい。この場合、上記第1の電極23および絶縁層24の両側に位置する基板21の表面に、第3の電極6,6を形成する。この場合、上記基板21は、十分な絶縁性を持つか、あるいは、上記基板21の表面が所定の絶縁性を持つ材料で被覆されている必要がある。
【0070】
上記第1の電極23によって形成する凸部の形状と寸法は、第1実施形態において矩形体2によって形成した凸部と同様である。また、本実施形態の第1の電極23、第2の電極5、第3の電極6、絶縁層4および半導体層7を構成する材料は、第1実施形態における各材料と同様である。
【0071】
<電界効果トランジスタの製造方法>
以下、図2(a)の電界効果トランジスタの製造方法を説明する。
【0072】
まず、基板21上に、断面略矩形の第1の電極23を形成する。この第1の電極23は、以下のような公知の方法によって形成する。すなわち、上記基板21上に、レジストや金属のマスクを配置し、蒸着などの方法によって、上記第1の電極23を構成する材料を堆積した後、上記マスクとマスク上に堆積した材料とを除去して第1の電極23を形成する。あるいは、上記第1の電極23の材料からなる膜を基板21表面に形成した後、フォトリソグラフィー法によって加工して、第1の電極23を形成する。
【0073】
具体的には、基板21aとしてガラス板を用い、アルミニウム(Al)をターゲットにしたスパッタリング法で膜厚約1.5μmのアルミニウム(Al)を形成し、フォトリソグラフィー法および反応性イオンエッチング法により加工して、矩形の第1の電極23aを形成した。
【0074】
上記基板21の絶縁性が不十分である場合は、上記基板21の表面を、所定の絶縁性を持つ材料で被覆してもよい。
【0075】
また、上記第1の電極23は、トランジスタのゲートとして機能するので、この第1の電極23から外部に導かれる配線を、この第1の電極23と同時に形成してもよい。
【0076】
続いて、上記第1の電極23を覆う絶縁層4を形成する。この絶縁層4として、シリコン酸化膜やシリコン窒化膜など無機材料からなる膜を成膜する場合、プラズマCVDなどのCVD法が好適に利用される。また、第1実施形態のように、高分子有機材料の溶液をスピンコート法などの方法で塗布して、有機材料からなる絶縁層4を形成してもよい。
【0077】
次に、上記絶縁層4のうち、上記第1の電極23を覆う部分である凸部の上に、第2の電極5を形成する。これと共に、上記凸部の両側に位置する絶縁層4の平坦面上に、第3の電極6,6を形成する。さらに、上記第2の電極5と第3の電極6との両方に接する一方、上記第1の電極23とは絶縁層4で隔てられる半導体層7を形成することにより、本実施形態の電界効果トランジスタが得られる。ここで、上記第2の電極5、第3の電極6および半導体層7の形成方法は、第1実施形態における各々の形成方法と同様である。
【0078】
以下、図2(b)の変形例の電界効果トランジスタの製造方法を説明する。
【0079】
この場合、第1の電極23を、アルミニウムやタンタルなど絶縁性の酸化膜が形成可能な材料で構成する。まず、基板21上に、図2(a)の電界効果トランジスタの場合と同様の方法によって、アルミニウムまたはタンタルなどからなる第1の電極23を形成する。具体的には、基板21としてガラス板を用い、このガラス板の表面に、アルミニウムをターゲットにしたスパッタリング法によって、膜厚約1.5μmのアルミニウムを形成し、フォトリソグラフィー法および反応性イオンエッチング法によって矩形にパターニングして、第1の電極23を形成する。続いて、上記第1の電極23の表面を酸化して、上記第1の電極23を覆う絶縁層24を形成する。この酸化の方法としては、熱酸化、酸化剤の溶液による酸化、あるいは、陽極酸化など公知の方法が利用できる。この酸化工程によって、例えば10nmの厚みの酸化アルミニウムを形成する。その後、第1実施形態におけるのと同様に、第2の電極5、第3の電極6および半導体層7を形成する。
【0080】
第2実施形態の電界効果トランジスタによれば、第1の電極23によって絶縁層4を凸形状にするので、第1実施形態よりも工程数を削減して、製造工程を簡易にできる。したがって、製造コストが低減され、また、プロセスの信頼性も高くできる。
【0081】
(第3実施形態)
第1および第2実施形態において、絶縁層4の凸部上に第2の電極5を形成すると共に、上記絶縁層4の凸部の両側に位置する平坦部に第3の電極6,6を形成したが、第3実施形態の電界効果トランジスタでは、上記絶縁層4の凸部から平坦部に渡って連続する第2の電極をする。図3(a),(b)および図4(a),(b)は、本実施形態の電界効果トランジスタを示す断面図である。
【0082】
<電界効果トランジスタの構造>
図3(a)の電界効果トランジスタは、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成している。また、第1および第2実施形態において、第3の電極6は絶縁層4の凸部の両側に形成したが、本実施形態では、上記凸部の左側のみに第3の電極36を形成している。これ以外は、図1(a)に示した第1実施形態の電界効果トランジスタの構造と同じ構造を有する。図3(a)において、図1(a)の電界効果トランジスタと同一の構成部分には、同一の参照番号を付している。
【0083】
図3(b)は、第3実施形態の電界効果トランジスタの変形例であり、図1(b)に示した第1実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。また、図4(a)は、図2(a)の第2実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。また、図4(b)は、図2(b)の第2実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。
【0084】
<電界効果トランジスタの製造方法>
第2の電極35および第3の電極6の製造工程以外は、第1および第2実施形態の製造方法と同様であるので、ここでは、第2の電極35および第3の電極36の製造工程のみを説明する。また、ここでは、図3(a)の電界効果トランジスタについて説明するが、図3(b)から(d)の構造を有する電界効果トランジスタについても、同様の製造方法によって製造できる。
【0085】
上記第2の電極35と第3の電極6は、以下のようにして、1つの蒸着工程で形成する。すなわち、絶縁基板1上に矩形部2、第1の電極3および絶縁層4を形成した後、蒸着法のような指向性の高い材料供給方法によって、上記第2および第3電極35,36の材料を供給する。この場合、材料フラックス(気体状にされた材料)が供給される流れの方向を、上記絶縁層4の凸部の突出方向(つまり、絶縁基板1の法線方向)に対して、斜めの方向にする。これによって、材料フラックスの流れに対する絶縁層4の凸部の陰の部分には、上記材料が供給されない。したがって、上記絶縁層4の凸部上面と、上記材料フラックスが供給される側の凸部の側面と、上記凸部に対して材料フラックスが供給される側の平坦部上に、材料フラックスが到達して膜が形成される。一方、上記材料フラックスが供給される側と反対側の平坦部には、上記絶縁層4の凸部によって材料フラックスの流れに対して形成される陰の部分以外の部分に、上記材料フラックスが到達し、膜が形成される。また、上記絶縁層4の凸部の側面について、上記材料フラックスが供給される側と反対側の側面には、上記材料による膜は形成されない。上記絶縁層4の凸部による陰で膜が形成されない領域の大きさは、上記凸部の突出方向(基板面の法線方向)に対する材料フラックスの流れ方向と、上記凸部の高さや形状とで制御できる。
【0086】
以上のような方法により、上記絶縁層4の凸部上と、この凸部の一方の側面と、上記凸部の一方の側に位置する平坦部上とに渡って連続する第2の電極35と、上記凸部の他方の側の平坦部上に位置する第3の電極36とを、1つの工程で形成できる。
【0087】
本実施形態の電界効果トランジスタの製造方法によれば、第1および第2実施形態と同様の効果が得られる。第1および第2実施形態の製造方法では、第2の電極5および第3の電極6を1つの工程で形成する際、材料フラックスが回りこみによって絶縁層4の凸部の側面に付着する場合があり、この凸部の側面に付着した原料を除去する工程が必要になる場合があった。これに対して、第3実施形態の製造方法によれば、絶縁層4の凸部に対して斜めの方向から材料フラックスを供給するので、この材料フラックスを供給する側と反対側の凸部の側面には、回り込みによる材料の付着を避けることができる。したがて、電界効果トランジスタの信頼性が高まり、電界効果トランジスタの製造方法の工程数を少なくできる。
【0088】
上記実施形態において、第2の電極35は凸部の右側に延在して形成すると共に、第3の電極36は左側の平坦部に形成したが、第2の電極35を凸部の左側に延在して形成すると共に、第3の電極36を右側の平坦部に形成してもよい。
【0089】
【発明の効果】
以上より明らかなように、本発明の電界効果トランジスタによれば、基板上に形成され、凸部を有する第1の電極と、上記第1の電極を覆う絶縁層と、上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層とを備えるので、この半導体層は、上記第1の電極、絶縁層、第2の電極および第3の電極を形成した後に形成することができ、その結果、作製時に受けるダメージを効果的に防止できる。したがって、上記半導体層に形成されるチャネル領域を、安定して良好な特性にできるから、良好な特性の電界効果トランジスタが安定して得られる。
【図面の簡単な説明】
【図1】図1(a),(b)は、本発明の第1実施形態の電界効果トランジスタを示す断面図である。
【図2】図2(a),(b)は、第2実施形態の電界効果トランジスタを示す断面図である。
【図3】図3(a),(b)は、第3実施形態の電界効果トランジスタを示す断面図である。
【図4】図4(a),(b)は、第3実施形態の電界効果トランジスタを示す断面図である。
【符号の説明】
1 絶縁基板
2 矩形体
3 第1の電極
4 絶縁層
5 第2の電極
6 第3の電極
7 半導体層
【発明の属する技術分野】
本発明は、ディスプレイの駆動回路、論理回路、メモリ回路および2次元イメージセンサ等に好適な電界効果トランジスタと、その製造方法に関する。
【0002】
【従来の技術】
一般に、ディスプレイの駆動回路、論理回路、メモリ回路および2次元イメージセンサ等に利用されるプレーナー型トランジスタは、チャンネル領域と、このチャンネル領域によって分離されたソースとドレインが、略同一の平面上に配置された構造であるため、集積化に不利であるという課題がある。また、チャンネル長の微細化のためには極めて高精度な微細加工技術が必要となるため、高速化に不利であるという課題がある。これらの課題を解決する技術として、従来、縦型のトランジスタが提案されている。この縦型トランジスタは、ソース、チャンネル領域およびドレインを形成する半導体層を縦方向(基板表面の法線方向)に順次積層してなり、トランジスタの占める面積が小さいので集積化に有利である。また、この縦型トランジスタのチャンネル長は、チャネル領域を形成する半導体層の厚みで決まるため、容易に微小にでき、かつ、精度よく制御できるので、高速化にも有利である。
【0003】
従来、この種の縦型トランジスタとしては、基板上に、半導体からなるドレイン領域、チャンネル領域およびソース領域をメサ状に形成し、上記チャンネル領域の側面に絶縁層を介してゲート電極を設けた構造が提案されている(例えば、特公平4−47987号公報:特許文献1参照)。また、半導体からなるソース領域、チャンネル領域およびドレイン領域を形成し、上記ソース領域、チャンネル領域およびドレイン領域を貫いて形成した凹部内に、上記チャンネル領域の側面に位置すると共に絶縁層に隔てられたゲート電極を設けた構造(例えば、特開58−3287号公報:特許文献2参照)が開示されている。
【0004】
上記縦型トランジスタの製造方法としては、例えば、絶縁性基板上にドレイン電極を形成する工程と、上記ドレイン電極上に絶縁層を形成する工程と、上記絶縁層の上にゲート電極を所定の形状に形成する工程と、上記ゲート電極を陽極酸化して絶縁膜で被う工程と、上記ゲート電極をマスクとして、上記ドレイン電極上の絶縁層をエッチング除去する工程と、上記絶縁性基板上の全面に半導体層を形成する工程と、この半導体層の上にソース電極を形成する工程とを備えた製造方法が開示されている(例えば、特開平2−84775号公報:特許文献3参照)。
【0005】
ところで、近年、製造装置や製造工程が簡易になることで製造コストが低減でき、また、汎用デバイスへの適用性が高い等の特徴を有する有機半導体材料を用いたトランジスタが開示されている(例えば、特開昭64−25563号公報:特許文献4参照)。しかしながら、現在知られている有機半導体は、一般にキャリア移動度が小さいため、Si(シリコン)や化合物半導体による電界効果トランジスタと比較して高速動作が困難である。そこで、Siや化合物半導体を用いた縦型電界効果トランジスタと同様に、有機半導体を用いた場合においても、チャネル長を膜厚によって制御することによって微細化・高速化を可能とする電界効果トランジスタが提案されている。このような有機半導体を用いた縦型電界効果トランジスタとしては、トップアンドボトムコンタクト型と呼ばれる構造が提案されている(非特許文献1および非特許文献2参照)。このトップアンドボトムコンタクト型の電界効果トランジスタは、ゲート電極上に形成した絶縁膜の一部の上にソース電極を配置し、このソース電極と上記絶縁膜とを覆うと共に、略均一な厚みを有する半導体層を形成している。この半導体層は、上記ソース電極上に形成した部分の表面が、上記絶縁層上に形成した部分の表面に対して段差を有している。この半導体層上であって、上記ソース電極を配置していない側に、上記段差を埋めるようにドレイン電極を配置している。上記半導体層のうち、上記ソース電極とドレイン電極との間の部分をチャネル領域として働かせて、この半導体層の略厚み方向に通過する電流を、上記ゲート電極の電位で制御するものである。
【0006】
【特許文献1】
特公平4−47987号公報
【特許文献2】
特開58−3287号公報
【特許文献3】
特開平2−84775号公報
【特許文献4】
特開昭64−25563号公報
【非特許文献1】
“印刷プロセスで製造できる有機薄膜トランジスタを開発”、[online]、2002年1月21日、産業技術総合研究所、[2002年10月15日検索]、インターネット<URL:http://www.aist.go.jp/aist_j/press_release/pr2002/pr20020121/pr20020121.html>
【非特許文献2】
吉田学、外4名、「FET特性向上のための新たな有機トランジスタ素子構造の設計」、第49回応用物理学関係連合講演会講演予稿集No.3、応用物理学会、平成14年3月27日、p.1236
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来のドレイン領域、チャネル領域およびソース領域をメサ状に形成した縦型トランジスタは、上記各領域を形成する半導体をメサ状に加工する際や、このメサ状に加工された半導体の表面に絶縁層を真空蒸着やスパッタ法などで形成する際に、上記半導体や隣合う半導体の界面がダメージを受ける不都合が生じる場合がある。また、上記ソース領域、チャンネル領域およびドレイン領域を貫いて凹部を形成した縦型トランジスタは、上記凹部を形成する際や、この凹部内の表面に絶縁層を形成する際に、上記各領域を形成する半導体や、隣り合う半導体の界面がダメージを受けるという不都合が生じる場合がある。
【0008】
また、上記従来の縦型トランジスタの製造方法は、上記半導体層の上にソース電極を形成する工程で、上記半導体層にダメージを与える可能性がある。
【0009】
また、上記従来の有機半導体を用いたトランジスタについて、有機材料は、無機材料と比較して、電極形成や加工の際の熱、光および化学物質等に対する耐性が一般に低いため、ダメージを受けやすい。したがって、上記有機半導体を用いたトップアンドボトムコンタクト型の電界効果トランジスは、上記一部がチャネル領域として働く有機半導体層上に、ドレイン電極を形成するので、上記半導体層にダメージが生じやすく、素子の性能や信頼性を損ない易いという不都合がある。また、一般に、トランジスタの製造工程では、フォトリソグラフィー技術が用いられるが、有機材料は、一般に加工が困難であったり、加工によるダメージが大きいという不都合がある。
【0010】
そこで、本発明の目的は、製造時に半導体層へのダメージが少なく、また、電極材料や電極構造の作製方法に対する制限が少なく、かつ、集積化と高速化に有利な電界効果トランジスタと、その製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するため、本発明の電界効果トランジスタは、基板上に形成され、凸部を有する第1の電極と、
上記第1の電極を覆う絶縁層と、
上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層と
を備えることを特徴としている。
【0012】
上記構成によれば、例えば、第1の電極をゲート電極とし、第2の電極および第3の電極をソース電極およびドレイン電極とする。そうすると、上記第2の電極と、上記第3の電極との間の距離であって、上記第1の電極が有する凸部の高さに相当する距離により、チャンネル長が規定される。上記第2の電極は第1電極の上方に位置するので、ゲート電極と、ソース電極またはドレイン電極とが基板表面の略直角方向に積層された縦型トランジスタが構成される。したがって、プレーナ型トランジスタよりも高い集積化を行なうことができる。
【0013】
ここで、上記半導体層は、上記第1の電極、絶縁層、第2の電極および第3の電極を作製した後に形成できるので、例えば電極の加工時に生じる熱などによりダメージを受けることが無い。したがって、上記半導体層に形成されるチャネル領域は、製造時のダメージを防止できる。その結果、この電界効果トランジスタは、良好な特性を安定して得ることができる。
【0014】
また、上記チャネル長を規定する第1の電極の凸部の高さは、例えば、この第1の電極を形成する際の膜厚の調節などによって調節できる。上記第1の電極の凸部の高さのような基板の厚み方向の寸法等は、水平方向の寸法と比較して極めて小さく、かつ、精密に加工や調節を行なうことができる。したがって、プレーナ型トランジスタにおいて例えば不純物の拡散領域の間の距離を調節してチャネル長を調節するよりも、高精度かつ容易にチャネル長が制御できる。したがって、プレーナー型トランジスタよりも、チャネル長を容易に微細化できて、高速なトランジスタを容易に実現できる。
【0015】
1実施形態の電界効果トランジスタは、上記基板は凸部を有し、
上記第1の電極は、上記基板の表面に形成されて凸形状をなし、
上記絶縁層は、上記第1の電極の表面に形成されて凸形状をなし、
上記第3の電極は、上記絶縁層上に、この絶縁層の凸部の両側の少なくとも一方に位置するように形成されている。
【0016】
上記実施形態によれば、上記凸形状をなす第1の電極の凸部の高さが、上記基板の凸部の高さによって規定される。この基板の凸部の高さは、例えばエッチングなどによって高精度かつ容易に制御される。したがって、この電界効果トランジスタのチャネル長は、プレーナ型トランジスタよりも容易に高精度に制御できるので、非常に高速動作が可能なトランジスタが容易に実現できる。
【0017】
なお、上記基板の凸部は、基板の一部をエッチングして形成してもよく、あるいは、基板表面に例えば略矩形の突出部を別個に配置することによって形成してもよい。
【0018】
1実施形態の電界効果トランジスタは、上記第1の電極は、略矩形の断面を有し、
上記絶縁層は、少なくとも上記第1の電極の上面と両側面とを覆っている。
【0019】
上記実施形態によれば、上記第1の電極が、略矩形の断面を有して、上記基板表面に対する凸部を構成するので、この第1の電極自身の高さによって、電界効果トランジスタのチャネル長が規定される。したがって、例えば第1の電極の凸部の高さを調節するために基板に加工を行なう工程を削除できるので、この電界効果トランジスタの製造工程を削減して、製造コストを削減できる。
【0020】
1実施形態の電界効果トランジスタは、上記第2の電極は、上記第1の電極の凸部の上方に形成された第1の水平部と、この第1の水平部と連続して形成され、上記第1の電極の凸部の両側のうちの一方に形成された垂直部と第2の水平部とを有し、
上記第3の電極は、上記第1の電極の凸部の両側のうちの他方に形成された水平部を有する。
【0021】
上記実施形態によれば、例えば蒸着法のように、材料の指向性が高い成膜方法を用いることによって、上記第2の電極および第3の電極が同時に容易に形成される。より詳しくは、材料の指向性が高い成膜方法では、材料の供給方向に対して直角な面には材料が付着するが、上記材料の供給方法に対して平行に近い面には材料が付着し難い。ここで、上記第1電極の凸部に対して、斜めの方向から電極材料を供給することによって、上記凸部の上方の水平面と、この凸部の一方の側の垂直面と、この垂直面に連なって上記凸部の一方に位置する水平面とに上記材料を堆積して、第2電極を形成できる。また、上記凸部の他方に位置する水平面に上記材料を堆積して、第3の電極を形成できる。このとき、上記材料の供給方向の陰となる凸部の他方の側の垂直面には、材料の回り込みによる付着は殆ど生じない。したがって、例えば、溶液によって不要の付着材料をエッチング除去する工程等が不要になるから、上記第2の電極および第3の電極は、少ない工程数で容易に同時に形成される。
【0022】
1実施形態の電界効果トランジスタは、上記第1の電極、第2の電極、第3の電極、絶縁層および半導体層のうちの少なくとも1つが、有機材料からなる。
【0023】
上記有機材料は、基本的に常温のプロセスで成膜や加工ができるので、電界効果トランジスタの製造時のエネルギー消費量が削減される。また、上記有機材料は、塗布や印刷などの簡単かつ低コストのプロセスにより形成できるので、電界効果トランジスタを簡単かつ低コストで製造できる。また、上記有機材料は、一般に可撓性が高いので、比較的柔らかい電界効果トランジスタが得られる。
【0024】
本発明の電界効果トランジスタの製造方法は、基板に凸部を形成する工程と、上記基板上に、この基板の凸部に応じた凸部を有する第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の凸部の上方に第2の電極を形成する工程と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴としている。
【0025】
上記構成によれば、上記第1の電極、第2の電極、第3の電極、および、絶縁層を形成した後に、上記半導体層を形成する。したがって、この半導体層は、形状を変更したり、電極を形成したりするための加工が不要である。したがって、従来、避けることが困難であった半導体層の加工時に生じていたダメージを、効果的に回避することができる。特に、上記半導体層を有機材料で構成する場合、有機材料は、無機材料と比較して加工の際の熱、光、および、化学物質等に対する耐性が一般に低く、ダメージを受けやすいので、本発明は特に有効である。また、上記半導体層の加工が殆ど不要であるので、一般に加工を行ない難い有機材料を用いても、半導体層の加工のための手間が増大することが無い。
【0026】
本発明の電界効果トランジスタの製造方法は、基板上に、この基板表面に対して凸部をなす第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の上方に位置する第2の電極を形成する工程と、
上記第1の電極の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴としている。
【0027】
上記構成によれば、基板上に、この基板表面に対して凸部をなす第1の電極を形成する工程により、電界効果トランジスタのゲート長が規定される。つまり、例えば基板を凸形状にすることによって第1の電極に凸部を形成するよりも、少ない工程で電界効果トランジスタのゲート長が規定できる。したがって、電界効果トランジスタを容易かつ安価に製造できる。
【0028】
また、上記構成によれば、上記第1の電極、第2の電極、第3の電極、および、絶縁層を形成した後に半導体層を形成するので、上記半導体層は、形状を変更したり、電極を形成したりするための加工が不要である。したがって、半導体層を加工する際に生じるダメージを効果的に回避して、良好な特性の電界効果トランジスタを安定して製造できる。また、上記半導体層を、加工の際にダメージを受け易い有機材料によって形成する場合においても、この半導体層のダメージを効果的に回避して、良好な特性の電界効果トランジスタを製造できる。
【0029】
1実施形態の電界効果トランジスタは、上記第2の電極を形成する工程と、上記第3の電極を形成する工程とを、1つの蒸着工程で行う。
【0030】
上記実施形態によれば、成膜材料の指向性が高い蒸着工程を用いることによって、上記第1の電極の上方と、この第1の電極の両側のうちの少なくとも一方とに同時に成膜を行なうことができ、これによって、上記第2の電極と第3の電極とを少ない工程で形成できる。
【0031】
また、上記第1の電極の凸部に対して、この凸部の突出方向に対して斜めの方向から蒸着材料を供給することにより、上記凸部の上方に位置する水平面と、上記凸部の両側のうちの一方に位置する垂直面と、この垂直面に連なる水平面とに上記材料を堆積して、第2の電極が形成できる。これと同時に、上記凸部の両側のうちの他方に位置する水平面に上記材料を堆積して、第3の電極が形成できる。すなわち、上記成膜材料の指向性が比較的高いことを利用して、上記凸部の両側のうちの他方に位置する垂直面に、上記成膜材料が殆ど付着させないようにして、付着した不要の成膜材料を除去する工程を削除できる。したがって、本実施形態の製造方法によれば、縦型の電界効果トランジスタを、簡単な工程で安価に製造できる。
【0032】
【発明の実施の形態】
以下、本発明の縦型電界効果トランジスタの実施の形態について説明する。
【0033】
(第1実施形態)
<電界効果トランジスタの構造>
図1(a)は、本発明の第1実施形態である電界効果トランジスタの一例を示す断面図である。この電界効果トランジスタは、基板としての絶縁性基板1上に、絶縁性材料からなる矩形体2を備える。この矩形体2によって、基板表面に対する凸部を構成している。上記矩形体2の上面と、側面と、上記矩形体2の両側の絶縁性基板1の表面とに渡って、第1の電極3が形成されている。この第1の電極3の表面を覆うように、絶縁層4が略均一な厚みに形成されて凸形状をなしている。この絶縁層4上には、凸部の上面に第2の電極5が設けられ、この凸部の両側に位置する平坦面に、第3の電極6が設けられている。上記第2の電極5および第3の電極6は、上記第1の電極3に対して絶縁層4で絶縁されている。上記第2の電極5の表面と、上記第3の電極6の表面と、上記絶縁層4の凸部の両側面とに接するように、半導体層7が形成されている。
【0034】
上記構成の電界効果トランジスタは、ゲートに相当する第1の電極3に電圧を印加すると、絶縁層4に隔てられて上記第1の電極3と相対する半導体層7において、上記絶縁層4の近傍の領域(チャンネル領域)に、電荷が誘起される。したがって、ソースおよびドレインに相当する第2の電極5と第3の電極6(どちらがソースであってもよい)の間に電圧を印加することにより、トランジスタとして動作する。
【0035】
上記絶縁性材料からなる矩形体2の形状は、この矩形体2の上方であって、絶縁層4の凸部の上に位置する第2の電極5と、上記矩形体2の両側に位置する第3の電極6とを隔てることができる形状であればよい。この矩形体2の形状によって、上記第1の電極3および絶縁層4の凸部の形状が定まる。また、上記矩形体2の側面は、その両側に位置する平坦面に対して、つまり、この矩形体2が載置される絶縁基板1の表面に対して、70°〜100°程度の角度をなすように形成し、特に、80°〜90°の範囲の角度をなすのが好ましい。なお、上記矩形体2の側面が、上記絶縁基板1の表面に対して90°よりも小さい角度をなす場合、この矩形体2は、上記絶縁基板1と平行方向の断面が、上端から下端に向かうにつれて小さくなる逆テーパの形状となる。また、上記矩形体2の凸部の側面は、平面であることが望ましい。
【0036】
また、上記矩形体2の高さは、この矩形体2の上に積層される第1電極3および絶縁層4の凸部の高さを規定し、また、この電界効果トランジスタのチャンネル長を規定する。したがって、上記矩形体2の高さは、0.01μm〜数μmの範囲であるのが好ましく、特に、キャリアのリークの抑制と動作速度の観点から、0.1μm〜1μmの範囲が特に好ましい。
【0037】
上記矩形体2の上面の幅は、第2の電極5の幅を規定する。この第2の電極5の幅が狭いほど、電界効果トランジスタの集積度は上がるが、上記幅が狭いと、第2の電極5の電気抵抗が増加するうえ、この矩形体2自体の形成に限界が生じる。したがって、上記矩形体2の上面の幅は、10μm〜0.01μm程度が好ましく、特に、集積度の向上と電気抵抗の抑制の観点から、1μm〜0.01μm程度が好ましい。
【0038】
<電界効果トランジスタの構成材料>
上記半導体層7を構成する材料は、Si、III−V族(主にGaAs系、他にInP,GaAlAsなど)、II−VI族(CdS/CdTe系、Cu2S,ZnS,ZnSeなど)、I−III−VI族あるいは有機半導体など、特に限定されない。しかしながら、上記有機半導体は、無機半導体と比較して、電極形成や加工の際の熱、光および化学物質などに対する耐性が一般に低いため、ダメージを受けやすい。ここで、本実施形態の電界効果トランジスタは、電極形成および加工をした後、上記半導体層7を形成する構造を有するので、この半導体層7はダメージを受けることが無い。つまり、本実施形態の電界効果トランジスタは、ダメージを受けることなく有機半導体を用いることができる点で、特に有効である。
【0039】
上記半導体層7を構成する有機半導体材料としては、電子受容性機能を有する材料と、電子供与性機能を有する材料とのいずれも用いることができ、例えば、以下に例示するような材料が利用できる。
【0040】
上記電子受容性機能を有する材料としては、例えば、ピリジンおよびその誘導体を骨格にもつオリゴマーやポリマー、キノリンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフェナンスロリン類およびその誘導体によるラダーポリマー、シアノ−ポリフェニレンビニレンなどの高分子、フッ素化無金属フタロシアニン、フッ素化金属フタロシアニン類およびその誘導体、ペリレンおよびその誘導体(PTCDA、PTCDIなど)、ナフタレン誘導体(NTCDA、NTCDIなど)、バソキュプロインおよびその誘導体などの低分子有機化合物が利用できる。
【0041】
また、電子供与性機能を有する材料としては、チオフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、フェニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、フルオレンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフランおよびその誘導体を骨格にもつオリゴマーやポリマー、チエニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、トリフェニルアミンなどの芳香族第3級アミンおよびその誘導体を骨格にもつオリゴマーやポリマー、カルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ビニルカルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ピロールおよびその誘導体を骨格にもつオリゴマーやポリマー、アセチレンおよびその誘導体を骨格にもつオリゴマーやポリマー、イソチアナフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエンおよびその誘導体を骨格にもつオリゴマーやポリマーなどの高分子、無金属フタロシアニン、金属フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ペンタセンなどのアセン類およびその誘導体、ポルフィリン、テトラメチルポルフィリン、テトラフェニルポルフィリン、テトラベンズポルフィリン、モノアゾテトラベンズポルフィリン、ジアゾテトラベンズポルフィン、トリアゾテトラベンズポルフィリン、オクタエチルポルフィリン、オクタアルキルチオポルフィラジン、オクタアルキルアミノポルフィラジン、ヘミポルフィラジン、クロロフィル等の無金属ポルフィリンや金属ポルフィリンおよびそれらの誘導体、シアニン色素、メロシアニン色素、スクアリリウム色素、キナクリドン色素、アゾ色素、アントラキノン、ベンゾキノン、ナフトキノン等のキノン系色素などの低分子有機化合物が利用できる。金属フタロシアニンや金属ポルフィリンの中心金属としては、マグネシウム、亜鉛、銅、銀、アルミニウム、ケイ素、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、スズ、白金、鉛などの金属、金属酸化物、金属ハロゲン化物などを用いることができる。
【0042】
上記半導体層7としては、上記材料を単体で用いてもよいが、上記材料が適当なバインダ材料に分散混合されたものを用いてもよい。また、適当な高分子有機化合物の主鎖中や側鎖に、上記低分子有機化合物を組み込んだ材料を用いてもよい。上記バインダ材料あるいは主鎖となる高分子有機化合物としては、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルアルコール樹脂などや、これらの共重合体、あるいは、ポリビニルカルバゾールやポリシランなどの光導電ポリマーなどが用いられる。
【0043】
上記絶縁性基板1の材料は、その上に形成する材料を安定に保持できるものであれば、特に限定されない。例えば、ステンレスなどの金属や合金、ガラス、樹脂、紙および布などが挙げられる。
【0044】
上記第1の電極3、第2の電極5および第3の電極6の材料としては、金、白金、アルミニウム、銅、タンタル、チタンなどの金属、合金、高ドープシリコンなどの低抵抗半導体や金属シリサイドなどの合金などが挙げられる。また、透明な電極に形成する場合、例えば、酸化インジウムスズ(ITO)やフッ素ドープされた酸化スズ、酸化亜鉛および酸化錫などの金属酸化物が用いられる。また、ポリアセチレン、ポリピロール、ポリチアジルなどの導電性の高分子有機化合物を用いてもよい。電極材料は、半導体層との間の電気的性質(オーミック性やショットキー性など)によっても選択される。
【0045】
上記絶縁層4の材料としては、シリコン酸化膜、シリコン窒化膜、およびこれらの混合膜などの無機材料の他、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂およびポリビニルアルコール樹脂などの有機材料や、これらの共重合体などが利用できる。
【0046】
<電界効果トランジスタの製造方法>
以下、本実施形態の電界効果トランジスタの製造方法を説明する。
【0047】
まず、絶縁基板1上に、矩形体2を形成する。この矩形体2は、例えば、上記絶縁基板1上に絶縁膜からなる所定の厚さの膜を形成し、この膜を、公知のフォトリソグラフィーの手法を用いて、図1(a)に示すような形状に加工する。具体的には、基板11としてのガラス板上に、膜厚約1.5μmの窒化シリコン膜をプラズマCVD法で形成し、続いて、フォトリソグラフィー法によりレジストパターンを形成した後、CF4ガスによる反応性イオンエッチング法によって上記窒化シリコン膜をエッチングして、矩形部2を形成する。
【0048】
なお、図1(b)に示すように、絶縁基板11を公知のフォトリソグラフィーの手法を用いて加工して、凸部11aを形成してもよい。図1(b)の電界効果トランジスタは、絶縁基板11に凸部11aを形成して、図1(a)の絶縁基板1および矩形体2と同様の形状に形成した点以外は、図1(a)の電界効果トランジスタと同じである。
【0049】
図1(a)の電界効果トランジスタは、上記絶縁基板1および矩形体2の上に、第1の電極3を形成するので、上記絶縁基板1および矩形体2は絶縁性であることが必要である。ただし、上記絶縁基板1または矩形体2の絶縁性が不十分である場合は、上記矩形体2を形成した絶縁基板1の表面を、所定の絶縁性を持つ材料で被覆してもよい。
【0050】
次に、上記矩形体2と、この矩形体2の側面と、この矩形体2の両側に位置する上記絶縁基板1の表面とに渡って、第1の電極3を形成する。この第1の電極3は、用いる材料に応じて、蒸着法、スパッタ法、塗布法およびインクジェットプリント法など公知の方法を利用することができる。蒸着法のような材料の指向性が高い方法を用いて、上記第1の電極3を成膜する場合には、上記矩形体2による段差で膜が途切れる場合がある。したがって、上記段差に対して異なる方向に配置した2つ以上の材料源を用いたり、材料フラックスの堆積方向に対して段差の方向が変わるように絶縁基板1を回転するなどの方法によって、上記段差を完全に覆うように成膜する必要がある。
【0051】
上記第1の電極3を所定の形状にする方法としては、レジストマスクや金属のマスクを利用する方法や、一旦膜を形成した後にフォトリソグラフィー法で加工する方法など公知の方法が利用できる。上記第1の電極3は、トランジスタのゲートとして機能することになるので、作製する際に上記第1の電極3から外部への配線を同時に形成してもよい。
【0052】
本実施形態では、具体的には、アルミニウム(Al)をターゲットにしたスパッタリング法によって、上記矩形部2上と、この矩形部2の側面と、この矩形部2の両側に位置する絶縁基板11の表面とに渡って、膜厚約200nmのアルミニウム膜を形成し、このアルミニウム膜を、フォトリソグラフィー法および反応性イオンエッチング法により加工して、上記第1の電極3を形成した。
【0053】
続いて、上記第1の電極3を覆う絶縁層4を形成する。この絶縁層4をシリコン酸化膜やシリコン窒化膜などの無機材料で形成する場合、プラズマCVDなどのCVD法を用いるのが好ましい。また、上記第1の電極3が、アルミニウムやタンタルなどのような絶縁性の酸化膜を形成する材料で形成されている場合には、上記第1の電極3の表面を酸化することで、絶縁層4を形成する。この酸化の方法としては、熱酸化、酸化剤の溶液による酸化および陽極酸化などの公知の方法が利用できる。また、上記絶縁層4を有機材料で形成する場合、この有機材料の溶液をスピンコート法などの方法で塗布して形成してもよい。
【0054】
本実施形態では、具体的には、アルミニウムからなる第1の電極3の表面を酸化し、約10nmの酸化アルミニウムによる絶縁層4を形成した。
【0055】
次に、上記絶縁層4の凸部上に第2の電極5を形成すると共に、上記絶縁層4の凸部の両側の平坦部に、第3の電極6を形成する。ここで、蒸着法のように、材料の指向性が高い成膜方法を用いると、指向性を有する方向に対して垂直な面には材料が付着するが、上記指向性を有する方向に対して略平行な面には材料が付着しにくい。この特性を利用して、1回の蒸着工程によって、上記絶縁層4の凸部の上面に、上記第2の電極5を形成すると共に、上記絶縁層4の凸部の両側に位置する平坦面に、上記第3の電極6を形成することができる。
【0056】
上記蒸着工程において、材料(フラックス)の指向性を高めるには、例えば、材料源と上記絶縁層4との間に、スリットを設けた構造体を挿入すればよい。また、上記材料の指向方向に対する上記絶縁層4の凸部の側面の角度によっては、この凸部の側面に、原料の回りこみによって少量の原料が付着する場合もある。しかしながら、上記絶縁層4の凸部の上面の付着量や、この凸部の両側の平坦面の付着量と比較すると、上記側面に付着する量は非常に少ない。したがって、例えば、上記材料を溶解する溶媒に適当な時間浸漬することにより、エッチングによって、容易に凸部の側面の付着物のみを除去できる。
【0057】
本実施形態では、具体的には、上記絶縁基板11の表面の法線方向と材料フラックスの指向方向がほぼ平行になるように配置した電子ビーム蒸着源から、材料としての白金(以下、Ptという)を出射させ、このPtを上記絶縁層4の表面に蒸着させた。その結果、上記絶縁層4の凸部上に、Ptからなる第2の電極5を形成すると共に、上記絶縁層4の凸部の両側の平坦部上に、Ptからなる第3の電極6を形成できた。ただし、上記絶縁層4の凸部の側面にPtが付着した場合、等方性のプラズマエッチングによってエッチングを行ない、上記側面に付着したPtが除去してもよい。また、上記プラズマエッチングによる絶縁層4へのダメージが生じた場合、酸化処理を再度行ってもよい。
【0058】
次に、上記第2の電極5および第3の電極6の上に、半導体層7を形成する。この半導体層7は、上記第2の電極5と上記第3の電極6との両方に接する一方、上記第1電極3とは上記絶縁層4によって隔てられる。この半導体層7を形成する材料を、蒸着法、スパッタ法、塗布法、スピンコート法およびインクジェットプリント法など公知の方法によって積層する。蒸着法のような材料の堆積の指向性が高い方法を用いて、上記半導体層7を成膜する場合、上記絶縁層4の凸部による段差で膜が途切れる場合がある。したがって、上記段差に対して異なる方向に配置した2つ以上の材料源を用いたり、材料フラックスの堆積方向に対して段差の方向が変わるように絶縁基板1を回転するなどの方法によって、上記段差を完全に覆うように成膜する必要がある。
【0059】
本実施形態では、具体的には、上記絶縁基板11の法線方向に対して、異なる2方向に配置した2個の蒸着源からペンタセン(Pentacene)を同時に出射し、蒸着して、半導体層7を形成した。この際、2つの蒸着源を繋いだ線が、上記絶縁層4の凸部の突出方向に対して垂直になるように配置した。
【0060】
以上の工程により、本実施形態の電界効果トランジスタが完成する。
【0061】
なお、図1(b)に示す電界効果トランジスタでは、例えば基板11としてガラス板を用い、このガラス板の表面にフォトリソグラフィー法によってレジストパターンを形成する。そして、CF4およびCHF3ガスによる反応性イオンエッチング法によって上記基板11をエッチングして、凸部11aを形成する。この凸部11aの高さは約1.5μmに形成する。この後、上記各工程と同様の工程によって、第1の電極3、絶縁層4、第2の電極5、第3の電極6、および半導体層7を形成して、図1(b)の構造の電界効果トランジスタが得られる。
【0062】
本実施形態の電界効果トランジスタは、チャンネル長が、絶縁基板1上に形成された矩形部2の高さ、または、上記絶縁基板11に形成した凸部11aの高さで規定できる。上記矩形部2の高さは、この矩形部2を形成する膜の厚みによって定まり、上記絶縁基板11の凸部11aは、この絶縁基板11のエッチング深さによって定まる。上記矩形部2の高さおよび上記凸部11aの高さは、水平方向の寸法と比較して極めて小さく、かつ精密に制御できる。したがって、本実施の電界効果トランジスタは、チャンネル長を従来よりも短くできて、従来よりも高速動作が可能なトランジスタが容易に実現できる。また、本実施形態の電界効果トランジスタにおいては、ゲート電極に対して、ソース電極又はドレイン電極のいずれか一方が、絶縁基板11の表面に対して垂直方向に位置するように積層されているので、プレーナー型トランジスタと比較して集積性に優れている。
【0063】
また、上記半導体層7、電極3,5,6および絶縁層4に有機材料を用いることより、基本的に常温のプロセスで成膜や加工ができるので、製造時のエネルギー消費量を抑えることができる。
【0064】
また、有機材料を用いるので、塗布や印刷などの簡単かつ低コストのプロセスにより素子を製造することができる。また、有機材料は一般に可撓性が高いので、柔軟な素子を作製することも可能である。
【0065】
本実施形態の電界効果トランジスタの製造方法によれば、ゲート電極に相当する第1の電極3、ゲート絶縁膜に相当する絶縁層4、ソース電極又はドレイン電極に相当する第2の電極5、ドレイン電極又はソース電極に相当する第3の電極6を所定の形状に作製した後に、半導体層7を形成する。つまり、全ての電極3,5,6を形成した後の工程で、上記半導体層7を形成する。上記半導体層7を有機材料で構成する場合、有機材料は、無機材料と比較して、電極形成や加工の際の熱、光および化学物質などに対する耐性が一般に低く、ダメージを受けやすい。したがって、従来、半導体層の加工時や、この半導体層上に電極を形成する際に避けることが困難であった半導体層へのダメージを、本実施形態の電界効果トランジスタでは、効果的に回避することが可能となる。また、有機材料は一般に加工が難しいので、半導体層7を積層した後に加工を行なわない本実施形態の製造方法は、特に有効である。
【0066】
また、本実施形態の電界効果トランジスタによれば、上記第2の電極5と第3の電極6は、1回の蒸着工程で形成できるので、ソース電極およびドレイン電極を別工程で形成していた従来の縦型トランジスタよりも、簡易に製造できる。
【0067】
(第2実施形態)
第2実施形態では、断面が略矩形の第1の電極を、絶縁基板上に凸状に形成する。図2(a)および図2(b)は、本実施形態の電界効果トランジスタの一例を示す断面図である。
【0068】
<電界効果トランジスタの構造>
図2(a)に示すように、本実施形態の電界効果トランジスタは、基板21上に凸状に形成された断面矩形の第1の電極23を備え、この第1の電極23の上面および側面と、この第1の電極23の両側に位置する基板21表面とを連続して覆う絶縁層4を備える。この絶縁層4が上記第1の電極23を覆ってなる凸部の上に、第2の電極5が形成されている一方、上記絶縁層4の凸部の両側に位置する平坦面上に、第3の電極6が形成されている。上記第2の電極5、第3の電極6および絶縁層4の凸部の側面を覆うように、半導体層7が形成されている。この半導体層7は、上記第2の電極5と第3の電極6とに接する一方、前記第1の電極23とは絶縁層4によって隔てられている。
【0069】
また、本実施形態の変形例としては、図2(b)に示すように、第1の電極23のみを覆う絶縁層24を設けてもよい。この場合、上記第1の電極23および絶縁層24の両側に位置する基板21の表面に、第3の電極6,6を形成する。この場合、上記基板21は、十分な絶縁性を持つか、あるいは、上記基板21の表面が所定の絶縁性を持つ材料で被覆されている必要がある。
【0070】
上記第1の電極23によって形成する凸部の形状と寸法は、第1実施形態において矩形体2によって形成した凸部と同様である。また、本実施形態の第1の電極23、第2の電極5、第3の電極6、絶縁層4および半導体層7を構成する材料は、第1実施形態における各材料と同様である。
【0071】
<電界効果トランジスタの製造方法>
以下、図2(a)の電界効果トランジスタの製造方法を説明する。
【0072】
まず、基板21上に、断面略矩形の第1の電極23を形成する。この第1の電極23は、以下のような公知の方法によって形成する。すなわち、上記基板21上に、レジストや金属のマスクを配置し、蒸着などの方法によって、上記第1の電極23を構成する材料を堆積した後、上記マスクとマスク上に堆積した材料とを除去して第1の電極23を形成する。あるいは、上記第1の電極23の材料からなる膜を基板21表面に形成した後、フォトリソグラフィー法によって加工して、第1の電極23を形成する。
【0073】
具体的には、基板21aとしてガラス板を用い、アルミニウム(Al)をターゲットにしたスパッタリング法で膜厚約1.5μmのアルミニウム(Al)を形成し、フォトリソグラフィー法および反応性イオンエッチング法により加工して、矩形の第1の電極23aを形成した。
【0074】
上記基板21の絶縁性が不十分である場合は、上記基板21の表面を、所定の絶縁性を持つ材料で被覆してもよい。
【0075】
また、上記第1の電極23は、トランジスタのゲートとして機能するので、この第1の電極23から外部に導かれる配線を、この第1の電極23と同時に形成してもよい。
【0076】
続いて、上記第1の電極23を覆う絶縁層4を形成する。この絶縁層4として、シリコン酸化膜やシリコン窒化膜など無機材料からなる膜を成膜する場合、プラズマCVDなどのCVD法が好適に利用される。また、第1実施形態のように、高分子有機材料の溶液をスピンコート法などの方法で塗布して、有機材料からなる絶縁層4を形成してもよい。
【0077】
次に、上記絶縁層4のうち、上記第1の電極23を覆う部分である凸部の上に、第2の電極5を形成する。これと共に、上記凸部の両側に位置する絶縁層4の平坦面上に、第3の電極6,6を形成する。さらに、上記第2の電極5と第3の電極6との両方に接する一方、上記第1の電極23とは絶縁層4で隔てられる半導体層7を形成することにより、本実施形態の電界効果トランジスタが得られる。ここで、上記第2の電極5、第3の電極6および半導体層7の形成方法は、第1実施形態における各々の形成方法と同様である。
【0078】
以下、図2(b)の変形例の電界効果トランジスタの製造方法を説明する。
【0079】
この場合、第1の電極23を、アルミニウムやタンタルなど絶縁性の酸化膜が形成可能な材料で構成する。まず、基板21上に、図2(a)の電界効果トランジスタの場合と同様の方法によって、アルミニウムまたはタンタルなどからなる第1の電極23を形成する。具体的には、基板21としてガラス板を用い、このガラス板の表面に、アルミニウムをターゲットにしたスパッタリング法によって、膜厚約1.5μmのアルミニウムを形成し、フォトリソグラフィー法および反応性イオンエッチング法によって矩形にパターニングして、第1の電極23を形成する。続いて、上記第1の電極23の表面を酸化して、上記第1の電極23を覆う絶縁層24を形成する。この酸化の方法としては、熱酸化、酸化剤の溶液による酸化、あるいは、陽極酸化など公知の方法が利用できる。この酸化工程によって、例えば10nmの厚みの酸化アルミニウムを形成する。その後、第1実施形態におけるのと同様に、第2の電極5、第3の電極6および半導体層7を形成する。
【0080】
第2実施形態の電界効果トランジスタによれば、第1の電極23によって絶縁層4を凸形状にするので、第1実施形態よりも工程数を削減して、製造工程を簡易にできる。したがって、製造コストが低減され、また、プロセスの信頼性も高くできる。
【0081】
(第3実施形態)
第1および第2実施形態において、絶縁層4の凸部上に第2の電極5を形成すると共に、上記絶縁層4の凸部の両側に位置する平坦部に第3の電極6,6を形成したが、第3実施形態の電界効果トランジスタでは、上記絶縁層4の凸部から平坦部に渡って連続する第2の電極をする。図3(a),(b)および図4(a),(b)は、本実施形態の電界効果トランジスタを示す断面図である。
【0082】
<電界効果トランジスタの構造>
図3(a)の電界効果トランジスタは、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成している。また、第1および第2実施形態において、第3の電極6は絶縁層4の凸部の両側に形成したが、本実施形態では、上記凸部の左側のみに第3の電極36を形成している。これ以外は、図1(a)に示した第1実施形態の電界効果トランジスタの構造と同じ構造を有する。図3(a)において、図1(a)の電界効果トランジスタと同一の構成部分には、同一の参照番号を付している。
【0083】
図3(b)は、第3実施形態の電界効果トランジスタの変形例であり、図1(b)に示した第1実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。また、図4(a)は、図2(a)の第2実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。また、図4(b)は、図2(b)の第2実施形態の電界効果トランジスタについて、第2の電極35を、絶縁層4の凸部上から側部を経て右側の平坦部に渡って形成すると共に、第3の電極36を、上記凸部の左側の平坦部に形成したものである。
【0084】
<電界効果トランジスタの製造方法>
第2の電極35および第3の電極6の製造工程以外は、第1および第2実施形態の製造方法と同様であるので、ここでは、第2の電極35および第3の電極36の製造工程のみを説明する。また、ここでは、図3(a)の電界効果トランジスタについて説明するが、図3(b)から(d)の構造を有する電界効果トランジスタについても、同様の製造方法によって製造できる。
【0085】
上記第2の電極35と第3の電極6は、以下のようにして、1つの蒸着工程で形成する。すなわち、絶縁基板1上に矩形部2、第1の電極3および絶縁層4を形成した後、蒸着法のような指向性の高い材料供給方法によって、上記第2および第3電極35,36の材料を供給する。この場合、材料フラックス(気体状にされた材料)が供給される流れの方向を、上記絶縁層4の凸部の突出方向(つまり、絶縁基板1の法線方向)に対して、斜めの方向にする。これによって、材料フラックスの流れに対する絶縁層4の凸部の陰の部分には、上記材料が供給されない。したがって、上記絶縁層4の凸部上面と、上記材料フラックスが供給される側の凸部の側面と、上記凸部に対して材料フラックスが供給される側の平坦部上に、材料フラックスが到達して膜が形成される。一方、上記材料フラックスが供給される側と反対側の平坦部には、上記絶縁層4の凸部によって材料フラックスの流れに対して形成される陰の部分以外の部分に、上記材料フラックスが到達し、膜が形成される。また、上記絶縁層4の凸部の側面について、上記材料フラックスが供給される側と反対側の側面には、上記材料による膜は形成されない。上記絶縁層4の凸部による陰で膜が形成されない領域の大きさは、上記凸部の突出方向(基板面の法線方向)に対する材料フラックスの流れ方向と、上記凸部の高さや形状とで制御できる。
【0086】
以上のような方法により、上記絶縁層4の凸部上と、この凸部の一方の側面と、上記凸部の一方の側に位置する平坦部上とに渡って連続する第2の電極35と、上記凸部の他方の側の平坦部上に位置する第3の電極36とを、1つの工程で形成できる。
【0087】
本実施形態の電界効果トランジスタの製造方法によれば、第1および第2実施形態と同様の効果が得られる。第1および第2実施形態の製造方法では、第2の電極5および第3の電極6を1つの工程で形成する際、材料フラックスが回りこみによって絶縁層4の凸部の側面に付着する場合があり、この凸部の側面に付着した原料を除去する工程が必要になる場合があった。これに対して、第3実施形態の製造方法によれば、絶縁層4の凸部に対して斜めの方向から材料フラックスを供給するので、この材料フラックスを供給する側と反対側の凸部の側面には、回り込みによる材料の付着を避けることができる。したがて、電界効果トランジスタの信頼性が高まり、電界効果トランジスタの製造方法の工程数を少なくできる。
【0088】
上記実施形態において、第2の電極35は凸部の右側に延在して形成すると共に、第3の電極36は左側の平坦部に形成したが、第2の電極35を凸部の左側に延在して形成すると共に、第3の電極36を右側の平坦部に形成してもよい。
【0089】
【発明の効果】
以上より明らかなように、本発明の電界効果トランジスタによれば、基板上に形成され、凸部を有する第1の電極と、上記第1の電極を覆う絶縁層と、上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層とを備えるので、この半導体層は、上記第1の電極、絶縁層、第2の電極および第3の電極を形成した後に形成することができ、その結果、作製時に受けるダメージを効果的に防止できる。したがって、上記半導体層に形成されるチャネル領域を、安定して良好な特性にできるから、良好な特性の電界効果トランジスタが安定して得られる。
【図面の簡単な説明】
【図1】図1(a),(b)は、本発明の第1実施形態の電界効果トランジスタを示す断面図である。
【図2】図2(a),(b)は、第2実施形態の電界効果トランジスタを示す断面図である。
【図3】図3(a),(b)は、第3実施形態の電界効果トランジスタを示す断面図である。
【図4】図4(a),(b)は、第3実施形態の電界効果トランジスタを示す断面図である。
【符号の説明】
1 絶縁基板
2 矩形体
3 第1の電極
4 絶縁層
5 第2の電極
6 第3の電極
7 半導体層
Claims (8)
- 基板上に形成され、凸部を有する第1の電極と、
上記第1の電極を覆う絶縁層と、
上記絶縁層上に形成され、上記第1の電極の凸部の上方に位置する第2の電極と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、上記絶縁層を介して位置すると共に、上記第1の電極の凸部の高さよりも低い第3の電極と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層と
を備えることを特徴とする電界効果トランジスタ。 - 請求項1に記載の電界効果トランジスタにおいて、
上記基板は凸部を有し、
上記第1の電極は、上記基板の表面に形成されて凸形状をなし、
上記絶縁層は、上記第1の電極の表面に形成されて凸形状をなし、
上記第3の電極は、上記絶縁層上に、この絶縁層の凸部の両側の少なくとも一方に位置するように形成されていることを特徴とする電界効果トランジスタ。 - 請求項1に記載の電界効果トランジスタにおいて、
上記第1の電極は略矩形の断面を有し、
上記絶縁層は、少なくとも上記第1の電極の上面と両側面とを覆っていることを特徴とする電界効果トランジスタ。 - 請求項1乃至3のいずれか1つに記載の電界効果トランジスタにおいて、
上記第2の電極は、上記第1の電極の凸部の上方に形成された第1の水平部と、この第1の水平部と連続して形成され、上記第1の電極の凸部の両側のうちの一方に形成された垂直部と第2の水平部とを有し、
上記第3の電極は、上記第1の電極の凸部の両側のうちの他方に形成された水平部を有することを特徴とする電界効果トランジスタ。 - 請求項1乃至4のいずれか1つに記載の電界効果トランジスタにおいて、
上記第1の電極、第2の電極、第3の電極、絶縁層および半導体層のうちの少なくとも1つが、有機材料からなることを特徴とする電界効果トランジスタ。 - 基板に凸部を形成する工程と、
上記基板上に、この基板の凸部に応じた凸部を有する第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の凸部の上方に第2の電極を形成する工程と、
上記第1の電極の凸部の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴とする電界効果トランジスタの製造方法。 - 基板上に、この基板表面に対して凸部をなす第1の電極を形成する工程と、
上記第1の電極を覆う絶縁層を形成する工程と、
上記絶縁層上に、上記第1の電極の上方に位置する第2の電極を形成する工程と、
上記第1の電極の両側のうちの少なくとも一方に、第3の電極を形成する工程と、
上記第2の電極と第3の電極とに接する一方、上記絶縁層によって上記第1の電極と隔てられた半導体層を形成する工程と
を備えることを特徴とする電界効果トランジスタの製造方法。 - 請求項6または7に記載の電界効果トランジスタの製造方法において、
上記第2の電極を形成する工程と、上記第3の電極を形成する工程とを、1つの蒸着工程で行うことを特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003178111A JP2005019446A (ja) | 2003-06-23 | 2003-06-23 | 電界効果トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003178111A JP2005019446A (ja) | 2003-06-23 | 2003-06-23 | 電界効果トランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005019446A true JP2005019446A (ja) | 2005-01-20 |
Family
ID=34179840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003178111A Pending JP2005019446A (ja) | 2003-06-23 | 2003-06-23 | 電界効果トランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005019446A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007086237A1 (en) * | 2006-01-24 | 2007-08-02 | Ricoh Company, Ltd. | Electronic element, current control device, arithmetic device, and display device |
JP2008060312A (ja) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタおよびその製造方法 |
JP2008060522A (ja) * | 2006-01-24 | 2008-03-13 | Ricoh Co Ltd | 電子素子、電流制御装置、演算装置及び表示装置 |
JP2008117933A (ja) * | 2006-11-02 | 2008-05-22 | Ricoh Co Ltd | 電子素子 |
JP2008270687A (ja) * | 2007-04-25 | 2008-11-06 | Sanyo Electric Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2009010283A (ja) * | 2007-06-29 | 2009-01-15 | Sanyo Electric Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2009021309A (ja) * | 2007-07-10 | 2009-01-29 | Ricoh Co Ltd | 電子素子及びその製造方法、並びに該電子素子を備えた表示装置 |
WO2009031377A1 (ja) * | 2007-09-03 | 2009-03-12 | National University Corporation University Of Toyama | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 |
JP2009224689A (ja) * | 2008-03-18 | 2009-10-01 | Sanyo Electric Co Ltd | 有機トランジスタ及びその製造方法 |
JP2009260127A (ja) * | 2008-04-18 | 2009-11-05 | Sanyo Electric Co Ltd | 有機半導体装置 |
JP2010056504A (ja) * | 2008-07-31 | 2010-03-11 | Rohm Co Ltd | 半導体素子 |
JP2010192477A (ja) * | 2009-02-13 | 2010-09-02 | Ricoh Co Ltd | 縦型論理素子 |
JP2013165175A (ja) * | 2012-02-10 | 2013-08-22 | Osaka Univ | 三次元構造を有する薄膜トランジスタ及びその製造方法 |
JP2013254859A (ja) * | 2012-06-07 | 2013-12-19 | Denso Corp | 縦型トランジスタ |
WO2014136636A1 (ja) * | 2013-03-06 | 2014-09-12 | 住友化学株式会社 | 薄膜トランジスタ |
JP5605705B2 (ja) * | 2008-04-30 | 2014-10-15 | 国立大学法人大阪大学 | 縦型電界効果トランジスタ |
CN104766871A (zh) * | 2015-04-30 | 2015-07-08 | 南京中电熊猫液晶显示科技有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
KR20160145229A (ko) * | 2015-06-09 | 2016-12-20 | 삼성디스플레이 주식회사 | 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치 |
CN113540351A (zh) * | 2020-04-21 | 2021-10-22 | 丰田自动车株式会社 | 场效应晶体管、气体传感器及其制造方法 |
-
2003
- 2003-06-23 JP JP2003178111A patent/JP2005019446A/ja active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101018764B1 (ko) * | 2006-01-24 | 2011-03-07 | 가부시키가이샤 리코 | 전자 소자, 전류 제어 장치, 연산 장치 및 표시 장치 |
JP2008060522A (ja) * | 2006-01-24 | 2008-03-13 | Ricoh Co Ltd | 電子素子、電流制御装置、演算装置及び表示装置 |
WO2007086237A1 (en) * | 2006-01-24 | 2007-08-02 | Ricoh Company, Ltd. | Electronic element, current control device, arithmetic device, and display device |
US8576211B2 (en) | 2006-01-24 | 2013-11-05 | Ricoh Company, Ltd. | Electronic element, current control device, arithmetic device, and display device |
JP2008060312A (ja) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタおよびその製造方法 |
JP2008117933A (ja) * | 2006-11-02 | 2008-05-22 | Ricoh Co Ltd | 電子素子 |
JP2008270687A (ja) * | 2007-04-25 | 2008-11-06 | Sanyo Electric Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2009010283A (ja) * | 2007-06-29 | 2009-01-15 | Sanyo Electric Co Ltd | 電界効果トランジスタおよびその製造方法 |
JP2009021309A (ja) * | 2007-07-10 | 2009-01-29 | Ricoh Co Ltd | 電子素子及びその製造方法、並びに該電子素子を備えた表示装置 |
WO2009031377A1 (ja) * | 2007-09-03 | 2009-03-12 | National University Corporation University Of Toyama | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 |
JP5403614B2 (ja) * | 2007-09-03 | 2014-01-29 | 国立大学法人富山大学 | 二重自己整合プロセスによる多重チャネル自己整合トランジスタ及びその製造方法 |
JP2009224689A (ja) * | 2008-03-18 | 2009-10-01 | Sanyo Electric Co Ltd | 有機トランジスタ及びその製造方法 |
JP2009260127A (ja) * | 2008-04-18 | 2009-11-05 | Sanyo Electric Co Ltd | 有機半導体装置 |
JP5605705B2 (ja) * | 2008-04-30 | 2014-10-15 | 国立大学法人大阪大学 | 縦型電界効果トランジスタ |
JP2010056504A (ja) * | 2008-07-31 | 2010-03-11 | Rohm Co Ltd | 半導体素子 |
JP2010192477A (ja) * | 2009-02-13 | 2010-09-02 | Ricoh Co Ltd | 縦型論理素子 |
JP2013165175A (ja) * | 2012-02-10 | 2013-08-22 | Osaka Univ | 三次元構造を有する薄膜トランジスタ及びその製造方法 |
JP2013254859A (ja) * | 2012-06-07 | 2013-12-19 | Denso Corp | 縦型トランジスタ |
WO2014136636A1 (ja) * | 2013-03-06 | 2014-09-12 | 住友化学株式会社 | 薄膜トランジスタ |
JPWO2014136636A1 (ja) * | 2013-03-06 | 2017-02-09 | 住友化学株式会社 | 薄膜トランジスタ |
CN104766871A (zh) * | 2015-04-30 | 2015-07-08 | 南京中电熊猫液晶显示科技有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
KR20160145229A (ko) * | 2015-06-09 | 2016-12-20 | 삼성디스플레이 주식회사 | 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치 |
KR102410616B1 (ko) * | 2015-06-09 | 2022-06-20 | 삼성디스플레이 주식회사 | 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치 |
CN113540351A (zh) * | 2020-04-21 | 2021-10-22 | 丰田自动车株式会社 | 场效应晶体管、气体传感器及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005019446A (ja) | 電界効果トランジスタおよびその製造方法 | |
US7919778B2 (en) | Making organic thin film transistor array panels | |
US6620657B2 (en) | Method of forming a planar polymer transistor using substrate bonding techniques | |
EP2122706B1 (en) | Method of forming organic thin film transistors | |
US7737448B2 (en) | Thin film transistor array panel and manufacture thereof | |
US20070158644A1 (en) | Organic thin-film transistor backplane with multi-layer contact structures and data lines | |
TW201014005A (en) | Organic thin film transistor, production method thereof, and electronic device | |
US7915074B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US20070109457A1 (en) | Organic thin film transistor array panel | |
KR20060098522A (ko) | 유기 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP2005079598A (ja) | 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法 | |
CN102224580A (zh) | 薄膜晶体管制造方法、薄膜晶体管以及电子装置 | |
CN101154713A (zh) | 薄膜晶体管、电光装置及电子设备 | |
US20090134387A1 (en) | Cmos semiconductor device | |
JP2006005352A (ja) | 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法 | |
JP2008277375A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP5770104B2 (ja) | 無電解めっきによる有機薄膜トランジスタのソース及びドレイン電極の形成方法 | |
US20060051888A1 (en) | Method of fabricating organic light emitting display and display fabricated by the method | |
JP2008060117A (ja) | 有機薄膜トランジスタ及びその製造方法 | |
CN102376892A (zh) | 半导体装置、显示装置和电子设备 | |
JP2005294571A (ja) | 電界効果型トランジスタ | |
JP4706236B2 (ja) | 半導体装置及びその製造方法 | |
JP4070659B2 (ja) | 電界効果トランジスタの製造方法 | |
KR20180107167A (ko) | 어레이 기판의 제조 방법 | |
JP2008060312A (ja) | 電界効果型トランジスタおよびその製造方法 |