JP2008270687A - 電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】チャネル領域を縦方向に設けた電界効果トランジスタにおいて、チャネル領域の長さをさらに短くすることができ、ドレイン電流を増加させることができる電界効果トランジスタ及びその製造方法を得る。
【解決手段】絶縁性の基板１と、基板１上に設けられる凸部形状を有する第１の電極２と、第１の電極２の上面２ｃ及び側面２ａ，２ｂを覆う絶縁層３と、絶縁層３を介して少なくとも第１の電極２の上面上に設けられる第２の電極６と、第１の電極２の側面２ａ，２ｂ上の絶縁層３に沿う領域が、第２の電極６との間で形成するチャネル領域となるように、基板上に設けられる第３の電極４，５と、第２の電極６と第３の電極５，６の間を覆い、チャネル領域を形成するように設けられる半導体層７とを備える電界効果トランジスタであって、第３の電極４，５が、第１の電極２の側面２ａ，２ｂ上の絶縁層３上まで延長して形成されていることを特徴としている。
【選択図】図１

Description

本発明は、電界効果トランジスタ及びその製造方法に関するものであり、特に有機半導体材料から半導体層を形成する有機薄膜トランジスタに有用な電界効果トランジスタ及びその製造方法に関するものである。

近年、従来の無機系材料に替えて、有機材料を活性材料として用いる有機薄膜素子への注目が集まっている。有機薄膜素子の代表例としては、有機薄膜トランジスタや、有機ＥＬ素子等が挙げられる。有機薄膜素子は、シリコン系等の無機半導体系素子に比べて低温での膜形成が可能であり、超軽量、薄型でフレキシブルなプラスチック基板上にも形成が可能であるため、新しいデバイスの創出や、低コスト化面での期待が高い。

有機薄膜トランジスタの応用として最も期待されているものの一つは、アクティブマトリクス型フラットパネルディスプレイのバックプレーンへの応用である。具体的には、液晶、有機ＥＬ素子、電子ペーパー等の表示素子を駆動するための画素トランジスタとして有機薄膜トランジスタを使用できる可能性が示されている。しかし、有機材料は、一般に導電性あるいは移動度が低く、無機半導体に比べて高い抵抗値を示すため、駆動電圧が高くなる傾向にある。高抵抗であるため取れる電流値が少なく、開口率の高いディスプレイを実現することが難しいという問題点があった。

有機半導体を用いた有機薄膜トランジスタの代表例として、高分子系材料であるポリチオフェンを用いた電界効果型トランジスタ（非特許文献１）や、低分子系材料であるペンタセンを用いた電界効果型トランジスタ（非特許文献２）などが報告されている。いずれもチャネル領域が基板に対して水平に設けられた、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）構造が用いられているが、動作電圧が２０〜３０Ｖ程度と高く、十分なドレイン電流は得られていなかった。

有機薄膜トランジスタのドレイン電流を増加させる方法としては、チャネル領域の幅を増加させる方法が挙げられる。しかしながら、チャネル領域の幅を増加させると、有機薄膜トランジスタの占有面積が増加し、開口率が低下するという問題を生じる。また、低い開口率でパネル輝度を上げようとすると、チャネルの寿命が短くなるという問題を生じる。

ドレイン電流を増加させるもう１つの方法として、チャネル領域の長さを短くする方法が挙げられる。チャネル領域の長さを短くする方法として、チャネル領域を縦方向に設け、薄膜の厚みでチャネル領域の長さを制限する方法が挙げられる（特許文献１及び２、並びに非特許文献３など）。

上記のように、チャネル領域を縦方向に設けた縦型の電界効果トランジスタにおいては、高い精度でかつ容易に、チャネル領域の長さを短くすることができ、ソース／ドレイン電極と、ゲート電極を自己整合的に形成することができる。従って、このような方法によれば、膜の厚みを調整することにより、チャネル領域の長さを制御することができる。しかしながら、このような縦型トランジスタ構造において、さらにチャネル領域を短くし、ドレイン電流を増加させることができる方法が求められている。
特開２００４−３４９２９２号公報 特開２００５−１９４４６号公報 A. Tsumura, H. Koezuka, and T. Ando, Appl. Phys. Lett., Vol. 49, p. 1210, 1986 D. J. Gundlach, Y. Y. Lin, T. N. Jackson, S. F. Nelson, and D. G. Schlom, IEEE Electron Device Lett., Vol. 18, p. 87, 1997 K. Kudo, M. Iizuka, S. Kuniyoshi, and K. Tanaka, Thin Solid Films, Vol. 393, p. 362, 2001

本発明の目的は、チャネル領域を縦方向に設けた電界効果トランジスタにおいて、チャネル領域の長さをさらに短くすることができ、ドレイン電流を増加させることができる電界効果トランジスタ及びその製造方法を提供することにある。

本発明の電界効果トランジスタは、絶縁性の基板と、基板上に設けられる凸部形状を有する第１の電極と、第１の電極の上面及び側面を覆う絶縁層と、絶縁層を介して少なくとも第１の電極の上面上に設けられる第２の電極と、第１の電極の側面上の絶縁層に沿う領域が、第２の電極との間で形成するチャネル領域となるように、基板上に設けられる第３の電極と、第２の電極と第３の電極の間を覆い、チャネル領域を形成するように設けられる半導体層とを備える電界効果トランジスタであって、第３の電極が、第１の電極の側面上の絶縁層上まで延長して形成されていることを特徴としている。

本発明においては、第１の電極の上面上に絶縁層を介して設けられる第２の電極と、基板上に設けられる第３の電極との間でチャネル領域を形成し、第３の電極が、第１の電極の側面上の絶縁層上まで延長して形成されている。このため、第２の電極と第３の電極の間の距離をさらに短くすることができるため、チャネル領域の長さを従来よりもさらに短くすることができる。

本発明においては、チャネル領域が形成される絶縁層表面の、基板の垂線に対する傾斜角が、上方から基板に向うにつれて大きくなっていることが好ましい。例えば、チャネル領域が形成される絶縁層表面の形状が、上方から基板に向うにつれて裾が拡がる形状を有していることが好ましい。基板の垂線に対する傾斜角は、上方から基板に向うにつれて連続的に変化して大きくなっていてもよいし、段階的に変化して大きくなっていてもよい。段階的に変化する場合、２段階、３段階、あるいはそれ以上の段階で変化していてもよい。

チャネル領域が形成される絶縁層表面の形状を、基板垂線に対する傾斜角が、上方から基板に向うにつれて大きくなるような形状とすることにより、自己整合により、チャネル領域の長さ（チャネル長）を制御することとができる。すなわち、基板上方から第２電極及び第３電極を形成するための導電膜を堆積させる際、チャネル領域が形成される絶縁層表面の形状を上記のような形状としておくことにより、絶縁層表面に堆積させる導電膜の膜厚が上方では薄くなり、下方に向うにつれて膜厚が厚くなるように導電膜が堆積される。このため、絶縁層表面の上方において導電膜が形成されず、下方においてのみ絶縁膜が形成されるような状態や、あるいは絶縁層表面の上方において膜厚が薄く、下方において膜厚が厚いような状態で導電膜を堆積させることができる。絶縁層表面の上方において、導電膜が形成されていない場合には、その部分をチャネル領域として利用することか可能である。また、上方において膜厚が薄く、下方において膜厚が厚い場合は、導電膜をエッチングすることにより、上方の膜厚の薄い部分の導電膜を除去し、下方に導電膜を残存させることができ、絶縁層表面の上方における導電膜が除去された領域をチャネル領域として利用することができる。この場合、導電膜のエッチング量によって、チャネル領域の長さ（チャネル長）を制御することが可能になる。

また、半導体層を、有機半導体材料から形成する場合、高分子材料及び低分子材料のいずれにおいても、一般に高移動度が得られる材料は、結晶化しやすい。結晶中の移動度と、結晶粒界の移動度では、結晶粒界での移動度の方が低くなる。従って、良好な有機半導体を用いた電界効果トランジスタとするためには、結晶のサイズを大きくして、結晶粒界を少なくすることが好ましい。結晶サイズは、作製温度や作製速度など成膜条件を最適化することなどで大きくすることができる。一般に、有機半導体として用いられているペンタセンは、高温でゆっくりと成長させると、結晶性が高くなり、結晶サイズも大きくなる傾向がある。また、結晶の成長は、二次元的に平面方向に成長する。

従来の縦型の電界効果トランジスタにおいては、ゲート電極の上方に設けるソース／ドレイン電極と、基板上に形成するソース／ドレイン電極の間でチャネル領域を形成するが、基板上に形成するソース／ドレイン電極は、ゲート電極の側面上の絶縁層とほぼ垂直に近い角度で接するように形成される。このため、従来の縦型の電界効果トランジスタにおいては、この部分において電極内に結晶粒界が発生しやすくなり、移動度が低下し、ドレイン電流が低下するという問題がある。

本発明に従い、チャネル領域が形成される絶縁層表面の形状を、上方から基板に向うにつれて基板の垂線に対する傾斜角が、大きくなるような形状とすることにより、基板上に形成するソース／ドレイン電極の端部に垂直に衝突するような障害がなくなるため、この部分において結晶粒界が多量に発生するのを防止することができる。このため、このソース／ドレイン電極における移動度を高めることができ、ドレイン電流を多く得ることができる。

本発明においてチャネル領域が形成される絶縁層表面の形状は、その下地層である第１の電極（ゲート電極）の側面の形状に対応して形成されていることが好ましい。すなわち、第１の電極の側面形状を所望の形状とすることにより、その上に形成される絶縁層表面の形状を所望の形状にすることができる。

本発明の電界効果トランジスタの製造方法は、上記本発明の電界効果トランジスタを製造することができる方法であり、基板の上に、第１の導電膜を形成する工程と、第１の導電膜をエッチングすることにより、第１の電極を基板上に形成する工程と、第１の電極の上面及び側面を覆うように、絶縁層を構成する工程と、第２の導電膜を堆積させることにより、第１の電極の上面上の絶縁層の上に第２の電極を形成するとともに、基板上に第３の電極を形成する工程と、第２の電極と第３の電極の間を覆うように、半導体層を形成してチャネル領域を形成する工程とを備えることを特徴としている。

本発明の製造方法によれば、上記本発明の電界効果トランジスタを簡易な工程で、かつ効率良く製造することができる。

また、上述のように、チャネル領域が形成される絶縁層表面の形状を、基板の垂線に対する傾斜角が、上方から基板に向うにつれて大きくなるような形状に形成することにより自己整合により、チャネル長を制御することができる。

また、半導体層として、有機半導体材料を用いた場合、結晶粒界の発生を低減させることができ、移動度が高く、ドレイン電流を多く得ることができる電界効果トランジスタとすることができる。

また、本発明の製造方法においては、第２の導電膜を形成した後、第２の導電膜をエッチングすることにより、チャネル領域に対応する部分の第２の導電膜を除去して、第２の電極及び第３の電極を形成することが好ましい。このときのエッチング量により、第２の電極と第３の電極の間の距離を調整することができ、チャネル長を制御することができる。

本発明における半導体層は、上述のように、有機半導体材料であることが好ましい。有機半導体材料としては、電子受容性機能を有する材料であってもよいし、電子供与性機能を有する材料であってもよい。これらの材料としては、以下のようなものが例示される。

上記電子受容性機能を有する材料としては、例えば、ピリジンおよびその誘導体を骨格にもつオリゴマーやポリマー、キノリンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフェナンスロリン類およびその誘導体によるラダーポリマー、シアノ−ポリフェニレンビニレンなどの高分子、フッ素化無金属フタロシアニン、フッ素化金属フタロシアニン類およびその誘導体、ペリレンおよびその誘導体（ＰＴＣＤＡ、ＰＴＣＤＩなど）、ナフタレン誘導体（ＮＴＣＤＡ、ＮＴＣＤＩなど）、バソキュプロインおよびその誘導体などの低分子有機化合物が利用できる。

また、電子供与性機能を有する材料としては、チオフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、フェニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、フルオレンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフランおよびその誘導体を骨格にもつオリゴマーやポリマー、チエニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、トリフェニルアミンなどの芳香族第３級アミンおよびその誘導体を骨格にもつオリゴマーやポリマー、カルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ビニルカルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ピロールおよびその誘導体を骨格にもつオリゴマーやポリマー、アセチレンおよびその誘導体を骨格にもつオリゴマーやポリマー、イソチアナフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエンおよびその誘導体を骨格にもつオリゴマーやポリマーなどの高分子、無金属フタロシアニン、金属フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ルブレン、ペンタセンなどのアセン類およびその誘導体、ポルフィリン、テトラメチルポルフィリン、テトラフェニルポルフィリン、テトラベンズポルフィリン、モノアゾテトラベンズポルフィリン、ジアゾテトラベンズポルフィン、トリアゾテトラベンズポルフィリン、オクタエチルポルフィリン、オクタアルキルチオポルフィラジン、オクタアルキルアミノポルフィラジン、ヘミポルフィラジン、クロロフィル等の無金属ポルフィリンや金属ポルフィリンおよびそれらの誘導体、シアニン色素、メロシアニン色素、スクアリリウム色素、キナクリドン色素、アゾ色素、アントラキノン、ベンゾキノン、ナフトキノン等のキノン系色素などの低分子有機化合物が利用できる。金属フタロシアニンや金属ポルフィリンの中心金属としては、マグネシウム、亜鉛、銅、銀、アルミニウム、ケイ素、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、スズ、白金、鉛などの金属、金属酸化物、金属ハロゲン化物などを用いることができる。

上記半導体層としては、上記材料を単体で用いてもよいが、上記材料が適当なバインダ材料に分散混合されたものを用いてもよい。また、適当な高分子有機化合物の主鎖中や側鎖に、上記低分子有機化合物を組み込んだ材料を用いてもよい。バインダ材料に分散させる場合、分散させる材料は上記有機材料以外に無機材料、例えば酸化チタン、酸化ジルコニウム、チタン酸バリウムなど高誘電率材料の微粒子を添加しても良い。

バインダ材料あるいは主鎖となる高分子有機化合物としては、例えば、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリビニルフェノール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルアルコール樹脂などや、これらの共重合体や架橋体、あるいは、ポリビニルカルバゾールやポリシランなどの光導電ポリマーなどが用いられる。

半導体層を形成する方法としては、半導体材料により異なるが、一般には、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）、各種の化学的気相成長法（ＣＶＤ法）、スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法及び、スプレー法の内のいずれかを挙げることができる。

本発明における絶縁性の基板としては、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、基体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基板を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。

また、本発明における第１の電極、第２の電極、及び第３の電極を形成するための材料としては、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ニオブ（Ｎｂ）等の金属、これらの金属元素を含む合金、これらの金属から成る導電性粒子、あるいは、これらの金属を含む合金の導電性粒子を挙げることができる。

また、透明な電極を形成する場合、例えば、酸化インジウムスズ（ＩＴＯ）やフッ素ドープされた酸化スズ、酸化亜鉛および酸化錫などの金属酸化物が用いられる。更には、上述した各種の導電性高分子を挙げることもできる。

電極材料は、半導体層との間の電気的性質（オーミック性やショットキー性など）によっても選択される。そして、ゲート電極は、ゲート電極を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法とエッチング技術との組合せ；各種のＣＶＤ法とエッチング技術との組合せ；スピンコート法とエッチング技術との組合せ；導電性ペーストや上述した各種の導電性高分子の溶液を用いたスクリーン印刷法やインクジェット印刷法といった印刷法；リフトオフ法；シャドウマスク法；上述した各種コーティング法とエッチング技術との組合せ；及び、スプレー法とエッチング技術との組合せを挙げることができる。

本発明における絶縁層は、ゲート電極（第１の電極）の表面を酸化あるいは窒化することによって形成してもよいし、ゲート電極（第１の電極）の表面に酸化膜や窒化膜を成膜して形成してもよい。ゲート電極（第１の電極）の表面を酸化する方法として、ゲート電極（第１の電極）を構成する材料にも依るが、Ｏ_２プラズマを用いた酸化法、陽極酸化法を例示することができる。

また、ゲート電極（第１の電極）の表面を窒化する方法として、ゲート電極（第１の電極）を構成する材料にも依るが、Ｎ_２プラズマを用いた窒化法を例示することができる。上記方法は、基板として耐熱性を有する材料に対して有効である。

低温プロセスで製造する場合もしくは高分子材料から成るプラスチック基板を用いる場合においては、低温で処理ができる有機系絶縁材料、例えばパリレン樹脂、ポリカーボネート樹脂、ポリビニルアセタール樹脂、ポリエステル樹脂、変性エーテル型ポリエステル樹脂、ポリアリレート樹脂、フェノキシ樹脂、ポリ塩化ビニル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニリデン樹脂ポリスチレン樹脂、アクリル樹脂、メタクリル樹脂、セルロース樹脂、尿素樹脂、ポリウレタン樹脂、シリコン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリアクリルアミド樹脂、ポリビニルフェノール樹脂およびポリビニルアルコール樹脂などの有機材料や、これらの共重合体や架橋体などが利用できる。

絶縁膜の成膜方法としては、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及び、スプレー法の内のいずれかを挙げることができる。また、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。

本発明によれば、チャネル領域を縦方向に設けた電界効果トランジスタにおいて、チャネル領域の長さをさらに短くすることができ、ドレイン電流を増加させることができる。従って、本発明によれば、トランジスタの小型化及び高集積化が可能となる。

また、チャネル領域が形成される絶縁層表面の形状を、基板の垂線に対する傾斜角が、上方から基板に向うにつれて大きくなるような形状とすることにより、自己整合によりチャネル長を制御することができる。

以下、本発明を具体的な実施形態により説明するが、本発明は以下の実施形態に限定されるものではない。

（実施例１）
図１は、本発明に従う実施例１の電界効果トランジスタを示す断面図である。図１に示すように、本実施例の電界効果トランジスタにおいては、基板としての絶縁性基板１の上に、ゲート電極となる第１の電極２を備えている。第１の電極２の側面２ａ及び２ｂは、上方から基板に近づくにつれて拡がる形状を有している。第１の電極２は、アルミニウムから形成されており、高さは１μｍであり、上面２ｃの幅は１０μｍである。

図３は、第１の電極２の側面２ａの形状を説明するための拡大断面図である。第１の電極２の側面２ａの上方の位置２ｄにおいて、基板の垂線Ａに対する傾斜角は、本実施例の場合ほとんど０°に近くなっており、下方の位置２ｅにおいて、基板の垂線Ａに対する傾斜角θは、上方の位置２ｄよりも大きくなっている。図３に示すように、本実施例において、側面２ａは、上記傾斜角が徐々に連続的に大きくなるような曲面を有している。

図４は、第１の電極２を形成する製造工程を示す断面図である。

図４（ａ）に示すように、絶縁性基板１の上に、アルミニウムからなる第１の導電膜１０を蒸着法またはスパッタリング法などで形成する。図４（ａ）に示すように、第１の導電膜１０の上にレジスト膜１１を形成する。

図４（ｂ）に示すように、第１の電極を形成する部分のみを残すように、レジスト膜１１をパターニングする。

図４（ｃ）に示すように、レジスト膜１１をマスクとして、ウェットエッチングを行い、第１の導電膜１０をエッチングする。このとき、オーバーエッチングすることにより、上方から基板１に向って拡がる形状の側面を形成する。

図４（ｄ）に示すように、レジスト膜１１を取り除き、ゲート電極である第１の電極２を形成することができる。

図１に戻り、次に、第１の電極２、及び第１の電極２が形成されていない基板１の上に、絶縁層３を形成する。絶縁層３は、パリレンＣ（ポリ−モノクロロ−パラキシリレン）を用いて、膜厚２５０ｎｍとなるように形成した。絶縁層３は、第１の電極２の上面２ｃ及び側面２ａ，２ｂの上に形成されるとともに、基板１の上に形成されている。

第１の電極２の側面２ａの上に形成される絶縁層３の表面３ａの形状は、第１の電極２の側面２ａの形状に対応して形成されている。従って、絶縁層３の側面３ａの形状は、第１の電極２の側面２ａの形状を引き継いでおり、側面３ａは、基板の垂線に対する傾斜角が、上方から基板に向うにつれて大きくなる形状を有している。

第１の電極２の側面２ｂの上においても、同様に、絶縁層３の側面３ｂの形状は、第１の電極２の側面２ｂの形状に対応するように形成されている。

次に、絶縁層３の上に、金からなる第２の導電膜を膜厚８０ｎｍとなるように蒸着法により堆積させた。全面に均一に薄膜を形成するため、基板１を回転させながら、金を蒸着させた。チャネル幅が、３ｍｍとなるようにマスクを用いて蒸着させた。この金からなる第２の導電膜は、絶縁層３の上に堆積して形成されたが、絶縁層３の側面３ａ及び３ｂの部分では、基板の垂線に対する傾斜角が小さな上方部分において、その膜厚が薄くなっており、下方にいくにつれて膜厚が徐々に厚くなるように導電膜が堆積して形成された。

次に、エッチャント液（関東化学社製、商品名「ＡＵＲＵＭ３０２」）を用いて、堆積した導電膜をエッチングした。エッチングは、膜厚が薄い側面３ａ及び３ｂの上方の部分の導電膜が完全に除去されるまで行った。このエッチングにより、図１に示すように、絶縁層３の側面３ａ及び３ｂの上方部分における導電膜が除去され、分離されることにより、第１の電極（ゲート電極）２の上面２ｃ上の第２の電極６と、基板１上の第３の電極４及び５とが形成された。

次に、第２の電極６と、第３の電極４及び５との間を覆うように、半導体層７を形成した。半導体層７は、ペンタセンを用いて、基板を回転させながら、厚み２４０ｎｍとなるように蒸着法により形成した。半導体層７は、絶縁層３の側面３ａ及び３ｂの上にも形成する必要があるので、上述のように、基板を回転させながら蒸着した。

図９は、基板を傾斜させながら蒸着する装置の一例を示す模式図である。図９に示すように、基板１を所定の角度で傾斜させてセットし、蒸着源２１を、基板１の中心から距離Ｌだけ離した場所にセットし、高さ方向に距離Ｈだけ離した状態で、蒸着させることにより、第１の電極２の側面に対応した部分に半導体層を蒸着させることができる。

蒸着源２１及び基板１は、蒸着チャンバー２１内に設置されている。

また、図１０に示すような、基板を回転させながら蒸着する装置を用いて半導体層を蒸着してもよい。この装置においては、蒸着チャンバー２１内に蒸着源２１及び基板１が設置されており、基板１は水平方向にセットされている。蒸着源２１は、基板１の中心から距離Ｌ離れた位置に設置されており、高さ方向には距離Ｈ離れた位置に設けられている。基板１の軸を中心にして基板１を回転させながら、半導体層７を蒸着させる。蒸着源２１が、基板１の中心から離れた位置に設置されているので、第１の電極２の側面に対応する部分にも半導体層を蒸着させることができる。

以上のようにして、半導体層７を蒸着することにより、図１に示す電界効果トランジスタを得ることができる。

図１に示す電界効果トランジスタにおいては、第１の電極２をゲート電極とし、第２の電極６をフローティング電極とし、第３の電極４及び５をそれぞれソース／ドレイン電極とすることにより、トランジスタを構成することができる。第２の電極６の端部６ａと、ソース／ドレイン電極４の端部４ａとの間がチャネル領域となる。同様に、第２の電極６の端部６ｂと、ソース／ドレイン電極５の端部５ａとの間がチャネル領域となる。この実施例のトランジスタでは、第２の電極６がフローティング電極であるので、これらのチャネル領域の合計の長さがチャネル長となる。

図１に示すように、第３の電極４及び５の端部４ａ及び５ａが、それぞれゲート電極２の側面２の絶縁層３上まで延びているので、チャネル領域の長さを、ゲート電極２の高さよりも短くすることができる。従って、従来の縦型電界効果トランジスタよりもチャネル長を短くすることができる。

本実施例では、第３の電極４の端部４ａと、第２の電極６の端部６ａとの間の長さ、及び第３の電極５の端部５ａと、第２の電極６の端部６ｂとの間の長さを、それぞれ０．６３μｍとなるように形成している。

（実施例２）
図２は、本発明に従う実施例２の電界効果トランジスタを示す断面図である。本実施例においては、図１に示す実施例１における第３の電極５と第２の電極６とが分離されておらず、一体的に連続して形成されている。従って、本実施例においては、ゲート電極２の上面２ｃの上に絶縁層３を介して設けられる第２の電極６が、第３の電極４と反対側にまで延び連続して設けられている。本実施例において、第２の電極６は，ソース／ドレイン電極として機能する。

本実施例においては、絶縁層３の側面３ｂの上に、エッチング工程で除去されない膜厚で第２の導電膜が形成されている。このような第２の導電膜の成膜は、以下のようにして行った。

基板を回転させながら、８０ｎｍの厚みとなるように蒸着法により成膜した後、蒸着源に対し斜め４５度になるように基板を傾け、絶縁層３の側面３ｂが蒸着源に対向するように設置した状態で、さらに導電膜の蒸着を４０ｎｍの膜厚となるように行った。このように導電膜を形成することにより、絶縁層３の側面３ａの上方では膜厚が薄く、側面３ｂの上方では膜厚が厚い導電膜を形成することができる。この導電膜をエッチングすることにより、側面３ａの上方では、導電膜全体を除去してチャネル領域を形成し、側面３ｃでは、導電膜を切断せずに連続した薄膜として残存させることができる。

第３の電極４の端部４ａと、第２の電極６の端部６ａとの間の距離は、０．６３μｍとなるようにした。上記のこと以外は、上記実施例１と同様にして、電界効果トランジスタを作製した。

（実施例３）
図５は、本発明に従う実施例３の電界効果トランジスタを示す断面図である。本実施例では、ゲート電極２の断面形状として、側面２ａ及び２ｂが、２段階で傾斜角が大きくなる形状としている。

図７は、ゲート電極２の側面２ａをさらに詳細に説明するための断面図である。

図７に示すように、第１の電極２の１段目２ｆにおける側面２ａの傾斜角はθ_１であり、２段目２ｇにおける側面２ａの傾斜角はθ_２である。傾斜角θ_２は、傾斜角θ_１よりも大きくなっており、基板の垂線Ａに対する傾斜角は、上方から基板に向うにつれて大きくなっている。

１段目２ｆにおける傾斜角θ_１は、２段目２ｇにおける傾斜角θ_２よりも小さくなっているので、絶縁層３の側面３ａの上に、導電膜を堆積させる際、１段目２ｆに対応する部分で堆積される導電膜の膜厚は、２段目２ｇに対応する部分で堆積される導電膜の膜厚よりも薄くなる。このため、導電膜をエッチングすると、２段目２ｇの部分では、導電膜が残存するが、１段目２ｆの部分では、導電膜が完全に除去され、導電膜のない部分が形成される。この導電膜が除去された部分を本実施例ではチャネル領域として利用する。

以下に示す関係式から、導電膜を堆積させる膜厚、１段目２ｆにおける傾斜角θ_１、導電膜をエッチングする時間及びエッチングレートから、２段目２ｇにおける傾斜角θ_２が、どの程度の値以上でなければならないかを求めることができる。

ｔ_２＝ｔ_１×ｓｉｎθ_１
ｔ_３＝ｔ_２＋Ａ（ｓｅｃ）×Ｂ（Å／ｓｅｃ）
θ_２＝ａｓｉｎ（ｔ_３／ｔ_１）
ｔ_１：導電膜の膜厚（水平方向の基板上に堆積したときの膜厚）、θ_１：１段目における傾斜角、ｔ_２：１段目の側面上に堆積される導電膜の膜厚、ｔ_３：２段目の側面上に堆積される導電膜の膜厚、Ａ：エッチング時間のマージン、Ｂ：エッチングレート、θ_２：２段目における傾斜角
なお、エッチング時間のマージンとは、１段目の側面上の導電膜をエッチングして除去した後、エッチングを終了させるまでの時間である。

例えば、ｔ_１を、８０ｎｍ、θ_１を２０°、Ａを１０秒、Ｂを１．３３ｎｍ／秒とした場合、θ_２を３０．５°以上にすることより、２段目２ｇの側面上に導電膜を残すことができる。

図１４は、上記の関係式から求めた、導電膜の膜厚を２５０Å（２５ｎｍ）、５００Å（５０ｎｍ）、１０００Å（１００ｎｍ）、及び２０００Å（２００ｎｍ）とした場合の１段目の傾斜角と、２段目の傾斜角の関係を示す図である。

図７に示すような第１の電極２は、例えば、図８に示すような製造工程で形成することができる。

図８（ａ）を参照して、基板１上には、図４に示す方法と同様にして、１段目のゲート電極１０を形成し、その両側に、レジスト膜１２を形成する。

次に、図８（ｂ）に示すように、導電膜１３を堆積し、１段目のゲート電極１０の上に、２段目のゲート電極１３を形成する。

次に、図８（ｃ）に示すように、２段目のゲート電極１３の上に、レジスト膜１４を形成する。

次に、図８（ｄ）に示すように、レジスト膜１４の両側の導電膜１３をエッチングにより除去する。

次に、図８（ｅ）に示すように、レジスト膜１４を除去して、１段目のゲート電極１０の上に２段目のゲート電極１３を積層した、図７に示すようなゲート電極を得ることができる。

上述のような形状のゲート電極２を用いること以外は、実施例１と同様にして、図５に示す電界効果トランジスタを作製した。

フローティング電極６の端部６ａと、ソース／ドレイン電極４の端部４ａとの間の距離及びフローティング電極６の端部６ｂとソース／ドレイン電極５の端部５ａとの間の距離を、それぞれ０．５μｍとした。

（実施例４）
実施例２と同様にして、絶縁層３の側面３ｂ上に堆積する導電膜の厚みを厚くすることにより、図６に示す電界効果トランジスタを、実施例３と同様にして作製した。

（比較例１）
図１２に示すゲート電極２の側面２ａ及び２ｂが、基板１に対し垂直であるようなゲート電極２を用いた従来の電界効果トランジスタを作製した。

（比較例２）
図１３に示すように、図１２の比較例１の電界効果トランジスタにおいて、第２の電極６と第３の電極５とを分離させずに連続させた構成の電界効果トランジスタを作製した。

〔透過型電子顕微鏡（ＴＥＭ）による観察〕
実施例１及び比較例１の電界効果トランジスタのチャネル領域の部分を透過型電子顕微鏡（ＴＥＭ）により観察した。試料表面にＡｌ蒸着を行い、ＦＩＢ（Forcused Ion Beam）装置に入れて、Ｐｔを蒸着した後、マイクロサンプリング法によって、観察する部分を取り出し、Ｃｕ製の支持台上に固定した。その後、ＦＩＢ加工により、断面ＴＥＭ試料を作製した。

図１１は、実施例１の電界効果トランジスタのチャネル領域を示す透過型電子顕微鏡写真である。

図１１から実施例１におけるチャネル領域の長さ（チャネル長）は０．６３μｍであることがわかった。また、比較例１の電界効果トランジスタにおけるチャネル領域の長さ（チャネル長）は、透過型電子顕微鏡観察から０．９２μｍであることがわかった。このことから、本発明の実施例では、比較例に比べ、チャネル長を６８％に短くすることができることがわかる。

また、透過型電子顕微鏡観察から、比較例１の第３電極４の端部では、結晶粒界が多く存在していることが認められた。

〔トランジスタ特性の評価〕
実施例１〜４及び比較例１〜２の電界効果トランジスタについて、トランジスタ特性を評価した。評価結果を表１に示す。

表１に従う実施例１〜４においては、オン／オフ値が高くなっており、またドレイン電流も大きな値が得られている。さらに移動度も向上していることがわかる。

図１５は、実施例１と比較例１のＶ−Ｉ特性を示す図である。図１５に示すように、本発明に従う実施例１は、良好なＶ−Ｉ特性を示している。

本発明に従う実施例１の電界効果トランジスタを示す断面図。 本発明に従う実施例２の電界効果トランジスタを示す断面図。 図１及び図２に示す実施例において用いた第１の電極の側面を拡大して示す断面図。 図１及び図２に示す実施例における第１の電極の製造工程を示す断面図。 本発明に従う実施例３の電界効果トランジスタを示す断面図。 本発明に従う実施例４の電界効果トランジスタを示す断面図。 図５及び図６に示す実施例における第１の電極の側面を拡大して示す断面図。 図５及び図６に示す実施例における第１の電極の製造工程を示す断面図。 斜め蒸着法による蒸着装置の一例を示す模式図。 斜め蒸着法による蒸着装置の他の例を示す模式図。 実施例１の電界効果トランジスタのチャネル領域近傍を示す透過型電子顕微鏡写真。 比較例１の電界効果トランジスタを示す断面図。 比較例２の電界効果トランジスタを示す断面図。 第１の電極の側面における１段目の傾斜角と、２段目の傾斜角の関係を示す図。 実施例１及び比較例１におけるＶ−Ｉ特性を示す図。

符号の説明

１…基板
２…第１の電極（ゲート電極）
２ａ，２ｂ…第１の電極（ゲート電極）の側面
３…絶縁層
３ａ，３ｂ…絶縁層の側面
４，５…第３の電極（ソース／ドレイン電極）
４ａ，５ａ…第３の電極（ソース／ドレイン電極）の端部
６…第３の電極（フローティング電極またはソース／ドレイン電極）
６ａ，６ｂ…第３の電極（フローティング電極またはソース／ドレイン電極）の端部
７…半導体層

Claims (7)

1. 絶縁性の基板と、
   前記基板上に設けられる凸部形状を有する第１の電極と、
   前記第１の電極の上面及び側面を覆う絶縁層と、
   前記絶縁層を介して少なくとも前記第１の電極の上面上に設けられる第２の電極と、
   前記第１の電極の側面上の前記絶縁層に沿う領域が、前記第２の電極との間で形成するチャネル領域となるように、前記基板上に設けられる第３の電極と、
   前記第２の電極と前記第３の電極の間を覆い、前記チャネル領域を形成するように設けられる半導体層とを備える電界効果トランジスタであって、
   前記第３の電極が、前記第１の電極の側面上の前記絶縁層上まで延長して形成されていることを特徴とする電界効果トランジスタ。
2. 前記半導体層が、有機半導体材料から形成されていることを特徴とする請求項１に記載の電界効果トランジスタ。
3. 前記チャネル領域が形成される前記絶縁層表面の、前記基板の垂線に対する傾斜角が、上方から前記基板に向うにつれて、大きくなっていることを特徴とする請求項１または２に記載の電界効果トランジスタ。
4. 前記傾斜角が、上方から前記基板に向うにつれて段階的に大きくなっていることを特徴とする請求項３に記載の電界効果トランジスタ。
5. 前記チャネル領域が形成される前記絶縁層表面の形状が、前記第１の電極の側面の形状に対応して形成されていることを特徴とする請求項１〜４のいずれか１項に記載の電界効果トランジスタ。
6. 請求項１〜５のいずれか１項に記載の電界効果トランジスタを製造する方法であって、
   前記基板の上に、第１の導電膜を形成する工程と、
   前記第１の導電膜をエッチングすることにより、前記第１の電極を前記基板上に形成する工程と、
   前記第１の電極の上面及び側面を覆うように、前記絶縁層を形成する工程と、
   第２の導電膜を堆積させることにより、前記第１の電極の上面上の前記絶縁層の上に前記第２の電極を形成するとともに、前記基板上に前記第３の電極を形成する工程と、
   前記第２の電極と前記第３の電極の間を覆うように、前記半導体層を形成して前記チャネル領域を形成する工程とを備えることを特徴とする電界効果トランジスタの製造方法。
7. 前記第２の導電膜を形成した後、前記第２の導電膜をエッチングすることにより、前記チャネル領域に対応する部分の前記第２の導電膜を除去して、前記第２の電極及び前記第３の電極を形成することを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
   

Images