CN104345511B - 像素结构及其制造方法、显示面板 - Google Patents

像素结构及其制造方法、显示面板 Download PDF

Info

Publication number
CN104345511B
CN104345511B CN201410522972.7A CN201410522972A CN104345511B CN 104345511 B CN104345511 B CN 104345511B CN 201410522972 A CN201410522972 A CN 201410522972A CN 104345511 B CN104345511 B CN 104345511B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
metal oxide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410522972.7A
Other languages
English (en)
Other versions
CN104345511A (zh
Inventor
王海宏
焦峰
严光能
延威
袁玲
郭峰
汤业斌
欧阳海燕
王海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Original Assignee
Nanjing CEC Panda LCD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda LCD Technology Co Ltd filed Critical Nanjing CEC Panda LCD Technology Co Ltd
Priority to CN201410522972.7A priority Critical patent/CN104345511B/zh
Publication of CN104345511A publication Critical patent/CN104345511A/zh
Application granted granted Critical
Publication of CN104345511B publication Critical patent/CN104345511B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种像素结构、及其制造方法、显示面板。通过使用不同材料的绝缘层，让半导体器件中使用的金属氧化物表现出半导体特性，让阵列基板的数据线上方的金属氧化物表现出导体特性。氧化物半导体层两侧绝缘层都为氧化物绝缘材料，氧化物导体层两侧中至少一侧为含氢(H)或其他含有强还原性元素的绝缘材料。氧化物导体层作为数据线的屏蔽层，消除数据线信号对像素电极的影响，并且可以提高像素的开口率。制造过程中，制备屏蔽层的工序充分利用了已有器件的制造工序，简单易实现，无需增加加工成本。

Description

像素结构及其制造方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及含有金属氧化物半导体器件的像素结构、及其制造方法、显示面板。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)因其体积小，功耗低和无辐射等特点，在当前平板显示市场占据主导地位。TFT-LCD面板是通过阵列基板和彩膜基板对盒形成的。
图1为TFT-LCD阵列基板上一个典型像素的俯视图，这种像素结构所包含的组成部分是现有TFT-LCD器件普遍采用的设计。如图1所示，像素包含扫描线11，公共电极线12，半导体沟道层13，数据线14，接触孔15，像素电极16。其中，半导体沟道层13正下方的扫描线称为栅极，半导体沟道层13上方与数据线14相连的金属图案称为源极，半导体沟道层13上方与接触孔15相连的金属图案称为漏极。
如图1所示，像素电极16与数据线14之间会间隔一定的距离，主要是避免数据线14的电压信号会因为数据线14与像素电极16之间的耦合电容而干扰像素电极信号，产生画面的串扰。但是像素电极16与数据线14之间的间隙会导致此处的液晶不受电压控制。如果不设计遮光结构，会产生像素漏光现象，显影显示效果。所以在传统设计当中，会在像素的两侧制作遮光线，或者像图1所示那样将公共电极线12放置于间隙区，以此来遮光。但是这样设计也会导致像素的开口率减少，液晶面板的光利用率下降。
减小像素电极与数据线之间的间距，使像素电极更多地往数据线一侧延伸，可以提高像素的开口率。一种对策是在像素电极与数据线之间制作一层透明的有机绝缘材料(下称JAS)，JAS膜厚一般在1.5um以上，其目的在于增加数据线和像素电极之间的距离，减小数据线与像素电极之间的耦合电容，从而降低数据线信号对像素电极信号的影响。
图2为使用JAS绝缘层的像素的俯视图。在图2中，像素电极22往数据线21方向延伸，并且在数据线21的上方与数据线21存在部分重叠区域。在图2中，虚线所示的区域就是使用JAS材料后，相比图1所示的像素，新增的像素开口区域。
虽然使用JAS材料，可以增加开口率。但是额外的增加新材料，会带来成本的增加。另外有机材料在阵列基板上的兼容性还存在问题，如含有离子型杂质，与框胶的粘附性不强等问题需要克服。
发明内容
有鉴于此，针对现有技术的不足或其他问题，本发明提供一种像素结构、及其制造方法、显示面板，本发明在不使用金属遮光线和有机绝缘层的基础上，同样可实现像素结构的高开口率。
为了实现上述或其它目的，本发明一方面提供一种像素结构，包括：一基板，其上设置有：两扫描线；两数据线，该两扫描线与两条数据线围成像素区；像素电极，覆盖所述像素区域；主动元件，具有第一氧化物半导体层图案，该第一氧化物半导体层图案两侧形成氧化物绝缘层；第二氧化物半导体层图案，该第二氧化物半导体层图案形成于该数据线与该像素电极之间，且该第二氧化物导体层两侧中至少一侧为含H或其他含有强还原性元素的绝缘层；第一接触孔，该像素电极通过该第一接触孔与该主动元件电性连接。
进一步地，该第一氧化物半导体层与该第二氧化物半导体层为同一层。
进一步地，还包括公共电极线和第二接触孔，该第二氧化物半导体层通过该第二接触孔与该公共电极线电性连接。
为了实现上述或其它目的，本发明另一方面还提供一种像素结构，包括：一基板,其上设置有；第一金属层，包括：扫描线，公共电极线；栅绝缘层，形成在该第一金属层上；
第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；源漏极绝缘层，形成在所述第二金属层上；氧化物半导体层，形成第一氧化物半导体层图案和第二氧化物半导体层图案；钝化层，设置在该氧化物半导体层上方；像素电极，形成在该钝化层上；其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一氧化物半导体层图案两侧形成氧化物绝缘层，该第二氧化物半导体层图案一侧的源漏极绝缘层和另一侧的该栅绝缘层至少一侧为含H或其他含有强还原性元素的的绝缘层；该第二金属氧化物导体层图案与共通电极通过接触孔连接。
进一步地，还包括沟道垫层，设置于所述源漏电极绝缘层上，氧化物半导体层设置于所述沟道垫层上，其中，该沟道垫层和该钝化层为氧化物绝缘层，该源漏极绝缘层和该栅绝缘层为金属还原性强的绝缘层。
进一步地，还包括沟道保护层，设置在所述氧化物半导体层和所述钝化层之间，其中，该沟道保护层和源漏极绝缘层为氧化物绝缘层，该钝化层和该栅绝缘层为金属还原性强的绝缘层。
进一步地，所述氧化物绝缘层的材料为SiO2、ZrO2、Al2O3，所述金属还原性强的绝缘层为氢化SiNx。
为了实现上述或其它目的，本发明又一方面提供一种像素结构的制作方法，包括：一基板,其上设置有；第一金属层，包括：扫描线，公共电极线；栅绝缘层，形成在该第一金属层上；第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；源漏极绝缘层，形成在所述第二金属层上；氧化物半导体层，形成第一氧化物半导体层图案和第二氧化物半导体层图案；沟道保护层，形成在所述氧化物半导体层上；钝化层，形成在所述沟道保护层；像素电极，形成在该钝化层上；其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一氧化物半导体层图案一侧的该沟道保护层和另一侧的源漏极绝缘层形成氧化物绝缘层，该第二氧化物半导体层图案一侧的该钝化层和另一侧的该栅绝缘层至少一侧为含H或其他金属还原性强的绝缘层；该第二金属氧化物半导体层图案与共通电极通过接触孔连接。
为了实现上述或其它目的，本发明再一方面提供一种像素结构的制作方法，包括以下步骤：一基板,其上设置有；第一金属层，包括：扫描线，公共电极线；栅绝缘层，形成在该第一金属层上；第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；源漏极绝缘层，形成在所述第二金属层上；沟道垫层,形成在所述源漏极绝缘层上；氧化物半导体层，形成在所述沟道垫层上，且形成第一金属氧化物半导体层图案和第二金属氧化物半导体层图案；钝化层，设置在该氧化物半导体层上方；像素电极，形成在该钝化层上；其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一氧化物半导体层图案一侧的该沟道垫层和另一侧的该钝化层形成氧化物绝缘层，该第二氧化物导体层图案两侧中至少一侧为含H或其他含有强还原性元素的的绝缘层；该第二金属氧化物半导体层图案与共通电极通过接触孔连接。
为了实现上述或其它目的，本发明又一方面一种显示面板，包括：一基板，其上布置有上述实施例所述的像素结构的阵列；一对置基板；以及显示介质，夹设于该基板与该对置基板之间。
本发明采用金属氧化物导体层来形成数据线屏蔽层，并将金属氧化物导体层与公共电极线连接，可以充当存储电容。另外本发明通过让金属氧化物与不同的绝缘层接触，从而改变金属氧化物的特性。具体的是沟道区的金属氧化物与其接触的绝缘体必须是氧化物，所形成的金属氧化物表现为半导体特性，在数据线屏蔽层的金属氧化物与其接触的绝缘体中需要有含H或其他含有强还原性元素绝缘体，所形成的金属氧化物表现为导体特性。
因此，本发明与现有技术相比，具有以下优点：通过采用金属氧化物作为数据线屏蔽层消除数据线信号对像素电极的影响；数据线屏蔽层采用金属氧化物制成，与构成层在同一制程中完成，提高制造工艺效率；通过在与金属氧化物层接触的两侧设置不同材料的绝缘层，让金属氧化物表现为不同的材料特性，不需要额外的工艺处理可实现像素开口率增加；制造过程中，制作屏蔽层的工序充分利用了已有器件的制造工序，简单易实现，无需增加加工成本。
附图说明
图1为现有技术中TFT-LCD阵列基板上的像素的俯视图；
图2为使用JAS绝缘层的像素的俯视图；
图3为本发明第一实施例中像素结构的平面示意图；
图4为图3中像素结构沿A3-A3’方向剖面示意图；
图5为本发明第一实施例中第一金属层与第二金属层的形成示意图；
图6为图5像素结构沿A5-A5’方向剖面示意图；
图7为本发明第一实施例中接触孔的形成示意图；
图8为图7中像素结构沿A7-A7’方向剖面示意图；
图9为本发明第一实施例中金属氧化物的形成示意图；
图10为图9中像素结构沿A9-A9’方向剖面示意图；
图11为本发明第一实施例中接触孔与像素电极的形成示意图；
图12为图11中像素结构沿A11-A11’方向剖面示意图；
图13为本发明第二实施例像素结构的平面示意图；
图14为图13中像素结构沿A13-A13’方向剖面示意图；
图15为本发明第二实施例中第一金属层与第二金属层的形成示意图；
图16为图15中像素结构沿A15-A15’方向剖面示意图；
图17为本发明第二实施例中接触孔和金属氧化物的形成示意图；
图18为图17中像素结构沿A17-A17’方向剖面示意图；
图19为本发明第二实施例中钝化层的形成示意图；
图20为图19中像素结构沿A19-A19’方向剖面示意图；
图21为本发明第二实施例中接触孔与像素电极的形成示意图；
图22为图21中像素结构沿A21-A21’方向剖面示意图；
具体实施方式
本发明提供一种像素结构、及其制造方法、显示面板，为了解决现有技术提高像素开口率的同时节省材料成本的问题，本发明在显示面板的制造过程中使用不同材料的绝缘层，具体地，通过在氧化物半导体层两侧绝缘层都形成氧化物绝缘材料层，使半导体器件中采用的金属氧化物表现出半导体特性；通过在氧化物导体层两侧中至少一侧形成含氢(H)或其他含有强还原性元素的绝缘材料层，使阵列基板的数据线上方的金属氧化物表现出导体特性。其中，氧化物导体层作为数据线的屏蔽层，消除数据线信号对像素电极的影响，并且可以提高像素的开口率。制造过程中，制备屏蔽层的工序充分利用了已有器件的制造工序，简单易实现，无需增加加工成本，而且数据线屏蔽层与共通电极线连接，并与像素电极重叠，进一步增加了像素电极的存储电容。
图3为本发明第一实施例中像素结构的平面示意图。如图3所示，本发明提供一种像素结构，其包含扫描线31，公共电极线32，金属氧化物半导体层33，金属氧化物导体层34，数据线35，接触孔36，像素电极37。金属氧化物导体层34位于数据线和像素电极之间，作为数据线信号的屏蔽层，屏蔽数据线信号对像素电极信号的影响。金属氧化物半导体层作为薄膜晶体管(TFT)的沟道材料，与下方的扫描线，上方的源极和漏极共同形成作为像素开关的TFT结构。
在图3中，因为金属氧化物导体34为透明材料，所以其与像素电极37的重叠区域并不会影响像素透光。而且作为数据线屏蔽层的金属氧化物导体34通过接触孔与公共电极线32连接，具有公共电极电位。所以，金属氧化物导体34与像素电极37重叠，进一步增加了像素电极37的存储电容大小。
图4为图3中沿A3-A3’方向剖面示意图。在图4中，在基板上形成第一金属层，其包括扫描线41(栅极)、公共电极线42等第一金属层图案。第一金属层的上方为栅绝缘层。栅极绝缘层的上方为数据线44，源极45和漏极46等第二金属层图案。第二金属层的上方为源漏极绝缘层。在源漏极绝缘层的上方为沟道垫层。在沟道垫层的上方为金属氧化物半导体49，金属氧化物导体47等金属氧化物层图案。在金属氧化物层的上方为钝化层。在钝化层的上方为像素电极40。
从绝缘层上看，图4所示的像素结构包含了栅绝缘层、源漏极绝缘层、沟道垫层、钝化层。其中，栅绝缘层和源漏极绝缘层同为缺氧绝缘层43。缺氧绝缘层优选地为SiNx-H，即H化SiNx。其中，沟道垫层和钝化层统一为富氧绝缘层48。富氧绝缘层优选地为SiO2。
在图4中，金属氧化物半导体49作为TFT的沟道层材料，通过接触孔分别与源极45和漏极46实现电学连接。像素电极40优选地为透明的ITO材料，通过接触孔与漏极46实现电学连接。金属氧化物导体47通过接触孔与公共电极线42实现电学连接。
在图4中，作为沟道层用的金属氧化物半导体49与作为数据线屏蔽层的金属氧化物导体47同时形成。金属氧化物半导体49的上下两侧的绝缘材料为SiO2，所以可以保证金属氧化物半导体中的氧成分的存在，使金属氧化物半导体表现出半导体特性。作为数据线屏蔽层用的金属氧化物导体47的下侧接触的绝缘材料为SiNx-H，因为H原子具有较强还原性，在与金属氧化物接触时，会抢夺金属氧化物中的氧成分，导致金属氧化物材料中出现大量的氧缺陷，使得金属氧化物材料呈现导体化。优选地，金属氧化物材料为IGZO。
采用本发明第一实施例所述的像素结构的制作方法，主要包括以下步骤：
步骤1：如图5所示，在玻璃基板上首先形成扫描线51、公共电极线52等第一金属层图案。然后，在第一金属层图案的上方形成SiNx栅绝缘层。然后，在栅极绝缘层的上方形成数据线53、源极54、漏极55等第二金属层图案。其中，SiNx成膜是采用NH3高分压或成膜后可以做NH3等离子处理。第一金属层与第二金属层的材料可以为Al、Ti、Mo或者Cu的单体或者合金。图6为图5虚线划定区域的剖面图：处于最低层的是扫描线61(栅极)、公共电极线62等第一金属层图案。第一金属层的上方为栅绝缘层63。栅极绝缘层63的上方为数据线64，源极65和漏极66等第二金属层图案。
步骤2：如图7所示，在第二金属层的上方形成SiNx源漏极绝缘层和SiO2沟道垫层。在公共电极线71的上方形成接触孔77，在源极72的上方形成接触孔74，在漏极73的上方形成接触孔75。接触孔74和接触孔75用于连接TFT的半导体沟道层，接触孔77用于连接数据线屏蔽层。图8为图7虚线划定区域的剖面图：在第二金属层的上方依次为SiNx源漏极绝缘层81，SiO2沟道垫层82，位于源极上方的接触孔83，位于漏极上方的接触孔84，位于公共电极线上方的接触孔85。
步骤3：如图9所示，在SiO2沟道垫层、SiNx源漏极绝缘层和接触孔的上方形成金属氧化物图形，包括沟道图形91和数据线屏蔽层图形92。沟道图形91通过接触孔与源漏极接触，数据线屏蔽层92通过接触孔与公共电极线连接，数据线屏蔽层92覆盖数据线上方。优选地，金属氧化物为IGZO材料。沟道区的金属氧化物与SiO2沟道垫层接触，呈现为IGZO半导体；数据线屏蔽层的金属氧化物与SiNx源漏极绝缘层接触，呈现为IGZO导体。图10为图9虚线划定区域的剖面图：在SiO2沟道垫层上方为IGZO半导体101，在SiNx源漏极绝缘层上方为IGZO导体102。
步骤4：如图11所示，在金属氧化物层的上方形成SiO2钝化层。在SiO2钝化层的上方形成接触孔111，在接触孔的上方形成像素电极112。像素电极的材料优选为ITO。图12为图11虚线划定区域的剖面图：在源极上方的SiO2钝化层121中形成接触孔122，在接触孔122上方为像素电极123。
步骤5：对阵列基板进行高温退火，将与SiNx-H接触的IGZO导体化。退火条件可以为O2，N2或空气100℃～400℃退火。
本发明采用金属氧化物导体层来形成数据线屏蔽层，并将金属氧化物导体层与公共电极线连接，可以充当存储电容。另外本发明通过让金属氧化物与不同的绝缘层接触，从而改变金属氧化物的特性。具体的是沟道区的金属氧化物与其接触的绝缘体必须是氧化物，所形成的金属氧化物表现为半导体特性，在数据线屏蔽层的金属氧化物与其接触的绝缘体中需要有含H或其他含有强还原性元素的绝缘体，所形成的金属氧化物表现为导体特性。
图13为本发明第二实施例像素结构的平面示意图。本发明提供的第二实施例与第一实施例的像素结构基本相同，与第一实施例的像素结构区别仅在于：源漏极绝缘层的材料为SiO2，不制作沟道垫层，而是制作沟道保护层，沟道保护层材料为SiO2，钝化层材料为SiNx-H。
图14为图13中像素结构沿A13-A13’方向剖面示意图。在图14中，在基板上形成第一金属层，其包括扫描线141(栅极)、公共电极线142等第一金属层图案。第一金属层的上方为栅绝缘层。栅极绝缘层的上方为数据线144，源极145和漏极146等第二金属层图案。第二金属层的上方为源漏极绝缘层。在源漏极绝缘层的上方为金属氧化物半导体149，金属氧化物导体147等金属氧化物层图案。在金属氧化物层的上方为沟道保护层。在沟道保护层的上方为钝化层，在钝化层的上方为为像素电极140。其中，栅绝缘层和钝化层统一为缺氧绝缘层143。缺氧绝缘层优选地为SiNx-H，即H化SiNx。其中，源漏极绝缘层和沟道保护层统一为富氧绝缘层148。富氧绝缘层优选地为SiO2。
以下详细列出第二实施例的制作步骤，具体如下：
步骤1：如图15所示，在玻璃基板上首先形成扫描线151、公共电极线152等第一金属层图案。然后，在第一金属层图案的上方形成SiNx栅绝缘层。然后，在栅极绝缘层的上方形成数据线153、源极154、漏极155等第二金属层图案。其中，SiNx成膜条件是采用NH3高分压成膜或成膜后可以做NH3等离子处理。第一金属层与第二金属层的材料可以为Al、Ti、Mo或者Cu的单体或者合金。图16为图15虚线划定区域的剖面图：处于最低层的是扫描线161(栅极)、公共电极线162等第一金属层图案。第一金属层的上方为栅绝缘层163。栅极绝缘层163的上方为数据线164，源极165和漏极166等第二金属层图案。
步骤2：如图17所示，在第二金属层的上方形成SiO2源漏极绝缘层。在公共电极线的上方形成接触孔173，在源极的上方形成接触孔171，在漏极的上方形成接触孔172。接触孔171和接触孔172用于连接TFT的半导体沟道层174，接触孔173用于连接数据线屏蔽层175。半导体沟道层174和数据线屏蔽层175同为金属氧化物，优选地为IGZO材料。在金属氧化物层的上方形成SiO2沟道保护层。图18为图17虚线划定区域的剖面图：在第二金属层上方为SiO2源漏极绝缘层181。在公共电极线的上方有接触孔184，在源极的上方有接触孔182，在漏极的上方有接触孔183。接触孔182和接触孔183上方连接半导体沟道层185，接触孔184上方连接数据线屏蔽层185。在半导体沟道层185的上方有图案化的SiO2沟道保护层186。
步骤3：如图19所示，在SiO2沟道保护层的上方使用CVD沉积SiNx薄膜形成钝化层，因等离子中含有大量的H，更易与IGZO中的氧结合成键，导致金属大量的悬挂电子产生，IGZO导体化。沟道区IGZO因为沟道保护层的作用不会受到影响，依旧保持半导体特性。图20为图19虚线划定区域的剖面图：在SiO2沟道保护层的上方为SiNx钝化层201。
步骤4：如图21所示，在SiO2源漏极绝缘层和SiNx钝化层中形成接触孔211，在接触孔的上方形成像素电极212。像素电极的材料优选为ITO。图22为图21虚线划定区域的剖面图：在源极上方的SiO2源漏极绝缘层和SiNx钝化层中形成接触孔221，在接触孔221上方为像素电极222。
步骤5：对阵列基板进行高温退火，将与SiNx-H接触的IGZO导体化。退火条件可以为O2，N2或空气100℃～400℃退火。
为了进一步的减少制程的工艺次数，在包含第一实施例与第二实施例的基础上，金属氧化物可以不图案化，以减少光刻数。
为了进一步的减少制程的工艺次数，可以采用现有技术中其他减少光刻数的方法。
本发明提供的像素结构及其制作方法、显示面板可实现在不增加工艺次数的基础上，充分利用金属氧化物层材料的特性，使用不同材料的绝缘层与金属氧化物层结合，具体地，通过在氧化物半导体层两侧绝缘层都形成氧化物绝缘材料层，使半导体器件中采用的金属氧化物表现出半导体特性；通过在氧化物导体层两侧中至少一侧形成含氢(H)或其他含有强还原性元素的绝缘材料层，使阵列基板的数据线上方的金属氧化物表现出导体特性。其中，氧化物导体层作为数据线的屏蔽层，消除数据线信号对像素电极的影响，并且可以提高像素的开口率，而且数据线屏蔽层与共通电极线连接，并与像素电极重叠，进一步增加了像素电极的存储电容。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换，这些等同变换均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种像素结构，包括：
一基板，其上设置有：
两扫描线；
两数据线，该两扫描线与两条数据线围成像素区域；
像素电极，覆盖所述像素区域；
主动元件，具有第一金属氧化物半导体层图案，该第一金属氧化物半导体层图案两侧形成氧化物绝缘层；
第二金属氧化物半导体层图案，该第二金属氧化物半导体层图案形成于该数据线与该像素电极之间，且该第二金属氧化物半导体层图案两侧中至少一侧为含H元素的绝缘层；
第一接触孔，该像素电极通过该第一接触孔与该主动元件电性连接。
2.根据权利要求1所述的像素结构，其特征在于：该第一金属氧化物半导体层与该第二金属氧化物半导体层为同一层。
3.根据权利要求1或2所述的像素结构，其特征在于：还包括公共电极线和第二接触孔，该第二金属氧化物半导体层通过该第二接触孔与该公共电极线电性连接。
4.一种像素结构，包括：
一基板,其上设置有；
第一金属层，包括：扫描线，公共电极线；
栅绝缘层，形成在该第一金属层上；
第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；
源漏极绝缘层，形成在所述第二金属层上；
氧化物半导体层，形成第一金属氧化物半导体层图案和第二金属氧化物半导体层图案；
钝化层，设置在该氧化物半导体层上方；
像素电极，形成在该钝化层上；
其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一金属氧化物半导体层图案两侧形成氧化物绝缘层，该第二金属氧化物半导体层图案一侧的源漏极绝缘层和另一侧的该钝化层至少一侧为含H元素的绝缘层；该第二金属氧化物半导体层图案与共通电极通过接触孔连接。
5.根据权利要求4所述的像素结构，其特征在于：还包括沟道垫层，位于沟道区设置于所述源漏电极绝缘层上，第一金属氧化物半导体层设置于所述沟道垫层上，其中，该沟道垫层和该钝化层为氧化物绝缘层。
6.根据权利要求4所述的像素结构，其特征在于：还包括沟道保护层，设置在所述第一金属氧化物半导体层和所述钝化层之间，其中，该沟道保护层和源漏极绝缘层为氧化物绝缘层。
7.根据权利要求4-6任一项所述的像素结构，其特征在于：所述氧化物绝缘层的材料为SiO2、ZrO2、Al2O3，所述含有H元素的绝缘层为氢化SiNx。
8.一种像素结构的制作方法，包括：
一基板,其上设置有；
第一金属层，包括：扫描线，公共电极线；
栅绝缘层，形成在该第一金属层上；
第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；
源漏极绝缘层，形成在所述第二金属层上；
氧化物半导体层，形成第一金属氧化物半导体层图案和第二金属氧化物半导体层图案；
沟道保护层，形成在所述第一金属氧化物半导体层图案上；
钝化层，形成在所述沟道保护层上；
像素电极，形成在该钝化层上；
其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一金属氧化物半导体层图案一侧的该沟道保护层和另一侧的源漏极绝缘层形成氧化物绝缘层，该第二金属氧化物半导体层图案一侧的该钝化层为含H元素的绝缘层；该第二金属氧化物半导体层图案与共通电极通过接触孔连接。
9.一种像素结构的制作方法，包括以下步骤：
一基板,其上设置有；
第一金属层，包括：扫描线，公共电极线；
栅绝缘层，形成在该第一金属层上；
第二金属层，形成在该栅绝缘层上，包括：数据线，源、漏电极；
源漏极绝缘层，形成在所述第二金属层上；
沟道垫层,位于沟道区形成在所述源漏极绝缘层上；
氧化物半导体层，形成在所述沟道垫层上，且形成第一金属氧化物半导体层图案和第二金属氧化物半导体层图案；
钝化层，设置在该氧化物半导体层上方；
像素电极，形成在该钝化层上；
其中，氧化物半导体层包括位于沟道区的第一金属氧化物半导体层图案和位于该数据线与像素电极之间的第二金属氧化物半导体层图案；该第一金属氧化物半导体层图案一侧的该沟道垫层和另一侧的该钝化层形成氧化物绝缘层，该第二金属氧化物半导体层图案两侧中至少一侧为含H元素的绝缘层；该第二金属氧化物半导体层图案与共通电极通过接触孔连接。
10.一种显示面板，包括：
一基板，其上布置有如权利要求1-7之一所述的像素结构的阵列；
一对置基板；
以及显示介质，夹设于该基板与该对置基板之间。
CN201410522972.7A 2014-09-30 2014-09-30 像素结构及其制造方法、显示面板 Expired - Fee Related CN104345511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410522972.7A CN104345511B (zh) 2014-09-30 2014-09-30 像素结构及其制造方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410522972.7A CN104345511B (zh) 2014-09-30 2014-09-30 像素结构及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN104345511A CN104345511A (zh) 2015-02-11
CN104345511B true CN104345511B (zh) 2017-09-15

Family

ID=52501452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410522972.7A Expired - Fee Related CN104345511B (zh) 2014-09-30 2014-09-30 像素结构及其制造方法、显示面板

Country Status (1)

Country Link
CN (1) CN104345511B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104849930B (zh) 2015-05-29 2017-10-13 合肥鑫晟光电科技有限公司 阵列基板及其制作方法以及显示装置
CN106707635A (zh) * 2017-03-20 2017-05-24 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板及液晶显示装置
CN209590485U (zh) * 2018-09-17 2019-11-05 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示设备
WO2021114364A1 (zh) * 2019-12-12 2021-06-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及显示面板
CN111584523B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN111584520B (zh) * 2020-05-25 2023-09-12 成都京东方显示科技有限公司 阵列基板、显示面板以及阵列基板的制作方法
CN113540126B (zh) * 2021-07-19 2024-03-12 昆山龙腾光电股份有限公司 阵列基板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412608A (zh) * 2001-10-15 2003-04-23 株式会社日立制作所 液晶显示装置、图像图示装置及其制造方法
KR20050066640A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 반사형 액정표시장치용 어레이기판과 그 제조방법
CN102576174A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080015696A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 액정 표시 장치
TW201222114A (en) * 2010-11-16 2012-06-01 Chunghwa Picture Tubes Ltd Pixel structure and dual gate pixel structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412608A (zh) * 2001-10-15 2003-04-23 株式会社日立制作所 液晶显示装置、图像图示装置及其制造方法
KR20050066640A (ko) * 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 반사형 액정표시장치용 어레이기판과 그 제조방법
CN102576174A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备

Also Published As

Publication number Publication date
CN104345511A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104345511B (zh) 像素结构及其制造方法、显示面板
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN103984130B (zh) 像素结构及显示面板
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
US20070171320A1 (en) Pixel structure and liquid crystal display and method for manufacturing the same
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
TW201042345A (en) Array substrate and method for manufacturing the same
CN104035250B (zh) 主动元件阵列基板
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN107464819A (zh) 发光面板
US20180286985A1 (en) Semiconductor device and production method for same
CN102969311B (zh) 阵列基板及其制作方法、显示装置
CN104347641A (zh) 薄膜晶体管阵列基板
CN101872096B (zh) 一种液晶显示器的像素结构及其制造方法
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN110178207A (zh) 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法
CN104916649A (zh) 阵列基板及其制造方法
CN103345095A (zh) 一种tft-lcd阵列基板及显示装置
CN109698205A (zh) 有源矩阵基板及其制造方法
CN102759832B (zh) 一种液晶显示基板及其制造方法
CN101510529B (zh) 像素结构及其制造方法
CN103941448B (zh) 一种薄膜晶体管阵列基板及其制备方法、液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170915