CN109300916A - 阵列基板及其制备方法和显示器件 - Google Patents

阵列基板及其制备方法和显示器件 Download PDF

Info

Publication number
CN109300916A
CN109300916A CN201811157289.2A CN201811157289A CN109300916A CN 109300916 A CN109300916 A CN 109300916A CN 201811157289 A CN201811157289 A CN 201811157289A CN 109300916 A CN109300916 A CN 109300916A
Authority
CN
China
Prior art keywords
layer
silicon
silicon layer
gate insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811157289.2A
Other languages
English (en)
Inventor
吴川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201811157289.2A priority Critical patent/CN109300916A/zh
Priority to US16/313,224 priority patent/US10672797B2/en
Priority to PCT/CN2018/113389 priority patent/WO2020062426A1/zh
Publication of CN109300916A publication Critical patent/CN109300916A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法和显示器件。该阵列基板包括:基板;栅极,形成于所述基板上;栅极绝缘层,形成于所述基板上并覆盖所述栅极;有源层,形成于所述栅极绝缘层上;源漏极,形成于所述栅极绝缘层上并覆盖所述有源层,且所述源漏极设置有沟道,所述沟道位于有源层上方;钝化层,形成于所述源漏极上;像素电极,形成于所述钝化层上;其中,所述有源层包括形成于所述栅极绝缘层上的第一硅层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成。该阵列基板的有源层的整体电子迁移率高于现有技术,而且具有大世代线应用的潜力。

Description

阵列基板及其制备方法和显示器件
技术领域
本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法和显示器件。
背景技术
LCD(Liquid Crystal Display)即液晶显示器,其构造是在两片平行的玻璃基板当中放置液晶盒,下基板玻璃上设置薄膜晶体管(Thin Film Transistor,TFT),上基板玻璃上设置彩色滤光片,通过TFT上的信号与电压改变来控制液晶分子的转动方向,从而达到控制每个像素点偏振光出射与否而达到显示目的,LCD具有穿透率不足的缺陷。OLED(Organic Light-Emitting Diode)即有机发光二极管,又称有机电激发光显示器,是与薄膜晶体管液晶显示器不同类型的产品,具有自发光性、广视角、高对比、低耗电、高反应速率、全彩化及制程简单等优点,但其存在寿命缺陷问题。
Micro LED(Micro Light Emitting Diode)即微发光二极管,与LCD和OLED相比,其解决了LCD的穿透率不足和OLED的寿命问题。Micro LED是将LED结构设计进行薄膜化、微小化、阵列化,其尺寸可以做到1~10μm等级左右,然后将Micro LED批量式转移至电路基板上,再利用物理沉积制程完成保护层与上电极,即可进行上基板的封装,完成一Micro LED显示器件。
传统a-Si(非晶硅)的电子迁移率大概只有0.5cm2/Vs,其迁移率不足以提供较大开态电流进行电流驱动。LTPS(Low Temperature Poly-silicon,低温多晶硅)的电子迁移率可达100cm2/Vs,但是TFT器件复杂的结构和膜层均一性限制了其在世代面板的应用。
发明内容
本发明的目的在于克服现有技术的上述不足,提供一种阵列基板及其制备方法和显示器件,旨在解决现有非晶硅和多晶硅难以同时应用于Micro LED的技术问题。
为实现上述发明目的,本发明采用的技术方案如下:
本发明一方面提供一种阵列基板,所述阵列基板包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述栅极绝缘层上并覆盖所述有源层,且所述源漏极设置有沟道,所述沟道位于有源层上方;
钝化层,形成于所述源漏极上;
像素电极,形成于所述钝化层上;
其中,所述有源层包括形成于所述栅极绝缘层上的第一硅层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成。
进一步地,所述有源层还包括由非晶硅材料组成的第二硅层,且所述第二硅层形成于所述第一硅层上。
进一步地,所述有源层还包括由掺杂的非晶硅材料组成的第三硅层,所述第三硅层形成于所述第二硅层上。
进一步地,所述阵列基板还包括刻蚀阻挡层,且所述刻蚀阻挡层形成于多晶硅组成的所述第一硅层上。
本发明提供的阵列基板中,由特有的第一硅层组成有源层,该第一硅层同时由多晶硅和非晶硅组成,这样的阵列基板,既具有传统的非晶硅的TFT结构,又具有多晶硅的高电子迁移率特性,因此,该阵列基板的有源层的整体电子迁移率高于现有技术的阵列基板,而且具有大世代线应用的潜力。
本发明另一方面提供一种阵列基板的制备方法,包括如下步骤:
提供基底;
在所述基底上制备栅极;
在所述栅极上制备栅极绝缘层;
在所述栅极绝缘层上制备第一硅层;
在所述第一硅层上制备设有沟道的源漏极;
在所述源漏极上制备钝化层;
在所述钝化层上制备像素电极;
其中,所述第一硅层组成有源层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成。
进一步地,在所述栅极绝缘层上制备第一硅层的步骤包括:
在所述栅极绝缘层上沉积一非晶硅材料层;
将激光掩膜版覆盖在所述非晶硅材料层上,用激光束进行激光退火处理,使所述沟道下方露出的非晶硅化为多晶硅,得到所述第一硅层。
进一步地,所述激光退火处理的退火能量为200-450mJ/cm2
进一步地,所述激光退火处理为准分子激光退火和/或钇铝石榴石激光束退火。
进一步地,所述制备方法还包括在所述沟道处下方沉积刻蚀阻挡层。
本发明提供的阵列基板的制备方法,制备一层同时由多晶硅和非晶硅组成的第一硅层作为有源层,该制备方法兼具使用传统a-si制程简单和多晶硅迁移率高的特点,在大世代线具有较强的可操作性,而且最终制得的阵列基板的有源层的整体电子迁移率高于现有有源层。
最后,本发明还提供一种用于微发光二极管显示器件,包括阵列基板,所述阵列基板包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述栅极绝缘层上并覆盖所述有源层,且所述源漏极设置有沟道,所述沟道位于有源层上方;
钝化层,形成于所述源漏极上;
像素电极,形成于所述钝化层上;
其中,所述有源层包括形成于所述栅极绝缘层上的第一硅层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成;所述有源层还包括由非晶硅材料组成的、形成于所述第一硅层上第二硅层,以及由掺杂的非晶硅材料组成、形成于所述第二硅层上的第三硅层;
刻蚀阻挡层,且所述刻蚀阻挡层形成于多晶硅组成的所述第一硅层上。
本发明的显示器件中包括本发明特有的阵列基板,该阵列基板由多晶硅和非晶硅组成的第一硅层、非晶硅材料组成的第二硅层和掺杂的非晶硅材料组成的第三硅层作为有源层,既具有传统的非晶硅的TFT结构,又具有多晶硅的高电子迁移率特性;这样的显示器件具有更好的发光效果。
附图说明
图1为本发明一实施例制备的微发光二极管显示器件的结构示意图;
图2为本发明另实施例制备的微发光二极管显示器件的结构示意图;
图3为本发明阵列基板的制备方法工艺流程图;
图4为本发明阵列基板的制备方法中制备第一硅层时,将非晶硅化为多晶硅的示意图;
其中,图中各附图标记为:
1-基板;2-栅极;3-栅极绝缘层;4-有源层;41-第一硅层;42-第二硅层;43-第三硅层;411-多晶硅;412-非晶硅;5-源漏极;6-钝化层;7-像素电极;8-微发光二极管;9-刻蚀阻挡层。
具体实施方式
为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
一方面,本发明实施例提供了一种阵列基板,其结构如图1或图2所示,所述阵列基板包括:
基板1;
栅极2,形成于所述基板1上;
栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;
有源层4,形成于所述栅极绝缘层1上;
源漏极5,形成于所述栅极绝缘层1上并覆盖所述有源层4,且所述源漏极5设置有沟道(图未标注),所述沟道位于有源层4上方;
钝化层6,形成于所述源漏极5上;
像素电极7,形成于所述钝化层6上;
其中,所述有源层4包括形成于所述栅极绝缘层3上的第一硅层41,且位于所述沟道下方的第一硅层41由多晶硅411组成,余下部分的所述第一硅层41由非晶硅412组成。
本发明实施例提供的阵列基板中,由特有的第一硅层41组成有源层4,该第一硅层41同时由多晶硅411(p-Si)和非晶硅412(a-Si)组成,这样的阵列基板,既具有传统的非晶硅的TFT结构,又具有多晶硅的高电子迁移率特性,因此,该阵列基板的有源层4的整体电子迁移率高于现有技术得到的阵列基板,而且具有大世代线应用的潜力。
需要说明的是,该第一硅层41同时由多晶硅(p-Si)和非晶硅(a-Si)组成,即以第一硅层41为整体,位于中间的材料为多晶硅,该多晶硅两侧的材料为非晶硅;而多晶硅部分的位置在沟道的正下方,在制备的时候通过激光掩膜版露出沟道部位,这样在沟道正下方激光退火得到多晶硅材料,因此“位于所述沟道下方的第一硅层41由多晶硅411组成”,而激光掩膜版未露出的部分未进行激光退火,任为非晶硅材料,即该第一硅层除了沟道的正下方能被激光退火处理的部位为多晶硅外,其他部分都为非晶硅材料,因此“余下部分的所述第一硅层41由非晶硅412组成”。
进一步地,本发明实施例提供的阵列基板中,所述有源层4还包括由非晶硅材料组成的第二硅层42,且所述第二硅层42形成于所述第一硅层41上;具体地,所述第二硅层42形成于所述第一硅层41背离所述栅极绝缘层3的表面。更进一步地,所述有源层4还包括由掺杂的非晶硅材料(即n+a-Si)组成的第三硅层43,且所述第三硅层43形成于所述第二硅层42上;具体地,所述第三硅层43形成于所述第二硅层42背离所述栅极绝缘层3的表面。第三硅层43n+a-Si的作用在于与金属形成一欧姆接触,使得TFT器件的电压降不在金属和半导体的接触面之上。由该三层硅层组成的有源层4,更有利于提高电子迁移率。
进一步地,本发明实施例提供的阵列基板中,所述阵列基板还包括刻蚀阻挡层9,且所述刻蚀阻挡层9形成于多晶硅411组成的所述第一硅层41上。具体地,所述刻蚀阻挡层9设置在所述第一硅层41背离所述栅极绝缘层3的表面。刻蚀阻挡层9可以在制备过程中,保证第一硅层41上下两侧的特性不受其他工艺的影响,稳定由第一硅层41组成的有源层4以及TFT器件的特性,刻蚀阻挡层9可选为SiNx,SiOx等绝缘材料。
进一步地,本发明实施例提供的阵列基板中,栅极2的材料可以为铜,铝,钼等金属或者合金,栅极绝缘层3的材料可以为SiNx,SiOx等材料,源漏极5的材料为铜,铝,钼等金属或者合金,源漏极5在有源层4的上方设有沟道,将源漏极5分为源极和漏极,分布在有源层4两侧;可选地,有源层4可以完全覆盖在栅极绝缘层3上(如图1),或有源层4可以只覆盖在栅极2上方的栅极绝缘层3上(如图2)。钝化层6的材料为SiNx,SiOx等材料,而像素电极7可以为ITO;多晶硅可选为低温多晶硅(LTPS)。
另一方面,本发明实施例提供一种阵列基板的制备方法,如图3所示,该制备方法包括如下步骤:
S01:提供基底1;
S02:在所述基底1上制备栅极2;
S03:在所述栅极2上制备栅极绝缘层3;
S04:在所述栅极绝缘层3上制备第一硅层41;
S05:在所述第一硅层41上制备设有沟道的源漏极5;
S06:在所述源漏极5上制备钝化层6;
S07:在所述钝化层6上制备像素电极7;
其中,所述第一硅层41组成有源层4,且位于所述沟道下方的第一硅层41由多晶硅411组成,余下部分的所述第一硅层41由非晶硅412组成。
本发明实施例提供的阵列基板的制备方法,制备一层同时由多晶硅411和非晶硅412组成的第一硅层41作为有源层4,该制备方法兼具使用传统a-si制程简单和多晶硅迁移率高的特点,在大世代线具有较强的可操作性,而且最终制得的阵列基板的有源层4的整体电子迁移率高于现有阵列基板。
进一步地,在所述栅极绝缘层上制备第一硅层的步骤包括:
S041:在所述栅极绝缘层3上沉积一非晶硅材料层;
S042:将激光掩膜版覆盖在所述非晶硅材料层上,用激光束进行激光退火处理,使所述沟道下方露出的非晶硅化为多晶硅,得到所述第一硅层41。
第一硅层制备的示意图如图4所示,在本发明实施例的第一硅层41制备时,激光宽度(Laser Width)可以经过激光掩膜版(Laser Mask)控制,激光宽度区域即为LTPS区域,通过不同的激光宽度即可实现不同的电子迁移率。宽度较大的激光宽度可以实现较大的电子迁移率,较小的宽度可以实现较小的Ioff(关态电流),可选的,激光宽度在2μm~20μm之间。大面积的LTPS会受到均一性的问题影响,因此不适用于大面积的生产,而且LTPS的漏电流较大,会影响面板残像(Image Sticking)等品质,在本发明实施例中,可克服这一缺陷:本发明实施例中,通过控制激光掩膜版来控制激光宽度,制备出在沟道处为多晶硅、其余部分为非晶硅的第一硅层41。
进一步地,所述激光退火处理的退火能量为200-450mJ/cm2。更进一步地,所述激光退火处理为准分子激光退火(Excimer Laser Annealing)和/或钇铝石榴石(YAG)激光束退火。退火能量的高低能决定a-Si到结晶硅的变化过程,通过控制退火能量即可实现不同的电子迁移率。
a-si电子迁移率0.3-1cm2/Vs;LTPS电子迁移率约100cm2/Vs(取范围50-200cm2/Vs),使用本发明实施例形成的沟道有源层整体的电子迁移率在5-150cm2/Vs之间。
综上所述,能影响整体电子迁移率的包括激光束的退火能量和激光宽度,通过对两者进行调制,可得到合适迁移率和Ioff较低的TFT。
更进一步地,本发明实施例的所述制备方法还包括在沟道处下方沉积刻蚀阻挡层9;具体地,在所述栅极绝缘层3上沉积一非晶硅材料层的步骤之后沉积刻蚀阻挡层9。刻蚀阻挡层9可以在制备过程中,保证第一硅层41上下两侧的特性不受其他工艺的影响,从而稳定有源层4以及TFT器件的特性,刻蚀阻挡层可选为SiNx,SiOx等绝缘材料。
更进一步地,还可以在第一硅层41上沉积由非晶硅材料组成的第二硅层42,在第二硅层42上沉积重掺杂的非晶硅材料(即n+a Si)组成的第三硅层43,由该三层硅层组成的有源层4,更有利于提高电子迁移率。
最后,本发明实施例还提供一种用于微发光二极管显示器件,包括阵列基板,所述阵列基板包括:
基板1;
栅极2,形成于所述基板1上;
栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;
有源层4,形成于所述栅极绝缘层3上;
源漏极5,形成于所述栅极绝缘层3上并覆盖所述有源层4,且所述源漏极5设置有沟道,所述沟道位于有源层4上方;
钝化层6,形成于所述源漏极5上;
像素电极7,形成于所述钝化层6上;
其中,所述有源层4包括形成于所述栅极绝缘层3上的第一硅层41,且位于所述沟道下方的第一硅层41由多晶硅411组成,余下部分的所述第一硅层41由非晶硅412组成;所述有源层4还包括由非晶硅材料组成的、形成于所述第一硅层41上第二硅层42,以及由掺杂的非晶硅材料组成、形成于所述第二硅层上42的第三硅层43;
刻蚀阻挡层9,且所述刻蚀阻挡层9形成于多晶硅组成的所述第一硅层41上。
本发明实施例的显示器件包括本发明实施例特有的阵列基板,该阵列基板由多晶硅和非晶硅组成的第一硅层、非晶硅材料组成的第二硅层和掺杂的非晶硅材料组成的第三硅层作为有源层,既具有传统的非晶硅的TFT结构,又具有多晶硅的高电子迁移率特性;这样的显示器件具有更好的发光效果。
进一步地,所述显示器件为微发光二极管显示器件,其中,所述阵列基板上设置有微发光二极管8。
在本发明实施例的微发光二极管Micro LED中,其发光材料可包括铝砷化镓、砷化镓、砷化镓磷化物、磷化铟镓、铝磷化镓(掺杂氧化锌)、铝磷化镓、铟氮化镓/氮化镓、磷化镓、磷化铟镓铝、铝磷化镓、磷化铝铟、镓砷化镓、磷化铟镓铝、磷化镓、磷砷化镓、磷化镓、硒化锌、铟氮化镓、碳化硅、氮化镓(GaN)、铟氮化镓、碳化硅、蓝宝石、硒化锌、钻石、氮化铝、氮化铝镓等含镓(Ga)、砷(As)、磷(P)、氮(N)等发光的化合物或单质材料。
本发明先后进行过多次试验,现举一部分试验结果作为参考对发明进行进一步详细描述,下面结合具体实施例进行详细说明。
在一实施例中
一种微发光二极管显示器件,其结构如图1所示,包括阵列基板和设置在阵列基板上的微发光二极管8;该阵列基板包括:玻璃组成的基板1;栅极2,形成于所述基板1上;栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;有源层4,形成于所述栅极绝缘层3上;源漏极5,形成于所述栅极绝缘层3上并覆盖所述有源层4,且所述源漏极5设置有沟道,所述沟道位于有源层4上方;钝化层6,形成于所述源漏极5上;像素电极7,形成于所述钝化层6上;其中,有源层4包括从下到上设置的第一硅层41、第二硅层42和第三硅层43,位于所述沟道下方的第一硅层41由多晶硅411组成,余下部分的所述第一硅层41由非晶硅412组成,多晶硅411组成的所述第一硅层41设置有刻蚀阻挡层9。
该微发光二极管显示器件的制备方法包括如下步骤:
1、提供基板1(Glass Substrate);
2、在基板1上进行栅极2(Gate)沉积、曝光、显影、刻蚀;
3、在栅极2上沉积栅极绝缘层3(GI-SiNX);
4、在栅极绝缘层3上沉积一层非晶硅材料(1st a-Si),然后沉积刻蚀阻挡层9(SiO2);
5、使用Micro Lens激光束单独对沟道处的非晶硅材料进行激光退火,形成多晶硅材料,得到第一硅层41;
6、对刻蚀阻挡层9进行曝光、显影、刻蚀;
7、化学气相沉积(CVD)第二硅层42(2nd a-Si)和第三硅层43(n+a-Si),再沉积源漏极5(Source/Drain,SD);
8、源漏极5曝光、显影、刻蚀、n+刻蚀;
9、钝化层6(Passivation)沉积、曝光、显影、刻蚀;
10、像素电极7(ITO)沉积、曝光、显影、刻蚀;
11、微发光二极管8的PN结制备。
在另一实施例中
一种微发光二极管显示器件,其结构如图2所示,包括阵列基板和设置在阵列基板上的微发光二极管8;该阵列基板包括:玻璃组成的基板1;栅极2,形成于所述基板1上;栅极绝缘层3,形成于所述基板1上并覆盖所述栅极2;有源层4,形成于所述栅极绝缘层3上;源漏极5,形成于所述栅极绝缘层3上并覆盖所述有源层4,且所述源漏极5设置有沟道,所述沟道位于有源层4上方;钝化层6,形成于所述源漏极5上;像素电极7,形成于所述钝化层6上;其中,有源层4包括从下到上设置的第一硅层41、第二硅层42和第三硅层43,位于所述沟道下方的第一硅层41由多晶硅411组成,余下部分的所述第一硅层41由非晶硅412组成。
该微发光二极管显示器件的制备方法包括如下步骤:
1、提供基板1(Glass Substrate);
2、在基板1上进行栅极2(Gate)沉积、曝光、显影、刻蚀;
3、在栅极2上CVD沉积栅极绝缘层3(GI-SiNX);
4、在栅极绝缘层3上CVD沉积一层非晶硅材料(1st a-Si);
5、使用Micro Lens激光束单独对沟道处的非晶硅材料进行激光退火,形成多晶硅材料,得到第一硅层41;
6、CVD沉积第二硅层42(2nd a-Si)和第三硅层43(n+a-Si),再沉积源漏极5(Source/Drain,SD);
7、源漏极5曝光、显影、刻蚀、n+刻蚀;
8、钝化层6(Passivation)沉积、曝光、显影、刻蚀;
9、像素电极7(ITO)沉积、曝光、显影、刻蚀;
10、微发光二极管8的PN结制备。
以上所述仅为本发明的可选实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板,其特征在于,所述阵列基板包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述栅极绝缘层上并覆盖所述有源层,且所述源漏极设置有沟道,所述沟道位于有源层上方;
钝化层,形成于所述源漏极上;
像素电极,形成于所述钝化层上;
其中,所述有源层包括形成于所述栅极绝缘层上的第一硅层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成。
2.如权利要求1所述的阵列基板,其特征在于,所述有源层还包括由非晶硅材料组成的第二硅层,且所述第二硅层形成于所述第一硅层上。
3.如权利要求2所述的阵列基板,其特征在于,所述有源层还包括由掺杂的非晶硅材料组成的第三硅层,所述第三硅层形成于所述第二硅层上。
4.如权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括刻蚀阻挡层,且所述刻蚀阻挡层形成于多晶硅组成的所述第一硅层上。
5.一种阵列基板的制备方法,其特征在于,包括如下步骤:
提供基底;
在所述基底上制备栅极;
在所述栅极上制备栅极绝缘层;
在所述栅极绝缘层上制备第一硅层;
在所述第一硅层上制备设有沟道的源漏极;
在所述源漏极上制备钝化层;
在所述钝化层上制备像素电极;
其中,所述第一硅层组成有源层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成。
6.如权利要求5所述的制备方法,其特征在于,在所述栅极绝缘层上制备第一硅层的步骤包括:
在所述栅极绝缘层上沉积一非晶硅材料层;
将激光掩膜版覆盖在所述非晶硅材料层上,用激光束进行激光退火处理,使所述沟道下方露出的非晶硅化为多晶硅,得到所述第一硅层。
7.如权利要求6所述的制备方法,其特征在于,所述激光退火处理的退火能量为200-450mJ/cm2
8.如权利要求6所述的制备方法,其特征在于,所述激光退火处理为准分子激光退火和/或钇铝石榴石激光束退火。
9.如权利要求6所述的制备方法,其特征在于,所述制备方法还包括在所述沟道处下方沉积刻蚀阻挡层。
10.一种用于微发光二极管显示器件,包括阵列基板,所述阵列基板包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述基板上并覆盖所述栅极;
有源层,形成于所述栅极绝缘层上;
源漏极,形成于所述栅极绝缘层上并覆盖所述有源层,且所述源漏极设置有沟道,所述沟道位于有源层上方;
钝化层,形成于所述源漏极上;
像素电极,形成于所述钝化层上;
其中,所述有源层包括形成于所述栅极绝缘层上的第一硅层,且位于所述沟道下方的第一硅层由多晶硅组成,余下部分的所述第一硅层由非晶硅组成;所述有源层还包括由非晶硅材料组成的、形成于所述第一硅层上第二硅层,以及由掺杂的非晶硅材料组成、形成于所述第二硅层上的第三硅层;
刻蚀阻挡层,且所述刻蚀阻挡层形成于多晶硅组成的所述第一硅层上。
CN201811157289.2A 2018-09-30 2018-09-30 阵列基板及其制备方法和显示器件 Pending CN109300916A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811157289.2A CN109300916A (zh) 2018-09-30 2018-09-30 阵列基板及其制备方法和显示器件
US16/313,224 US10672797B2 (en) 2018-09-30 2018-11-01 Array substrate, method for fabricating array substrate and display
PCT/CN2018/113389 WO2020062426A1 (zh) 2018-09-30 2018-11-01 阵列基板及其制备方法和显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811157289.2A CN109300916A (zh) 2018-09-30 2018-09-30 阵列基板及其制备方法和显示器件

Publications (1)

Publication Number Publication Date
CN109300916A true CN109300916A (zh) 2019-02-01

Family

ID=65161496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811157289.2A Pending CN109300916A (zh) 2018-09-30 2018-09-30 阵列基板及其制备方法和显示器件

Country Status (2)

Country Link
CN (1) CN109300916A (zh)
WO (1) WO2020062426A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
WO2020224474A1 (zh) * 2019-05-05 2020-11-12 京东方科技集团股份有限公司 Tft背板及其制备方法、显示面板
CN113611752A (zh) * 2021-07-19 2021-11-05 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft
WO2022133631A1 (en) * 2020-12-21 2022-06-30 Boe Technology Group Co., Ltd. Thin film transistor, display apparatus, and method of fabricating thin film transistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731571A (zh) * 2005-08-29 2006-02-08 友达光电股份有限公司 薄膜晶体管及其制造方法
JP2009163247A (ja) * 2008-12-07 2009-07-23 Sakae Tanaka 高性能表示装置とその製造方法
US20100059750A1 (en) * 2006-06-09 2010-03-11 Samsung Electronics Co., Ltd. Bottom gate thin film transistor and method of manufacturing the same
CN101740499A (zh) * 2008-11-07 2010-06-16 乐金显示有限公司 包括薄膜晶体管的阵列基板及其制造方法
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN102651399A (zh) * 2011-07-19 2012-08-29 京东方科技集团股份有限公司 微晶非晶硅复合型薄膜晶体管及其制造方法
CN107221503A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842619B (zh) * 2012-09-03 2016-08-03 南京中电熊猫液晶显示科技有限公司 一种半导体装置及其制造方法
CN104617151B (zh) * 2015-01-23 2018-07-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
CN104766871B (zh) * 2015-04-30 2018-09-14 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管阵列基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731571A (zh) * 2005-08-29 2006-02-08 友达光电股份有限公司 薄膜晶体管及其制造方法
US20100059750A1 (en) * 2006-06-09 2010-03-11 Samsung Electronics Co., Ltd. Bottom gate thin film transistor and method of manufacturing the same
CN101740499A (zh) * 2008-11-07 2010-06-16 乐金显示有限公司 包括薄膜晶体管的阵列基板及其制造方法
JP2009163247A (ja) * 2008-12-07 2009-07-23 Sakae Tanaka 高性能表示装置とその製造方法
CN102074502A (zh) * 2009-11-20 2011-05-25 乐金显示有限公司 制造阵列基板的方法
CN102651399A (zh) * 2011-07-19 2012-08-29 京东方科技集团股份有限公司 微晶非晶硅复合型薄膜晶体管及其制造方法
CN107221503A (zh) * 2017-06-02 2017-09-29 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020224474A1 (zh) * 2019-05-05 2020-11-12 京东方科技集团股份有限公司 Tft背板及其制备方法、显示面板
CN110867458A (zh) * 2019-11-25 2020-03-06 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN110867458B (zh) * 2019-11-25 2022-05-17 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
WO2022133631A1 (en) * 2020-12-21 2022-06-30 Boe Technology Group Co., Ltd. Thin film transistor, display apparatus, and method of fabricating thin film transistor
CN113611752A (zh) * 2021-07-19 2021-11-05 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft
CN113611752B (zh) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Also Published As

Publication number Publication date
WO2020062426A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN106558538B (zh) 阵列基板、显示装置及阵列基板的制备方法
CN109300916A (zh) 阵列基板及其制备方法和显示器件
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
CN102969361B (zh) 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN106847834B (zh) 一种阵列基板及其制备方法、显示面板
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN102983155B (zh) 柔性显示装置及其制作方法
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
CN107134461A (zh) 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN102169906A (zh) 半导体装置
US20170162708A1 (en) Tft substrates and the manufacturing methods thereof
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104538402B (zh) 阵列基板及其制作方法、和显示装置
CN106057735A (zh) Tft背板的制作方法及tft背板
CN104584200A (zh) 薄膜晶体管和显示装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN105185792B (zh) 液晶显示面板、阵列基板及其制造方法
CN104218019A (zh) 薄膜晶体管阵列基板及其制造方法
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN113745243B (zh) 一种oled显示面板及其制备方法
US10629746B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190201

RJ01 Rejection of invention patent application after publication