CN103314431B - 制造氧化物薄膜晶体管的方法和包含该晶体管的装置 - Google Patents

制造氧化物薄膜晶体管的方法和包含该晶体管的装置 Download PDF

Info

Publication number
CN103314431B
CN103314431B CN201180057415.7A CN201180057415A CN103314431B CN 103314431 B CN103314431 B CN 103314431B CN 201180057415 A CN201180057415 A CN 201180057415A CN 103314431 B CN103314431 B CN 103314431B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
tft
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180057415.7A
Other languages
English (en)
Other versions
CN103314431A (zh
Inventor
威廉·邓·波尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guardian Industries Corp
Original Assignee
Guardian Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guardian Industries Corp filed Critical Guardian Industries Corp
Publication of CN103314431A publication Critical patent/CN103314431A/zh
Application granted granted Critical
Publication of CN103314431B publication Critical patent/CN103314431B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

一些示例性实施例涉及制造氧化物薄膜晶体管阵列的方法(如IGZO、非结晶的或多晶的ZnO、ZnSnO、InZnO和/或类似物)和结合其的装置。可选阻挡层、半导体、栅级绝缘和/或栅级金属的覆盖层被安置在基板上。这些和/或其他层可通过低温或室温溅镀被沉积在苏打石灰或硼硅酸盐基板上。根据一些示例性实施例这些层可随后被图案化和/或进一步参与TFT的阵列制造。在一些示例性实施例中，所有或基本所有TFT工序可发生在低温下，如，处于或低于150摄氏度，直到退火后激活步骤，且随后的退火后步骤可在相对较低的温度下发生(如200至250摄氏度)。

Description

制造氧化物薄膜晶体管的方法和包含该晶体管的装置
发明领域
本发明的一些示例性实施例涉及制造氧化物薄膜晶体管阵列的方法和结合其的装置。特别是，本发明的一些示例性实施例涉及利用低温或室温溅镀沉积的氧化物(如IGZO)薄膜晶体管(TFT)阵列和/或制造其的方法。在一些示例性实施例中，可选阻挡层、半导体、栅级绝缘和/或栅级金属的覆盖层被安置在基板上。根据一些示例性实施例这些层可随后被图案化和/或进一步参与TFT阵列制造。
本发明背景及示例性实施例综述
在本技术领域中，LCD装置为人熟知。例如，见美国专利第7602360、7408606、6356335、6016178和5598285号，其中每个都被并入本文中。
图1示出典型LCD显示装置1的截面图。显示装置1大致包括夹在第一基板4和第二基板6之间的液晶材料层2，第一基板4和第二基板6通常为硼硅酸盐玻璃基板。第一基板4常被称为滤色基板，第二基板6常被称为活性或TFT基板。
第一或滤色基板4上通常形成有黑色矩阵8，如为了增强显示的色彩品质。为了形成黑色矩阵，聚合物、丙烯酸、聚酰亚胺、金属或其他合适的基底可能被安置为覆盖层，并随后使用光刻法或类似方法进行图案化。单独的滤色片10被安置在黑色矩阵中形成的孔洞中。单独的滤色片通常包括红色10a，绿色10b和蓝色10c滤色片，尽管其他颜色可被用于这些元件位置上或附加至这些元件。单独的滤色片可通过超微细喷墨技术光刻形成，或由其他合适的技术完成。通常由铟锡氧化物(ITO)或其他合适的导电材料形成的通用电极12，大致贯穿基板整体或在黑色矩阵12及单独的滤色片10a、10b和10c之上形成。
第二或TFT基板6上形成有TFT阵列14。这些TFT都可以有选择性地被驱动电子设备(未示出)驱动，以控制液晶材料层2中液晶光阀的运行。例如，TFT基板和其上形成的TFT阵列在美国专利第7589799、7071036、6884569、6580093、6362028、5926702和5838037号中都有描述，其中每个都被并入本文。
尽管图1未示出，但是光源、一个或多个偏光器、配向层和/或类似物可被包括在典型的LCD显示装置中。
用于LCD电视、显示器、笔记本显示器、手机显示器等的常规TFT阵列的制造，常常首先沉积并图案化栅极材料，然后依次沉积并图案化栅极绝缘、非晶硅层、源/排放金属、钝化层和像素电极。制造工序涉及导体的三个物理气相沉积(PVD)或溅镀步骤和几个高温下(如在至少约300-350摄氏度)对栅极绝缘、半导体和钝化层的等离子体增强的燃烧气相淀积(PECVD)步骤。这些沉积工序被用于图案化层的光刻法步骤打断。
应当认识到，当前制造流程涉及很多工序、材料、技术等，常常被很多进一步的子工序步骤打断。而且，当前技术中的高温限制了可被用作基板的材料的类型。
因此，应当认识到，本技术中需要一种用以形成显示装置和/或类似装置中使用的TFT基板的简单、低温的制造流程。
一些示例性实施例的一个方面涉及提供一种用以形成显示装置中使用的TFT基板的简单、低温制造流程的技术，其用于依次制作半导体、栅极绝缘和栅极金属层作为覆盖层。
一些示例性实施例的另一个方面涉及在所有图案化步骤之前在TFT基板上安置TFT阵列的覆盖层有关。
一些示例性实施例的另一个方面涉及高通量、大面积的镀膜机的使用。这种设备可能会在如玻璃生产工厂中找到，可允许要获得规模的更好的效益。
本发明的一些示例性实施例涉及一种制造用于电子装置的TFT基板的方法。提供玻璃基板。在低温或室温下，直接或间接地在玻璃基板上溅镀沉积氧化物半导体覆盖层。直接或间接地在氧化物半导体覆盖层上沉积栅极绝缘覆盖层。直接或间接地在栅极绝缘覆盖层上沉积栅极金属覆盖层。遮罩被应用在栅极金属覆盖层的一个或多个部分之上，以定义一个或多个相应的遮罩区域及一个或多个相应的未遮罩区域。在一个或多个未遮罩区域或在靠近一个或多个未遮罩区域处，栅极金属覆盖层的部分和栅极绝缘覆盖层的部分被移除。在一个或多个未遮罩区域或在靠近一个或多个未遮罩区域处，氧化物半导体层的导电性被增加。钝化层被贯穿大致整个基板安置。钝化层被图案化，以定义源接触孔和漏接触孔。用于源与漏连接件的层被沉积。
一些或所有上述步骤可在第一位置就被完成，而一些或所有剩余步骤可在第二位置或不同位置被完成(如在层被运至制造商、LD制造商等之后)。例如，第一方可完成阻挡、氧化物半导体、栅级绝缘和/或栅级金属层沉积，第二方(如在第二位置处)可能完成图案化、激活、像素电极沉积和/或其他步骤。
本发明的一些示例性实施例涉及一种制造用于电子装置的TFT基板的方法。提供苏打石灰玻璃基板。在低温或室温下，直接或间接地在玻璃基板的大致整个主体表面上溅镀沉积氧化物半导体层。在玻璃基板的大致整个主体表面上氧化物半导体层的至少部分之上沉积栅极绝缘层。直接或间接地在栅极绝缘层的至少部分上沉积栅极金属层。在沉积栅极金属层之前图案化氧化物半导体层。增加氧化物半导体层的导电性。贯穿大致整个基板安置钝化层。图案化钝化层，以定义源接触孔和漏接触孔。将层沉积来用于源和漏连接件。在一些示例性实施例中，在沉积栅极金属层之前图案化氧化物半导体层。在一些示例性实施例中，氧化物半导体层和栅极绝缘层被一起或同时或大致同时图案化(如在同一步骤中)。
一种制造电子显示装置的方法，可包括根据这种方法或其变体方法制造TFT基板。例如，LCD的情况下，提供了滤色基板，液晶材料层可被安置在滤色基板和TFT基板之间。
本发明的一些示例性实施例涉及一种包含TFT基板的电子装置。TFT基板包括苏打石灰玻璃基板(如与可用在本发明不同实施例中的硼硅酸盐玻璃基板相反)。在低温或室温下，直接或间接地在苏打石灰玻璃基板上溅镀沉积含硅阻挡层(如，为了帮助减少，甚至有时消除钠从玻璃基板到基板上向一个或多个薄膜和/或其他层中的迁移)。在低温或室温下，直接或间接地在阻挡层上溅镀沉积含有IGZO、非结晶的或多晶的ZnO、ZnSnO或InZnO的氧化物半导体层。在低温或室温下，直接或间接地在氧化物半导体层上溅镀沉积栅极绝缘层。在低温或室温下，直接或间接地在栅极绝缘层上溅镀沉积栅极金属层。栅极绝缘层和栅极金属层的一个或多个部分被移除，以露出下层的氧化物半导体层。氧化物半导体层的一个或多个部分被移除，以产生至少一个岛状物，所述至少一个岛状物被等离子体处理以增加其导电性。钝化层被沉积在阻挡层、至少一个岛状物和栅极绝缘层的顶上，钝化层被图案化以形成源接触孔和漏接触孔。在钝化层的至少一部分之上和在源接触孔与漏接触孔内沉积源和漏线。
此处描述的特征、方面、优势和示例性实施例可被综合起来以进一步实现更多的实施例。
附图简述
这些和其他特征和优势可通过参考如下示范性描述实施例及其附图的详细描述获得更好、更完整的理解：
图1是典型LCD显示装置的截面图；
图2是根据一些示例性实施例的展示顶部栅级氧化物TFT示例性前端工序的镀膜物品；
图3(a)-3(d)示出根据一些示例性实施例图2的说明性层堆如何用于制作自行校准的顶部栅级TFT；
图4是示出根据一些示例性实施例展示制造包括TFT阵列的电子装置的说明性工序的流程图。
发明实施例详述
一些示例性实施例涉及用于平板显示器及类似物的玻璃基板上的复杂氧化物基薄膜晶体管(TFT)。在一些示例性实施例中，阻挡层、半导体层、栅级绝缘层和可选的栅级金属层可作为覆盖层被依次沉积，如，在低温或室温下在TFT基板的任何图案化步骤前进行溅镀。用于TFT阵列的这些层由此可能在大面积内联镀膜机中经济高效地被沉积。玻璃上沉积的层堆增加了玻璃基板的价值，此处描述的随后的示例工序，可减少且有时甚至排除消费者如LCD制造者投资、经营并维修沉积用于半导体和栅级绝缘沉积的PECVD设备的需要。
如上所述，一些用于LCD电视、显示器、笔记本显示器等的a-Si TFT阵列，通过首先沉积和图案化栅级金属然后依次沉积并图案化栅级绝缘、非晶硅层、源/排放金属、钝化层和像素电极被制造出来。制造工序涉及对导体的三个PVD(通常为溅镀)步骤和几个高温下对栅极绝缘、半导体和钝化层的等离子体增强PECVD步骤。沉积后，每一层都通过光刻法被图案化，只有沉积在基板上的第一层(a-Si TFT底板的栅级金属)没有任何图案。
一些示例性实施例中的高性能TFT可使用非晶或多晶氧化物半导体制造。这类材料包括如铟镓锌氧化物(IGZO)、ZnO、ZnSnO和/或类似物。这些宽禁带半导体材料可在低温或室温下由DC或RF溅镀沉积，如在苏打石灰或硼硅酸盐玻璃上。在一些示例性实施例中，栅级绝缘和栅级金属也可被溅镀沉积。顶部和底部栅级氧化物TFT性能良好。如下图表比较了示例性a-Si、低温多晶硅(LTPS)和IGZO TFT。
从以上表格中可见，IGZO基TFT比当前LCD笔记本、显示器和电视中使用的a-Si TFT的性能更好。其性能类似于低温多晶硅TFT，但是制造成本更低，且复杂氧化物TFT工序扩展到或超过(如在使用特大号玻璃处达到Gen 11线)Gen 10号(2.8米×3米)。氧化物TFT基板也有助于促进向超大LCD和其他具有高刷新率、低成本和高亮度的平板设计的转换，如作为氧化物TFT的更高迁移率及其可扩展制造带来的结果。IGZO在可见光下大致为透明，如果透明导电体被用于栅级和源/排放，整个TFT大致为透明。氧化物TFT也具有较高的通断电流比(>107)。这些因素是可取的，如，其他应用也随之成为可能。
氧化物TFT可被用于高分辨率的显示器和成像器，它们可保持高输出电流水平而不需要较大的W/L比。低TFT关断电流使显示器可以实现较高灰度。而且，a-IGZO TFT基板具有较低的阈值电压(<0.2V)，这可能会导致较低的操作功耗。急剧变化的亚阈值(175mV/dec)允许晶体管在操作的接通关断机制之间进行快速切换。因为，包括氧化物基TFT(如a-IGZO TFT等)的装置可适用于下一代高分辨率的AM-OLED、AM-LCD、成像器和/或其他类似物。
图2是示出根据一些示例性实施例的顶部栅级氧化物TFT的示例性前端工序的镀膜物品。可选阻挡层22可被安置在基板20上。基板可为玻璃基板如苏打石灰基板或硼硅酸盐基板，如具有约0.3-1.1毫米厚度。可选阻挡层22可通过溅镀沉积，且可为含硅层，如SiNx、SiOxNy、SiOx等。在一些示例性实施例中，可选阻挡层22可包括少量的Al或B，如为了促进溅镀工序进行并仍然保持较好的钠阻塞能力。包括如IGZO、ZnO(非晶或多晶的)、ZnSnO、InZnO和/或类似物的氧化物半导体层24，可被如再次通过溅镀的方法安置。在一些示例性实施例中，氧化物半导体可被直接沉积在玻璃上、直接沉积在可选阻挡层上或直接沉积在一个或多个玻璃基板的层上。在一些示例性实施例中，IGZO可在低温或室温下通过DC溅镀从合适目标沉积。示例性合适目标包括具有同样或大致同样比例的In、Ga和Zn的陶瓷目标(每种各占33％)。
栅级绝缘层26可之后被安置在氧化物半导体层24上。如上所述，栅级绝缘层26可为Si02、SiOxNy和SiNx的含硅层或含有Si02、SiOxNy和SiNx的含硅层，或者可为如A1203等的含铝层，或者是任何这些材料的适当结合。栅级金属层28可被安置(如通过溅镀沉积)在栅级绝缘层26上。
图2示出的各层在一些示例性实施例中可被依次在生产线中溅镀而不打破真空，如使用具有运送基板的传送装置的大面积连续镀膜机。
图2的层堆可被用在建造自行校准的顶部栅级TFT，如根据图3(a)至图3(d)的工序序列。在一些示例性实施例中，顶部栅级氧化物TFT可具有自行校准的源/排放区域。
如图3(a)所示，栅级金属和栅级绝缘被图案化。例如，这可通过把光阻材料30应用在基板的部分之上而后使用光刻法和干法刻蚀或湿法刻蚀(如对金属)及干法刻蚀(如对栅级金属)的结合而完成。刻蚀法可在氧化物半导体层24停止，以至于栅级绝缘和栅级金属被图案化为26'和28'。
例如，如图3b所示，栅级区域外的氧化物半导体可被暴露至Ar和/或H2等离子体处理。本工序将暴露区域(未被光阻材料30遮罩的)转换成导电层24”，适于被用作自行校准的源或排放。半导体材料24'的遮罩区域不被暴露至等离子体处理，因此仍为半导体。作为本发明不同实施例的等离子体处理的结果或随其之后，光阻材料30可被移除。
氧化物半导体24”可被图案化为单独TFT岛状物。钝化层32可被安置并之后被图案化。例如，钝化层32的沉积可由PECVD完成，且钝化层可为如SiNx或SiO2以及/或类似物的含硅层。钝化层32的图案化可打开TFT中的接触孔34和36，例如分别用于源和排放及栅级区域。钝化层32的沉积如图3(c)所示，且正如本图所示，钝化层32可被安置在可选阻挡层22、导电层24”、图案化的栅级28'之上。钝化层32可直接或间接接触本发明不同实施例中的这些和/或其他层。
如图3(d)所示，源和排放金属被沉积并图案化。源和排放金属通过接触孔与源和排放接触，并产生源和排放接触电极38和40。约200摄氏度至300摄氏度的烘烤后步骤是可取的，用于帮助改善TFT在迁移率、阈值、关断电流和/或类似方面的性能。
在一些示例性实施例中，栅级金属不必在最初沉积序列中沉积。恰恰相反，在一些示例性实施例中，栅级金属可在工序后期被沉积并图案化。其他工序序列和TFT设计当然可以结合不同实施例使用。然而，这些设计中的至少一部分可以以覆盖氧化物半导体层开始，如在扩展工序中的溅镀。
低温或室温溅镀可被用于沉积本发明一些示例性实施例中的一些或所有上述各层和/或其他各层。例如，为了从基板上移除它们，低温或室温溅镀可被用于以如下示例性厚度沉积如下层：
一些示例性实施例中的TFT性能可达到或超过如下值：
·迁移率：>5cm2/Vsec
·阈值电压：0至5伏
·亚阈值斜率：<0.5伏/十进位(V/decade)
·关断电流：<0.1pA/μm@Vds＝1V
·稳定性：优于a-Si TFT
图4示出制造根据一些示例性实施例的包括TFT阵列的电子装置的说明性工序流程图。在步骤S41中，可选阻挡层被覆盖沉积在玻璃基板上，如通过低温或室温下溅镀。在步骤S43中，氧化物半导体材料(如IGZO、非晶的或多晶的ZnO、ZnSnO或InZnO和/或类似物)被直接或间接覆盖沉积在玻璃基板上，如通过低温或室温下溅镀。在步骤S45中，栅级绝缘被直接或间接覆盖沉积在氧化物半导体材料上，如通过低温或室温下溅镀。在步骤S47中，栅级金属被直接或间接覆盖沉积在栅级绝缘上，如通过低温或室温下溅镀。
在步骤S49中，岛状物被图案化在覆盖层上。栅级也在步骤S51中被图案化。当前暴露的氧化物半导体材料被等离子体处理(如H、Ar或其他合适等离子体)以形成用于步骤S53中源和排放的导电层。钝化层在步骤S55中被沉积，在步骤S57中被图案化。源和排放金属(在一些示例性实施例中可为ITO)在步骤S59中被沉积。源和排放金属在步骤S61中被像素图案化。
图4示出的示例性工序流程为用于具有自行校准源/排放的顶部栅级。栅级排放和栅级源的微小电容(微小Cgd和微小Cgs)提供了更少的串音和闪烁。检测不到低至长度L等于2微米的短信道影响。这些方面允许更大型和/或更高帧数比的显示器的制造。覆盖IGZO、栅级绝缘和/或其他沉积在易于制造和扩展性方面具有优势。
在一些示例性实施例中，所有或大致所有TFT工序可在低温下发生，如在等于或低于250摄氏度下，或者更优选在等于或低于200摄氏度下，且最优选在等于或低于150摄氏度下，直到退火后激活步骤。甚至退火后处理步骤都可在相对较低温度下发生(如200-250摄氏度)，因此允许更大范围的可用基板类型。在使用苏打石灰玻璃的情况下，例如，在一些示例性实施例中，TFT工序前的玻璃基板压实可能并非必要，如在TFT完成后通过在约200-250摄氏度下进行的总体退火后工序。在一些示例性实施例中，基板可被抛光。
尽管一些示例性实施例被描述为具有顶部栅级TFT，一些其他示例性实施例也可具有底部栅级TFT。该示例性底部栅级TFT的结构可被交错，以在栅级源和栅级排放重叠的方式。在这种情况中，这种布置中的栅级可在氧化物半导体材料沉积之前被图案化。氧化物半导体材料在底部栅级TFT实施例中可更薄。例如，当IGZO被用于底部栅级TFT实施例中时，优选厚度为15-25微米，更优选厚度为17-23微米，有时在一些示例性实施例中约为20微米。栅级绝缘材料可为PECVD沉积的SiN或其他合适的含硅或其他材料。钝化层可涉及由PECVD或类似物沉积的可选SiOx/SiNx蚀刻阻塞物、RF溅镀的SiOx、DC溅镀的AlOx或其他合适材料。用于底部栅级的Cgs和Cgd可比顶部栅级氧化物TFT更大(如由于栅级源和栅级排放重叠)。应当认识到，底部栅级和顶部栅级的实施例的性能(如迁移率方面)都会更好。事实上，不同示例中的这两种可能的设计的性能之间具有可比性。
尽管一些示例性实施例被描述为涉及用于LCD装置(如电视、显示屏、专业显示器、手机、游戏装置等)的TFT，但其他实施例也可涉及其他类型的电子装置、产品和/或媒介组件。例如，一些示例性实施例可适用于3D LCD。事实上，IGZO TFT比a-Si TFT的迁移率高20倍，因此更适于用在3D电视应用上。另一个示例性产品还涉及AMOLED电视。IGZO TFT稳定性已改进至适宜作为AMOLED像素(如对2D和3D电视)中的驱动TFT的程度。在其他实施例中其他应用也是可以的。
所述的一些示例性实施例涉及低温或室温溅镀。然而，应当认识到，“低温或室温”并不一定意味着处于或接近室温的温度。恰恰相反，本领域技术人员应意识到，低温或室温涉及低于约250摄氏度的温度，更优选低于200摄氏度，且最优选低于150摄氏度。一些示例性示例中的低温或室温溅镀也可被认为是在溅镀工序过程中不需要特意加入额外热量(如通过加热器和/或类似物的存在和激活)的溅镀工序，即使溅镀过程中存在相当量的热量。
本文所用的术语“位于……上”、“由……支持”及类似用词不应被理解为两种元件直接彼此相邻，除非确切陈述。换言之，第一层可被阐述为“位于”第二层上或“由”第二层“支持”，即使其间有一个或多个层。
虽然发明已经结合当前被认为最实用、最优选的实施例进行了描述，应当理解，本发明不限于所示实施例，相反，应覆盖所附的权利要求书中的精神和范围之内的各种修改和等效安排。

Claims (13)

1.一种制造用于电子装置的TFT基板的方法，所述方法包括以下步骤：
提供苏打石灰基玻璃基板；
直接或间接地在玻璃基板上溅镀沉积氧化物半导体层；
直接或间接地在氧化物半导体层上沉积栅极绝缘层；
直接或间接地在栅极绝缘层上沉积栅极金属层；
在栅极金属层的一个或多个部分之上应用遮罩，以定义一个或多个相应的遮罩区域及一个或多个相应的未遮罩区域；
在一个或多个未遮罩区域或在靠近一个或多个未遮罩区域处，将栅极金属层的部分和栅极绝缘层的部分移除；
在一个或多个未遮罩区域或在靠近一个或多个未遮罩区域处，增加氧化物半导体层的导电性；遍及整个基板安置钝化层；
将钝化层图案化以定义源接触孔和漏接触孔；和
沉积用于源与漏连接件的层，
其中,
所有的TFT工序步骤均在等于或低于150℃下进行，直到退火后激活步骤，该退火后激活步骤在沉积用于源和漏连接件的层之后，并在200-250℃下进行。
2.如权利要求1所述的方法，其中，氧化物半导体材料包括铟镓锌氧化物IGZO。
3.如权利要求2所述的方法，进一步包括以下步骤：
在玻璃基板上沉积含硅阻挡层并使之直接接触玻璃基板。
4.如权利要求2所述的方法，其中，所述遮罩为光阻材料。
5.如权利要求2所述的方法中，其中，所述增加半导体层的导电性的步骤，通过等离子体处理实现。
6.如权利要求5所述的方法，其中，所述等离子体处理为H等离子体处理或Ar等离子体处理。
7.如权利要求2所述的方法，进一步包括以下步骤：
在源与漏连接件的沉积之后，对所述苏打石灰基玻璃基板进行退火处理。
8.一种制造电子显示装置的方法，所述方法包括以下步骤：
根据权利要求1的方法制造TFT基板。
9.如权利要求8所述的方法，进一步包括以下步骤：
提供滤色基板；和
在滤色基板和TFT基板之间安置液晶材料层。
10.一种制造用于电子装置的TFT基板的方法，所述方法包括以下步骤：
提供苏打石灰玻璃基板；
直接或间接地在玻璃基板的整个主体表面上溅镀沉积氧化物半导体层；
在玻璃基板的整个主体表面上氧化物半导体层的至少部分之上沉积栅极绝缘层；
直接或间接地在栅极绝缘层的至少部分上沉积栅极金属层；
在沉积栅极金属层之前将氧化物半导体层图案化；
增加氧化物半导体层的导电性；
遍及整个基板安置钝化层；
将钝化层图案化以定义源接触孔和漏接触孔；和
沉积用于源和漏连接件的层，
其中所有的TFT工序步骤均在等于或低于150℃下进行，直到退火后激活步骤，该退火后激活步骤在沉积用于源和漏连接件的层之后，并在200-250℃下进行。
11.如权利要求10所述的方法，其中，将氧化物半导体层图案化的步骤，在沉积栅极绝缘层之前执行。
12.如权利要求10所述的方法，其中，氧化物半导体层和栅极绝缘层被一起图案化。
13.一种包括TFT基板的电子装置，所述TFT基板包括：
苏打石灰玻璃基板；
在低温下，直接或间接地在苏打石灰玻璃基板上溅镀沉积的含硅阻挡层；
在低温下，直接或间接地在阻挡层上溅镀沉积的含有IGZO、非结晶的或多晶的ZnO、ZnSnO或InZnO的氧化物半导体层；
在低温下，直接或间接地在氧化物半导体层上溅镀沉积的栅极绝缘层；
在低温下，直接或间接地在栅极绝缘层上溅镀沉积的栅极金属层，
其中，栅极绝缘层和栅极金属层的一个或多个部分被移除，以露出下层的氧化物半导体层，其中，氧化物半导体层的一个或多个部分被移除，以产生至少一个岛状物，所述至少一个岛状物被等离子体处理以增加其导电性，
其中，钝化层被沉积在阻挡层、至少一个岛状物和栅极绝缘层的顶上，钝化层被图案化以形成源接触孔和漏接触孔，且
其中，在钝化层的至少一部分之上和在源接触孔与漏接触孔内沉积源和漏线，和
其中，所述低温为低于150℃的温度。
CN201180057415.7A 2010-09-29 2011-09-14 制造氧化物薄膜晶体管的方法和包含该晶体管的装置 Expired - Fee Related CN103314431B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/923,624 2010-09-29
US12/923,624 US8530273B2 (en) 2010-09-29 2010-09-29 Method of making oxide thin film transistor array
PCT/US2011/001583 WO2012044344A1 (en) 2010-09-29 2011-09-14 Method of making oxide thin film transistor array, and device incorporating the same

Publications (2)

Publication Number Publication Date
CN103314431A CN103314431A (zh) 2013-09-18
CN103314431B true CN103314431B (zh) 2016-08-31

Family

ID=44789577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180057415.7A Expired - Fee Related CN103314431B (zh) 2010-09-29 2011-09-14 制造氧化物薄膜晶体管的方法和包含该晶体管的装置

Country Status (7)

Country Link
US (1) US8530273B2 (zh)
EP (1) EP2622632B1 (zh)
JP (1) JP5969995B2 (zh)
KR (2) KR20130126900A (zh)
CN (1) CN103314431B (zh)
TW (2) TWI639717B (zh)
WO (1) WO2012044344A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102304125B1 (ko) 2011-09-29 2021-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
JP6175740B2 (ja) 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
US9276121B2 (en) 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
EP2867928B1 (en) 2012-06-29 2018-08-15 Lumileds Holding B.V. Ii-vi based light emitting semiconductor device
CN102854684B (zh) * 2012-09-26 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
CN102854687B (zh) * 2012-09-26 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
US9653104B2 (en) 2012-11-16 2017-05-16 University Of Houston System and method for selectively removing atoms and uses thereof
KR102079715B1 (ko) 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
TWI566413B (zh) * 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150179446A1 (en) * 2013-12-20 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Processing Condition Optimization
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
KR102281848B1 (ko) 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20160108630A (ko) 2015-03-04 2016-09-20 연세대학교 산학협력단 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
US9793252B2 (en) 2015-03-30 2017-10-17 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
WO2017066332A1 (en) 2015-10-13 2017-04-20 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
EP3368944B1 (en) * 2015-10-29 2020-12-16 Boe Technology Group Co. Ltd. Array substrate and fabricating method thereof, display panel, and display apparatus
KR102448033B1 (ko) * 2015-12-21 2022-09-28 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法
JP7068265B2 (ja) 2016-07-07 2022-05-16 アモルフィックス・インコーポレイテッド アモルファス金属ホットエレクトロントランジスタ
CN107706242B (zh) 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
CN106128941A (zh) * 2016-09-14 2016-11-16 齐鲁工业大学 一种低温制备铟镓锌氧透明半导体薄膜的液相方法
CN107425077B (zh) * 2017-05-17 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN111919302A (zh) * 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
KR20200086922A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 반도체 장치
US11398551B2 (en) * 2019-05-07 2022-07-26 United States Of America As Represented By The Secretary Of The Air Force Self-aligned gate and drift design for high-critical field strength semiconductor power transistors with ion implantation
KR20200145870A (ko) 2019-06-10 2020-12-31 삼성전자주식회사 반도체 장치
KR20210086813A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 표시 장치
CN111710609A (zh) * 2020-06-24 2020-09-25 中国科学院微电子研究所 铟镓锌氧薄膜晶体管的掺杂方法
CN112002711A (zh) * 2020-08-14 2020-11-27 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
CN101359693A (zh) * 2007-06-14 2009-02-04 三星电子株式会社 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0916992B1 (en) 1992-09-18 2003-11-26 Hitachi, Ltd. A liquid crystal display device
JPH06224219A (ja) * 1993-01-25 1994-08-12 Fujitsu Ltd 薄膜トランジスタの製造方法
US5866919A (en) 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
EP0829748A3 (en) 1996-09-13 1999-12-15 Sony Corporation Reflective guest-host liquid-crystal display device
JPH10142633A (ja) 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
JP4201862B2 (ja) * 1997-02-27 2008-12-24 シャープ株式会社 液晶表示装置
US6858484B2 (en) * 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
KR100313949B1 (ko) 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
US6362028B1 (en) 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
JP4388648B2 (ja) * 1999-10-29 2009-12-24 シャープ株式会社 薄膜トランジスタ、液晶表示装置、およびその製造方法
JP4582877B2 (ja) 2000-08-09 2010-11-17 三菱電機株式会社 Ｔｆｔアレイの製造方法
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
TW588179B (en) 2001-07-25 2004-05-21 Hannstar Display Corp Substrate structure for thin film transistor array
JP4182467B2 (ja) * 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
JP4382375B2 (ja) * 2003-03-13 2009-12-09 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
KR101055188B1 (ko) 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100599770B1 (ko) 2004-05-25 2006-07-13 삼성에스디아이 주식회사 액정 표시 장치 및 이의 구동방법.
KR100776362B1 (ko) * 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법
TWI316142B (en) 2005-01-27 2009-10-21 Hannstar Display Corp Liquid crystal display panel
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TWI334055B (en) 2007-03-06 2010-12-01 Au Optronics Corp Active matrix substrate of a liquid crystal display device
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US20090200553A1 (en) * 2007-11-30 2009-08-13 Applied Materials, Inc High temperature thin film transistor on soda lime glass
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356652A (zh) * 2006-06-02 2009-01-28 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
CN101359693A (zh) * 2007-06-14 2009-02-04 三星电子株式会社 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI575087B (zh) 2017-03-21
US8530273B2 (en) 2013-09-10
CN103314431A (zh) 2013-09-18
JP2013545273A (ja) 2013-12-19
EP2622632A1 (en) 2013-08-07
JP5969995B2 (ja) 2016-08-17
TWI639717B (zh) 2018-11-01
KR20130126900A (ko) 2013-11-21
TW201231696A (en) 2012-08-01
EP2622632B1 (en) 2018-04-18
WO2012044344A1 (en) 2012-04-05
US20120074399A1 (en) 2012-03-29
KR20190086587A (ko) 2019-07-22
TW201723206A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
CN103314431B (zh) 制造氧化物薄膜晶体管的方法和包含该晶体管的装置
CN101814455B (zh) 制造阵列基板的方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
CN104681629B (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US9716108B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display device
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN104600081A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN103887245B (zh) 一种阵列基板的制造方法
CN104867959A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN103000628A (zh) 显示装置、阵列基板及其制作方法
CN106129086B (zh) Tft基板及其制作方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN110061034A (zh) Oled显示面板的制备方法及oled显示面板
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN104505372B (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN102956715B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
CN104882414B (zh) Tft基板的制作方法及其结构
US20150279873A1 (en) Manufacturing Method of TFT Array Substrate
CN108039353A (zh) 阵列基板及其制备方法、显示装置
CN204289541U (zh) 阵列基板、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

Termination date: 20200914