TWI575087B - 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置 - Google Patents

製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置 Download PDF

Info

Publication number
TWI575087B
TWI575087B TW100134142A TW100134142A TWI575087B TW I575087 B TWI575087 B TW I575087B TW 100134142 A TW100134142 A TW 100134142A TW 100134142 A TW100134142 A TW 100134142A TW I575087 B TWI575087 B TW I575087B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
substrate
gate
source
Prior art date
Application number
TW100134142A
Other languages
English (en)
Other versions
TW201231696A (en
Inventor
威廉 丹鮑爾
Original Assignee
加爾汀工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加爾汀工業公司 filed Critical 加爾汀工業公司
Publication of TW201231696A publication Critical patent/TW201231696A/zh
Application granted granted Critical
Publication of TWI575087B publication Critical patent/TWI575087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置 發明領域
本發明的某些實例具體例係有關於製造氧化物薄膜電晶體陣列之方法，以及含有氧化物薄膜電晶體陣列之裝置。更特別地，本發明的某些實例具體例係有關於使用低溫或室溫濺鍍來沉積之氧化物(例如，IGZO)薄膜電晶體(TFT)陣列，及/或製造該氧化物薄膜電晶體陣列的方法。於某些實例具體例中，一選擇性障壁層的覆蓋層、半導體、閘極絕緣體，及/或閘極金屬係沉積於一基材之上。此等層可以較晚地予以圖型化及/或進一步加工來製造依據某些實例具體例之薄膜電晶體陣列。
 發明背景
LCD裝置為本技藝已知的。見，舉例而言，U.S.專利U.S.專利第7,602,360號；第7,408,606號；第6,356,335號；第6,016,178號；以及第5,598,285號，其等之各者係以其之整體併入本文中。
第1圖為一種典型的LCD顯示裝置1的一橫截面圖。該顯示裝置1通常包括夾在第一與第二玻璃基材4和6中間的一層液晶材料2，以及該第一與第二玻璃基材4和6典型地為硼矽酸鹽玻璃基材。該第一基材4往往稱為濾色片基材，以及該第二基材6往往稱為主動基材或TFT基材。
該第一或濾色片基材4典型地具有形成於其上之一黑矩陣8，例如，用於提高顯示器之色品質。為了形成黑矩陣，一聚合物、丙烯酸(acrylic)、聚醯亞胺、金屬，或其他適合的鹼可以予以沉積作為一覆蓋層以及隨後使用光刻法或類似物予以圖型化。個別的濾色片10係配置於形成於該黑矩陣之內的孔中。典型地，個別的濾色片常常包含紅色10a、綠色10b，以及藍色10c濾色片，雖然可以使用其他的顏色代替此等元件或除了此等元件外尚有其他的顏色。個別的濾色片可以，藉由噴墨技術，或是藉由其他適合的技術予以光刻地形成。一個典型地由銦錫氧化物(ITO)或其他適合的傳導性材料所形成的共同電極12係形成實質遍及於該基材的全部或是於該黑矩陣12及個別的濾色片10a、10b，和10c之上。
該第二基材或TFT基材6具有形成於其上之一陣列TFTs 14。此等TFTs係由驅動電子器件(未顯示)來選擇性地致動以控制該層液晶材料2之內的液晶光閥之作用。TFT基材以及形成於其上之薄膜電晶體陣列係說明，舉例而言，於U.S.專利第7,589,799號；第7,071,036號；第6,884,569號；第6,580,093號；第6,362,028號；第5,926,702號；以及第5,838,037號之中，其等之各者係以其之整體併入本文中。
雖然未顯示於第1圖中，一種典型的LCD顯示裝置內可以包括一光源、一個或更多個偏光鏡、配向層，及/或類似物。
用於LCD TVs、監視器、筆記型電腦顯示器、手機顯示器，等等之習用的薄膜電晶體陣列常常藉由首先沉積且圖型化一閘極材料以及接而沉積且圖型化，相繼地，閘極絕緣體、非晶形矽層、源極/汲極金屬、鈍化層，以及像素電極來製作。製造方法涉及導體之3種物理蒸氣沉積(PVD)或濺鍍步驟，以及用於該閘極絕緣體、半導體，以及鈍化層之在提高的溫度下(例如，於至少大約300-350度C的溫度下)之數個電漿提升的燃燒蒸氣沉積(PECVD)步驟。此等沉積方法會由於圖型化該等層之光刻步驟而中斷。
會了解到此現行的製造流程涉及一些方法、材料、技術，等等，其等常常由於一些另外的子加工步驟而中斷。此外，現行的技術所涉及之高溫限制了可使用作為基材的材料類型。
因而，會了解到本技藝對於用於形成供使用於顯示裝置及/或類似物之內的一TFT基材之簡單的、低溫製造流程有一需求。
發明概要
某些實例具體例的一態樣係有關於用於提供一種用於形成一TFT基材之簡單的、低溫製造流程的技術，該TFT基材係供使用於顯示裝置之內用於相繼地製造半導體、閘極絕緣體，以及閘極金屬層為覆蓋層。
某些實例具體例的另一態樣係有關於在該TFT基材之上的任何圖型化步驟之前配置該薄膜電晶體陣列之覆蓋層。
某些實例具體例的另一態樣係有關於高通量、大面積 塗布器之用途。此設備可以，舉例而言，於玻璃生產工廠中找到，以及可以允許達成較佳的經濟規模。
本發明的某些實例具體例係有關於一種製造用於電子裝置之薄膜電晶體基材的方法。提供了一玻璃基材。一層氧化物半導體覆蓋層係直接或間接地於低溫或室溫予以濺鍍沉積於該玻璃基材之上。一閘極絕緣體覆蓋層係直接或間接地沉積於該氧化物半導體覆蓋層之上。一閘極金屬覆蓋層係直接或間接地沉積於該閘極絕緣體覆蓋層之上。一遮罩係施用於該閘極金屬覆蓋層的一或更多部分之上，以便界定一或更多對應的遮蔽區域與一或更多對應的未遮蔽區域。該閘極金屬覆蓋層的部分及該閘極絕緣體覆蓋層的部分係於該一或更多的未遮蔽區域或是接近該一或更多的未遮蔽區域處予以移除。該氧化物半導體層的傳導性於該一或更多的未遮蔽區域或接近該一或更多的未遮蔽區域處係增加的。一鈍化層係配置遍及實質整個基材。該鈍化層係予以圖型化以便界定源極和汲極接觸孔。用於源極和汲極接處的一層係予以沉積。
以上說明的步驟之一些或全部可以於第一個位置予以執行以及剩餘的步驟的一些或全部可以於第二個或不同的位置予以執行(例如，在該層已經裝運至一製作者、LD製造商，等等之後)。舉例說，第一方可以執行障壁層、氧化物半導體、閘極絕緣體，及/或閘極金屬層沉積，以及第二方(例如，於第二個位置)可以執行圖型化、活化作用、像素電極沉積，及/或其他的步驟。
本發明的某些實例具體例係有關於一種製造用於電子裝置之薄膜電晶體基材之方法。提供了一鹼石灰玻璃基材。一層氧化物半導體層係直接或間接地於低溫或室溫予以濺鍍沉積於實質該玻璃基材的整個主表面之上。一閘極絕緣體層係在該氧化物半導體層的至少一部分上方沉積於該玻璃基材的實質整個主表面。一閘極金屬層係直接或間接地予以沉積於該閘極絕緣體層的至少部分之上。該氧化物半導體層係在該閘極金屬層的沉積之前予以圖型化。該氧化物半導體層的部分之傳導性係增加的。一鈍化層係配置遍及實質該整個基材。該鈍化層係予以圖型化以便界定源極和汲極接觸孔。用於源極和汲極接觸的一層係予以沉積。於某些實例具體例中，該氧化物半導體層的圖型化係於該閘極絕緣體層的沉積之前執行。於某些實例具體例中，該氧化物半導體層與該閘極絕緣體層係一起予以圖型化或是在相同或實質相同的時間(例如，於相同的步驟中)予以圖型化。
一種製造電子顯示裝置之方法可以包含製造依據此方法的TFT基材或其之變體。舉例說，於一種LCD的狀況中，可以提供一濾色片基材，以及一層液晶材料可以沉積於該濾色片基材與該TFT基材之間。
本發明的某些實例具體例係有關於一種包括一TFT基材之電子裝置。該TFT基材包含一鹼石灰玻璃基材(例如，如相對於一種硼矽酸鹽玻璃基材，其可以使用於本發明不同的具體例中)。一含矽障壁層係直接或間接地於低溫或室溫予以濺鍍沉積在該鹼石灰玻璃基材上(例如，來幫助降低且有時甚至消除鈉由該玻璃基材移動至該基材上的薄膜層及/或其他層之一或多者內)。一種包含IGZO、非晶形的或多晶形的ZnO、ZnSnO，或InZnO之氧化物半導體層係直接或間接地於低溫或室溫予以濺鍍沉積在該障壁層之上。一閘極絕緣體層係直接或間接地於低溫或室溫予以濺鍍沉積在該氧化物半導體層之上。一閘極金屬層係直接或間接地於低溫或室溫予以濺鍍沉積在該閘極絕緣體層之上。該閘極絕緣體層與該閘極金屬層的一或更多部分係予以移除來暴露下伏的氧化物半導體層。該氧化物半導體層的一或更多部分係予以移除來製造至少一島狀區，該至少一島狀區係經電漿處理以便增加其之傳導性。一鈍化層係予以沉積在該障壁層、該至少一島狀區，及該閘極絕緣體層頂上，該鈍化層係予以圖型化以形成源極和汲極接觸孔。源極和汲極線係予以沉積於該鈍化層的至少一部分之上以及於該等源極和汲極接觸孔內。
本文中說明的特徵、態樣、優點，以及實例具體例可以予以組合來了解更進一步的具體例。
圖式簡單說明
此等及其他的特徵和優點可以藉著參考下列典型的作例證的具體例之詳細說明結合圖式而較佳且更完全地了解，其中：第1圖為一種典型的LCD顯示裝置之橫截面圖；第2圖為一經塗覆的物件，其展現出依據某些實例具體例之頂閘極氧化物TFT的一實例前端方法；第3(a)-3(d)圖展現出第2圖之作例證的板層堆疊如何可以使用來製作依據某些實例具體例之自我對齊頂閘極TFTs；以及第4圖為一流程圖，其顯示出一種製造包括依據某些實例具體例之薄膜電晶體陣列的電子裝置之作例證的方法。
 較佳實施例之詳細說明
某些實例具體例係有關於平板顯示器及類似物方面之玻璃基材之上的錯合氧化物-為主的薄膜電晶體(TFTs)。於某些實例具體例中，該障壁層、半導體層、閘極絕緣體層以及，隨意地，閘極金屬層，可以在TFT基材之任何圖型化步驟之前，例如，藉由低溫或室溫濺鍍予以相繼地沉積為覆蓋層。薄膜電晶體陣列之此等層因此可以於大面積進線塗布器(inline coater)內有成本效益地沉積。沉積於該玻璃之上的板層堆疊增加該玻璃基材的價值，以及本文中說明的實例方法流程可以降低且有時甚至消除客戶，諸如LCD製造商，投資、運作，以及維持半導體與閘極絕緣體沉積的PECVD設備之需求。
如上所指出的，LCD TVs、監視器、筆記型電腦顯示器，等等之一些a-Si薄膜電晶體陣列係藉由首先沉積且圖型化一閘極金屬以及接而沉積且圖型化，相繼地，閘極絕緣體、非晶形矽層、源極/汲極金屬、鈍化層，以及像素電極來製作。製造方法涉及導體之3種PVD(典型地濺鍍)步驟以及用於該閘極絕緣體、半導體，以及鈍化層之在提高的溫度下之數個PECVD步驟。此等沉積方法會由於圖型化該等層之光刻步驟而中斷。在沉積之後，各層係藉由光刻法予以圖型化，以及只有第一層(a-Si TFT底板之閘極金屬)係予以沉積於一基材之上而無任何圖型。
某些實例具體例之高性能的TFT可使用非晶形的或多晶形的氧化物半導體來生產。此等材料包括，舉例而言，銦鎵鋅氧化物(IGZO)、ZnO、ZnSnO，及/或類似物。此等寬能帶隙半導體材料可以於低溫或室溫藉由DC或RF濺鍍而沉積，例如，於鹼石灰或硼矽酸鹽玻璃之上。閘極絕緣體及閘極於某些實例具體例中也可以藉由濺鍍來沉積。頂閘極與底閘極氧化物TFTs會具有良好的性能。在下面的表比較了實例a-Si、低溫多晶矽(LTPS)，以及IGZO TFTs。
如同會從上面的表了解到的，IGZO-為主的TFTs比起LCD筆記型電腦、監視器及TVs中現在使用的a-Si TFTs有較佳的性能。其等之性能相似於低溫多晶矽TFTs，但是製造成本為較低的以及錯合氧化物TFT製程可擴縮至Gen 10尺寸(2.8 m x 3 m)，或是超出(例如，至使用巨大尺寸的玻璃之Gen 11列(Gen 11 lines))。氧化物TFTs亦有利地促進轉變成非常大的LCD與其他的平板設計，具有高的(例如，240 Hz及/或超出)再新率、更低的成本，及更高的亮度，例如，由於氧化物TFTs之更高的移動率以及其等之可擴縮的製造。IGZO通常對可見光為透明的以及，設若閘極以及源極/汲極使用透明的導體，整個的TFT通常為透明的。氧化物TFTs亦具有大的開閉電流比(>107)。此等因子為所欲的，例如，當其他的應用變成為可能時。
氧化物TFTs可以使用於高解析度顯示器與成像器，因其等可以傳導高的汲極電流位準而不需要大的W/L比率。低的TFT關閉電流允許可能實現具有大的灰階之顯示器。再者，a-IGZO TFTs具有低的閾值電壓(<0.2V)，其可導致低的操作電力消耗。陡峭次臨限擺動(175 mV/dec)允許電晶體於操作的開啟階段及關閉階段之間快速的轉換。因而，包括氧化物-為主的TFTs(諸如，舉例而言，a-IGZO TFTs)之裝置可能適合下一代高解析度AM-OLEDs、AM-LCDs、成像器，及/或類似物。
第2圖為一經塗覆的物件，其展現出依據某些實例具體例之頂閘極氧化物TFT的一實例前端方法。一選擇性障壁層22可以沉積於一基材20之上。該基材可以為一玻璃基材，諸如一鹼石灰基材或硼矽酸鹽基材，例如，具範圍落在由大約0.3至1.1 mm的一厚度。該選擇性障壁層22可以經由濺鍍來沉積以及可以為一含矽層，諸如，舉例而言，SiNx、SiOxNy、SiOx，等等。於某些實例具體例中，該選擇性障壁層22可以包括小量的Al或B，例如，來幫助促進濺鍍製程而仍維持好的鈉阻擋能力。一種包括，舉例而言，IGZO、ZnO(非晶形的或多晶形的)、ZnSnO、InZnO，及/或類似物之氧化物半導體層24可以，例如，經由濺鍍再次沉積。於某些實例具體例中，該氧化物半導體可以直接沉積於玻璃之上，直接沉積於選擇性障壁層之上，或是直接沉積於該玻璃基材之上的一或更多層上。於某些實例具體例中，IGZO可以由一適合的標靶於低溫或室溫經由DC濺鍍來沉積。實例適合的標靶包括陶瓷靶具有相等的或實質相等百分比的In、Ga，及Zn(例如，各33%)。
該閘極絕緣體層26可以接而予以沉積於該氧化物半導體層24之上。如上文，該閘極絕緣體層26可以為，舉例而言，SiO2、SiOxNy、SiNx，的一含矽層或包括，舉例而言，SiO2、SiOxNy、SiNx，或是其可以為一含鋁層，諸如，舉例而言，Al2O3，等等，或此等材料之任何適合的組合。一閘極金屬層28可以予以沉積(例如，經由濺鍍來沉積)於該閘極絕緣體層26之上。
顯示於第2圖中的層可以於某些實例具體例中予以有秩序相繼地濺鍍，不破壞真空，例如，於有會輸送基材之輸送器的一種大面積連續式塗布器中。
第2圖之板層堆疊可以依據，舉例而言，第3(a)-3(d)圖之製程順序而使用於建造自我對齊頂閘極TFTs。該等頂閘極氧化物TFTs於某些實例具體例內可以具有一自我對齊源極/汲極區域。
如同第3(a)圖中所顯示的，該閘極金屬與閘極絕緣體係予以圖型化。此可以，舉例而言，藉由施用一光阻劑30於該基材的部分上，以及接而使用光刻法及乾式蝕刻，或溼式蝕刻(例如，就金屬而言)及乾式蝕刻(例如，就該閘極絕緣體而言)的組合予以完成。該蝕刻可以中止於該氧化物半導體層24，以使得該閘極絕緣體與閘極金屬係予以圖型化為26’與28’。
在閘極區之外的該氧化物半導體可以暴露至Ar及/或H2電漿處理，如顯示，舉例而言，於第3b圖中的。此製程使暴露區(其未被該光阻劑30所遮蔽的)轉變成一傳導層24”，適合使用作為一種自我對劑源極或汲極。該半導體層24’的遮蔽區域未暴露至電漿處理以及因而仍是半導體。該光阻劑30於本發明不同的具體例中可以由於電漿處理，或是接著電漿處理而移除。
該等氧化物半導體24”可以予以圖型化成島狀區用於個別的TFTs。一鈍化層32可以予以沉積且接而予以圖型化的。該鈍化層32之沉積可以，舉例而言，藉由PECVD予以執行，以及該鈍化層可以為一含矽層，諸如，舉例而言，SiNx或SiO2，及/或類似物。該鈍化層32的圖型化可以各別地提供接觸孔34及36於該TFT內，例如，用於源極與汲極與閘極區。該鈍化層32之沉積係顯示於第3(c)圖中以及，如同可由此圖看到的，該鈍化層32可以沉積於該選擇性障壁層22，該傳導層24”，以及該圖型化的閘極28’之上。該鈍化 層32於本發明不同的具體例中可以直接地或間接地接觸此等及/或其他層。
源極和汲極金屬接而如同第3(d)圖中所顯示的予以沉積且圖型化。該等源極和汲極金屬通過該等接觸孔而接觸該源極與汲極以及製造源極接觸電極和汲極接觸電極38及40。一個於大約200度C至大約300度C之後烘烤(post-bake)步驟可為所欲的來幫助改善TFT性能，就移動率、閾值、關閉電流，及/或類似物而論。
於某些實例具體例中，閘極金屬不需要於初始的沉積順序予以沉積。而是，於某些實例具體例中，閘極金屬可以於製程中較晚地予以沉積且圖型化。其他的製程順序與TFT設計當然可以使用在不同的實例具體例方面。然而，至少一些此等設計可以開始以例如，經濺鍍的一覆蓋氧化物半導體層於可擴縮的製程中。
低溫或室溫濺鍍可以用來沉積本發明的某些實例具體例內之以上說明的及/或其他層的一些或全部。舉例說，低溫或室溫濺鍍可以用來按順序以下列實例的厚度沉積下列層由該基材移動離開：
某些實例具體例之TFT性能可符合或超過下列的值：
‧移動率：>5 cm2/Vsec
‧閾值電壓：0至5 V
‧次臨限斜率：<0.5 V/decade
‧關閉電流：<0.1 pA/μm＠Vds=1 V
‧安定性：比a-Si TFTs更佳的
第4圖為一流程圖，其顯示出一種製造包括依據某些實例具體例之薄膜電晶體陣列的電子裝置之作例證的方法。在步驟S41中，一選擇性障壁層係例如，藉由低溫或室溫濺鍍予以平伏沉積(blanket deposited)於該玻璃基材之上。於步驟S43中的，一種氧化物半導體材料(例如，IGZO、非晶形的或多晶形的ZnO、ZnSnO、InZnO，及/或類似物)係例如，藉由低溫或室溫濺鍍直接或間接地予以平伏沉積於該玻璃基材之上。於步驟S45中的，一閘極絕緣體係例如，藉由低溫或室溫濺鍍直接或間接地予以平伏沉積於該氧化物半導體材料之上。於步驟S47中的，一種閘極金屬係例如，藉由低溫或室溫濺鍍直接或間接地予以平伏沉積於該閘極絕緣體之上。
島狀區係於步驟S49中予以圖型化於該覆蓋層內。閘極亦在步驟S51中予以圖型化。此刻暴露的氧化物半導體材料係在步驟S53中經電漿處理(例如，用H、Ar，或其他適合的電漿)來形成該源極和汲極之傳導層。一鈍化層係在步驟S55中予以沉積，以及其係在步驟S57中予以圖型化。源極金屬和汲極金屬(其於某些實例具體例中可以為ITO)係在步驟S59中予以沉積。源極金屬和汲極金屬之像素圖型化係在步驟S61中予以執行。
顯示於第4圖中之實例方法流程係關於一種具有一種自我對齊源極/汲極之頂閘極。閘極汲極與閘極源極之小的電容(小的Cgd及小的Cgs)提供了較少的串音與閃爍。低至L=2微米沒有可發覺到的短通道效應。此等態樣允許更大的尺寸及/或更高的圖框率顯示器被製造出。覆蓋IGZO、閘極絕緣體，及/或其他的沉積就容易製造與可擴縮性而論為有利的。
於某些實例具體例中，全部或實質全部TFT加工可以發生於低溫，例如，於大約250度C或大約250度C以下，更佳地於大約200度C或大約200度C以下，以及還更佳地於大約150度C或大約150度C以下，直到退火後活化步驟為止。甚至退火後的步驟可以發生於相對低溫下(例如，200-250度C)，藉此允許更廣泛範圍的可能的基材。於使用鹼石灰玻璃的狀況中，舉例而言，在TFT加工之前之玻璃基材的壓密作用可以於某些實例具體例中不是必需的，例如，由於整體的退火後發生在TFT完成之後於大約200-250度C。該基材於某些實例具體例內可以予以拋光。
縱然某些實例具體例已經說明為具有頂閘極TFTs，但某些其他的實例具體例可以具有底閘極TFTs。此等實例底閘極TFTs之結構可以為交錯的，例如，就閘極-源極與閘極-汲極重疊而論。此等配置中之閘極於此等狀況中可以在該氧化物半導體材料的沉積之前予以圖型化。該氧化物半導體材料於底閘極TFT具體例中可以為稍微更薄的。舉例說，當底閘極TFT具體例中使用IGZO時，厚度較佳地為15-25 nm，更佳地17-23 nm，以及有時大約20 nm，於某些實例具體例內。該閘極絕緣體材料可以為PECVD-沉積的SiN或其他適合的含矽或其他的材料。該鈍化層可涉及一種藉由PECVD或類似物沉積之隨意的SiOx/SiNx蝕刻停止劑，RF濺鍍的SiOx，DC濺鍍的AlOx，或其他適合的材料。該底閘極之Cgs與Cgd可以為比該頂閘極氧化物TFT更大的(例如，因為閘極-源極與閘極-汲極重疊)。會了解到性能(例如，就移動率而論)對於頂閘極與底閘極具體例二者會是好的。更確切地，性能於不同的實例例子中之此等2個可能的設計之間可為可比較。
縱然某些實例具體例已經說明為有關於LCD裝置之TFTs(諸如TVs、監視器、專業的顯示器、手機、遊戲裝置，等等)，其他的實例具體例可涉及其他類型的電子裝置、產物，及/或中間總成。舉例說，某些實例具體例可為適合於3D LCD。更確切地，IGZO TFTs具有比a-Si TFTs更高大約20倍的移動率，因此使其等更適合3D TV應用。另一個實例產物可涉及AMOLED TVs。IGZO TFT安定性已經改善到其等為適合作為AMOLED像素中之驅動TFT(例如，關於2D與3D TV)。其他的應用於不同的具體例中亦為可能的。
某些實例具體例已經說明為涉及低溫或室溫濺鍍。然而，會了解到，“低溫或室溫”不必然意指於室溫或接近室溫的溫度。而是，熟悉此藝者了解到低溫或室溫涉及大約250度C以下的溫度，更佳地大約220度C以下的溫度，以及還更佳地大約150度C以下的溫度。於某些實例例子中之低溫或室溫濺鍍亦可以看作在濺鍍製程的整個期間不是有意地增加額外的熱之一濺鍍製程(例如，經由加熱器及/或類似物之存在與啟動作用)，即使有某種量的熱涉及濺鍍。
當使用於本文中，術語“於…之上”、“由…來支撐的”，及類似物不應解釋為意指2個元件為彼此直接相鄰，除非明白地陳述。換言之，一第一層可以說是“於”第二層“之上”或“由”第二層“來支撐的”，即使其等之間有一或更多層。
縱然本發明已經關於目前認為為最可實施且較佳的具體例予以說明，要了解到本發明不限於所揭示的具體例，而是相反地，係意欲涵蓋附隨的申請專利範圍之精神與範疇內所包括之各種各樣的修飾及均等配置。
1‧‧‧顯示裝置
2‧‧‧液晶材料
4‧‧‧第一玻璃基材
4‧‧‧濾色片基材
6‧‧‧第二玻璃基材
6‧‧‧主動基材
6‧‧‧TFT基材
8‧‧‧黑矩陣
10‧‧‧濾色片
10a‧‧‧紅色濾色片
10b‧‧‧綠色濾色片
10c‧‧‧藍色濾色片
12‧‧‧共同電極
14‧‧‧陣列TFTs
20‧‧‧基材
22‧‧‧選擇性障壁層
24‧‧‧氧化物半導體層
24’‧‧‧半導體層
24”‧‧‧傳導層
24”‧‧‧氧化物半導體
26‧‧‧閘極絕緣體層
26’‧‧‧閘極絕緣體
28‧‧‧閘極金屬層
28’‧‧‧閘極金屬
28’‧‧‧閘極
30‧‧‧光阻劑
32‧‧‧鈍化層
34‧‧‧接觸孔
36‧‧‧接觸孔
38‧‧‧源極接觸電極
40‧‧‧汲極接觸電極
S41‧‧‧沉積障壁層於玻璃基材上
S43‧‧‧沉積氧化物半導體材料
S45‧‧‧沉積閘極絕緣體
S47‧‧‧沉積閘極金屬
S49‧‧‧圖型化島狀區
S51‧‧‧圖型化閘極
S53‧‧‧電漿處理暴露的氧化物半導體材料
S55‧‧‧沉積鈍化層
S57‧‧‧圖型化鈍化層
S59‧‧‧沉積源極和汲極金屬
S61‧‧‧執行像素圖型化
第1圖為一種典型的LCD顯示裝置之橫截面圖；
第2圖為一經塗覆的物件，其展現出依據某些實例具體例之頂閘極氧化物TFT的一實例前端方法；
第3(a)-3(d)圖展現出第2圖之作例證的板層堆疊如何可以使用來製作依據某些實例具體例之自我對齊頂閘極TFTs；以及
第4圖為一流程圖，其顯示出一種製造包括依據某些實例具體例之薄膜電晶體陣列的電子裝置之作例證的方法。
S41~S61．．．步驟

Claims (13)

  1. 一種製造用於電子裝置之薄膜電晶體(TFT)基材之方法，該方法包含下列步驟：提供一鹼石灰玻璃基材；將一氧化物半導體層直接或間接地濺鍍沉積於該玻璃基材之上；將一閘極絕緣體層直接或間接地沉積於該氧化物半導體層之上；將一閘極金屬層直接或間接地沉積於該閘極絕緣體層之上；將一遮罩施用於該閘極金屬層的一或更多部分之上，以便界定一或更多對應的遮蔽區域與一或更多對應的未遮蔽區域；於該一或更多的未遮蔽區域或接近該一或更多的未遮蔽區域，移去該閘極金屬層的部分及該閘極絕緣體層的部分；於該一或更多的未遮蔽區域或接近該一或更多的未遮蔽區域，增加該氧化物半導體層的傳導性；配置一鈍化層遍及該整個基材；使該鈍化層圖型化，以便界定源極和汲極接觸孔；以及沉積用於源極和汲極連接的一層，其中全部的TFT加工步驟均在等於或低於150℃下執行，直到一退火後活化步驟為止，該退火後活化步驟 係在沉積用於源極和汲極連接的一層的步驟之後，並在200-250℃下執行。
  2. 如申請專利範圍第1項之方法，其中氧化物半導體材料包含銦鎵鋅氧化物(IGZO)。
  3. 如申請專利範圍第2項之方法，其進一步包含：將一含矽障壁層沉積於該玻璃基材之上且使其直接地接觸該玻璃基材。
  4. 如申請專利範圍第2項之方法，其中該遮罩為一光阻劑。
  5. 如申請專利範圍第2項之方法，其中增加該半導體層的傳導性之步驟係經由一電漿處理來完成。
  6. 如申請專利範圍第5項之方法，其中該電漿處理為H或Ar電漿處理。
  7. 如申請專利範圍第2項之方法，其進一步包含：在該等源極和汲極連接之沉積步驟之後，使該鹼石灰玻璃基材退火。
  8. 一種用於製造電子顯示裝置之方法，該方法包含：製造如申請專利範圍第1項之方法的薄膜電晶體(TFT)基材。
  9. 如申請專利範圍第8項之方法，其進一步包含：提供一濾色片基材；以及將一層液晶材料配置於該濾色片基材與該TFT基材之間。
  10. 一種製造用於電子裝置之薄膜電晶體基材(TFT)之方法，該方法包含下列步驟： 提供一鹼石灰玻璃基材；將一氧化物半導體層直接或間接地濺鍍沉積於該玻璃基材的整個主表面之上；在該氧化物半導體層的至少部分之上方將一閘極絕緣體層沉積於該玻璃基材的整個主表面之上；將一閘極金屬層直接或間接地沉積於該閘極絕緣體層的至少部分上；在該閘極金屬層的沉積步驟之前，圖型化該氧化物半導體層；增加該氧化物半導體層的傳導性；配置遍及該整個基材之一鈍化層；使該鈍化層圖型化，以便界定源極和汲極接觸孔；以及沉積用於源極和汲極連接的一層，其中全部的TFT加工步驟均在等於或低於150℃下執行，直到一退火後活化步驟為止，該退火後活化步驟係在沉積用於源極和汲極連接的一層的步驟之後，並在200-250℃下執行。
  11. 如申請專利範圍第10項之方法，其中使該氧化物半導體層圖型化之步驟係於該閘極絕緣體層的沉積步驟之前執行。
  12. 如申請專利範圍第10項之方法，其中該氧化物半導體層與該閘極絕緣體層係一起圖型化。
  13. 一種包括薄膜電晶體(TFT)基材之電子裝置，該薄膜電 晶體基材包含：一鹼石灰玻璃基材；一含矽障壁層，其係於低溫下直接或間接地濺鍍沉積於該鹼石灰玻璃基材上；一包含IGZO、非晶形的或多晶形的ZnO、ZnSnO，或是InZnO之氧化物半導體層，其係於低溫下直接或間接地濺鍍沉積於該障壁層之上；一閘極絕緣體層，其係於低溫下直接或間接地濺鍍沉積於該氧化物半導體層之上；一閘極金屬層，其係於低溫下直接或間接地濺鍍沉積於該閘極絕緣體層之上，其中該閘極絕緣體層與該閘極金屬層的一或更多部分係予以移除，以暴露下伏的該氧化物半導體層，其中該氧化物半導體層的一或更多部分係予以移除來產生至少一島狀區，該至少一島狀區係經電漿處理以便增加其之傳導性，其中一鈍化層係沉積在該障壁層、該至少一島狀區、及該閘極絕緣體層之頂上，該鈍化層係予以圖型化以形成源極和汲極接觸孔，其中源極和汲極線係沉積於該鈍化層的至少一部分上以及於該等源極和汲極接觸孔內，以及其中所述低溫為低於150℃的溫度。
TW100134142A 2010-09-29 2011-09-22 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置 TWI575087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/923,624 US8530273B2 (en) 2010-09-29 2010-09-29 Method of making oxide thin film transistor array

Publications (2)

Publication Number Publication Date
TW201231696A TW201231696A (en) 2012-08-01
TWI575087B true TWI575087B (zh) 2017-03-21

Family

ID=44789577

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105142703A TWI639717B (zh) 2010-09-29 2011-09-22 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置（一）
TW100134142A TWI575087B (zh) 2010-09-29 2011-09-22 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105142703A TWI639717B (zh) 2010-09-29 2011-09-22 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置（一）

Country Status (7)

Country Link
US (1) US8530273B2 (zh)
EP (1) EP2622632B1 (zh)
JP (1) JP5969995B2 (zh)
KR (2) KR20190086587A (zh)
CN (1) CN103314431B (zh)
TW (2) TWI639717B (zh)
WO (1) WO2012044344A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
US9276121B2 (en) 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
EP2867928B1 (en) 2012-06-29 2018-08-15 Lumileds Holding B.V. Ii-vi based light emitting semiconductor device
CN102854684B (zh) * 2012-09-26 2015-02-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
CN102854687B (zh) * 2012-09-26 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
WO2014078800A1 (en) * 2012-11-16 2014-05-22 Dmitri Litvinov System and method for selectively removing atoms
KR102079715B1 (ko) 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
TWI566413B (zh) * 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
CN110571278A (zh) * 2013-10-22 2019-12-13 株式会社半导体能源研究所 半导体装置
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150179446A1 (en) * 2013-12-20 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Processing Condition Optimization
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
US9929279B2 (en) 2014-02-05 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
KR102281848B1 (ko) 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
KR20160108630A (ko) 2015-03-04 2016-09-20 연세대학교 산학협력단 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
US9793252B2 (en) 2015-03-30 2017-10-17 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
CN105765709B (zh) * 2015-10-29 2018-02-02 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
KR102448033B1 (ko) * 2015-12-21 2022-09-28 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法
JP7068265B2 (ja) 2016-07-07 2022-05-16 アモルフィックス・インコーポレイテッド アモルファス金属ホットエレクトロントランジスタ
CN107706242B (zh) 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
CN106128941A (zh) * 2016-09-14 2016-11-16 齐鲁工业大学 一种低温制备铟镓锌氧透明半导体薄膜的液相方法
CN107425077B (zh) * 2017-05-17 2020-03-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
TWI809075B (zh) * 2018-03-30 2023-07-21 美商非結晶公司 電子裝置及具有其之顯示器
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
KR20200086922A (ko) 2019-01-10 2020-07-20 삼성전자주식회사 반도체 장치
US11398551B2 (en) * 2019-05-07 2022-07-26 United States Of America As Represented By The Secretary Of The Air Force Self-aligned gate and drift design for high-critical field strength semiconductor power transistors with ion implantation
KR20200145870A (ko) 2019-06-10 2020-12-31 삼성전자주식회사 반도체 장치
KR20210086813A (ko) 2019-12-30 2021-07-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 표시 장치
CN111710609A (zh) * 2020-06-24 2020-09-25 中国科学院微电子研究所 铟镓锌氧薄膜晶体管的掺杂方法
CN112002711A (zh) * 2020-08-14 2020-11-27 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802736A (en) * 2006-06-02 2008-01-01 Kochi Ind Promotion Ct Semiconductor device and manufacturing method thereof
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69332575T2 (de) 1992-09-18 2003-11-20 Hitachi Ltd Flüssigkristall-Anzeigevorrichtung
JPH06224219A (ja) * 1993-01-25 1994-08-12 Fujitsu Ltd 薄膜トランジスタの製造方法
US5866919A (en) 1996-04-16 1999-02-02 Lg Electronics, Inc. TFT array having planarized light shielding element
US6016178A (en) 1996-09-13 2000-01-18 Sony Corporation Reflective guest-host liquid-crystal display device
JPH10142633A (ja) 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
JP4201862B2 (ja) * 1997-02-27 2008-12-24 シャープ株式会社 液晶表示装置
US6858484B2 (en) * 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
KR100313949B1 (ko) 1998-11-11 2002-09-17 엘지.필립스 엘시디 주식회사 멀티도메인액정표시소자
US6362028B1 (en) 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
JP4388648B2 (ja) * 1999-10-29 2009-12-24 シャープ株式会社 薄膜トランジスタ、液晶表示装置、およびその製造方法
JP4582877B2 (ja) 2000-08-09 2010-11-17 三菱電機株式会社 Ｔｆｔアレイの製造方法
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
TW588179B (en) 2001-07-25 2004-05-21 Hannstar Display Corp Substrate structure for thin film transistor array
JP4182467B2 (ja) * 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
JP4382375B2 (ja) * 2003-03-13 2009-12-09 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
KR101055188B1 (ko) 2003-12-23 2011-08-08 엘지디스플레이 주식회사 Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
KR100599770B1 (ko) 2004-05-25 2006-07-13 삼성에스디아이 주식회사 액정 표시 장치 및 이의 구동방법.
KR100776362B1 (ko) * 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법
TWI316142B (en) 2005-01-27 2009-10-21 Hannstar Display Corp Liquid crystal display panel
KR101293567B1 (ko) * 2006-02-21 2013-08-06 삼성디스플레이 주식회사 표시장치의 제조방법
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TWI334055B (en) 2007-03-06 2010-12-01 Au Optronics Corp Active matrix substrate of a liquid crystal display device
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
US20090200553A1 (en) * 2007-11-30 2009-08-13 Applied Materials, Inc High temperature thin film transistor on soda lime glass
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802736A (en) * 2006-06-02 2008-01-01 Kochi Ind Promotion Ct Semiconductor device and manufacturing method thereof
CN101840936A (zh) * 2009-02-13 2010-09-22 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103314431A (zh) 2013-09-18
CN103314431B (zh) 2016-08-31
WO2012044344A1 (en) 2012-04-05
EP2622632A1 (en) 2013-08-07
KR20130126900A (ko) 2013-11-21
JP5969995B2 (ja) 2016-08-17
US20120074399A1 (en) 2012-03-29
TW201231696A (en) 2012-08-01
KR20190086587A (ko) 2019-07-22
JP2013545273A (ja) 2013-12-19
US8530273B2 (en) 2013-09-10
EP2622632B1 (en) 2018-04-18
TW201723206A (zh) 2017-07-01
TWI639717B (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
TWI575087B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
CN103681751B (zh) 薄膜晶体管阵列基板及其制造方法
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
US8609460B2 (en) Semiconductor structure and fabricating method thereof
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
US10181479B2 (en) Array substrate and manufacturing method thereof
KR102312924B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104952879B (zh) 采用coa技术的双栅极tft基板结构
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20130134514A1 (en) Thin film transistor and method for fabricating the same
CN102646715A (zh) 薄膜晶体管及其制造方法
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
TWI508305B (zh) 主動元件
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
EP2936547A1 (en) Metal oxide tft with improved temperature stability
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
CN104681564B (zh) 显示面板及应用其的显示装置
CN103928405A (zh) 一种tft阵列基板的制造方法
WO2018045612A1 (zh) 氧化物薄膜晶体管的制备方法
KR20120132130A (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees