CN105374687B - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN105374687B CN105374687B CN201410787400.1A CN201410787400A CN105374687B CN 105374687 B CN105374687 B CN 105374687B CN 201410787400 A CN201410787400 A CN 201410787400A CN 105374687 B CN105374687 B CN 105374687B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- forming
- thin film
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title description 23
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 7
- 230000012447 hatching Effects 0.000 description 6
- 235000006408 oxalic acid Nutrition 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制造方法，包括：于基板上形成栅极电极；于基板上形成栅极绝缘层覆盖栅极电极；于栅极绝缘层上形成通道层，且通道层位于栅极电极上方，其中该通道层具有一第一部位与一第二部位，并且该第一部位与该第二部位彼此不相连；于栅极绝缘层上形成蚀刻阻挡层覆盖通道层并使通道层的第一部位显露于外；于栅极绝缘层上形成第一电极覆盖并接触第一部位；去除部分蚀刻阻挡层以暴露通道层的第二部位；于栅极绝缘层上形成第二电极覆盖并接触第二部位。
Description
技术领域
本发明涉及一种显示面板的制造方法，特别是一种显示面板的薄膜晶体管的制造方法。
背景技术
现今的显示面板多半具有多个呈阵列排列的薄膜晶体管来驱动液晶分子的偏转。而各个薄膜晶体管的源极电极与漏极电极可以是经由两次光刻(即微影与蚀刻)而分别形成，藉以避免各个薄膜晶体管的通道长度受限于曝光设备的曝光精准度(目前约为3μm)。
然而，在以往分别形成源极电极与漏极电极的过程中，大都未对薄膜晶体管中的通道层进行保护，使得对于水气、氧气、氢气、制程温度、蚀刻液等外在环境因素具有较高敏感性的通道层，易在薄膜晶体管的制造过程中，受到外在环境因素影响而产生损伤。
发明内容
本发明所要解决的技术问题是提供一种薄膜晶体管的制造方法，以解决现有技术所面临的问题。
为了实现上述目的，本发明提供了一种薄膜晶体管的制造方法，包括下列步骤：于一基板上形成一栅极电极；于该基板上形成一栅极绝缘层，其中该栅极绝缘层覆盖该栅极电极；于该栅极绝缘层上形成一通道层，其中该通道层具有一第一部位与一第二部位，且该第一部位与该第二部位彼此不相连；于该栅极绝缘层上形成一蚀刻阻挡层，其中该蚀刻阻挡层覆盖部分该通道层并暴露该通道层的该第一部位；于该栅极绝缘层上形成一第一电极，其中该第一电极覆盖并接触该通道层的该第一部位及其邻近的该蚀刻阻挡层部位；去除部分该蚀刻阻挡层，以暴露该通道层的该第二部位；以及于该栅极绝缘层上形成一第二电极，其中该第二电极覆盖并接触该通道层的该第二部位及其邻近的该蚀刻阻挡层部位。
上述的薄膜晶体管的制造方法，其中，该第一电极为一源极电极，该第二电极为一漏极电极。
上述的薄膜晶体管的制造方法，其中，于形成该栅极电极的步骤中同时形成一栅极线，并且该栅极线一体相连于该栅极电极；于形成该源极电极的步骤中同时形成一源极线，并且该源极线一体相连于该源极电极；于形成该漏极电极的步骤中同时形成一像素电极，并且该像素电极一体相连于该漏极电极。
上述的薄膜晶体管的制造方法，其中，在形成该蚀刻阻挡层并暴露该通道层的该第一部位的步骤之后，包括下述步骤：
于该栅极绝缘层上形成一第一导电层，其中该第一导电层覆盖该蚀刻阻挡层及该通道层的该第一部位；
于该第一导电层上形成一第一图案化光阻层；
蚀刻去除该第一导电层未被该第一图案化光阻层覆盖的部位，以使该第一导电层形成该源极电极与该源极线；以及
去除该第一图案化光阻层。
上述的薄膜晶体管的制造方法，其中，在去除部分该蚀刻阻挡层以暴露该通道层的该第二部位的步骤之后，包括下述步骤：
于该栅极绝缘层上形成一第二导电层，其中该第二导电层覆盖该源极电极、该源极线、该蚀刻阻挡层及该通道层的该第二部位；
于该第二导电层上形成一第二图案化光阻层；
蚀刻去除该第二导电层未被该第二图案化光阻层覆盖的部位，以使该第二导电层形成该漏极电极与该像素电极；以及
去除该第二图案化光阻层。
上述的薄膜晶体管的制造方法，其中，该第一电极的材质不同于该第二电极的材质。
上述的薄膜晶体管的制造方法，其中，该通道层的材质包括金属氧化物半导体。
上述的薄膜晶体管的制造方法，其中，该蚀刻阻挡层的材质包括二氧化硅。
上述的薄膜晶体管的制造方法，其中，在形成该第二电极的步骤中，位在该蚀刻阻挡层上方的该第二电极部位与该第一电极部位彼此分离。
上述的薄膜晶体管的制造方法，其中，该第一电极与该第二电极两者彼此相邻的端缘之间的距离不大于3μm。
本发明的技术效果在于：
本发明的薄膜晶体管的制造方法，于形成第一电极与第二电极之前，透过在通道层上分别形成不同图案的蚀刻阻挡层，藉以在先后形成第一电极与第二电极的湿蚀刻制程中，能经由蚀刻阻挡层来使通道层隔绝于蚀刻液，进而维持通道层的半导体特性。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A至图9B为本发明所提供的薄膜晶体管的制造方法的制程过程示意图。
其中，附图标记
100 薄膜晶体管
10 基板
20 栅极电极
22 栅极线
24 栅极绝缘层
30 通道层
32 第一部位
34 第二部位
40、40’ 蚀刻阻挡层
50 第一导电层
52 源极电极(第一电极)
54 源极线
60 第二导电层
62 漏极电极(第二电极)
64 像素电极
70 第一图案化光阻层
72 第二图案化光阻层
D1 栅极线的长度方向
D2 源极线的长度方向
L 源极电极与漏极电极彼此相邻的端缘之间的距离(即通道长度)
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
请参阅图1A至图9B，其绘示了本发明的一实施例，本实施例提供一种薄膜晶体管100的制造方法。为便于理解，本实施例是以平面图作说明，而于说明时，请参阅对应的附图，并视需要一并参酌其他附图。
请参阅图1A和图1B所示，其中，图1A为图1B沿1A-1A剖线的剖视示意图。于一基板10上形成一栅极电极20与一栅极线22，上述栅极线22电性连接于栅极电极20。其中，所述栅极电极20与栅极线22于本实施例是以一体相连的单一膜层为例。另，所述基板10的材质可为玻璃、石英或其他合适的材质。并且栅极电极20与栅极线22的材质可为金属材料或其合金或其他合适的材质。
请参阅图2所示，于所述基板10上形成一栅极绝缘层24，并且栅极绝缘层24覆盖上述栅极电极20与栅极线22。其中，栅极绝缘层24的材质可为氧化硅、氮化硅或其他合适的材质。
请参阅图3A和图3B所示，其中，图3A为图3B沿3A-3A剖线的剖视示意图。于上述栅极绝缘层24上形成一通道层30，且通道层30位在栅极电极20的上方。更详细地说，本实施例中形成上述通道层30的方式可以是先经由溅镀法形成一金属氧化物半导体层(如：IGZO、IZO)的镀膜，接着对上述金属氧化物半导体层进行微影蚀刻制程，藉以在所述栅极电极20上方的部分栅极绝缘层24上形成如图3B所示的通道层30的图案。其中，所述通道层30本身对于水汽、氧气、氢气、制程温度、蚀刻液等外在环境因素具有较高的敏感性，因而易受外在环境因素影响而损伤，因此在后续制程中将会避免通道层30受损伤，以维持通道层30的半导体特性。
请参阅图4A和图4B所示，其中，图4A为图4B沿4A-4A剖线的剖视示意图。于所述栅极绝缘层24上形成一蚀刻阻挡层40，而蚀刻阻挡层40覆盖部分通道层30并仅使通道层30的一第一部位32显露于外。其中，所述蚀刻阻挡层40能保护其下方所覆盖的部分通道层30，藉以在经过后续制程(如：湿蚀刻制程)之后仍维持其半导体特性。
更详细地说，本实施例中形成上述蚀刻阻挡层40的方式可以是先用化学气相沉积形成一蚀刻阻挡材料层(图略)，接着对上述蚀刻阻挡材料层进行微影蚀刻制程，以得到如图4B所示的蚀刻阻挡层40的图案。另，所述蚀刻阻挡层40的材质可为二氧化硅或其他合适的材质。
请参阅图5所示，于所述栅极绝缘层24上形成一第一导电层50，并且第一导电层50覆盖上述蚀刻阻挡层40及通道层30的第一部位32；接着在第一导电层50上形成一第一图案化光阻层70，上述部分第一图案化光阻层70位于通道层30第一部位32及其邻近的蚀刻阻挡层40部位的上方。其中，所述第一图案化光阻层70所覆盖的第一导电层50部位即相当于下述图6A和图6B所示的源极电极52及源极线54。
另，第一导电层50的材质可为金属材料或其他合适的材质。而第一导电层50的形成方式可以是溅镀、物理气相沉积或化学气相沉积等成膜方式。
请参阅图6A和图6B所示，其中，图6A为图6B沿6A-6A剖线的剖视示意图。透过湿蚀刻制程，去除第一导电层50未被第一图案化光阻层70所覆盖的部位，以使第一导电层50经湿蚀刻制程之后，于所述栅极绝缘层24上同时形成一源极电极52以及一源极线54，亦即源极线54一体相连于源极电极52；接着去除上述第一图案化光阻层70。其中，所述源极电极52覆盖并接触通道层30的第一部位32及其邻近的蚀刻阻挡层40部位。
而于实施上述湿蚀刻制程时，通道层30受到蚀刻阻挡层40的覆盖而不会接触湿蚀刻制程中的蚀刻液，进而透过所述蚀刻阻挡层40达到保护通道层30的效果。也就是说，通道层30是被埋置于栅极绝缘层24与蚀刻阻挡层40、源极电极52内，因而与蚀刻液隔绝。
请参阅图7A和图7B所示，其中，图7A为图7B沿7A-7A剖线的剖视示意图。去除部分蚀刻阻挡层40以使通道层30的一第二部位34显露于外，以形成蚀刻阻挡层40’。其中，所述通道层30的第二部位34与第一部位32彼此不相连，并且第一部位32与第二部位34是分别位于通道层30的相反两端(如图4B中的通道层30底端与图7B中的通道层30顶端)，但不以此为限。
请参阅图8所示，于所述栅极绝缘层24上形成一第二导电层60，并且该第二导电层60覆盖上述源极电极52、源极线54、蚀刻阻挡层40’及通道层30的第二部位34；接着在第二导电层60上形成一第二图案化光阻层72，上述部分第二图案化光阻层72位于通道层30第二部位34及其邻近的蚀刻阻挡层40’部位的上方。其中，所述第二图案化光阻层72所覆盖的第二导电层60部位即相当于下述图9A和图9B所示的漏极电极62及像素电极64。
另，第二导电层60较佳为透明状且其材质可为ITO(Indium Tin Oxide，铟锡氧化物)、IZO(Indium Zinc Oxide,铟锌氧化物)或其他合适的材质，以使后述漏极电极62的材质不同于源极电极52的材质。而第二导电层60的形成方式可以是溅镀、物理气相沉积或化学气相沉积等成膜方式。在第二导电层60未蚀刻前为全面覆盖在源极电极52上方，当进行漏极电极62图案化时，会对没有第二图案化光阻层72保护的第二导电层60进行蚀刻，当在源极电极52上方的第二导电层60被蚀刻完后，蚀刻液会接触源极电极52，如果第二导电层60与源极电极52为相同材料，则该蚀刻液会继续蚀刻源极电极52，若第二导电层60与源极电极52采用不同材料则不会有此问题，如源极电极52采用Mo金属，第二导电层60采用ITO或IZO，当进行漏极电极62图案化时，是采用草酸当作蚀刻液，草酸会蚀刻ITO却不会蚀刻Mo金属，当在源极电极52上方的第二导电层60(ITO)被草酸蚀刻完后，草酸接触源极电极52(Mo金属)也不会蚀刻源极电极52，如此将使得制程容易控制，合格率也会提升。
请参阅图9A和图9B所示，其中，图9A为图9B沿9A-9A剖线的剖视示意图。透过湿蚀刻制程，去除第二导电层60未被第二图案化光阻层72所覆盖的部位，以使第二导电层60经湿蚀刻制程之后，于栅极绝缘层24上同时形成一漏极电极62与一像素电极64，亦即像素电极64一体相连于漏极电极62；接着去除上述第二图案化光阻层72。所述漏极电极62覆盖并接触通道层30的第二部位34及其邻近的蚀刻阻挡层40’部位。并且上述覆盖在蚀刻阻挡层40’的漏极电极62部位与覆盖在所述蚀刻阻挡层40’的源极电极52部位彼此分离。
藉此，透过不同制程先后成形漏极电极62与源极电极52，使得漏极电极62与源极电极52两者彼此相邻的端缘(亦即，图9B中的漏极电极62底缘与源极电极52顶缘)之间的距离L(即为通道长度)将取决于曝光设备的对位精准度，而不受限于曝光设备的曝光精准度。也就是说，经由实施本实施例的上述方法之后，上述距离L能够被控制在不大于曝光设备的曝光精准度(现今水准约为3μm)。
而于实施上述湿蚀刻制程时，通道层30受到蚀刻阻挡层40’的覆盖而不会接触湿蚀刻制程中的蚀刻液，进而透过所述蚀刻阻挡层40’达到保护通道层30的效果。亦即，通道层30是被埋置于栅极绝缘层24与蚀刻阻挡层40’、源极电极52、漏极电极62内，因而与蚀刻液隔绝。
此外，本实施例是以上述介绍顺序为例，但于实际应用时，亦可进行适当的变换，并不以上述顺序为限。举例来说：若将上述源极电极52与漏极电极62分别视为一第一电极52与一第二电极62，而所述第一电极52的相关成形步骤能与上述第二电极62的相关成形步骤能够相互对调。
综上所述，本发明实施例所提供的薄膜晶体管的制造方法，于形成源极电极与漏极电极之前，透过在通道层上分别形成不同图案的蚀刻阻挡层，藉以在先后形成源极电极与漏极电极的湿蚀刻制程中，能经由蚀刻阻挡层来使通道层隔绝于蚀刻液，进而维持通道层的半导体特性。
又，本发明实施例所提供的薄膜晶体管的制造方法，其透过两次光刻以分别形成源极电极与漏极电极，使得薄膜晶体管中的源极电极与漏极电极两者彼此相邻的端缘之间的距离(即为通道长度)能够不受限于现有曝光设备的曝光精准度(现今水准约为3μm)，进而缩小通道长度(L)。藉此，使薄膜晶体管所占的面积降低，以提高开口率与穿透率，进而提升画面品质。另一方面，本发明亦可藉由缩小通道长度(L)来提升薄膜晶体管的启动电流(Ion)。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种薄膜晶体管的制造方法，其特征在于，包括下列步骤：
于一基板上形成一栅极电极；
于该基板上形成一栅极绝缘层，其中该栅极绝缘层覆盖该栅极电极；
于该栅极绝缘层上形成一通道层，其中该通道层具有一第一部位与一第二部位，并且该第一部位与该第二部位彼此不相连；
于该栅极绝缘层上形成一蚀刻阻挡层，其中该蚀刻阻挡层覆盖部分该通道层并暴露该通道层的该第一部位；
于该栅极绝缘层上形成一第一电极，其中该第一电极覆盖并接触该通道层的该第一部位及其邻近的该蚀刻阻挡层部位；
去除部分该蚀刻阻挡层，以暴露该通道层的该第二部位；以及
于该栅极绝缘层上形成一第二电极，其中该第二电极覆盖并接触该通道层的该第二部位及其邻近的该蚀刻阻挡层部位。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该第一电极为一源极电极，该第二电极为一漏极电极。
3.如权利要求2所述的薄膜晶体管的制造方法，其特征在于，于形成该栅极电极的步骤中同时形成一栅极线，并且该栅极线一体相连于该栅极电极；于形成该源极电极的步骤中同时形成一源极线，并且该源极线一体相连于该源极电极；于形成该漏极电极的步骤中同时形成一像素电极，并且该像素电极一体相连于该漏极电极。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，在形成该蚀刻阻挡层并暴露该通道层的该第一部位的步骤之后，包括下述步骤：
于该栅极绝缘层上形成一第一导电层，其中该第一导电层覆盖该蚀刻阻挡层及该通道层的该第一部位；
于该第一导电层上形成一第一图案化光阻层；
蚀刻去除该第一导电层未被该第一图案化光阻层覆盖的部位，以使该第一导电层形成该源极电极与该源极线；以及
去除该第一图案化光阻层。
5.如权利要求4所述的薄膜晶体管的制造方法，其特征在于，在去除部分该蚀刻阻挡层以暴露该通道层的该第二部位的步骤之后，包括下述步骤：
于该栅极绝缘层上形成一第二导电层，其中该第二导电层覆盖该源极电极、该源极线、该蚀刻阻挡层及该通道层的该第二部位；
于该第二导电层上形成一第二图案化光阻层；
蚀刻去除该第二导电层未被该第二图案化光阻层覆盖的部位，以使该第二导电层形成该漏极电极与该像素电极；以及
去除该第二图案化光阻层。
6.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该第一电极的材质不同于该第二电极的材质。
7.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该通道层的材质包括金属氧化物半导体。
8.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该蚀刻阻挡层的材质包括二氧化硅。
9.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在形成该第二电极的步骤中，位于该蚀刻阻挡层上方的该第二电极部位与该第一电极部位彼此分离。
10.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，该第一电极与该第二电极两者彼此相邻的端缘之间的距离不大于3μm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103126941A TW201606861A (zh) | 2014-08-06 | 2014-08-06 | 薄膜電晶體的製造方法 |
| TW103126941 | 2014-08-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374687A CN105374687A (zh) | 2016-03-02 |
| CN105374687B true CN105374687B (zh) | 2018-08-21 |
Family
ID=55376768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410787400.1A Expired - Fee Related CN105374687B (zh) | 2014-08-06 | 2014-12-17 | 薄膜晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105374687B (zh) |
| TW (1) | TW201606861A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11534780B2 (en) | 2017-11-14 | 2022-12-27 | General Electric Company | Spray nozzle device for delivering a restorative coating through a hole in a case of a turbine engine |
| US11161128B2 (en) | 2017-11-14 | 2021-11-02 | General Electric Company | Spray nozzle device for delivering a restorative coating through a hole in a case of a turbine engine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100023151A (ko) * | 2008-08-21 | 2010-03-04 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN102640294B (zh) * | 2009-09-24 | 2014-12-17 | 应用材料公司 | 将湿式处理用于源极-漏极金属蚀刻从而制造金属氧化物或金属氮氧化物tft的方法 |
| CN104272463B (zh) * | 2012-05-09 | 2017-08-15 | 株式会社神户制钢所 | 薄膜晶体管和显示装置 |
| JP5795551B2 (ja) * | 2012-05-14 | 2015-10-14 | 富士フイルム株式会社 | 電界効果型トランジスタの製造方法 |
-
2014
- 2014-08-06 TW TW103126941A patent/TW201606861A/zh unknown
- 2014-12-17 CN CN201410787400.1A patent/CN105374687B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW201606861A (zh) | 2016-02-16 |
| CN105374687A (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161505A (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US9793413B2 (en) | Metal oxide thin film transistor having channel protection layer | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| KR102094847B1 (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN105655291B (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
| WO2015143839A1 (zh) | 氧化物薄膜晶体管阵列基板的制造方法 | |
| WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
| CN105448938B (zh) | 薄膜晶体管基板及其制造方法 | |
| US20180166562A1 (en) | Thin Film Transistor, Manufacturing Method for Array Substrate, Array Substrate and Display Device | |
| KR102232539B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10529750B2 (en) | LTPS array substrate and method for producing the same | |
| JP2008060099A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN105374687B (zh) | 薄膜晶体管的制造方法 | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP2017535961A (ja) | 薄膜トランジスタ基板の製造方法及び製造装置 | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| US9117922B2 (en) | Thin film transistor, thin film transistor substrate and method of manufacturing thin film transistor substrate | |
| US20180130830A1 (en) | Ltps array substrate and method for producing the same | |
| CN104681626A (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板 | |
| US9379251B1 (en) | Self-aligned metal oxide thin film transistor and method of making same | |
| CN203312295U (zh) | 一种裸眼3d功能面板的信号基板及显示设备 | |
| CN105321964A (zh) | 像素结构及其制造方法 | |
| CN103383925A (zh) | 显示设备、裸眼3d功能面板的信号基板及其制造方法 | |
| CN105632920B (zh) | 薄膜晶体管基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180821 Termination date: 20191217 |