JP2008060099A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】 薄膜トランジスタの低抵抗のオーミックコンタクト層を酸化亜鉛膜によってバラツキが生じないように形成する。
【解決手段】 真性酸化亜鉛からなるオーミックコンタクト層（１３、１４）形成用膜をスパッタリングにより成膜する。この状態では、オーミックコンタクト層形成用膜は高抵抗である。次に、オーミックコンタクト層形成用膜の上面に、プラズマＣＶＤ法により、窒化シリコンからなる第１の保護膜（１５、１６）形成用膜を成膜する。すると、オーミックコンタクト層形成用膜の抵抗が著しく低下する。この場合、オーミックコンタクト層形成用膜の成膜は、亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより行うと、ターゲットが１つで亜鉛のみからなるので、低抵抗のオーミックコンタクト層１３、１４をｎ型不純物を含まない酸化亜鉛によってバラツキが生じないように形成することができる。
【選択図】 図１

Description

この発明は薄膜トランジスタおよびその製造方法に関する。

薄膜トランジスタを備えた液晶表示装置で用いられる透明導電膜には、透明性と低抵抗化を要求されることから、透明性を有する真性の酸化亜鉛（ＺｎＯ）膜では高抵抗であるが、ｎ型不純物（例えばガリウム）がドーピングされた酸化亜鉛膜では低抵抗となるので、このようなｎ型不純物がドーピングされた酸化亜鉛膜によって形成するようにしたものがある（例えば、特許文献１参照）。

特開２００２−５０２２９号公報

ところで、ｎ型不純物（ガリウム）がドーピングされた酸化亜鉛膜をスパッタリングにより成膜する方法としては、ガリウム−酸化亜鉛物（ＧａＺｎＯ）をターゲットとして成膜する方法、あるいは、ガリウムおよび亜鉛を別々のターゲットとして、酸素ガスを用いた反応性スパッタリングにより成膜する方法がある。

しかしながら、ガリウム−酸化亜鉛物をターゲットとして成膜する方法では、ターゲットが化合物であるため、その精製が困難であり、すなわち、ターゲットの化学的均一性を得ることが困難であり、成膜されたｎ型酸化亜鉛膜にバラツキが生じてしまうという問題がある。一方、ガリウムおよび亜鉛を別々のターゲットとして成膜する方法では、ターゲットが２つであるため、成膜されたｎ型酸化亜鉛膜の化学的均一性を得ることが困難であり、成膜されたｎ型酸化亜鉛膜にバラツキが生じてしまうという問題がある。

そこで、この発明は、低抵抗の透明導電膜を酸化亜鉛によってバラツキが生じないように形成することができる薄膜トランジスタおよびその製造方法を提供することを目的とする。

この発明は、上記目的を達成するため、成膜された酸化亜鉛膜上に窒化シリコン膜を成膜し、該窒化シリコン膜の成膜により、前記酸化亜鉛膜を低抵抗化するようにしたことを特徴とするものである。

この発明によれば、成膜された酸化亜鉛膜上に窒化シリコン膜を成膜することにより、バラツキが小さい低抵抗の透明導電膜を形成することができる。

（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１（Ｂ）は図１（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示装置はガラス基板１を備えている。ガラス基板１の上面側には、マトリクス状に配置された複数の画素電極２と、各画素電極２に接続された薄膜トランジスタ３と、行方向に配置され、各薄膜トランジスタ３に走査信号を供給する走査ライン４と、列方向に配置され、各薄膜トランジスタ３にデータ信号を供給するデータライン５とが設けられている。

すなわち、ガラス基板１の上面の各所定の箇所にはアルミニウム、クロム、ＩＴＯ等からなるソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン５が設けられている。ソース電極１１の上面のドレイン電極１２側には後述の如く低抵抗化された真性の酸化亜鉛（ＺｎＯ）膜からなる一方のオーミックコンタクト層１３が設けられている。データライン５の一部を含むドレイン電極１２の上面のソース電極１１側には同じく後述の如く低抵抗化された真性の酸化亜鉛膜からなる他方のオーミックコンタクト層１４が設けられている。

この場合、オーミックコンタクト層１３、１４の互いに対向する端面１３ａ、１４ａはソース電極１１およびドレイン電極１２の互いに対向する端面１１ａ、１２ａと同一形状となっている。そして、オーミックコンタクト層１３、１４の端面１１ａ、１２ａの間隔がチャネル長Ｌとなっており、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなっている。

オーミックコンタクト層１３、１４の上面には窒化シリコンからなる第１の保護膜１５、１６が設けられている。第１の保護膜１５、１６の中央部にはコンタクトホール１７、１８が設けられている。ここで、第１の保護膜１５、１６とオーミックコンタクト層１３、１４とは、図１（Ａ）に図示される如く、平面外形形状が同一である。

コンタクトホール１７、１８を介して露出されたオーミックコンタクト層１３、１４の上面を含む第１の保護膜１５、１６の上面全体およびその間のガラス基板１の上面には真性の酸化亜鉛（ＺｎＯ）からなる半導体薄膜１９が設けられている。半導体薄膜１９の上面全体には酸化シリコンからなる第２の保護膜２０が設けられている。この場合、第２の保護膜２０と半導体薄膜１９とは、図１（Ａ）に図示される如く、平面形状が同一である。

第２の保護膜２０、ソース電極１１、ドレイン電極１２およびデータライン５を含むガラス基板１の上面には窒化シリコンからなる絶縁膜２１が設けられている。絶縁膜２１の上面の各所定の箇所にはアルミニウム、クロム、ＩＴＯ等からなるゲート電極２２および該ゲート電極２２に接続された走査ライン４が設けられている。

ここで、ソース電極１１、ドレイン電極１２、オーミックコンタクト層１３、１４、第１の保護膜１５、１６、半導体薄膜１９、第２の保護膜２０、絶縁膜２１およびゲート電極２２により、トツプゲート構造の薄膜トランジスタ３が構成されている。この場合、薄膜トランジスタ３のゲート絶縁膜は、第２の保護膜２０および絶縁膜２１によって形成されている。

ゲート電極２２および走査ライン４を含む絶縁膜２１の上面には窒化シリコンからなるオーバーコート膜２３が設けられている。ソース電極１１の所定の箇所に対応する部分におけるオーバーコート膜２３および絶縁膜２１にはコンタクトホール２４が設けられている。オーバーコート膜２０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極２がコンタクトホール２４を介してソース電極１１に接続されて設けられている。

次に、この液晶表示装置の製造方法の一例について説明する。まず、図２（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、スパッタリングにより成膜されたアルミニウム、クロム、ＩＴＯ等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン５を形成する。

次に、ソース電極１１、ドレイン電極１２およびデータライン５を含むガラス基板１の上面に真性の酸化亜鉛（ＺｎＯ）からなるオーミックコンタクト層形成用膜３１を成膜する。この場合、オーミックコンタクト層形成用膜３１の成膜は、亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより行うと、ターゲットが１つで亜鉛のみからなるので、オーミックコンタクト層形成用膜３１をバラツキが生じないように成膜することができる。また、この状態では、オーミックコンタクト層形成用膜３１は成膜されただけの酸化亜鉛膜によって形成されているので、高抵抗である。

次に、図３（Ａ）、（Ｂ）に示すように、オーミックコンタクト層形成用膜３１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる第１の保護膜形成用膜３２を成膜する。すると、酸化亜鉛からなるオーミックコンタクト層形成用膜３１の抵抗が著しく低下し、低抵抗化される。

ここで、ガラス基板上に成膜された膜厚５００Åの酸化亜鉛膜について、その２００μｍ×８μｍの領域の８μｍ方向の両側から２０Ｖの電圧を印加したところ、電流値は概ね１〜１０ｐＡであり、高抵抗であった。これに対し、酸化亜鉛膜の上面にプラズマＣＶＤ法により窒化シリコン膜を成膜し、上記と同様の条件で電圧を印加したところ、電流値は概ね２００ｍＡであり、４〜５桁大きくなり、低抵抗であった。また、この後に、窒化シリコン膜をドライエッチングにより除去しても、酸化亜鉛膜は低抵抗のままであった。

したがって、酸化亜鉛からなるオーミックコンタクト層形成用膜３１の上面にプラズマＣＶＤ法により窒化シリコンからなる第１の保護膜形成用膜３２を成膜すると、オーミックコンタクト層形成用膜３１は低抵抗化される。また、この後に、後述するが、第１の保護膜形成用膜３２の一部をドライエッチングにより除去して、オーミックコンタクト層形成用膜３１の一部を露出させても、この露出されたオーミックコンタクト層形成用膜３１は低抵抗のままである。

次に、図４（Ａ）、（Ｂ）に示すように、第１の保護膜形成用膜３２の上面の各所定の箇所に、フォトリソグラフィ法により、第１の保護膜１５、１６形成用のレジストパターン３３ａ、３３ｂを形成する。次に、レジストパターン３３ａ、３３ｂをマスクとして、第１の保護膜形成用膜３２をエッチングすると、図５（Ａ）、（Ｂ）に示すように、レジストパターン３３ａ、３３ｂ下に第１の保護膜１５、１６が形成される。

この場合、レジストパターン３３ａ、３３ｂ下以外の領域における酸化亜鉛からなるオーミックコンタクト層形成用膜３１の上面が露出される。ところで、酸化亜鉛は酸にもアルカリにも溶けやすく、エッチング耐性が極めて低い。そこで、窒化シリコンからなる第１の保護膜形成用膜３２のエッチング方法は、第１の保護膜形成用膜３２のエッチング速度は速いが、酸化亜鉛からなるオーミックコンタクト層形成用膜３１をなるべく侵さないようにするために、六フッ化イオウ（ＳＦ６）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

次に、レジストパターン３３ａ、３３ｂをレジスト剥離液を用いて剥離する。この場合、第１の保護膜１５、１６下以外の領域におけるオーミックコンタクト層形成用膜３１の上面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、第１の保護膜１５、１６下のオーミックコンタクト層形成用膜３１は第１の保護膜１５、１６によって保護されている。

次に、第１の保護膜１５、１６をマスクとして、オーミックコンタクト層形成用膜３１をエッチングすると、図６（Ａ）、（Ｂ）に示すように、第１の保護膜１５、１６下にオーミックコンタクト層１３、１４が形成される。この場合、酸化亜鉛からなるオーミックコンタクト層形成用膜３１のエッチング液としては、加工の制御性を良好とするため、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。

そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度等のばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。

以上のようにして形成されたオーミックコンタクト層１３、１４では、上述の如く、その元となる酸化亜鉛からなるオーミックコンタクト層形成用膜３１をバラツキが生じないように成膜することができ、且つ、窒化シリコンからなる第１の保護膜形成用膜３２の成膜によりオーミックコンタクト層形成用膜３１を低抵抗化することができるので、ｎ型不純物を含まなくても、低抵抗でバラツキが生じないように形成することができる。

なお、上記では、レジストパターン３３ａ、３３ｂを剥離した後、第１の保護膜１５、１６をマスクとして、オーミックコンタクト層形成用膜３１をエッチングする順序としているが、オーミックコンタクト層形成用膜３１をエッチングした後、レジストパターン３３ａ、３３ｂを剥離するようにしてもよい。

次に、図７（Ａ）、（Ｂ）に示すように、フォトリソグラフィ法により、第１の保護膜１５、１６の中央部にコンタクトホール１７、１８を形成する。この場合、コンタクトホール１７、１８を介してオーミックコンタクト層１３、１４の上面が露出されるが、この露出されたオーミックコンタクト層１３、１４は低抵抗のままである。

また、コンタクトホール１７、１８を介してオーミックコンタクト層１３、１４の上面が露出されるため、窒化シリコンからなる第１の保護膜１５、１６にコンタクトホール１７、１８を形成するためのエッチング方法としては、六フッ化イオウ（ＳＦ６）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

ところで、コンタクトホール１３、１４を形成するためのレジストパターン（図示せず）をレジスト剥離液を用いて剥離するとき、オーミックコンタクト層１３、１４の周側面およびコンタクトホール１７、１８を介して露出されたオーミックコンタクト層１３、１４の上面がレジスト剥離液に曝される。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。

そして、このレジスト剥離液により酸化亜鉛からなるオーミックコンタクト層１３、１４の周側面がエッチングされるが、その場合のサイドエッチング量はそれ程大きくなく、チャネル長Ｌに影響を与える程ではない。また、このレジスト剥離液によりコンタクトホール１７、１８を介して露出されたオーミックコンタクト層１３、１４の上面がエッチングされるが、オーミックコンタクト層１３、１４の膜減りは薄膜トランジスタの特性に影響を与えることがないので、問題はない。

次に、図８（Ａ）、（Ｂ）に示すように、コンタクトホール１７、１８を介して露出されたオーミックコンタクト層１３、１４の上面、第１の保護膜１５、１６、ソース電極１１、ドレイン電極１２およびデータライン５を含むガラス基板１の上面に、上記反応性スパッタリングにより、真性の酸化亜鉛からなる半導体薄膜形成用膜１９ａを成膜する。

次に、半導体薄膜形成用膜１９ａの上面に、プラズマＣＶＤ法により、酸化シリコンからなる第２の保護膜形成用膜２０ａを成膜する。この場合、半導体薄膜形成用膜１９ａの上面に酸化シリコンからなる第２の保護膜形成用膜２０ａを成膜しても、半導体薄膜形成用膜１９ａは高抵抗のままであり、低抵抗化されることはない。

次に、第２の保護膜形成用膜２０ａの上面の所定の箇所に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン３４を形成する。次に、レジストパターン３４をマスクとして、第２の保護膜形成用膜２０ａをエッチングすると、図９（Ａ）、（Ｂ）に示すように、レジストパターン３４下に第２の保護膜２０が形成される。

この場合、レジストパターン３４下以外の領域における半導体薄膜形成用膜１９ａの上面が露出される。そこで、酸化シリコンからなる第２の保護膜形成用膜２０ａのエッチング方法としては、第２の保護膜形成用膜２０ａのエッチング速度は速いが、酸化亜鉛からなる半導体薄膜形成用膜１９ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ６）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

次に、レジストパターン３４をレジスト剥離液を用いて剥離する。この場合、第２の保護膜２０下以外の領域における半導体薄膜形成用膜１９ａの上面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。すなわち、第２の保護膜２０下の半導体薄膜形成用膜１９ａは第２の保護膜２０によって保護されている。

なお、この場合のレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。また、ここで、図５に示すレジストパターン３３ａ、３３ｂを剥離するためのレジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いてもよい。

次に、第２の保護膜２０をマスクとして、半導体薄膜形成用膜１９ａをエッチングすると、図１０（Ａ）、（Ｂ）に示すように、第２の保護膜２０下に半導体薄膜１９が形成される。この場合、酸化亜鉛からなる半導体薄膜形成用膜１９ａのエッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。ここで、オーミックコンタクト層１３、１４の間隔がチャネル長Ｌとなり、オーミックコンタクト層１３、１４のチャネル長Ｌに直交する方向の寸法がチャネル幅Ｗとなる。

なお、上記では、レジストパターン３４を剥離した後、第２の保護膜２０をマスクとして、半導体薄膜形成用膜１９ａをエッチングする順序としているが、半導体薄膜形成用膜１９ａをエッチングした後、レジストパターン３４を剥離するようにしてもよい。

次に、図１（Ａ）、（Ｂ）に示すように、第２の保護膜２０、ソース電極１１、ドレイン電極１２およびデータライン５を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなる絶縁膜２１を成膜する。次に、絶縁膜２１の上面の所定の箇所に、スパッタリングにより成膜されたクロム、アルミニウム、ＩＴＯ等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２２および該ゲート電極２２に接続された走査ライン４を形成する。

次に、ゲート電極２２および走査ライン４を含む絶縁膜２１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜２３を成膜する。次に、ソース電極１５の所定の箇所に対応する部分におけるオーバーコート膜２３および絶縁膜２１に、フォトリソグラフィ法により、コンタクトホール２４を連続して形成する。

次に、オーバーコート膜２０の上面の所定の箇所に、スパッタリングにより成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用膜をフォトリソグラフィ法によりパターニングすることにより、画素電極２をコンタクトホール２４を介してソース電極１１に接続させて形成する。かくして、図１（Ａ）、（Ｂ）に示す液晶表示装置が得られる。

（第２実施形態）
図１１（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図を示し、図１１（Ｂ）は図１１（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示装置において、図１（Ａ）、（Ｂ）に示す液晶表示装置と大きく異なる点は、薄膜トランジスタ３をボトムゲート構造とし、且つ、画素電極２、ゲート電極２２、走査ライン４、ソース電極１１、ドレイン電極１２およびデータライン５を低抵抗化された真性の酸化亜鉛（ＺｎＯ）膜によって形成し、オーミックコンタクト層１３、１４をｎ型酸化亜鉛膜によって形成した点である。

すなわち、ガラス基板１の上面の各所定の箇所には低抵抗化された真性の酸化亜鉛（ＺｎＯ）膜からなるゲート電極２２および該ゲート電極２２に接続された走査ライン４が設けられている。ゲート電極２２および走査ライン４を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜４１が設けられている。

ゲート電極２２上におけるゲート絶縁膜４１の上面の所定の箇所には真の性酸化亜鉛（ＺｎＯ）からなる半導体薄膜１９が設けられている。半導体薄膜１９の上面中央部には酸化シリコンからなるチャネル保護膜４２が設けられている。チャネル保護膜４２の上面両側およびその両側における半導体薄膜１９の上面にはｎ型酸化亜鉛からなるオーミックコンタクト層１３、１４が設けられている。

一方のオーミックコンタクト層１３の上面およびゲート絶縁膜４１の上面の所定の箇所には低抵抗化された酸化亜鉛膜からなるソース電極１１および該ソース電極１１に接続された画素電極２が設けられている。他方のオーミックコンタクト層１４の上面およびゲート絶縁膜４１の上面の所定の箇所には低抵抗化された酸化亜鉛膜からなるドレイン電極１２および該ドレイン電極１２に接続されたデータライン５が設けられている。

ソース電極１１、ドレイン電極１２、チャネル保護膜４２、データライン５および画素電極２を含むゲート絶縁膜４１の上面には窒化シリコンからなるオーバーコート膜２３が設けられている。画素電極２の外周部以外の領域に対応する部分におけるオーバーコート膜２３には開口部４３が設けられている。

次に、この液晶表示装置の製造方法の一例について説明する。まず、図１２（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の各所定の箇所に、上記反応性スパッタリングにより成膜された酸化亜鉛膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２２および該ゲート電極２２に接続された走査ライン４を形成する。この状態では、ゲート電極２２および走査ライン４は成膜されてパターニングされただけの酸化亜鉛膜によって形成されているので、高抵抗である。

次に、図１３（Ａ）、（Ｂ）に示すように、ゲート電極２２および走査ライン４を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜４１を成膜する。すると、酸化亜鉛からなるゲート電極２２および走査ライン４の抵抗が著しく低下し、低抵抗化される。

この場合も、ゲート電極２２および走査ライン４は、上記第１実施形態の場合と同様に、その元となる酸化亜鉛膜をバラツキが生じないように成膜することができ、且つ、窒化シリコンからなるゲート絶縁膜４１の成膜により当該酸化亜鉛膜を低抵抗化することができるので、ｎ型不純物を含まなくても、低抵抗でバラツキが生じないように形成することができる。

次に、図１４（Ａ）、（Ｂ）に示すように、ゲート絶縁膜４１の上面に、上記反応性スパッタリングにより、酸化亜鉛からなる半導体薄膜形成用膜１９ａを成膜する。次に、半導体薄膜形成用膜１９ａの上面に、プラズマＣＶＤ法により、酸化シリコンからなるチャネル保護膜形成用膜４２ａを成膜する。この場合、半導体薄膜形成用膜１９ａの上面に酸化シリコンからなるチャネル保護膜形成用膜４２ａを成膜しても、半導体薄膜形成用膜１９ａは高抵抗のままであり、低抵抗化されることはない。

次に、チャネル保護膜形成用膜４２ａをフォトリソグラフィ法によりパターニングすると、図１５（Ａ）、（Ｂ）に示すように、チャネル保護膜４２が形成される。次に、図１６（Ａ）、（Ｂ）に示すように、チャネル保護膜４２を含む半導体薄膜形成用膜１９ａの上面に、プラズマＣＶＤ法により、ｎ型酸化亜鉛からなるオーミックコンタクト層形成用膜５１を成膜する。

次に、オーミックコンタクト層形成用膜５１および半導体薄膜形成用膜１９ａをフォトリソグラフィ法により連続してパターニングすると、図１７（Ａ）、（Ｂ）に示すように、オーミックコンタクト層１３、１４が形成され、且つ、オーミックコンタクト層１３、１４およびチャネル保護膜４２下に半導体薄膜１９が形成される。

次に、図１８（Ａ）、（Ｂ）に示すように、オーミックコンタクト層１３、１４の各上面およびゲート絶縁膜４１の上面の各所定の箇所に、上記反応性スパッタリングにより成膜された酸化亜鉛膜をフォトリソグラフィ法によりパターニングすることにより、ソース電極１１および該ソース電極１１に接続された画素電極２と、ドレイン電極１２および該ドレイン電極１２に接続されたデータライン５とを形成する。この状態では、ソース電極１１、画素電極２、ドレイン電極１２およびデータライン５は成膜されてパターニングされただけの酸化亜鉛膜によって形成されているので、高抵抗である。

次に、図１９（Ａ）、（Ｂ）に示すように、ソース電極１１、画素電極２、ドレイン電極１２およびデータライン５を含むゲート絶縁膜４１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜２３を形成する。すると、酸化亜鉛からなるソース電極１１、画素電極２、ドレイン電極１２およびデータライン５の抵抗が著しく低下し、低抵抗化される。

この場合も、ソース電極１１、画素電極２、ドレイン電極１２およびデータライン５は、上記第１実施形態の場合と同様に、その元となる酸化亜鉛膜をバラツキが生じないように成膜することができ、且つ、窒化シリコンからなるオーバーコート膜２３の成膜により当該酸化亜鉛膜を低抵抗化することができるので、ｎ型不純物を含まなくても、低抵抗でバラツキが生じないように形成することができる。

次に、図１１（Ａ）、（Ｂ）に示すように、フォトリソグラフィ法により、画素電極２の外周部以外の領域に対応する部分におけるオーバーコート膜２３に開口部４３を形成する。この場合、画素電極２の外周部以外の領域は開口部４３を介して露出されるが、この露出された領域は低抵抗のままである。かくして、図１１（Ａ）、（Ｂ）に示す液晶表示装置が得られる。

なお、上記実施形態においては、真性の酸化亜鉛膜上に窒化シリコン膜を形成するものであったが、不純物がドーピングされている酸化亜鉛膜上に窒化シリコン膜を形成する場合においても、バラツキが小さく低抵抗化された酸化亜鉛膜とすることができる。

（Ａ）はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図２に示す液晶表示装置の製造に際し、当初の工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図２に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図３に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図４に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図５に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図６に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図７に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図９に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図８に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示装置の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１１に示す液晶表示装置の製造に際し、当初の工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１２に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１３に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１４に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１５に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１６に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１７に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１８に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。

符号の説明

１ ガラス基板
２ 走査ライン
３ データライン
４ 画素電極
５ 薄膜トランジスタ
１１ ソース電極
１２ ドレイン電極
１３、１４ オーミックコンタクト層
１５、１６ 第１の保護膜
１７、１８ コンタクトホール
１９ 半導体薄膜
２０ 第２の保護膜
２１ 絶縁膜
２２ ゲート電極
２３ オーバーコート膜
２４ コンタクトホール
４１ ゲート絶縁膜
４２ チャネル保護膜
４３ 開口部

Claims (24)

1. 半導体薄膜と、前記半導体薄膜上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜下にそれぞれオーミックコンタクト層を介して電気的に接続されて設けられたソース電極およびドレイン電極とを有する薄膜トランジスタにおいて、前記各オーミックコンタクト層は低抵抗化された酸化亜鉛膜によって形成されていることを特徴とする薄膜トランジスタ。
2. 請求項１に記載の発明において、前記各オーミックコンタクト層の上面にコンタクトホールを有する窒化シリコンからなる保護膜が設けられ、前記半導体薄膜は前記２つの保護膜上およびその間に前記各保護膜のコンタクトホールを介して前記各オーミックコンタクト層に接続されて設けられていることを特徴とする薄膜トランジスタ。
3. 請求項２に記載の発明において、前記半導体薄膜は酸化亜鉛からなり、該半導体薄膜の上面全体に、前記ゲート絶縁膜の一部を構成する別の保護膜が設けられていることを特徴とする薄膜トランジスタ。
4. 請求項３に記載の発明において、前記別の保護膜は酸化シリコンからなることを特徴とする薄膜トランジスタ。
5. 請求項４に記載の発明において、前記ゲート電極を覆うオーバーコート膜を有することを特徴とする薄膜トランジスタ。
6. 請求項５に記載の発明において、前記オーバーコート膜の上面に画素電極が前記ソース電極に接続されて設けられていることを特徴とする薄膜トランジスタ。
7. 半導体薄膜と、前記半導体薄膜下に設けられたゲート絶縁膜と、前記ゲート絶縁膜下に前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜の上面中央部に設けられたチャネル保護膜と、前記チャネル保護膜の上面両側およびその両側における前記半導体薄膜の上面に設けられたオーミックコンタクト層と、前記各オーミックコンタクト層上に設けられたソース電極およびドレイン電極とを有する薄膜トランジスタにおいて、前記ゲート電極、前記ソース電極および前記ドレイン電極は低抵抗化された酸化亜鉛膜によって形成されていることを特徴とする薄膜トランジスタ。
8. 請求項７に記載の発明において、前記ドレイン電極に接続されたデータラインは低抵抗化された酸化亜鉛膜によって形成されていることを特徴とする薄膜トランジスタ。
9. 請求項７に記載の発明において、前記ゲート電極に接続された走査ラインは低抵抗化された酸化亜鉛膜によって形成されていることを特徴とする薄膜トランジスタ。
10. 請求項７に記載の発明において、前記半導体薄膜は酸化亜鉛からなることを特徴とする薄膜トランジスタ。
11. 請求項１０に記載の発明において、前記チャネル保護膜は酸化シリコンからなることを特徴とする薄膜トランジスタ。
12. 請求項７に記載の発明において、前記オーミックコンタクト層はｎ型酸化亜鉛からなることを特徴とする薄膜トランジスタ。
13. 請求項７に記載の発明において、前記ゲート絶縁膜の上面に画素電極が前記ソース電極に接続されて設けられていることを特徴とする薄膜トランジスタ。
14. 請求項１３に記載の発明において、前記画素電極は低抵抗化された酸化亜鉛膜によって形成されていることを特徴とする薄膜トランジスタ。
15. ソース電極およびドレイン電極上に酸化亜鉛からなるオーミックコンタクト層形成用膜を成膜する工程と、
    前記オーミックコンタクト層形成用膜上に窒化シリコンからなる保護膜形成用膜を成膜し、且つ、該保護膜形成用膜の成膜により、前記オーミックコンタクト層形成用膜を低抵抗化する工程と、
    フォトリソグラフィ法により前記保護膜形成用膜をパターニングすることにより、前記ソース電極および前記ドレイン電極上における前記オーミックコンタクト層形成用膜上に２つの保護膜を形成する工程と、
    前記各保護膜をマスクとして前記オーミックコンタクト層形成用膜をエッチングすることにより、前記各保護膜下にオーミックコンタクト層を形成する工程と、
    を有することを特徴とする薄膜トランジスタの製造方法。
16. 請求項１５に記載の発明において、前記オーミックコンタクト層形成用膜を成膜する工程は、亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより行うことを特徴とする薄膜トランジスタの製造方法。
17. 請求項１５に記載の発明において、前記オーミックコンタクト層を形成した後に、前記各保護膜にコンタクトホールを形成し、前記各保護膜のコンタクトホールを介して露出された前記各オーミックコンタクト層の上面を含む前記各保護膜の上面およびその間に酸化亜鉛からなる半導体薄膜を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。
18. 請求項１７に記載の発明において、前記半導体薄膜を形成する工程は、成膜された酸化亜鉛からなる半導体薄膜形成用膜上にパターン形成された酸化シリコンからなる別の保護膜をマスクとしたエッチングにより行うことを特徴とする薄膜トランジスタの製造方法。
19. 半導体薄膜と、前記半導体薄膜下に設けられたゲート絶縁膜と、前記ゲート絶縁膜下に前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜の上面中央部に設けられたチャネル保護膜と、前記チャネル保護膜の上面両側およびその両側における前記半導体薄膜の上面に設けられたオーミックコンタクト層と、前記各オーミックコンタクト層上に設けられたソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極を覆うオーバーコート膜とを有する薄膜トランジスタの製造方法において、
    酸化亜鉛からなるゲート電極形成用膜を成膜する工程と、
    前記ゲート電極形成用膜上に窒化シリコンからなる前記ゲート絶縁膜を成膜し、且つ、該ゲート絶縁膜の成膜により、前記ゲート電極形成用膜を低抵抗化する工程と、
    フォトリソグラフィ法により前記ゲート電極形成用膜をパターニングすることにより、前記ゲート電極を形成する工程と、
    酸化亜鉛からなるソース・ドレイン電極形成用膜を成膜する工程と、
    前記ソース・ドレイン電極形成用膜上に窒化シリコンからなる前記オーバーコート膜を成膜し、且つ、該オーバーコート膜の成膜により、前記ソース・ドレイン電極形成用膜を低抵抗化する工程と、
    フォトリソグラフィ法により前記ソース・ドレイン電極形成用膜をパターニングすることにより、前記ソース電極および前記ドレイン電極を形成する工程と、
    を有することを特徴とする薄膜トランジスタの製造方法。
20. 請求項１９に記載の発明において、前記ゲート電極形成用膜および前記ソース・ドレイン電極形成用膜を成膜する工程は、亜鉛をターゲットとして、酸素ガスを用いた反応性スパッタリングにより行うことを特徴とする薄膜トランジスタの製造方法。
21. 請求項１９に記載の発明において、前記ゲート電極を形成する工程は、低抵抗化された酸化亜鉛膜からなる走査ラインを前記ゲート電極に接続させて形成する工程を含み、前記ソース電極および前記ドレイン電極を形成する工程は、低抵抗化された酸化亜鉛膜からなるデータラインを前記ドレイン電極に接続させて形成する工程を含むことを特徴とする薄膜トランジスタの製造方法。
22. 請求項１９に記載の発明において、前記ソース電極および前記ドレイン電極を形成する工程は、低抵抗化された酸化亜鉛膜からなる画素電極を前記ソース電極に接続させて形成する工程を含むことを特徴とする薄膜トランジスタの製造方法。
23. 請求項１９に記載の発明において、前記半導体薄膜を酸化亜鉛によって形成する工程を有することを特徴とする薄膜トランジスタの製造方法。
24. 請求項２３に記載の発明において、前記チャネル保護膜を酸化シリコンによって形成する工程を有することを特徴とする薄膜トランジスタの製造方法。

Images