CN103855194B - 半导体材料、包括其的晶体管和包括晶体管的电子装置 - Google Patents

半导体材料、包括其的晶体管和包括晶体管的电子装置 Download PDF

Info

Publication number
CN103855194B
CN103855194B CN201310633699.0A CN201310633699A CN103855194B CN 103855194 B CN103855194 B CN 103855194B CN 201310633699 A CN201310633699 A CN 201310633699A CN 103855194 B CN103855194 B CN 103855194B
Authority
CN
China
Prior art keywords
layer
semi
conducting material
tft
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310633699.0A
Other languages
English (en)
Other versions
CN103855194A (zh
Inventor
金兑相
金善载
金炫奭
柳明官
朴晙晳
徐锡俊
宣钟白
孙暻锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130097345A external-priority patent/KR102144992B1/ko
Application filed by Samsung Electronics Co Ltd, Samsung Display Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103855194A publication Critical patent/CN103855194A/zh
Application granted granted Critical
Publication of CN103855194B publication Critical patent/CN103855194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了半导体材料、包括半导体材料的晶体管和包括晶体管的电子装置。半导体材料可以包括锌、氮和氟。半导体材料还可以包括氧。半导体材料可以包括化合物。例如，半导体材料可以包括氟氧氮化锌。半导体材料可以包括含有氟的氮氧化锌。半导体材料可以包括氟氮化锌。半导体材料可以被应用为薄膜晶体管（TFT）的沟道材料。

Description

半导体材料、包括其的晶体管和包括晶体管的电子装置
本申请要求分别于2012年11月30日和2013年8月16日在韩国知识产权局提交的第10-2012-0138508号和第10-2013-0097345号韩国专利申请的权益，这些申请的公开内容通过引用全部包含于此。
技术领域
本发明涉及半导体材料和包括半导体材料的装置，更具体地，涉及半导体材料、包括半导体材料的晶体管和包括晶体管的电子装置。
背景技术
晶体管被广泛用作电子装置中的开关器件或驱动器件。具体地，由于可以在玻璃基板或塑料基板上制造薄膜晶体管（TFT），因此TFT用于显示设备诸如有机发光显示设备或液晶显示设备中。TFT的性能会主要取决于沟道层（半导体层）的性质。
大多数商购的显示设备使用包括由非晶硅形成的沟道层的TFT（下文中，被称为非晶硅TFT）或包括由多晶硅形成的沟道层的TFT（下文中，被称为多晶硅TFT）。非晶硅TFT的问题在于，由于电荷迁移率是大约0.5cm2/Vs左右（非常低），因此难以提高显示设备的操作速度。多晶硅TFT的问题在于，由于需要结晶、杂质掺杂和激活工艺，因此与非晶硅TFT的制造过程和制造成本相比，制造过程更复杂并且制造成本更高。另外，多晶硅TFT的问题在于，由于难以确保多晶硅层的均匀性，因此当多晶硅层被用作大尺寸显示设备的沟道层时，图像质量降低。
为了实现下一代高性能/高分辨率/大尺寸的显示设备，需要具有优良性能的TFT。就这点而言，已经对使用具有高载流子迁移率的氧化物半导体作为沟道层材料的氧化物TFT进行了研究。然而，传统的氧化物TFT不能确保优良的开关特性（开/关特性）和高可靠性。因此，要求晶体管（TFT）具有优良的开关特性和高可靠性以及具有高迁移率。
发明内容
提供了具有优良性质的半导体材料（半导体薄膜）。
提供了使用半导体材料作为沟道材料的晶体管。
提供了具有高迁移率和优良的开关特性的晶体管。
提供了具有低亚阈值摆幅值的晶体管。
提供了具有低截止电流水平的晶体管。
提供了包括晶体管的电子装置（例如，显示设备）。
另外的方面将部分在后面的描述中阐述，并且部分地将根据描述而清楚，或者可以通过实践所提供的实施例而获知。
根据本发明的一方面，一种半导体材料包括锌、氟、氧和氮。
半导体材料可以包括氟氧氮化锌。
半导体材料可以包括含有氟的氮氧化锌。
半导体材料可以包括化合物半导体。
半导体材料可以包括四元化合物。
半导体材料中的氟与氮、氧和氟之和的含量比可以等于或大于大约3at%。
半导体材料中的氟与氮、氧和氟之和的含量比可以等于或大于大约5at%。
半导体材料中的氟与氮、氧和氟之和的含量比的范围可以是大约5at%至大约35at%。
半导体材料中的氮与氮、氧和氟之和的含量比可以等于或大于大约50at%。
半导体材料中的氮与氮、氧和氟之和的含量比可以等于或大于大约60at%。
半导体材料中的氮与氮、氧和氟之和的含量比的范围可以是大约60at%至大约90at%。
半导体材料中的氧与氮、氧和氟之和的含量比可以等于或小于大约40at%。
半导体材料中的氧与氮、氧和氟之和的含量比可以等于或小于大约30at%。
半导体材料中的氧与氮、氧和氟之和的含量比的范围可以是大约5at%至大约30at%。
半导体材料可以具有等于或大于大约10cm2/Vs的霍尔迁移率。
半导体材料可以具有等于或大于大约20cm2/Vs的霍尔迁移率。
半导体材料可以包括非晶相。
半导体材料可以包括纳米晶相。
半导体材料还可以包括I族元素、II族元素、III族元素、IV族元素、V族元素、过渡金属元素和镧（Ln）系元素中的至少一种。
半导体材料还可以包括锂（Li）、钾（K）、镁（Mg）、钙（Ca）、锶（Sr）、钡（Ba）、镓（Ga）、铝（Al）、铟（In）、硼（B）、硅（Si）、锡（Sn）、锗（Ge）、锑（Sb）、钇（Y）、钛（Ti）、锆（Zr）、钒（V）、铌（Nb）、钽（Ta）、钪（Sc）、铪（Hf）、钼（Mo）、锰（Mn）、铁（Fe）、钴（Co）、镍（Ni）、铜（Cu）、钨（W）、镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钷（Pm）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）和镥（Lu）中的至少一种。
根据本发明的另一方面，一种半导体材料包括锌、氮和氟。
半导体材料可以包括氟氮化锌。
半导体材料可以包括化合物半导体。
半导体材料中的氟与氮和氟之和的含量比可以等于或大于大约3at%。
半导体材料中的氟与氮和氟之和的含量比可以等于或大于大约5at%。
半导体材料中的氟与氮和氟之和的含量比的范围可以是大约5at%至大约45at%。
半导体材料中的氮与氮和氟之和的含量比可以等于或大于大约55at%。
半导体材料中的氮与氮和氟之和的含量比可以等于或大于大约65at%。
半导体材料中的氮与氮和氟之和的含量比的范围可以是大约65at%至大约95at%。
半导体材料可以具有等于或大于大约10cm2/Vs的霍尔迁移率。
半导体材料可以具有等于或大于大约20cm2/Vs的霍尔迁移率。
半导体材料可以包括非晶相。
半导体材料可以包括纳米晶相。
半导体材料还可以包括I族元素、II族元素、III族元素、IV族元素、V族元素、过渡金属元素和镧（Ln）系元素中的至少一种。
半导体材料还可以包括锂（Li）、钾（K）、镁（Mg）、钙（Ca）、锶（Sr）、钡（Ba）、镓（Ga）、铝（Al）、铟（In）、硼（B）、硅（Si）、锡（Sn）、锗（Ge）、锑（Sb）、钇（Y）、钛（Ti）、锆（Zr）、钒（V）、铌（Nb）、钽（Ta）、钪（Sc）、铪（Hf）、钼（Mo）、锰（Mn）、铁（Fe）、钴（Co）、镍（Ni）、铜（Cu）、钨（W）、镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钷（Pm）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）和镥（Lu）中的至少一种。
根据本发明的另一方面，一种薄膜晶体管（TFT）包括：沟道元件，由包括锌、氟、氧和氮的半导体材料形成；栅电极，设置成对应于沟道元件；栅极绝缘层，设置在沟道元件和栅电极之间；以及源极和漏极，分别接触沟道元件的第一区和第二区。
沟道元件的半导体材料可以包括氟氧氮化锌。
沟道元件的半导体材料可以包括含有氟的氮氧化锌。
沟道元件的半导体材料可以包括化合物半导体。
沟道元件的半导体材料中的氟与氮、氧和氟之和的含量比可以等于或大于大约3at%。
沟道元件的半导体材料中的氟与氮、氧和氟之和的含量比可以等于或大于大约5at%。
沟道元件的半导体材料中的氟与氮、氧和氟之和的含量比的范围可以是大约5at%至大约35at%。
半导体材料中的氮与氮、氧和氟之和的含量比可以等于或大于大约50at%。
半导体材料中的氮与氮、氧和氟之和的含量比可以等于或大于大约60at%。
半导体材料中的氮与氮、氧和氟之和的含量比的范围可以是大约60at%至大约90at%。
半导体材料中的氧与氮、氧和氟之和的含量比可以等于或小于大约40at%。
半导体材料中的氧与氮、氧和氟之和的含量比可以等于或小于大约30at%。
半导体材料中的氧与氮、氧和氟之和的含量比的范围可以是大约5at%至大约30at%。
沟道元件的半导体材料可以具有等于或大于大约10cm2/Vs的霍尔迁移率。
沟道元件的半导体材料可以具有等于或大于大约20cm2/Vs的霍尔迁移率。
TFT可以具有等于或大于大约10cm2/Vs的场效应迁移率。
TFT可以具有等于或大于大约20cm2/Vs的场效应迁移率。
TFT可以具有等于或小于大约0.95V/dec的亚阈值摆幅（S.S.）值。
TFT可以具有等于或小于大约0.75V/dec的亚阈值摆幅（S.S.）值。
栅电极可以设置在沟道元件下方。
当栅电极设置在沟道元件下方时，TFT还可以包括设置在沟道元件上的蚀刻停止层。
栅电极可以设置在沟道元件上方。
沟道元件可以对应于有源层的第一区，源极和漏极可以设置在沟道元件两侧的有源层中，栅极绝缘层和栅电极可以顺序地堆叠在有源层的第一区上。在这种情况下，TFT可以具有自对准顶部栅极结构。
栅极绝缘层可以包括第一层和第二层，第一层设置在栅电极和第二层之间，并且第二层设置在第一层和沟道元件之间，第一层包括氮化硅，第二层包括氧化硅。
TFT还可以包括覆盖TFT的钝化层，其中，钝化层包括顺序堆叠的氧化硅层和氮化硅层。
栅电极、源极和漏极中的至少一个可以具有三层电极结构。
三层电极结构可以包括顺序堆叠的第一层、第二层和第三层，其中，第一层和/或第三层包括钛（Ti）、钼（Mo）或它们的组合，第二层包括铝（Al）、铝-钕（AlNd）、铜（Cu）或它们的组合。
根据本发明的另一方面，一种电子装置包括所述薄膜晶体管（TFT）。
电子装置可以是显示设备。
显示设备可以是有机发光显示设备或液晶显示设备。
TFT可以用作开关器件或驱动器件。
根据本发明的另一方面，一种薄膜晶体管（TFT）包括：沟道元件，由包括锌、氮和氟的半导体材料形成；栅电极，设置成对应于沟道元件；栅极绝缘层，设置在沟道元件和栅电极之间；以及源极和漏极，分别接触沟道元件的第一区和第二区。
沟道元件的半导体材料可以包括氟氮化锌。
沟道元件的半导体材料可以包括化合物半导体。
沟道元件的半导体材料中的氟与氮和氟之和的含量比可以等于或大于大约3at%。
沟道元件的半导体材料中的氟与氮和氟之和的含量比可以等于或大于大约5at%。
沟道元件的半导体材料中的氟与氮和氟之和的含量比的范围可以是大约5at%至大约45at%。
沟道元件的半导体材料中的氮与氮和氟之和的含量比可以等于或大于大约55at%。
沟道元件的半导体材料中的氮与氮和氟之和的含量比可以等于或大于大约65at%。
沟道元件的半导体材料中的氮与氮和氟之和的含量比的范围可以是大约65at%至大约95at%。
沟道元件的半导体材料可以具有等于或大于大约10cm2/Vs的霍尔迁移率。
沟道元件的半导体材料可以具有等于或大于大约20cm2/Vs的霍尔迁移率。
TFT可以具有等于或大于大约10cm2/Vs的场效应迁移率。
TFT可以具有等于或大于大约20cm2/Vs的场效应迁移率。
TFT可以具有等于或小于大约0.95V/dec的亚阈值摆幅（S.S.）值。
TFT可以具有等于或小于大约0.75V/dec的亚阈值摆幅（S.S.）值。
栅电极可以设置在沟道元件下方。
当栅电极设置在沟道元件下方时，TFT还可以包括设置在沟道元件上的蚀刻停止层。
栅电极可以设置在沟道元件上方。
沟道元件可以对应于有源层的第一区，源极和漏极可以设置在沟道元件两侧的有源层中，栅极绝缘层和栅电极可以顺序地堆叠在有源层的第一区上。在这种情况下，TFT可以具有自对准顶部栅极结构。
栅极绝缘层可以包括第一层和第二层，第一层可以设置在栅电极和第二层之间，并且第二层可以设置在第一层和沟道元件之间，第一层可以包括氮化硅，第二层可以包括氧化硅。
TFT还可以包括覆盖TFT的钝化层，其中，钝化层包括顺序堆叠的氧化硅层和氮化硅层。
栅电极、源极和漏极中的至少一个可以具有三层电极结构。
三层电极结构可以包括顺序堆叠的第一层、第二层和第三层，其中，第一层和/或第三层包括钛（Ti）、钼（Mo）或它们的组合，第二层包括铝（Al）、铝-钕（AlNd）、铜（Cu）或它们的组合。
根据本发明的另一方面，一种电子装置包括所述薄膜晶体管（TFT）。
电子装置可以是显示设备。
显示设备可以是有机发光显示设备或液晶显示设备。
TFT可以用作开关器件或驱动器件。
附图说明
根据下面结合附图对实施例的描述，这些和/或其它方面将变得清楚和更容易理解，其中：
图1是示出根据本发明的实施例的半导体材料（膜/薄膜）的剖视图；
图2是示出根据本发明的另一个实施例的半导体材料（膜/薄膜）的剖视图；
图3是示出根据本发明的实施例的包括半导体材料的薄膜晶体管（TFT）的剖视图；
图4是示出根据本发明的另一个实施例的包括半导体材料的TFT的剖视图；
图5是示出根据本发明的实施例的用于形成半导体膜的条件与成分比之间的关系的曲线图；
图6是示出对图5的半导体膜执行的X射线衍射（XRD）分析的结果的曲线图；
图7A至图7F是示出根据本发明的实施例的使用半导体膜的TFT的传输特性的曲线图；
图8是示出根据本发明的实施例的用于形成TFT的半导体膜（沟道层）的条件与TFT的场效应迁移率和亚阈值摆幅值之间的关系的曲线图；
图9是示出根据本发明的另一个实施例的用于形成半导体膜的条件与成分比之间的关系的曲线图；
图10是示出对图9的半导体膜执行的XRD分析的结果的曲线图；
图11A至图11F是示出根据本发明的另一个实施例的使用半导体膜的TFT的传输特性的曲线图；
图12是示出根据本发明的另一个实施例的用于形成TFT的半导体膜（沟道层）的条件与TFT的场效应迁移率和亚阈值摆幅值之间的关系的曲线图；
图13A至图13C是示出根据本发明的另一个实施例的使用半导体膜的TFT的传输特性的曲线图；
图14是示出根据本发明的实施例的从半导体膜的透射电子显微镜（TEM）图像得到的纳米衍射图案的图像；
图15是示出根据本发明的实施例的TFT的栅电极、源电极和/或漏电极的多层电极结构的剖视图；
图16至图18是示出根据本发明的其它实施例的TFT的剖视图；
图19至图21是示出根据本发明的其它实施例的TFT的剖视图；
图22A至图22G是根据本发明的实施例的用于解释制造TFT的方法的剖视图；
图23A至图23E是根据本发明的另一个实施例的用于解释制造TFT的方法的剖视图；
图24是示出根据本发明的实施例的包括TFT的电子装置（显示设备）的剖视图。
具体实施方式
现在，将参照附图更充分地描述各种示例性实施例，在附图中示出示例性实施例。
应该理解的是，当元件被称作“连接”或“结合”到另一元件时，它可以直接连接或结合到另一元件，或者可能存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。诸如“至少一个”的措辞在放在一列元件之前时，修饰的是整列元件而不是修饰该列元件中的个体元件。
应该理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了便于描述，在这里可以使用空间相对术语诸如“之下”、“下方”、“下面”、“上方”、“上”等来描述如图中所示的一个元件或特征与其它元件（一个或多个）或特征（一个或多个）的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作时的不同方位。例如，如果在附图中装置被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件随后将被定位为其它元件或特征“上方”。因此，示例性术语“下方”可包括上方和下方这两种方位。所述装置可被另外定位（旋转90度或者在其它方位），相应地解释这里使用的空间相对描述符。
这里使用的术语只是为了描述特定实施例的目的，而不意图限制示例性实施例。如这里使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应该理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里，参照作为示例性实施例的理想化实施例（和中间结构）的示意性示图的剖面示图，描述示例性实施例。如此，将预料到，由于例如制造技术和/或公差导致的示图的形状变化。因此，示例性实施例不应该被理解为限于这里示出的区域的特定形状，而是将包括由于例如制造导致的形状偏差。例如，被示出为矩形的注入区域通常将在其边缘具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。同样地，通过注入而形成的掩埋区可导致掩埋区和穿过其发生注入的表面之间的区域中有一些注入。因此，附图中示出的区域本质是示意性的并且它们的形状不意图示出器件的区域的实际形状并且不意图限制示例性实施例的范围。
除非另有定义，否则这里使用的所有术语（包括技术术语和科技术语）具有与示例性实施例所属领域的普通技术人员所通常理解的意思相同的意思。应该进一步理解，除非这里明确定义，否则术语诸如在通用字典中定义的术语应该被解释为具有与相关领域的上下文中它们的意思一致的意思，而不将理想地或者过于正式地解释它们的意思。
现在，将详细参照实施例，在附图中示出实施例的示例。为了清晰起见，夸大附图中示出的层或区域的宽度和厚度。相同的参考标号始终表示相同的元件。
半导体材料(I)
图1是示出根据本发明的实施例的半导体材料100的剖视图。半导体材料100具有膜（薄膜）形状。半导体材料100可以是化合物或者可以包括化合物。就这点而言，半导体材料100可以被称为“化合物半导体”或“包括化合物的半导体”。
参照图1，半导体材料100可以包括锌（Zn）、氟（F）、氧（O）和氮（N）。也就是说，半导体材料100可以包括由锌、氟、氧和氮组成的化合物。由锌、氟、氧和氮组成的化合物可以是四元化合物。四元化合物可以是氟氧氮化锌（ZnFxOyNz）。因此，半导体材料100可以包括氟氧氮化锌。换句话讲，半导体材料100可以包括含有氟的氮氧化锌。含有氟的氮氧化锌可以是氟氧氮化锌。换句话讲，半导体材料100可以是锌化合物半导体，锌化合物半导体可以包括氟、氧和氮。半导体材料100可以是无机化合物半导体。
在半导体材料100中，氟与氮、氧和氟之和的含量比（即，[F/(N+O+F)]×100）可以等于或大于例如大约3at%或大约5at%。氟的含量比的范围可以是大约3at%至大约35at%或者大约5at%至大约35at%。可选地，氟的含量比的范围可以是大约3at%至大约25at%或者大约5at%至大约25at%。在半导体材料100中，氮与氮、氧和氟之和的含量比（即，[N/(N+O+F)]×100）可以等于或大于例如大约50at%或大约60at%。氮的含量比的范围可以是大约55at%至大约95at%或者大约70at%至大约95at%。可选地，氮的含量比的范围可以是大约60at%至大约90at%。在半导体材料100中，氧与氮、氧和氟之和的含量比（即，[O/(N+O+F)]×100）可以等于或小于例如大约40at%。氧的含量比的范围可以是大约2at%至大约35at%或者大约5at%至大约30at%。
半导体材料100可以具有等于或大于大约10cm2/Vs、或大约20cm2/Vs、或大约30cm2/Vs的霍尔迁移率。根据用于形成半导体材料100的条件，半导体材料100的霍尔迁移率可以增大至100cm2/Vs或更大。例如，半导体材料100的霍尔迁移率的范围可以是大约10cm2/Vs至大约120cm2/Vs。半导体材料100的载流子密度的范围可以是例如大约1011/cm3至大约1018/cm3、或者大约1012/cm3至大约1017/cm3。由于半导体材料100的导电类型可以是n型，因此术语“载流子密度”可以指电子的浓度，并且可以用负（-）符号来表达。为了方便起见，在这里，用正（+）值（不带负符号）表达载流子密度（电子浓度）。同时，半导体材料100的电阻率ρ的范围可以是例如大约0.01Ωcm至大约106Ωcm、或大约0.01Ωcm至大约105Ωcm。半导体材料100的性质可以根据形成条件和成分比而变化。
半导体材料100可以包括非晶相。半导体材料100可以部分或完全具有非晶相。另外，半导体材料100可以包括纳米晶相。半导体材料100可以具有非晶相和纳米晶相二者。例如，半导体材料100可以在非晶基质中具有多个纳米晶体（纳米晶相）。非晶基质可以包括氟氧氮化锌。纳米晶体（纳米晶相）可以包括例如氮化锌。纳米晶体（纳米晶相）的尺寸（直径）的范围可以例如是大约数纳米至数十纳米。
半导体材料100可以主要包括氟氧氮化锌，并且还可以包括氮化锌、氧化锌和氟化锌中的至少一种。氟氧氮化锌可以是非晶的，并且氮化锌、氧化锌和氟化锌可以是晶体。另外，半导体材料100还可以包括氮氧化锌、氟氮化锌和氟氧化锌中的至少一种。氮氧化锌、氟氮化锌和氟氧化锌可以是非晶的。
另外，除了锌、氟、氧和氮之外，半导体材料100还可以包括一种或多种其它元素。例如，半导体材料100还可以包括I族元素、II族元素、III族元素、IV族元素、V族元素、过渡金属元素和镧（Ln）系元素中的至少一种。例如，半导体材料100还可以包括I族元素诸如锂（Li）或钾（K）、II族元素诸如镁（Mg）、钙（Ca）、锶（Sr）或钡（Ba）、III族元素诸如镓（Ga）、铝（Al）、铟（In）或硼（B）、IV族元素诸如硅（Si）、锡（Sn）或锗（Ge）、V族元素诸如锑（Sb）、过渡金属元素诸如钇（Y）、钛（Ti）、锆（Zr）、钒（V）、铌（Nb）、钽（Ta）、钪（Sc）、铪（Hf）、钼（Mo）、锰（Mn）、铁（Fe）、钴（Co）、镍（Ni）、铜（Cu）或钨（W）、和镧（Ln）系元素诸如镧（La）、铈（Ce）、镨（Pr）、钕（Nd）、钷（Pm）、钐（Sm）、铕（Eu）、钆（Gd）、铽（Tb）、镝（Dy）、钬（Ho）、铒（Er）、铥（Tm）、镱（Yb）或镥（Lu）中的至少一种。这种额外元素可以被掺杂在半导体材料100中。可选择地，额外元素可以与半导体材料100的基础元素一起构成化合物。
尽管在图1中未示出，但可以在半导体材料100的表面上设置表面氧化物膜或富氧材料膜。表面氧化物膜或富氧材料膜可以充当半导体材料100的保护膜。可以通过使用退火工艺形成表面氧化物膜或富氧材料膜。退火工艺可以是稳定化工艺。
这里使用的术语“化合物半导体”是指具有通过以预定成分比组合两种或更多种类型的元素而形成的具有半导体特性的化合物，这与由单种元素组成的硅或镓半导体不同。化合物半导体可以具有与其每种构成元素的性质不同的性质。在以上描述中，氟氧氮化锌、氮化锌、氧化锌、氟化锌、氮氧化锌、氟氮化锌和氟氧化锌可以都是通过以预定成分比组合锌成分和诸如氧、氮或氟的成分而形成的化合物或者包括这种化合物的材料。每种化合物可以具有相对均匀的特性，并且可以具有与其每种构成元素的性质不同的性质。以上材料可以是化合物半导体材料或包括化合物的半导体材料。另外，图1的半导体材料100可以是“化合物半导体”或“包括化合物的半导体”。这里使用的术语“化合物半导体”或“包括化合物的半导体”将被广义地解释。
现在，将解释形成半导体材料100的方法。
可以通过使用例如物理气相沉积（PVD）诸如溅射来形成半导体材料100。溅射可以是反应溅射。另外，溅射可以是使用多个靶的共溅射。当通过使用共溅射形成半导体材料100时，可以使用Zn靶和ZnF2靶。在这种情况下，可以使用氮（N2）气或氧（O2）气作为反应气体，另外，还可以使用氩（Ar）气。氮气可以是氮的源，氧气可以是氧的源。氩气可以充当载气。另外，氩气可以通过产生等离子体来提高沉积效率。氮气的流速的范围可以是大约20sccm至大约200sccm，氧气的流速的范围可以是大约1sccm至大约15sccm。氩气的流速的范围可以是大约1sccm至大约100sccm。氮气的供应量可以大于氧气的供应量。例如，氮气的供应量可以是氧气的供应量的10倍或更大倍数、或者50倍或更大倍数。由于氧与锌的反应性高于氮与锌的反应性，因此，可以通过供应比氧气更多的氮气，得到富有氮的半导体材料100。另外，氮气的供应量可以大于氩气的供应量。可以在室温或相对低的温度（例如，25℃至300℃）下执行溅射。换句话讲，当通过使用溅射形成半导体材料100时，基板的温度可以保持在室温或相对低的温度（例如，25℃至300℃）下。反应室的压力的范围可以是大约0.05Pa至大约15Pa。针对Zn靶的溅射功率的范围可以是大约数十W（瓦）至数千W（瓦），针对ZnF2靶的溅射功率的范围可以是大约数W至数千W。可以通过调节针对ZnF2靶的溅射功率来调节半导体材料100的氟含量。随着针对ZnF2靶的溅射功率增大，半导体材料100的氟含量可以增大。然而，上述详细的工艺条件是示例性的，并且可以根据溅射系统而变化。
当使用单个ZnF2靶而不使用Zn靶时，由于难以断裂单个ZnF2靶中的锌和氟之间的键合，因此锌不能容易地与氮和氧结合。在本实施例中，由于使用Zn靶以及ZnF2靶，因此从Zn靶中分离出的锌可容易地与氮和氧结合。
形成半导体材料100的上述方法是示例性的，并且可以按各种方式变化。例如，可以通过使用例如金属有机化学气相沉积（MOCVD）形成半导体材料100。可选地，可以通过使用化学气相沉积（CVD）、原子层沉积（ALD）或蒸发形成半导体材料100。
半导体材料(II)
图2是示出根据本发明的另一个实施例的半导体材料100'的剖视图。半导体材料100'具有膜（薄膜）形状。半导体材料100'可以是化合物或者可以包括化合物。就这点而言，半导体材料100'可以被称为“化合物半导体”或“包括化合物的半导体”。
参照图2，半导体材料100'可以包括锌、氟和氮。也就是说，半导体材料100'可以包括由锌、氟和氮组成的化合物。在这种情况下，半导体材料100'可以包括氟氮化锌（ZnFxNz）。换句话讲，半导体材料100'可以包括含有氟的氮化锌。含有氟的氮化锌可以是氟氮化锌。换句话讲，半导体材料100'可以是锌化合物半导体，并且锌化合物半导体可以包括氟和氮。图2的半导体材料100'可以与图1的半导体材料100不同，不同之处在于，半导体材料100'不包括氧元素。然而，在一些情况下，在半导体材料100'中可以包括少量的氧。例如，根据退火（热处理）条件（气氛），在半导体材料100'中可以包括少量的氧。
在半导体材料100'中，氟与氮和氟之和的含量比（即，[F/(N+F)]×100）可以等于或大于例如大约3at%或大约5at%。氟的含量比的范围可以是大约3at%至大约45at%或者大约5at%至大约45at%。可选地，氟的含量比的范围可以是大约3at%至大约40at%或者大约5at%至大约40at%。在半导体材料100'中，氮与氮和氟之和的含量比（即，[N/(N+F)]×100）可以等于或大于例如大约55at%或大约65at%。氮的含量比的范围可以是大约55at%至大约95at%或者大约65at%至大约95at%。半导体材料100'的霍尔迁移率和载流子密度可以近似于或高于图1的半导体材料100的霍尔迁移率和载流子密度。半导体材料100'的电阻率可以近似于或低于图1的半导体材料100的电阻率。
半导体材料100'可具有括非晶相和/或纳米晶相。半导体材料100'可以完全具有非晶相，或者可以既具有非晶相又具有纳米晶相。在后一种情况下，半导体材料100'可以在非晶基质中具有多个纳米晶体（纳米晶相）。纳米晶体（纳米晶相）可以是例如氮化锌。
另外，半导体材料100'可以主要包括氟氮化锌，并且还可以包括氮化锌和氟化锌中的至少一种。氟氮化锌、氮化锌和氟化锌可以都是“化合物”或“包括化合物的材料”。就这点而言，以上材料可以是化合物半导体材料或包括化合物的半导体材料，并且图2的半导体材料100'可以是“化合物半导体”或“包括化合物的半导体”。因此，这里使用的术语“化合物半导体”和“包括化合物的半导体”将被广义地解释。另外，除了锌、氟和氮之外，半导体材料100'还可以包括一种或多种其它元素。例如，像图1的半导体材料100一样，半导体材料100'还可以包括I族元素、II族元素、III族元素、IV族元素、V族元素、过渡金属元素和镧（Ln）系元素中的至少一种。用于半导体材料100'的示例性额外元素可以与用于图1的半导体材料100的额外元素相同或类似。
形成图2的半导体材料100'的方法与形成图1的半导体材料100的方法类似，但是不同之处可在于，形成图2的半导体材料100'的方法没有使用氧（O2）气。也就是说，当在形成图1的半导体材料100的方法中氧气的流速是0sccm时，可以得到图2的半导体材料100'。尽管在图2中未示出，但可以在半导体材料100'的表面上设置表面氧化物膜或富氧材料膜。
晶体管(I)
图3是示出根据本发明的实施例的包括半导体材料的薄膜晶体管（TFT）的剖视图。图3的TFT是具有底部栅极结构的TFT，在底部栅极结构中，栅电极G10设置在沟道层C10下方（下面）。
参照图3，可以在基板SUB10上设置栅电极G10。基板SUB10可以是玻璃基板，或者通用半导体器件工艺中使用的各种基板中的任一种，诸如塑料基板或硅基板。基板SUB10可以是无机基板或有机基板，并且可以是透明的、不透明的或半透明的。栅电极G10可以由通用电极材料（例如，金属、合金、导电金属氧化物、导电金属氮化物等）形成。例如，栅电极G10可以由金属诸如钛（Ti）、铂（Pt）、钌（Ru）、金（Au）、银（Ag）、钼（Mo）、铝（Al）、钨（W）、铜（Cu）、钕（Nd）、铬（Cr）、钽（Ta）、或包括所述金属的合金、或导电氧化物诸如In-Zn-O（氧化铟锌）（IZO）、Al-Zn-O（氧化铝锌）（AZO）、In-Sn-O（氧化铟锡）（ITO）、Ga-Zn-O（氧化镓锌）（GZO）或Zn-Sn-O（氧化锌锡）（ZTO）或包括导电氧化物的化合物形成。栅电极G10可以具有单层结构或多层结构。可以在基板SUB10上设置覆盖栅电极G10的栅极绝缘层GI10。栅极绝缘层GI10可以包括氧化硅（SiO2）层、氮氧化硅（SiOxNy）层、或氮化硅（Si3N4）层，或者可以包括另一种材料层例如介电常数高于氮化硅层的介电常数的高k材料（例如，HfO2或Al2O3）层。栅极绝缘层GI10可以具有其中氧化硅层、氮氧化硅层、氮化硅层和高k材料层之中的至少两层堆叠的结构。详细地，例如，栅极绝缘层GI10可以具有其中氮化硅层和氧化硅层堆叠的结构。在这种情况下，氮化硅层和氧化硅层可以顺序地设置在栅电极G10上。尽管在图3中未示出，但可以在基板SUB10上设置预定的下层，并且栅电极G10和覆盖栅电极G10的栅极绝缘层GI10可以设置在下层上。下层可以是绝缘层，诸如氧化物层。氧化物层可以是例如氧化硅层。然而，下层的材料可以按各种方式变化。
可以在栅极绝缘层GI10上设置沟道层C10。沟道层C10可以设置在栅电极G10上方，以面对栅电极G10。沟道层C10在x轴方向上的宽度可以大于栅电极G10在x轴方向上的宽度。然而，在一些情况下，沟道层C10的宽度可以近似于或小于栅电极G10的宽度。沟道层C10的材料可以与图1的半导体材料100相同，或者可以与图2的半导体材料100'相同。也就是说，沟道层C10可以由包括锌、氟、氧和氮的半导体材料或者包括锌、氟和氮的半导体材料形成。换句话讲，沟道层C10可以包括氟氧氮化锌或氟氮化锌。沟道层C10的材料、性质、特性和改性可以与图1的半导体材料100和图2的半导体材料100'的材料、性质、特性和改性相同或类似。沟道层C10的厚度的范围可以是大约10nm至大约150nm，例如，大约20nm至大约100nm。然而，沟道层C10的厚度范围可以变化。
可以在沟道层C10上设置蚀刻停止层ES10。蚀刻停止层ES10在x轴方向上的宽度可以小于沟道层C10在x轴方向上的宽度。沟道层C10的两端可以不被蚀刻停止层ES10覆盖。蚀刻停止层ES10可以包括例如氧化硅、氮氧化硅、氮化硅或有机绝缘材料。
可以在栅极绝缘层GI10上设置分别接触沟道层C10的第一区和第二区（例如，两端）的源电极S10和漏电极D10。源电极S10和漏电极D10可以均具有单层结构或多层结构。源电极S10和漏电极D10的材料可以与栅电极G10的材料相同或类似。源电极S10和漏电极D10可以均由与栅电极G10相同的材料形成，或者由与栅电极G10不同的材料形成。例如，源电极S10和/或漏电极D10中的每个可以由金属诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、Nd、Cr、Ta、或包括所述金属的合金、或导电氧化物诸如IZO、AZO、ITO、GZO或ZTO、或包括导电氧化物的化合物形成。源电极S10可以具有接触沟道层C10的第一区（例如，一端）并且延伸到蚀刻停止层ES10的一端上方的结构，并且漏电极D10可以具有接触沟道层C10的第二区（例如，另一端）并且延伸到蚀刻停止层ES10的另一端上方的结构。蚀刻停止层ES10可以防止沟道层C10在形成源电极S10和漏电极D10的蚀刻工艺期间受损。
可以在栅极绝缘层GI10上设置覆盖蚀刻停止层ES10、源电极S10和漏电极D10的钝化层P10。钝化层P10可以是氧化硅层、氮氧化硅层、氮化硅层或有机层，或者可以具有其中氧化硅层、氮氧化硅层、氮化硅层和有机层中的至少两个堆叠的结构。例如，钝化层P10可以具有由氧化硅或氮化硅形成的单层结构、或者包括氧化硅层和设置在氧化硅层上的氮化硅层的多层结构。另外，钝化层P10可以具有包括两层或更多层的多层结构。在这种情况下，钝化层P10可以包括顺序堆叠的氧化硅层、氮氧化硅层和氮化硅层。栅电极G10、栅极绝缘层GI10、源电极S10、漏电极D10和钝化层P10的厚度的范围可以是大约50nm至大约300nm、大约50nm至大约400nm、大约10nm至大约200nm、以及大约50nm至大约1200nm。然而，在一些情况下，厚度可以变化。
可以根据沟道层C10的材料和源电极S10和漏电极D10的材料确定是否要使用蚀刻停止层ES10。可选地，可以根据用于形成源电极S10和漏电极D10的蚀刻工艺确定是否要使用蚀刻停止层ES10。因此，在一些情况下，如图4中所示，可以在图3的TFT中省去蚀刻停止层ES10。
参照图4，源电极S10'可以接触沟道层C10的第一区（例如，一端），漏电极D10'可以接触沟道层C10的第二区（例如，另一端）。源电极S10'可以延伸到栅极绝缘层GI10的与第一区相邻的部分，同样，漏电极D10'可以延伸到栅极绝缘层GI10的与第二区相邻的部分。除了没有使用蚀刻停止层ES10（参见图3）并且源电极S10'和第二漏电极D10'的形状略有不同之外，图4的TFT可以与图3的TFT近似或相同。在图4的TFT中，在蚀刻工艺期间，会暴露背沟道区。就这点而言，图4的TFT可以被称为背沟道蚀刻结构或回蚀结构。
图3和图4的TFT中的每个的场效应迁移率可以等于或大于例如大约10cm2/Vs、或大约20cm2/Vs、或大约30cm2/Vs。场效应迁移率可以增大至例如大约110cm2/Vs或更大。TFT的亚阈值摆幅（S.S.）值可以等于或小于例如大约0.95V/dec或大约0.75V/dec。亚阈值摆幅（S.S.）值可以减小至大约0.4V/dec或更小。至于场效应迁移率和亚阈值摆幅（S.S.）值（范围），根据示例性实施例的TFT可以具有优良的开关特性和高迁移率。对于随后将说明的其它实施例的TFT，同样如此。
分析/评价(I)
图5是示出根据本发明的实施例的用于形成半导体膜（薄膜）的条件与成分比之间的关系的曲线图。通过使用Zn靶和ZnF2靶的共溅射来形成半导体膜（厚度为），在共溅射中，分别以100sccm、2sccm和10sccm的流速供应氮（N2）气、氧（O2）气和氩（Ar）气。在以上方法中，通过在针对Zn靶的功率固定在300W的状态下将针对ZnF2靶的功率变为0W、15W、30W、45W、60W和75W来形成半导体膜。这里，室的压力是0.4Pa，基板的温度是室温。在200℃下将在这些条件下形成的各半导体膜退火1小时之后，测量成分比。图5是示出通过使用卢瑟福背散射能谱分析（Rutherford backscattering spectrometry，RBS）得到的结果的曲线图。
参照图5，发现随着针对ZnF2靶的功率（ZnF2功率）增大，半导体膜中氟（F）的含量比（即，[F/(N+O+F)]×100）增大。当ZnF2功率是15W时，氟的含量比是大约1.7at%；当ZnF2功率是30W时，氟的含量比是大约3.8at%；当ZnF2功率是45W时，氟的含量比是大约7.1at%；当ZnF2功率是60W时，氟的含量比是大约10.4at%；以及当ZnF2功率是75W时，氟的含量比是大约15at%。发现随着针对ZnF2靶的功率（ZnF2功率）增大，氮（N）的含量比逐渐减小，而氧（O）的含量比保持，并没有大变化。发现氮的含量比从大约77at%减小至大约62at%，氧的含量比保持在20at%和22at%之间。因此，在测量范围内，针对ZnF2靶的功率的变化影响氟的含量比和氮的含量比，对氧的含量比并没有大影响。还发现，所制造的半导体膜具有富氮成分。
当针对ZnF2靶的功率（ZnF2功率）是15W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是81.0cm2/Vs、8.80×1017/cm3和0.08759Ωcm。当针对ZnF2靶的功率（ZnF2功率）是30W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是60.3cm2/Vs、3.15×1016/cm3和3.281Ωcm。当针对ZnF2靶的功率（ZnF2功率）是0W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是78.7cm2/Vs、2.15×1018/cm3和0.03693Ωcm。当针对ZnF2靶的功率（ZnF2功率）是0W（比较例）时，所制造的半导体膜可以是不含有氟的“氮氧化锌（ZnOxNy）”薄膜。基于这些测量结果，可以估计半导体膜的霍尔迁移率、载流子密度等根据ZnF2功率的变化。
图6是示出对图5的各种半导体膜执行的X射线衍射（XRD）分析的结果的曲线图。在图6中，样品编号#1至#6分别对应于图5的样品编号#1至#6。
参照图6，半导体膜没有尖锐的峰。在大约23°的角度2θ处的宽峰是由上面形成有各半导体膜的基板（玻璃）造成的副峰。因此，发现根据本实施例的半导体膜具有非晶相。
图7A至图7F是示出根据本发明的实施例的使用半导体膜的TFT的传输特性的曲线图。传输特性对应于漏极电流IDS和栅极电压VGS之间的关系。图7A至图7F示出使用图5的样品编号#1至#6的薄膜作为沟道层的TFT的传输特性。在形成半导体膜之后，在300℃下对半导体膜执行退火工艺1小时，制造出包括半导体膜的TFT，然后，在250℃下对TFT执行退火工艺1小时。此后，评价各TFT的特性。在相同条件下制造四个TFT，然后评价TFT的传输特性。因此，每个曲线图包括4条传输曲线。这里，通过以下步骤制造各TFT：在玻璃基板上形成栅电极，在栅电极上形成具有SixNy/SiO2结构的栅极绝缘膜，形成半导体的沟道层并且形成源/漏电极。
参照图7A至图7F，发现导通（ON）电流的范围是大约10-3A至大约10-2A，截止（OFF）电流低于大约10-10A，导通/截止电流比相对高，是大约107或更大。因此，发现根据本实施例的TFT具有低截止电流和高导通/截止（ON/OFF）电流比，并且满足TFT特性的要求。具体地，随着半导体膜（沟道层）的氟的含量比增大（即，随着ZnF2功率增大），导通/截止状态之间的斜率逐渐增大。这意味着，半导体膜（沟道层）的氟的含量比增大，亚阈值摆幅（S.S.）值减小并且导通/截止开关特性改善。当阈值摆幅（S.S.）值低时，会意味着亚阈值斜率高。
表1示出图7A至图7F的各TFT的场效应迁移率（cm2/Vs）和亚阈值摆幅（S.S.）值（V/dec）。
表1
样品编号 场效应迁移率(μ)[cm2/Vs] 亚阈值摆幅值[V/dec]
#1 82.6±10.8 1.04±0.06
#2 73.3±1.3 0.96±0.00
#3 69.7±4.8 1.02±0.02
#4 48.1±2.5 0.82±0.09
#5 22.7±1.9 0.58±0.07
#6 10.4±0.5 0.46±0.03
同时，随着沟道层中氟的含量比如图7A至图7F所示地增大，TFT的阈值电压逐渐增大。也就是说，对应于图7A的TFT的阈值电压是-12.4±1.3V，对应于图7F的TFT的阈值电压是-2.0±0.1V。因此，根据本实施例的含有氟的半导体可以有效地增大晶体管的阈值电压。
图8是示出根据本发明的实施例的用于形成TFT的半导体膜（沟道层）的条件与TFT的场效应迁移率和亚阈值摆幅（S.S.）值之间的关系的曲线图。图8的样品编号#1至#6分别对应于图5的样品编号#1至#6。也就是说，图8是示出使用对应于图5的样品编号#1至#6的半导体膜作为沟道层的TFT的结果的曲线图。图8的结果对应于表1的结果。
参照图8，随着针对ZnF2靶的功率增大，也就是说，随着半导体膜（沟道层）中的氟的含量比增大，使用该半导体膜的TFT的场效应迁移率和亚阈值摆幅（S.S.）值会减小。当亚阈值摆幅（S.S.）值减小时，意味着导通/截止开关特性改善。当半导体膜中氟的含量比增大时，半导体膜的载流子密度可以受到适当控制并且传输曲线的亚阈值摆幅（S.S.）值会减小。更详细地，当半导体膜中的氟的含量比增大时，半导体膜中的氮空位会减少，并且就这点而言，亚阈值摆幅（S.S.）值会减小。考虑到当晶体管的迁移率（也就是说，场效应迁移率）等于或大于大约10cm2/Vs（或大约20cm2/Vs）时，晶体管可以适当地应用于高速且高分辨率的显示设备，根据本实施例的晶体管可以容易地应用于高速/高性能的电子装置（显示设备）。考虑到场效应迁移率和亚阈值摆幅（S.S.）值，半导体膜中的氟的含量比可以被适当地选定为等于或大于大约3at%。在这种情况下，可以实现具有等于或大于大约10cm2/Vs（或大约20cm2/Vs）的高场效应迁移率和低亚阈值摆幅值的TFT，并且该TFT可以有效地用于实现高速且高分辨率的显示设备。
使用现有半导体膜（例如，ZnOxNy薄膜）的TFT具有相对高的迁移率，但在高亚阈值摆幅（S.S.）值方面存在问题。例如，当为了控制阈值电压而增大氧与氮的比率时，载流子迁移率减小，但亚阈值摆幅（S.S.）值增大。因此，可能难以通过使用现有的半导体膜确保高迁移率和优良的导通/截止开关特性。
分析/评价(II)
图9是示出根据本发明的另一个实施例的用于形成半导体膜的条件与成分比之间的关系的曲线图。用于形成图9的半导体膜的条件与图5的条件相同，不同的是氧（O2）气以1sccm的流速流动。也就是说，通过使用Zn靶和ZnF2靶的共溅射来形成半导体膜（厚度为），在共溅射中，分别以100sccm、1sccm和10sccm的流速供应氮（N2）气、氧（O2）气和氩（Ar）气。在以上方法中，通过在针对Zn靶的功率固定在300W的状态下将针对ZnF2靶的功率变为0W、15W、30W、45W、60W和75W来形成半导体膜。这里，室的压力是0.4Pa，基板的温度是室温。在200℃下将在这些条件下形成的各半导体膜退火1小时之后，测量成分比。
参照图9，随着针对ZnF2靶的功率（ZnF2功率）增大，半导体膜中氟（F）的含量比增大。当ZnF2功率是30W时，氟的含量比是大约3.1at%；当ZnF2功率是45W时，氟的含量比是大约6.1at%；当ZnF2功率是60W时，氟的含量比是大约8.9at%；当ZnF2功率是75W时，氟的含量比是大约12.7at%。随着针对ZnF2靶的功率（ZnF2功率）增大，氮（N）的含量比逐渐减小，而氧（O）的含量比保持，并没有大变化。氮的含量比从大约90at%减小至大约78at%，氧的含量比保持在10at%和11at%之间。随着氧气流速相比于图5的氧气流速减小，氧的含量比减小至图5的氧的含量比的大约一半，氮的含量比增大。同时，氟的含量比相比于图5的氟的含量比略微减小。
当针对ZnF2靶的功率（ZnF2功率）是15W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是103.0cm2/Vs、1.39×1018/cm3和0.04361Ωcm。当针对ZnF2靶的功率（ZnF2功率）是30W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是86.8cm2/Vs、2.61×1017/cm3和0.2752Ωcm。当针对ZnF2靶的功率（ZnF2功率）是45W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是69.1cm2/Vs、2.37×1016/cm3和3.808Ωcm。当针对ZnF2靶的功率（ZnF2功率）是0W时，所制造的半导体膜的霍尔迁移率μ、载流子密度n和电阻率ρ分别是105.0cm2/Vs、4.06×1018/cm3和0.01458Ωcm。将这些结果与图5的薄膜的结果进行比较，发现随着氧气的流速减小（也就是说，随着半导体膜的氮与氧的含量比增大），半导体膜的霍尔迁移率增大并且载流子密度也增大。换句话讲，当氧气的流速减小并且薄膜的氮的含量比增大时，霍尔迁移率可以增大并且载流子密度也可以增大。
图10是示出对图9的半导体膜执行的XRD分析的结果的曲线图。图10的样品编号#11至#16对应于图9的样品编号#11至#16。
图10的结果与图6的结果类似。因此，即使当氧气的流速减小以增大薄膜中的氮的含量比时，在测量范围内，半导体膜也可以具有非晶相。
图11A至图11F是示出根据本发明的另一个实施例的使用半导体膜的TFT的传输特性的曲线图。图11A至图11F示出使用图9的样品编号#11至#16的薄膜作为沟道层的TFT的传输特性。在形成半导体膜之后，在300℃下对半导体膜执行退火工艺1小时，制造出包括半导体膜的TFT，然后，在250℃下对TFT执行退火工艺1小时。此后，评价各TFT的特性。在相同条件下制造四个TFT，然后评价TFT的传输特性。因此，每个曲线图包括4条传输曲线。在这种情况下，每个晶体管的基本构造与参照图7A至图7F描述的基本构造相同。
参照图11A至图11F，像图7A至图7F中一样，根据本实施例的TFT具有低截止电流和高导通/截止电流比。具体地，随着半导体膜（沟道层）中氟（F）的含量比增大，亚阈值摆幅（S.S.）值减小并且导通/截止开关特性提高。
表2示出图11A至图11F的各TFT的场效应迁移率（cm2/Vs）和亚阈值摆幅（S.S.）值（V/dec）。
表2
样品编号 场效应迁移率(μ)[cm2/Vs] 亚阈值摆幅值[V/dec]
#11 98.7±3.6 0.93±0.04
#12 101.7±1.2 0.80±0.05
#13 113.1±9.4 0.69±0.06
#14 81.6±3.4 0.62±0.02
#15 50.1±4.5 0.46±0.03
#16 28.5±1.6 0.35±0.01
同时，随着沟道层中氟的含量比如图11A至图11F所示地增大，TFT的阈值电压逐渐增大。也就是说，对应于图11A的TFT的阈值电压是-8.0±0.2V，对应于图11F的TFT的阈值电压是-1.3±0.2V。相比于图7A至图7F的结果，发现当氧气的流速减小以增大薄膜中氮的含量比时，TFT的阈值电压可以大大增大。
图12是示出根据本发明的另一个实施例的用于形成TFT的半导体膜（沟道层）的条件与TFT的场效应迁移率和亚阈值摆幅（S.S.）值之间的关系的曲线图。图12的样品编号#11至#16分别对应于图9的样品编号#11至#16。也就是说，图12示出使用对应于图9的样品编号#11至#16的半导体膜作为沟道层的TFT的结果。图12的结果对应于表2的结果。
参照图12，随着针对ZnF2靶的功率增大，也就是说，随着半导体膜（沟道层）中的氟的含量比增大，像图8中一样，亚阈值摆幅（S.S.）值减小。然而，在图12中，亚阈值摆幅（S.S.）值减小至大约0.35V/dec，低于图8的值。因此，图12的实施例可以进一步减小亚阈值摆幅（S.S.）值，也就是说，可以进一步提高到导通/截止特性。
随着半导体膜（沟道层）中氟的含量比增大，TFT的场效应迁移率一定程度地增大然后减小。也就是说，针对ZnF2靶的功率从0W增大至30W，场效应迁移率增大至等于或大于110cm2/Vs的值并在此后在针对ZnF2靶的功率从30W增大至75W时减小。另外，平均迁移率值高于图8的平均迁移率。因此，图12的实施例可以进一步确保TFT的高迁移率，并且可以通过减小摆幅值进一步确保优良的开关特性。例如，当针对ZnF2靶的功率是60W时，TFT的迁移率是大约50cm2/Vs（高）并且摆幅值是大约0.45V/dec（低）。另外，当针对ZnF2靶的功率是30W时，TFT的迁移率是大约113cm2/Vs（非常高）并且摆幅值是大约0.7V/dec（低）。这种TFT可以有效地用于实现下一代高性能/高分辨率/大尺寸的显示设备。
分析/评价(III)
图13A至图13C是示出根据本发明的另一个实施例的使用半导体膜的TFT的传输特性的曲线图。图13A至图13C示出使用图2的半导体材料100'的TFT的传输特性。也就是说，图13A至图13C示出相对于使用半导体膜作为沟道层的TFT的结果，其中，半导体膜被形成为包括锌、氟和氮而没有使用氧（O2）气。当形成图13A、图13B和图13C的TFT中使用的半导体膜（沟道层）时，针对ZnF2靶的功率分别是70W、80W和90W。TFT的基本构造与参照图7A至图7F描述的基本构造相同。
参照图13A至图13C，发现像图7A至图7F和图11A至图11F中一样，根据本实施例的TFT具有相对优良的特性。
表3示出图13A至图13C的TFT的场效应迁移率（cm2/Vs）和亚阈值摆幅（S.S.）值（V/dec）。
表3
样品编号 场效应迁移率(μ)[cm2/Vs] 亚阈值摆幅值[V/dec]
#21 63.3±2.6 0.41±0.02
#22 50.4±4.6 0.37±0.01
#23 17.1±1.4 0.47±0.02
同时，对应于图13A的TFT的阈值电压是-0.86±0.93V，对应于图13B的TFT的阈值电压是-0.92±0.42V，并且对应于图13C的TFT的阈值电压是-0.89±0.44V。
分析/评价(IV)
图14是示出根据本发明的实施例的从半导体膜的透射电子显微镜（TEM）图像得到的纳米衍射图案的图像。也就是说，图14示出在对半导体膜执行TEM纳米衍射之后得到的结果。半导体膜包括氟氧氮化锌（ZnFxOyNz）。总体上，从TEM图像得到的纳米衍射图案中的清晰的点和短划线图案指示结晶相，并且边界不清晰且颜色淡的宽圆形带指示非晶相。
参照图14，发现同时示出了宽圆形带和点图案。这意味着，根据本实施例的半导体膜既具有非晶相又具有结晶相（纳米晶相）。由于并没有许多点图案，因此认为结晶相（纳米晶相）的量并不多并且主要是非晶相。然而，图14的结果是示例性的，半导体膜的相位可以根据形成条件而变化。
晶体管(II)
现在，将详细说明根据本发明的实施例的TFT的构造和修改。也就是说，将说明图3和图4的TFT和根据其它实施例的TFT的元件的详细结构和修改。
图15是示出可以应用于图3和图4的栅电极G10、源电极S10和S10'和/或漏电极D10和D10'的多层电极结构的剖视图。
参照图15，多层电极ME10可以包括多个层，例如，第一层L1、第二层L2和第三层L3。第一层L1可以是下层，第二层L2可以是中间层，第三层L3可以是上层。第二层L2的电阻率可以小于第一层L1和第三层L3的电阻率。因此，大部分电流可以流过第二层L2。第一层L1和/或第三层L3可以用于增大粘附力并且防止（抑制）扩散。也就是说，第一层L1和/或第三层L3可以充当粘合剂层和防扩散层。例如，第一层L1和/或第三层L3可以包括钛（Ti）、钼（Mo）或其组合。第二层L2可以包括铝（Al）、铝-钕（AlNd）、铜（Cu）或其组合。更详细地，多层电极ME10可以具有诸如Ti/Al/Ti、Ti/Cu/Ti、Mo/Al/Mo、Ti/AlNd/Ti、Mo/AlNd/Mo等的结构。AlNd中包括的Nd可以抑制电迁移（EM）。第二层L2的厚度可以大于第一层L1和第三层L3的厚度。例如，第一层L1、第二层L2和第三层L3的范围可以分别是大约至大约、大约至大约2μm、以及大约至大约。在一些情况下，可以在第一层L1和第二层L2和/或第二层L2和第三层L3之间进一步设置预定的阻挡层（未示出）。例如，可以在第一层L1和第二层L2之间设置阻挡层诸如TiN层。另外，在一些情况下，可以不设置第一层L1和第二层L2中的至少一个。另外，图15的电极构造可以按各种方式变化。
当如参照图15描述地构造的多层电极ME10应用于图3和图4的栅电极G10、源电极S10和S10'和/或漏电极D10和D10'时，可以提高粘附力和防扩散特性，并且可以通过抑制电阻-电容（RC）延迟来确保优良的信号传输特性。图15的电极构造还可以应用于下面将说明的其它实施例的TFT。然而，图15的详细电极结构是示例性的，并且可以按各种方式变化。例如，可以使用具有单层结构的电极、具有双层结构的电极或具有包括三层或更多层的多层结构的电极。
现在，将参照图16示例性地说明可以用于图3和图4的栅极绝缘层GI10的详细结构（多层结构）。也就是说，图16是示出栅极绝缘层GI10的详细结构（多层结构）的剖视图。
参照图16，栅极绝缘层GI10可以包括氮化硅层GI1和氧化硅层GI2。氮化硅层GI1和氧化硅层GI2可以顺序堆叠在栅电极G10上。氮化硅层GI1可以设置在栅电极G10和氧化硅层GI2之间，并且氧化硅层GI2可以设置在氮化硅层GI1和沟道层C10之间。氮化硅层GI1可以接触栅电极G10，氧化硅层GI2可以接触沟道层C10。氧化硅层GI2可以是用于改善沟道层C10和栅极绝缘层GI11之间的界面特性的材料层。也就是说，氧化硅层GI2可以具有在接触沟道层C10时优良的界面特性。由于栅极绝缘层GI11和沟道层C10之间的界面特性可以影响晶体管特性，因此可优选的是，尽可能地确保栅极绝缘层GI11和沟道层C10之间优良的界面特性。另外，由于氧化硅层GI2具有相对大的能带隙，因此，氧化硅层GI2可以具有相对于沟道层C10的大夹带带阶。因此，当氧化硅层GI2接触沟道层C10时，栅极绝缘层GI11和沟道层C10之间的电势垒会增大并且会抑制空穴注入。由于氮化硅层GI1的膜形成速度相对高并且在形成氮化硅层GI1时产生颗粒少，因此对于制造晶体管和工艺和晶体管特性可能是有利的。也就是说，当氮化硅层GI1设置在栅电极G10和氧化硅层GI2之间时，在形成栅极绝缘层GI11时颗粒的产生会减少，并且栅极绝缘层GI11的膜形成速度会提高。因此，相比于使用仅仅由氮化硅或氧化硅形成的单层结构的栅极绝缘层的情况时，当使用具有图16的多层结构的栅极绝缘层GI11时，可以制造具有优良特性的TFT。
图16的栅极绝缘层GI11的结构可以应用于下面将说明的其它实施例的TFT。在具有栅电极设置在沟道层上方的顶部栅极结构的TFT中，可以使用包括从沟道层向着栅电极顺序设置的氧化硅层和氮化硅层的栅极绝缘层。然而，图16的栅极绝缘层GI11的构造是示例性的，并且可以按各种方式修改。例如，栅极绝缘层GI11的材料可以变化，并且可以使用具有单层结构的栅极绝缘层或具有包括三层或更多层的多层结构的栅极绝缘层。
图3和图4的钝化层P10可以具有单层结构或多层结构。例如，图3和图4的钝化层P10可以通过使用氧化硅、氮化硅、氮氧化硅或有机绝缘材料形成为具有单层结构或多层结构。由于钝化层P10不直接接触图3中的沟道层C10，因此钝化层P10可以被形成为具有由氮化硅形成的单层结构。由于钝化层P10接触图4中的沟道层C10，因此钝化层P10可以被形成为具有包括氧化硅层和氮化硅层的多层结构。在这种情况下，氧化硅层可以接触沟道层C10，氮化硅层可以设置在氧化硅层上。可选择地，图3和图4的钝化层P10可以被形成为具有氧化硅的单层结构。可选择地，钝化层P10可以被形成为具有包括三层或更多层的多层结构。
图17是示出使用具有双层结构的钝化层P11的情况的剖视图。图18是示出使用具有三层结构的钝化层P12的情况的剖视图。图17示出具有双层结构的钝化层P11应用于具有图4的背沟道蚀刻结构的TFT的情况，图18示出具有三层结构的钝化层P12应用于具有图3的蚀刻停止结构的TFT的情况。
参照图17，钝化层P11可以包括顺序堆叠的第一钝化层P1和第二钝化层P2。第一钝化层P1可以是氧化硅层，第二钝化层P2可以是氮化硅层。当钝化层P11形成在沟道层C10的在源电极S10'和漏电极D10'之间的暴露部分上时，氧化硅层可以用作第一钝化层P1，氮化硅层可以用作第二钝化层P2。当形成接触沟道层C10的氮化硅钝化层时，由于用于形成氮化硅钝化层的氨气（NH3），导致沟道层C10的导电性会增加至不期望的水平。因此，氧化硅层可以用作接触沟道层C10的第一钝化层P1。在抑制/防止氧、湿气等的渗透方面，可以用作第二钝化层P2的氮化硅层的表现可以比氧化硅层更好。
参照图18，钝化层P12可以包括顺序堆叠的第一钝化层P1'、第二钝化层P2'和第三钝化层P3'。第一钝化层P1'可以是氧化硅层，第二钝化层P2'可以是氮氧化硅层，第三钝化层P3'可以是氮化硅层。在这种情况下，第二钝化层P2'可以用作缓冲层（阻挡层），可以防止或抑制当形成第三钝化层（氮化硅层）P3'时等离子体和氢（H）的渗透。考虑到第二钝化层P2'作为缓冲层（阻挡层）的功能，第二钝化层P2'的厚度可以等于或大于至少100nm。然而，在一些情况下，第二钝化层P2'的最小厚度可以变化。另外，当第一钝化层（氧化硅层）P1'是高温沉积层时，可以不设置第二钝化层（氮氧化硅层）P2'。
尽管图17示出具有双层结构的钝化层P11应用于图4的情况，并且图18示出具有三层结构的钝化层P12应用于图3的情况，但具有双层结构的钝化层P11可以应用于图3的TFT，并且具有三层结构的钝化层P12可以应用于图4的TFT。图17和图18的钝化层P11和P12可以应用于下面将说明的其它实施例的晶体管。另外，图17和图18的钝化层P11和P12的结构是示例性的，并且可以按各种方式修改。
晶体管(III)
图19是示出根据本发明的另一个实施例的TFT的剖视图。图19的TFT是具有顶部栅极结构的TFT，在顶部栅极结构中，栅电极G20设置在沟道区C20上方。
参照图19，可以在基板SUB20上设置有源层A20。基板SUB20可以是玻璃基板，或者通用半导体器件工艺中使用的各种基板中的任一种，诸如塑料基板或硅基板。基板SUB20可以是无机基板或有机基板，并且可以是透明的、不透明的或半透明的。有源层A20可以是由半导体材料形成的层。有源层A20可以是由图1和图2的半导体材料100和100'中的任一种形成的层。因此，有源层A20可以由包括锌、氟、氧和氮的半导体材料或者包括锌、氟和氮的半导体材料形成。换句话讲，有源层A20可以由包括氟氧氮化锌的半导体材料或者包括氟氮化锌的半导体材料形成。有源层A20可以在其中心部分或在中心部分周围具有沟道区C20。沟道区C20的材料、性质、特性和改性可以与图1和图2的半导体材料100和100'的材料、性质、特性和改性相同或类似。
可以在有源层A20的沟道区C20上设置其中顺序堆叠栅极绝缘层GI20和栅电极G20的堆叠结构SS20。源极区S20和漏极区D20可以设置在堆叠结构SS20两侧的有源层A20中。源极区S20和漏极区D20可以均具有比沟道区C20的导电率高的导电率。源极区S20和漏极区D20可以是导电区。源极区S20和漏极区D20可以是经过等离子体处理（加工）的区域。例如，源极区S20和漏极区D20可以是经过包括氢（H）的等离子体处理（加工）的区域。当通过使用包括氢（H）的等离子体处理（加工）堆叠结构SS20两侧的有源层A20时，可以形成具有导电性的源极区S20和漏极区D20。在这种情况下，包括氢（H）的气体可以是NH3、H2等。当通过使用包括氢（H）的等离子体处理（加工）有源层A20的两端部分时，氢可以通过进入有源层A20而充当载体。另外，氢的等离子体可以去除有源层A20的阴离子（氧等），因此，经等离子体处理的区域的导电率可以提高。因此，源极区S20和漏极区D20可以均包括其阴离子（氧等）浓度相对低的区域。换句话讲，源极区S20和漏极区D20可以均包括其阳离子浓度相对高的区域，例如，富锌的区域。
可以在基板SUB20上设置覆盖栅电极G20及源极区S20和漏极区D20的层间绝缘层ILD20。可以在层间绝缘层ILD20上设置与源极区S20和漏极区D20电连接的第一电极E21和第二电极E22。源极区S20和第一电极E21可以通过导电塞PG21彼此连接，漏极区D20和第二电极E22可以通过第二导电塞PG22彼此连接。第一电极E21和第二电极E22可以分别被称为源电极和漏电极。可选地，源极区S20和漏极区D20可以被称为源电极和漏电极。还可以在层间绝缘层ILD20上设置覆盖第一电极E21和第二电极E22的钝化层（未示出）。
尽管在图19中未示出，但可以在基板SUB20上设置预定的下层，并且可以在下层上设置有源层A20。下层可以是绝缘层诸如氧化物层。氧化物层可以是例如氧化硅层。然而，下层的材料可以按各种方式变化。
图19的TFT可以具有自对准顶部栅极结构，在自对准顶部栅极结构中，栅电极G20两侧的源极区S20/漏极区D20的位置是通过栅电极G20的位置自动确定的。在这种情况下，源极区S20和漏极区D20可以不与栅电极G20叠置。自对准顶部栅极结构可在缩小器件（晶体管）和提高操作速度方面是有利的。具体地，由于可以减小寄生电容，所以可以抑制RC延迟，因此可以提高操作速度。
图20是示出根据本发明的另一个实施例的TFT的剖视图。图20是图19的修改并且与图19的不同之处在于在堆叠结构SS20的两个侧壁上设置了绝缘分隔件SP20并且设置了经修改的源极区S20'和漏极区D20'。
参照图20，可以在堆叠结构SS20的两个侧壁上设置绝缘分隔件SP20。可以在堆叠结构SS20的两侧的有源区A20中设置源极区S20'和漏极区D20'。源极区S20'和漏极区D20'中的每个可以包括具有不同导电率的两个区域（下文中，被称为第一导电区和第二导电区）d1和d2。第一导电区d1可以与沟道区C20相邻地设置，也就是说，设置在各绝缘分隔件SP20下方。第一导电区d1的导电率可以小于第二导电区d2的导电率。第一导电区d1可以是与轻掺杂漏（LDD）区类似的区域。源极区S20'和漏极区D20'可以是经过等离子体处理的区域。第一导电区d1的等离子体处理时间或数量可以小于第二导电区d2的等离子体处理时间或数量。在图20中，为了形成彼此不同的第一导电区d1和第二导电区d2，可以设置绝缘分隔件SP20。更详细地，可以通过以下步骤形成第一导电区d1和第二导电区d2：形成堆叠结构SS20，对堆叠结构SS20两侧的有源层A20执行第一等离子体处理，在堆叠结构SS20的两个侧壁上形成绝缘分隔件SP20，并且对堆叠结构SS20和绝缘分隔件SP20两侧的有源层A20执行第二等离子体处理。换句话讲，绝缘分隔件SP20可以用于形成有源层A20中的LDD结构。另外，绝缘分隔件SP20可以保护栅电极G20的侧壁。
图21是示出根据本发明的另一个实施例的TFT的剖视图。图21的TFT具有另一个顶部栅极结构。
参照图21，可以在基板SUB30上设置彼此分隔的源电极S30和漏电极D30。可以在源电极S30和漏电极D30之间的SUB30上设置接触源电极S30和漏电极D30的沟道层C30。沟道层30的材料可以与图1的半导体材料C30和图2的半导体材料100'相同。也就是说，沟道层30可以由包括锌、氟、氧和氮的半导体材料或者包括锌、氟和氮的半导体材料形成。换句话讲，沟道层C30可以包括氟氧氮化锌或氟氮化锌。沟道层C30的材料、性质、特性和改性可以与图1的半导体材料100和图2的半导体材料100'的材料、性质、特性和改性相同或类似。沟道层C30的厚度的范围可以是大约10nm至大约150nm，例如，大约20nm至大约100nm。然而，沟道层C30的厚度范围可以变化。
可以在基板SUB30上设置覆盖沟道层C30、源电极S30和漏电极D30的栅极绝缘层GI30。可以在栅极绝缘层GI30上设置栅电极G30。可以在沟道层C30上方设置栅电极G30。可以在栅极绝缘层GI30上设置覆盖栅电极G30的钝化层P30。
图21的基板SUB30、源电极S30、漏电极D30、沟道层C30、栅极绝缘层GI30、栅电极G30和钝化层P30的材料和厚度可以分别与图3的基板SUB10、源电极S10、漏电极D10、沟道层C10、栅极绝缘层GI10、栅电极G10和钝化层P10的材料和厚度相同或类似。可以与图4类似地，修改图21中的沟道层C30、源电极S30和漏电极D30之间的位置关系。换句话讲，尽管源电极S30和漏电极D30被设置成接触图21中的沟道层C30两端的底表面，但可以首先形成沟道层C30，然后可以形成接触沟道层C30两端的顶表面的源电极S30和漏电极D30。另外，图21的结构可以按各种方式修改。
制造晶体管的方法
现在，将示例性说明根据本发明的实施例的制造包括半导体材料的TFT的方法。
图22A至图22G是根据本发明的实施例的用于说明制造TFT的方法的剖视图。图22A至图22G的方法是制造具有底部栅极结构的TFT的方法。
参照图22A，可以在基板SUB10上形成栅电极G10，并且可以形成覆盖栅电极G10的栅极绝缘层GI10。基板SUB10可以是玻璃基板，或者通用半导体器件工艺中使用的各种基板中的任一种，诸如塑料基板或硅基板。基板SUB10可以是无机基板或有机基板，并且可以是透明的、不透明的或半透明的。栅电极G10可以由通用电极材料（例如，金属、合金、导电金属氧化物、导电金属氮化物等）形成。例如，栅电极G10可以由金属诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、Nd、Cr、Ta、或包括所述金属的合金、或导电氧化物诸如In-Zn-O（IZO）、Al-Zn-O（AZO）、In-Sn-O（ITO）、Ga-Zn-O（GZO）或Zn-Sn-O（ZTO）或包括导电氧化物的化合物形成。栅电极G10可以具有单层结构或多层结构。栅极绝缘层GI10可以由氧化硅、氮氧化硅、或氮化硅形成，或者可以由另一种材料例如介电常数高于氮化硅层的介电常数的高k材料（HfO2或Al2O3）形成。栅极绝缘层GI10可以被形成为具有其中从氧化硅层、氮氧化硅层、氮化硅层和高k材料层之中的至少两层堆叠的结构。更详细地，例如，栅极绝缘层GI10可以被形成为具有其中氮化硅层和氧化硅层堆叠的结构。在这种情况下，可以通过在栅电极G10上顺序地堆叠氮化硅层和氧化硅层来形成栅极绝缘层GI10。
参照图22B，可以在栅极绝缘层GI10上设置沟道半导体层C100。沟道半导体层C100可以由包括锌、氟、氧和氮的半导体材料或者包括锌、氟和氮的半导体材料形成。换句话讲，沟道半导体层C100可以由包括氟氧氮化锌的半导体材料或包括氟氮化锌的半导体材料形成。沟道半导体层C100的厚度的范围可以是大约10nm至大约150nm，例如，大约20nm至大约100nm。在一些情况下，可以变化适当的厚度范围。
可以通过使用PVD诸如溅射来形成沟道半导体材料C100。溅射可以是反应溅射。另外，溅射可以是使用多个靶的共溅射。当通过使用共溅射形成沟道半导体材料C100时，可以使用Zn靶和ZnF2靶。在这种情况下，可以使用氮（N2）气或氧（O2）气作为反应气体，另外，还可以使用氩（Ar）气。氮气可以是氮的源，氧气可以是氧的源。氩气可以充当载气。另外，氩气可以通过产生等离子体来提高沉积效率。氮气的流速的范围可以是大约20sccm至大约200sccm，氧气的流速的范围可以是大约1sccm至大约15sccm。氩气的流速的范围可以是大约1sccm至大约100sccm。氮气的供应量可以大于氧气的供应量。例如，氮气的供应量可以是氧气的供应量的10倍或更大倍数、或者50倍或更大倍数。由于氧与锌的反应性高于氮与锌的反应性，因此，可以通过供应比氧气更多的氮气，得到富有氮的沟道半导体材料C100。另外，氮气的供应量可以大于氩气的供应量。可以在室温或相对低的温度（例如，25℃至300℃）下执行溅射。换句话讲，当通过使用溅射形成沟道半导体材料C100时，基板的温度可以保持在室温或相对低的温度（例如，25℃至300℃）下。反应室的压力的范围可以是大约0.05Pa至大约15Pa。针对Zn靶的溅射功率的范围可以是大约数十W（瓦）至数千W（瓦），针对ZnF2靶的溅射功率的范围可以是大约数W（瓦）至数千W（瓦）。可以通过调节针对ZnF2靶的溅射功率来调节沟道半导体材料C100的氟（F）的含量比。随着针对ZnF2靶的溅射功率增大，沟道半导体材料C100中的氟的含量比可以增大。另外，当在形成沟道半导体层C100的方法中不使用氧（O2）气时，也就是说，当氧（O2）气的流速是0sccm时，可以形成由锌、氟和氮形成的沟道半导体层C100。
详细的工艺条件可以是示例性的，并且可以根据溅射系统而变化。另外，形成沟道半导体层C100的方法可以按各种方式变化。例如，可以通过不同于溅射的方法（例如，MOCVD）形成沟道半导体层C100。可选择地，可以通过使用另一种方法诸如CVD、ALD或蒸发形成沟道半导体层C100。
参照图22C，沟道半导体层C100可以被退火（也就是说，经受热处理）。例如，可以在等于或低于450℃的温度（例如，范围在大约150℃至大约450℃的温度）下执行退火。另外，可以在N2、O2或空气气氛中执行退火。由于退火，可以使沟道半导体层C100稳定。另外，由于退火，从而可以在沟道半导体层C100的表面上薄薄地形成保护膜（未示出）。保护膜可以是表面氧化物膜或富氧材料膜。保护膜的密度可以高于设置在保护膜下方的沟道半导体层C100的密度。执行退火的时间可以变化。例如，可以在如图22D中所示将沟道半导体层C100图案化之后执行退火。然而，退火是可选的，因此在一些情况下可以不执行。
参照图22D，可以通过将沟道半导体层C100图案化来形成沟道层C10。沟道层C10可以设置在栅电极G10上方。也就是说，沟道层C10可以被设置成面对栅电极G10。沟道层C10的材料、性质、特性和改性可以与图1的半导体材料100和图2的半导体材料100'的材料、性质、特性和改性相同或类似。
参照图22E，可以在沟道层C10上形成蚀刻停止层ES10。蚀刻停止层ES10可以形成在沟道层C10的中心部分处或者在中心部分的周围。因此，沟道层C10的在蚀刻停止层ES10两侧的部分可以不被蚀刻停止层ES10覆盖，从而被暴露。蚀刻停止层ES10可以由例如氧化硅、氮氧化硅、氮化硅或有机绝缘材料形成。
参照图22F，可以在栅极绝缘层GI10上设置分别接触沟道层C10的第一区和第二区（例如，两端）的源电极S10和漏电极D10。源电极S10可以具有接触第一区（例如，一端）并且在蚀刻停止层ES10的一端上方延伸的结构。漏电极D10可以具有接触第二区（例如，另一端）并且在蚀刻停止层ES10的另一端上方延伸的结构。可以在栅极绝缘层GI10上形成覆盖沟道层C10和蚀刻停止层ES10的预定导电膜，然后可以通过将导电膜图案化（蚀刻）来形成源电极S10和漏电极D10。在这种情况下，蚀刻停止层ES10可以防止沟道层C10在形成源电极S10和漏电极D10的蚀刻工艺期间受损。源电极S10和漏电极D10可以均由与栅电极G10相同的材料形成，或者由与栅电极G10不同的材料形成。例如，源电极S10和漏电极D10中的每个可以由金属诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、Nd、Cr、Ta、或包括所述金属的合金、或导电氧化物诸如IZO、AZO、ITO、GZO或ZTO、或包括导电氧化物的化合物形成。源电极S10和漏电极D10可以均被形成为具有单层结构或多层结构。
参照图22G，可以在栅极绝缘层GI10上设置覆盖蚀刻停止层ES10、源电极S10和漏电极D10的钝化层P10。钝化层P10可以是氧化硅层、氮氧化硅层、氮化硅层或有机绝缘层，或者可以被形成为具有其中氧化硅层、氮氧化硅层、氮化硅层和有机绝缘层之中的至少两层堆叠的结构。可以在形成钝化层P10之前或之后执行退火。
图22A至图22G的方法是制造图3的TFT的方法。通过使用图22A至图22G的修改形式制造图4的TFT。例如，可以在不形成图22E的蚀刻停止层ES10的情况下形成源电极S10和漏电极D10。可以根据沟道层C10的材料和源电极S10和漏电极D10的材料确定是否要使用蚀刻停止层ES10。可选地，可以根据用于形成源电极S10和漏电极D10的蚀刻工艺确定是否要使用蚀刻停止层ES10。因此，在一些情况下，可以在没有蚀刻停止层ES10的情况下执行后续工艺，因此，可以制造图4的TFT。另外，图22A至图22G的方法可以按各种方式修改。
图23A至图23E是根据本发明的另一个实施例的用于说明制造TFT的方法的剖视图。图23至图23E的方法是制造具有顶部栅极结构的方法。
参照图23A，可以在基板SUB20上形成有源层A20。有源层A20可以由根据本发明的实施例的半导体材料形成。形成有源层A20的方法可以与参照图22B至图22D描述的形成沟道层C10的方法相同或类似。因此，有源层A20可以由包括锌、氟、氧和氮的半导体材料或者包括锌、氟和氮的半导体材料形成。换句话讲，有源层A20可以由包括氟氧氮化锌的半导体材料或者包括氟氮化锌的半导体材料形成。有源层A20的厚度的范围可以在大约10nm至大约150nm，例如，大约20nm至100nm。然而，在一些情况下，可以变化适当的厚度范围。有源区A20的材料、性质、特性和改性可以与图1和图2的半导体材料100和100'的材料、性质、特性和改性相同或类似。
参照图23B，可以在基板SUB20上形成覆盖有源层A20的绝缘材料层IM20。绝缘材料层IM20可以由氧化硅、氮氧化硅、或氮化硅形成，或者可以由另一种材料例如介电常数高于氮化硅层的介电常数的高k材料（HfO2、Al2O3等）形成。绝缘材料层IM20可以被形成为具有其中氧化硅层、氮氧化硅层、氮化硅层和高k材料层之中的至少两层堆叠的结构。更详细地，绝缘材料层IM20可以由氧化硅层形成，或者可以被形成为具有其中氮化硅层和氧化硅层顺序堆叠的结构。接下来，可以在绝缘材料层IM20上形成电极材料层EM20。
参照图23C，可以通过顺序地蚀刻电极材料层EM20和绝缘材料层IM20，在有源层A20的中心部分处或在中心部分的周围形成堆叠结构SS20。有源层A20的在堆叠结构SS20下方的部分可以是沟道区C20。在图23C中，参考标号GI20表示绝缘材料层（下文中，被称为栅极绝缘层），G20表示蚀刻电极材料层（下文中，被称为栅电极）。
参照图23D，通过用等离子体处理（加工）堆叠结构SS20两侧的有源层A20，可以在堆叠结构SS20两侧的有源区A20中形成源极区S20和漏极区D20。等离子体可以是例如包括氢（H）的气体的等离子体。包括氢（H）的气体可以是NH3、H2等。当通过使用包括氢的气体的等离子体处理（加工）有源层A20的两端部分时，氢可以通过进入有源层A20而充当载体。另外，氢的等离子体可以去除有源层A20的阴离子（氧等），因此，经等离子体处理的区域的导电率可以提高。因此，源极区S20和漏极区D20可以均包括其阴离子（氧等）浓度相对低的区域。换句话讲，源极区S20和漏极区D20可以均包括其阳离子浓度相对高的区域，例如，富锌的区域。形成源极区S20和漏极区D20的方法是示例性的，并且可以按各种方式变化。
参照图23E，可以在基板SUB20上形成覆盖堆叠结构SS20、源极区S20和漏极区D20的层间绝缘层ILD20。可以通过蚀刻层间绝缘层ILED20形成暴露源极区S20和漏极区D20的第一接触孔H21和第二接触孔H22，可以在第一接触孔H21和第二接触孔H22中分别形成第一导电塞PG21和第二导电塞PG22。接下来，可以在层间绝缘层ILD20上形成接触第一导电塞PG21的第一电极E21和接触第二导电塞PG22的第二电极E22。接下来，尽管图23E中未示出，但还可以在层间绝缘层ILD20上形成覆盖第一电极E21和第二电极E22的钝化层。可以在形成钝化层之前或之后，进一步在预定温度下执行对基板SUB20的退火（即，对基板SUB20执行热处理）以改善器件的特性。
图23A至图23E的方法是制造图19的TFT的方法。可以通过使用图23A至图23E的修改形式制造图20的TFT。例如，可以通过以下步骤形成图20的源极区S20'和漏极区D20'：在图23D的操作中对堆叠结构SS20两侧的有源层A20执行第一等离子体处理，在堆叠结构SS20的两个侧壁上形成绝缘分隔件，并且对在堆叠结构SS20和绝缘分隔件两侧的有源层A20执行第二等离子体处理。接下来，可以通过执行后续过程制造如图20中所示的TFT。另外，图23A至图23E的方法可以按各种方式修改。
电子装置
可以应用根据本发明的实施例的TFT作为显示设备诸如有机发光显示设备或液晶显示设备的开关器件或驱动器件。如上所述，由于TFT具有高迁移率、低摆幅值、低截止电流和优良的开关特性（导通/截止特性），因此当TFT应用于显示设备时，显示设备的性能可以改善。因此，TFT可以有效地用于实现下一代高性能/高分辨率/大尺寸的显示设备。另外，TFT可以出于各种目的应用于其它电子装置诸如存储器装置或逻辑装置以及显示设备。例如，TFT可以用作构成存储器装置的外围电路的晶体管或者用作选择晶体管。
图24是示出根据本发明的实施例的包括TFT的电子装置的剖视图。图24的电子装置是显示设备。
参照图24，可以在第一基板1000和第二基板2000之间设置中间元件层1500。第一基板1000可以是包括充当开关器件或驱动器件的根据本发明的实施例的晶体管（例如，图3、图4、图15至图21的TFT中的至少一个）的阵列基板。第二基板2000可以是面对第一基板1000的基板。中间元件层1500的构造可以根据显示设备的类型而变化。当显示设备是有机发光显示设备时，中间元件层1500可以包括“有机发光层”。当显示设备是液晶显示设备时，中间元件层1500可以包括“液晶层”。另外，当显示设备是液晶显示设备时，还可以在第一基板1000下方设置背光单元（未示出）。包括TFT的电子装置的构造不限于图24的结构，并且可以按各种方式修改。
虽然已经参照本发明的示例性实施例具体示出和描述了本发明，但本领域的普通技术人员应该理解，可以在不脱离由权利要求书所限定的本发明的精神和范围的情况下进行形式和细节上的各种变化。例如，本领域的普通技术人员应该理解，图3、图4和图5至图21的TFT的元件和结构可以按各种方式修改。详细地，沟道层可以被形成为具有多层结构，在这种情况下，构成沟道层的多个层中的至少一层可以由图1的半导体材料100或图2的半导体材料100'形成。另外，根据本发明的一个或多个实施例的TFT可以均具有双栅极结构。图22A至图22G和图23A至图23E的方法可以按各种方式变化。另外，根据本发明的一个或多个实施例的TFT可以出于各种目的应用于各种电子装置以及图24的显示设备。因此，本发明的范围不是由一个或多个实施例限定的而是由所附权利要求书限定的。

Claims (36)

1.一种半导体材料，所述半导体材料包括锌、氟、氧和氮，其中，半导体材料中的氟与氮、氧和氟之和的含量比等于或大于3at％。
2.如权利要求1所述的半导体材料，其中，半导体材料包括氟氧氮化锌。
3.如权利要求1所述的半导体材料，其中，半导体材料包括含有氟的氮氧化锌。
4.如权利要求1至3中的任一项所述的半导体材料，其中，半导体材料中的氮与氮、氧和氟之和的含量比等于或大于50at％。
5.如权利要求1至3中的任一项所述的半导体材料，其中，半导体材料中的氧与氮、氧和氟之和的含量比等于或大于40at％。
6.如权利要求1至3中的任一项所述的半导体材料，其中，半导体材料包括非晶相。
7.一种半导体材料，所述半导体材料包括锌、氮和氟，其中，半导体材料中的氟与氮和氟之和的含量比等于或大于3at％。
8.如权利要求7所述的半导体材料，其中，半导体材料包括氟氮化锌。
9.如权利要求7或8所述的半导体材料，其中，半导体材料中的氮与氮和氟之和的含量比等于或大于55at％。
10.如权利要求7或8所述的半导体材料，其中，半导体材料包括非晶相。
11.一种薄膜晶体管，所述薄膜晶体管包括：
沟道元件，由包括锌、氟、氧和氮的半导体材料形成；
栅电极，设置成对应于沟道元件；
栅极绝缘层，设置在沟道元件和栅电极之间；以及
源极和漏极，分别接触沟道元件的第一区和第二区，
其中，沟道元件的半导体材料中的氟与氮、氧和氟之和的含量比等于或大于3at％。
12.如权利要求11所述的薄膜晶体管，其中，沟道元件的半导体材料包括氟氧氮化锌。
13.如权利要求11所述的薄膜晶体管，其中，沟道元件的半导体材料包括含有氟的氮氧化锌。
14.如权利要求11至13中的任一项所述的薄膜晶体管，其中，半导体材料中的氮与氮、氧和氟之和的含量比等于或大于50at％。
15.如权利要求11至13中的任一项所述的薄膜晶体管，其中，半导体材料中的氧与氮、氧和氟之和的含量比等于或小于40at％。
16.如权利要求11至13中的任一项所述的薄膜晶体管，其中，栅电极设置在沟道元件下方，并且
薄膜晶体管还包括设置在沟道元件上的蚀刻停止层。
17.如权利要求11至13中的任一项所述的薄膜晶体管，其中，沟道元件对应于有源层的第一区，
源极和漏极设置在沟道元件两侧的有源层中，
栅极绝缘层和栅电极顺序地堆叠在有源层的第一区上。
18.如权利要求11至13中的任一项所述的薄膜晶体管，其中，栅极绝缘层包括第一层和第二层，
第一层设置在栅电极和第二层之间，并且第二层设置在第一层和沟道元件之间，
第一层包括氮化硅，
第二层包括氧化硅。
19.如权利要求11至13中的任一项所述的薄膜晶体管，所述薄膜晶体管还包括覆盖薄膜晶体管的钝化层，
其中，钝化层包括顺序堆叠的氧化硅层和氮化硅层。
20.如权利要求11至13中的任一项所述的薄膜晶体管，其中，栅电极、源极和漏极中的至少一个具有三层电极结构。
21.如权利要求20所述的薄膜晶体管，其中，三层电极结构包括顺序堆叠的第一层、第二层和第三层，
其中，第一层和/或第三层包括钛、钼或它们的组合，
第二层包括铝、铝-钕、铜或它们的组合。
22.一种电子装置，包括如权利要求11所述的薄膜晶体管。
23.如权利要求22所述的电子装置，其中，电子装置是显示设备。
24.如权利要求23所述的电子装置，其中，显示设备是有机发光显示设备或液晶显示设备。
25.一种薄膜晶体管，所述薄膜晶体管包括：
沟道元件，由包括锌、氮和氟的半导体材料形成；
栅电极，设置成对应于沟道元件；
栅极绝缘层，设置在沟道元件和栅电极之间；以及
源极和漏极，分别接触沟道元件的第一区和第二区，
其中，沟道元件的半导体材料中的氟与氮和氟之和的含量比等于或大于3at％。
26.如权利要求25所述的薄膜晶体管，其中，沟道元件的半导体材料包括氟氮化锌。
27.如权利要求25或26所述的薄膜晶体管，其中，沟道元件的半导体材料中的氮与氮和氟之和的含量比等于或大于55at％。
28.如权利要求25或26所述的薄膜晶体管，其中，栅电极设置在沟道元件下方，并且
薄膜晶体管还包括设置在沟道元件上的蚀刻停止层。
29.如权利要求25或26所述的薄膜晶体管，其中，沟道元件对应于有源层的第一区，
源极和漏极设置在沟道元件两侧的有源层中，
栅极绝缘层和栅电极顺序地堆叠在有源层的第一区上。
30.如权利要求25或26所述的薄膜晶体管，其中，栅极绝缘层包括第一层和第二层，
第一层设置在栅电极和第二层之间，并且第二层设置在第一层和沟道元件之间，
第一层包括氮化硅，
第二层包括氧化硅。
31.如权利要求25或26所述的薄膜晶体管，所述薄膜晶体管还包括覆盖薄膜晶体管的钝化层，
其中，钝化层包括顺序堆叠的氧化硅层和氮化硅层。
32.如权利要求25或26所述的薄膜晶体管，其中，栅电极、源极和漏极中的至少一个具有三层电极结构。
33.如权利要求32所述的薄膜晶体管，其中，三层电极结构包括顺序堆叠的第一层、第二层和第三层，
其中，第一层和/或第三层包括钛、钼或它们的组合，
第二层包括铝、铝-钕、铜或它们的组合。
34.一种电子装置，包括权利要求25所述的薄膜晶体管。
35.如权利要求34所述的电子装置，其中，电子装置是显示设备。
36.如权利要求35所述的电子装置，其中，显示设备是有机发光显示设备或液晶显示设备。
CN201310633699.0A 2012-11-30 2013-12-02 半导体材料、包括其的晶体管和包括晶体管的电子装置 Active CN103855194B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20120138508 2012-11-30
KR10-2012-0138508 2012-11-30
KR1020130097345A KR102144992B1 (ko) 2012-11-30 2013-08-16 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
KR10-2013-0097345 2013-08-16

Publications (2)

Publication Number Publication Date
CN103855194A CN103855194A (zh) 2014-06-11
CN103855194B true CN103855194B (zh) 2018-05-01

Family

ID=49582684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310633699.0A Active CN103855194B (zh) 2012-11-30 2013-12-02 半导体材料、包括其的晶体管和包括晶体管的电子装置

Country Status (4)

Country Link
US (2) US9343534B2 (zh)
EP (1) EP2738815B1 (zh)
JP (1) JP6338361B2 (zh)
CN (1) CN103855194B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
CN104167448B (zh) 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102237592B1 (ko) * 2014-09-16 2021-04-08 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US9761732B2 (en) * 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN104934482B (zh) 2015-05-11 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104916546B (zh) * 2015-05-12 2018-03-09 京东方科技集团股份有限公司 阵列基板的制作方法及阵列基板和显示装置
CN115241045A (zh) * 2016-03-22 2022-10-25 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN106211566A (zh) * 2016-08-29 2016-12-07 广州市祺虹电子科技有限公司 一种透明电路板
US10224432B2 (en) * 2017-03-10 2019-03-05 Applied Materials, Inc. Surface treatment process performed on devices for TFT applications
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
KR102448095B1 (ko) * 2017-09-08 2022-09-29 삼성디스플레이 주식회사 표시 장치, 표시 장치 제조 방법, 및 전극 형성 방법
KR102485169B1 (ko) * 2017-09-08 2023-01-09 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 전극 형성 방법
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11810980B2 (en) * 2019-06-28 2023-11-07 Intel Corporation Channel formation for three dimensional transistors
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4990286A (en) 1989-03-17 1991-02-05 President And Fellows Of Harvard College Zinc oxyfluoride transparent conductor
JP2858444B2 (ja) 1993-10-18 1999-02-17 キヤノン株式会社 光起電力素子及びその製造法
JP2001032064A (ja) 1999-07-23 2001-02-06 Nippon Sheet Glass Co Ltd ディスプレイ用基板の製造方法、及び該製造方法により製造されたディスプレイ用基板
US6299294B1 (en) 1999-07-29 2001-10-09 Hewlett-Packard Company High efficiency printhead containing a novel oxynitride-based resistor system
US6624441B2 (en) 2002-02-07 2003-09-23 Eagle-Picher Technologies, Llc Homoepitaxial layers of p-type zinc oxide and the fabrication thereof
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US8197914B2 (en) 2005-11-21 2012-06-12 Air Products And Chemicals, Inc. Method for depositing zinc oxide at low temperatures and products formed thereby
FR2914653B1 (fr) 2007-04-06 2009-05-22 H E F Soc Par Actions Simplifi Cible de pulverisation cathodique d'oxynitrure
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
KR101472798B1 (ko) 2007-06-20 2014-12-16 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
CN101803028B (zh) * 2007-08-02 2013-03-13 应用材料公司 利用薄膜半导体材料的薄膜晶体管
US7771688B2 (en) 2007-09-19 2010-08-10 National Sun Yat-Sen University Method for preparing titanium dioxide particles co-doped with nitrogen and fluorine
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5644071B2 (ja) * 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20100095866A1 (en) 2008-10-21 2010-04-22 Applied Materials, Inc. Transparent conductive zinc oxide film and production method therefor
CN102187476B (zh) 2008-10-21 2013-09-11 应用材料公司 透明导电氧化锌显示器膜及该膜的制造方法
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120021602A (ko) 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
WO2012056807A1 (ja) 2010-10-25 2012-05-03 日本碍子株式会社 セラミックス材料、積層体、半導体製造装置用部材及びスパッタリングターゲット部材
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8894825B2 (en) * 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9379247B2 (en) 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
EP2738815B1 (en) 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors

Also Published As

Publication number Publication date
EP2738815B1 (en) 2016-02-10
US20140151690A1 (en) 2014-06-05
EP2738815A1 (en) 2014-06-04
JP6338361B2 (ja) 2018-06-06
JP2014110429A (ja) 2014-06-12
US9245957B2 (en) 2016-01-26
CN103855194A (zh) 2014-06-11
US20140152936A1 (en) 2014-06-05
US9343534B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
CN103855194B (zh) 半导体材料、包括其的晶体管和包括晶体管的电子装置
US10763371B2 (en) Thin-film transistor, method of manufacturing the same, and display device
CN104704638B (zh) 半导体器件
CN104465394B (zh) 半导体装置及半导体装置的制造方法
CN105009299B (zh) 半导体装置
US9123750B2 (en) Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors
TWI618254B (zh) 半導體材料、包含該半導體材料的電晶體、以及包含該電晶體的電子元件
WO2014181777A1 (ja) 薄膜トランジスタおよびその製造方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
TW201017890A (en) Semiconductor device, method for manufacturing semiconductor device, transistor substrate, illumination device and display device
KR20140049934A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN108538919A (zh) 薄膜晶体管
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
KR20140144388A (ko) 박막 트랜지스터 기판
CN104218096A (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
TWI515793B (zh) 沉積薄膜電極與薄膜堆疊的方法
CN103545377B (zh) 一种氧化物薄膜晶体管及其制造方法
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
KR20150025623A (ko) 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
KR20090059494A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN108352410A (zh) 薄膜晶体管、氧化物半导体膜以及溅射靶材
US20130020567A1 (en) Thin film transistor having passivation layer comprising metal and method for fabricating the same
KR102661897B1 (ko) 저온 공정으로 제작 가능한 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 반도체 소자 및 전자 기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant