KR20150025621A - 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 - Google Patents

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 Download PDF

Info

Publication number
KR20150025621A
KR20150025621A KR20130103428A KR20130103428A KR20150025621A KR 20150025621 A KR20150025621 A KR 20150025621A KR 20130103428 A KR20130103428 A KR 20130103428A KR 20130103428 A KR20130103428 A KR 20130103428A KR 20150025621 A KR20150025621 A KR 20150025621A
Authority
KR
South Korea
Prior art keywords
layer
transistor
channel
additional element
gate
Prior art date
Application number
KR20130103428A
Other languages
English (en)
Inventor
김선재
김태상
류명관
박준석
서석준
손경석
조성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130103428A priority Critical patent/KR20150025621A/ko
Priority to US14/206,025 priority patent/US20150060990A1/en
Priority to CN201410182596.1A priority patent/CN104425611A/zh
Publication of KR20150025621A publication Critical patent/KR20150025621A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관해 개시되어 있다. 개시된 트랜지스터는 다층 구조를 갖는 채널층을 포함할 수 있다. 상기 채널층은 제1 및 제2층을 포함할 수 있고, 상기 제1층이 제2층보다 게이트에 가까이 배치될 수 있다. 상기 제2층은 상기 제1층보다 높은 전기 저항을 가질 수 있다. 상기 제1 및 제2층 중 적어도 하나는 아연(zinc), 산소(oxygen) 및 질소(nitrogen)를 포함하는 반도체 물질을 구비할 수 있다. 또는, 상기 제1 및 제2층 중 적어도 하나는 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하는 반도체 물질을 구비할 수 있다. 상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높을 수 있다. 상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높을 수 있다.

Description

트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자{Transistor, method of manufacturing the same and electronic device including transistor}
트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭소자(switching device)나 구동소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 유기발광표시장치 또는 액정표시장치 등과 같은 표시장치(디스플레이) 분야에서 유용하게 사용된다. 박막 트랜지스터의 성능은 주로 채널층(반도체층)의 물성에 의해 좌우될 수 있다.
현재 상용화되어 있는 대부분의 표시장치(디스플레이)는 비정질실리콘으로 이루어진 채널층을 갖는 박막 트랜지스터(이하, 비정질실리콘 박막 트랜지스터) 또는 다결정실리콘으로 이루어진 채널층을 갖는 박막 트랜지스터(이하, 다결정실리콘 박막 트랜지스터)를 사용한다. 비정질실리콘 박막 트랜지스터의 경우, 전하 이동도가 0.5 ㎠/Vs 내외로 매우 낮기 때문에, 표시장치의 동작 속도를 높이는데 어려움이 있다. 다결정실리콘 박막 트랜지스터의 경우, 결정화 공정, 불순물 주입 공정 및 활성화 공정 등이 요구되기 때문에, 비정질실리콘 박막 트랜지스터에 비해 제조 공정이 복잡하고 제조 단가가 높다. 또한 다결정실리콘층의 균일성을 확보하기가 어렵기 때문에, 다결정실리콘층을 대면적 표시장치의 채널층으로 적용할 경우, 화면 품위가 떨어지는 문제가 발생한다.
차세대 고성능/고해상도/대면적 표시장치(디스플레이)의 구현을 위해, 우수한 성능을 갖는 박막 트랜지스터가 요구되고 있고, 이와 관련해서, 캐리어 이동도(carrier mobility)가 높은 산화물 반도체를 채널층 물질로 적용한 산화물 박막 트랜지스터에 대한 연구가 이루어지고 있다. 그러나, 고이동도 특성을 가지면서 우수한 스위칭 특성(ON/OFF 특성) 및 신뢰성 특성을 만족시킬 수 있는 트랜지스터(박막 트랜지스터)의 제조는 용이하지 않다.
다층 구조의 채널을 구비한 트랜지스터를 제공한다.
고이동도 특성 및 우수한 스위칭 특성을 갖는 트랜지스터를 제공한다.
오프-커런트(OFF-current) 레벨이 낮은 트랜지스터를 제공한다.
문턱전압이 조절된 트랜지스터를 제공한다.
채널층의 열화를 억제하여 향상된 신뢰성을 갖는 트랜지스터를 제공한다.
상기 트랜지스터의 제조방법을 제공한다.
상기 트랜지스터를 포함하는 전자소자(ex, 표시장치)를 제공한다.
본 발명의 일 측면(aspect)에 따르면, 다층 구조를 갖는 채널층; 상기 채널층의 제1 및 제2영역에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고, 상기 채널층은 제1 및 제2층을 포함하되 상기 제1층이 상기 제2층보다 상기 게이트에 가깝게 배치되고, 상기 제1 및 제2층은 아연(zinc), 산소(oxygen) 및 질소(nitrogen)를 포함하는 반도체 물질을 구비하며, 상기 제2층은 상기 제1층보다 높은 전기 저항을 갖는 트랜지스터가 제공된다.
상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높을 수 있다.
상기 제2층은 불소(fluorine)를 더 포함할 수 있다.
상기 제1층은 불소를 포함하지 않을 수 있다.
상기 제1 및 제2층은 모두 불소를 더 포함할 수 있고, 이 경우, 상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높을 수 있다.
상기 제1 및 제2층 중 적어도 하나는 추가원소 X를 더 포함할 수 있다. 여기서, 상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함할 수 있다.
상기 제1층의 상기 추가원소 X의 함유량과 상기 제2층의 상기 추가원소 X의 함유량은 서로 다를 수 있다.
상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 동일할 수 있다.
상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 다를 수 있다.
상기 제2층은 상기 트랜지스터의 오프-커런트(OFF-current)를 낮추는 구성을 가질 수 있다.
상기 제2층은 상기 트랜지스터의 문턱전압을 양(+)의 방향으로 증가시키는 구성을 가질 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다.
상기 게이트가 상기 채널층 아래에 구비된 경우, 상기 채널층 상에 식각정지층이 더 구비될 수 있다.
상기 게이트는 상기 채널층 위에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 표시장치가 제공된다.
상기 표시장치는 유기발광표시장치 또는 액정표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
본 발명의 다른 측면에 따르면, 다층 구조를 갖는 채널층; 상기 채널층의 제1 및 제2영역에 각각 접촉된 소오스 및 드레인; 상기 채널층에 대응하는 게이트; 및 상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고, 상기 채널층은 제1 및 제2층을 포함하되 상기 제1층이 상기 제2층보다 상기 게이트에 가깝게 배치되고, 상기 제1 및 제2층 중 적어도 하나는 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하는 반도체 물질로 형성되고, 상기 제2층은 상기 제1층보다 높은 전기 저항을 갖는 트랜지스터가 제공된다.
상기 제1층은 아연 플루오르나이트라이드(zinc fluoronitride)를 포함할 수 있고, 상기 제2층은 아연 옥사이드(zinc oxide), 아연 옥시나이트라이드(zinc oxynitride) 및 아연 플루오르옥시나이트라이드(zinc fluorooxynitride) 중 하나를 포함할 수 있다.
상기 제1 및 제2층은 모두 아연 플루오르나이트라이드(zinc fluoronitride)를 포함할 수 있고, 이 경우, 상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높을 수 있다.
상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높을 수 있다.
상기 제1 및 제2층 중 적어도 하나는 추가원소 X를 더 포함할 수 있다. 여기서, 상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함할 수 있다.
상기 제1층의 상기 추가원소 X의 함유량과 상기 제2층의 상기 추가원소 X의 함유량은 서로 다를 수 있다.
상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 동일할 수 있다.
상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 다를 수 있다.
상기 제2층은 상기 트랜지스터의 오프-커런트(OFF-current)를 낮추는 구성을 가질 수 있다.
상기 제2층은 상기 트랜지스터의 문턱전압을 양(+)의 방향으로 증가시키는 구성을 가질 수 있다.
상기 게이트는 상기 채널층 아래에 구비될 수 있다.
상기 게이트가 상기 채널층 아래에 구비된 경우, 상기 채널층 상에 식각정지층이 더 구비될 수 있다.
상기 게이트는 상기 채널층 위에 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 트랜지스터를 포함하는 표시장치가 제공된다.
상기 표시장치는 유기발광표시장치 또는 액정표시장치일 수 있다.
상기 트랜지스터는 스위칭소자 또는 구동소자로 사용될 수 있다.
고이동도 특성 및 우수한 스위칭 특성을 갖는 트랜지스터를 구현할 수 있다. 오프-커런트(OFF-current) 레벨이 낮은 트랜지스터를 구현할 수 있다. 문턱전압이 조절된 트랜지스터를 구현할 수 있다. 우수한 신뢰성을 갖는 트랜지스터를 구현할 수 있다.
위와 같은 트랜지스터를 전자소자(ex, 표시장치)에 적용하면, 상기 전자소자의 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 9는 본 발명의 실시예에 따른 다층 구조의 채널층을 적용한 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다.
도 10은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 일례를 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 트랜지스터, 트랜지스터의 제조방법 및 트랜지스터를 포함하는 전자소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예의 트랜지스터는 게이트전극(G10)이 채널층(C10) 아래에 구비되는 바텀(bottom) 게이트 구조의 박막 트랜지스터이다.
도 1을 참조하면, 기판(SUB10) 상에 게이트전극(G10)이 구비될 수 있다. 기판(SUB10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트전극(G10)은 일반적인 전극 물질(금속, 합금, 도전성 금속산화물, 도전성 금속질화물 등)로 형성될 수 있다. 게이트전극(G10)은 단층 구조 또는 다층 구조를 가질 수 있다. 기판(SUB10) 상에 게이트전극(G10)을 덮는 게이트절연층(GI10)이 구비될 수 있다. 게이트절연층(GI10)은 실리콘 산화물층, 실리콘 산질화물층이나 실리콘 질화물층을 포함할 수 있으나, 그 밖의 다른 물질층, 예컨대, 실리콘 질화물층보다 유전상수가 큰 고유전물질층을 포함할 수도 있다. 게이트절연층(GI10)은 실리콘 산화물층, 실리콘 산질화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조를 가질 수도 있다. 구체적인 예로, 게이트절연층(GI10)은 실리콘 질화물층과 실리콘 산화물층의 적층 구조를 가질 수 있다. 이 경우, 게이트전극(G10) 상에 상기 실리콘 질화물층과 상기 실리콘 산화물층이 순차로 구비될 수 있다.
게이트절연층(GI10) 상에 채널층(C10)이 구비될 수 있다. 채널층(C10)은 게이트전극(G10) 위쪽에 게이트전극(G10)과 대향하도록 구비될 수 있다. 채널층(C10)의 X축 방향 폭은 게이트전극(G10)의 X축 방향 폭보다 클 수 있다. 그러나 경우에 따라서는, 채널층(C10)의 폭이 게이트전극(G10)의 폭과 유사하거나 그보다 작을 수도 있다. 채널층(C10)은 적어도 두 개의 반도체층을 포함하는 다층 구조를 가질 수 있다. 일례로, 채널층(C10)은 제1반도체층(이하, 제1층)(10) 및 제2반도체층(이하, 제2층)(20)을 구비하는 이중층 구조를 가질 수 있다. 제1층(10)은 제2층(20)보다 게이트전극(G10)에 가까이 배치된 층으로서, 메인 채널(main channel)의 역할을 할 수 있다. 제2층(20)은 제1층(10)보다 게이트전극(G10)에서 멀리 배치된 층으로서, 서브 채널(sub-channel)의 역할을 할 수 있다. 제1층(10)은 프론트 채널(front channel)이라 할 수 있고, 제2층(20)은 백 채널(back channel)이라 할 수 있다. 제1층(10) 및 제2층(20)의 물질 및 물성 등에 대해서는 추후에 상세히 설명한다. 채널층(C10)의 구성에 의해 트랜지스터의 특성, 성능, 신뢰성 등이 향상될 수 있다. 이에 대해서도 추후에 자세히 설명한다.
게이트절연층(GI10) 상에 채널층(C10)의 제1 및 제2영역(예컨대, 양단)에 각각 접촉되는 소오스전극(S10) 및 드레인전극(D10)이 구비될 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 단층 구조 또는 다층 구조를 가질 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 금속, 합금, 도전성 금속산화물 또는 도전성 금속질화물 등으로 구성될 수 있다. 소오스전극(S10) 및 드레인전극(D10)의 물질은 게이트전극(G10)의 물질과 동일하거나 유사할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트전극(G10)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소오스전극(S10) 및 드레인전극(D10)의 형태 및 위치는 달라질 수 있다.
게이트절연층(GI10) 상에 채널층(C10), 소오스전극(S10) 및 드레인전극(D10)을 덮는 보호층(passivation layer)(P10)이 구비될 수 있다. 보호층(P10)은 실리콘 산화물층, 실리콘 산질화물층, 실리콘 질화물층 또는 유기층이거나, 이들 중 적어도 두 개 이상이 적층된 구조를 가질 수 있다. 예컨대, 보호층(P10)은 실리콘 산화물 또는 실리콘 질화물로 구성된 단층 구조를 갖거나, 실리콘 산화물층과 그 위에 구비된 실리콘 질화물층을 포함하는 다층 구조를 가질 수 있다. 또한, 보호층(P10)은 삼중층 이상의 다층 구조를 가질 수도 있다. 이 경우, 보호층(P10)은 순차로 적층된 실리콘 산화물층, 실리콘 산질화물층 및 실리콘 질화물층을 포함할 수 있다. 그 밖에도, 보호층(P10)의 구성은 다양하게 변화될 수 있다. 게이트전극(G10), 게이트절연층(GI10), 소오스전극(S10), 드레인전극(D10) 및 보호층(P10)의 두께는 각각 50∼300nm, 50∼400nm, 10∼200nm, 10∼200nm 및 50∼1200nm 정도일 수 있다. 그러나 이 두께 범위는, 경우에 따라, 달라질 수 있다.
이하에서는, 채널층(C10)을 구성하는 층들(10, 20)의 물질 및 물성 등에 대해 상세히 설명한다.
제1층(10)은 아연(zinc), 산소(oxygen) 및 질소(nitrogen)를 포함하는 제1반도체 물질로 형성될 수 있고, 제2층(20)은 아연, 산소 및 질소를 포함하는 제2반도체 물질로 형성될 수 있다. 제2층(20)의 전기 저항은 제1층(10)의 전기 저항보다 높을 수 있다. 예컨대, 제1층(10)은 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 기반의 반도체 물질을 포함할 수 있고, 제2층(20)도 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 기반의 반도체 물질을 포함할 수 있다. 이때, 제2층(20)의 산소 함유량은 제1층(10)의 산소 함유량보다 높을 수 있다. 이러한 산소 함유량의 차이로 인해, 제2층(20)은 제1층(10)보다 높은 전기 저항을 가질 수 있다.
제1층(10) 및 제2층(20)이 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 기반의 반도체를 포함하는 경우, 제1층(10) 및 제2층(20) 중 적어도 하나는 불소(fluorine)를 더 포함할 수 있다. 일례로, 제2층(20)은 불소를 더 포함할 수 있고, 제1층(10)은 불소를 포함하지 않을 수 있다. 이 경우, 제2층(20)은 아연 플루오르옥시나이트라이드(zinc fluorooxynitride)(ZnONF) 기반의 반도체를 포함할 수 있고, 제1층(10)은 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 기반의 반도체를 포함할 수 있다. 이와 같이, 제1층(10)과 제2층(20) 중에서 제2층(20)만 불소를 더 포함하는 경우, 불소로 인해, 제2층(20)의 전기 저항이 제1층(10)의 전기 저항보다 높아질 수 있다. 다른 경우, 제1층(10) 및 제2층(20) 모두 불소를 포함할 수 있다. 즉, 제1층(10) 및 제2층(20) 모두 아연 플루오르옥시나이트라이드(zinc fluorooxynitride)(ZnONF) 기반의 반도체를 포함할 수 있다. 이때, 제2층(20)의 불소 함유량은 제1층(10)의 불소 함유량보다 클 수 있다. 이러한 불소 함유량의 차이로 인해, 제2층(20)은 제1층(10)보다 높은 전기 저항을 가질 수 있다.
제1층(10) 및 제2층(20)이 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 기반의 반도체를 포함하는 경우, 제1층(10) 및 제2층(20) 중 적어도 하나는 추가원소 X를 더 포함할 수 있다. 여기서, 상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수 있다. 제1층(10)의 상기 추가원소 X의 함유량과 제2층(20)의 상기 추가원소 X의 함유량은 서로 다를 수 있다. 제1층(10) 및 제2층(20)의 전기 저항은 상기 추가원소 X의 함유량에 의해 제어될 수 있다. 일례로, 제2층(20)의 Al 함유량이 클수록, 제2층(20)의 전기 저항은 높아질 수 있다. 따라서, 제2층(20)에만 선택적으로 Al을 첨가하거나, 제2층(20)의 Al 함유량을 제1층(10)의 Al 함유량보다 높여줌으로써, 제2층(20)의 전기 저항을 제1층(10)의 전기 저항보다 크게 만들 수 있다. 또한, 제1층(10) 및 제2층(20) 모두 추가원소 X를 포함하는 경우, 제1층(10)의 추가원소 X와 제2층(20)의 추가원소 X는 서로 같을 수도 있지만, 서로 다를 수도 있다. 즉, 제1층(10) 및 제2층(20)에 동일한 추가원소 X를 함유시키거나, 서로 다른 추가원소 X를 함유시킬 수 있다. 추가원소 X의 함유량뿐 아니라, 추가원소 X의 종류에 의해서도 제1층(10) 및 제2층(20)의 전기 저항 등이 제어될 수 있다.
다른 실시예에 따르면, 제1층(10) 및 제2층(20) 중 적어도 하나는 아연 플루오르나이트라이드(zinc fluoronitride)(ZnNF)를 포함하는 반도체 물질로 형성될 수 있다. 이때, 제2층(20)은 제1층(10)보다 높은 전기 저항을 가질 수 있다. 일례로, 제1층(10)은 아연 플루오르나이트라이드(zinc fluoronitride)(ZnNF)를 포함할 수 있고, 제2층(20)은 아연 옥사이드(zinc oxide)(ZnO), 아연 옥시나이트라이드(zinc oxynitride)(ZnON) 및 아연 플루오르옥시나이트라이드(zinc fluorooxynitride)(ZnONF) 중 하나를 포함할 수 있다. 이때, 제2층(20)은 산소(oxygen)를 포함하는 물질(화합물)로 구성될 수 있고, 제1층(10)은 산소를 포함하지 않거나 거의 포함하지 않을 수 있다. 따라서, 제2층(20)의 산소 함유량은 제1층(10)의 산소 함유량보다 높을 수 있다. 이와 관련해서, 제2층(20)의 전기 저항은 제1층(10)의 전기 저항보다 높을 수 있다. 다른 경우, 제1층(10) 및 제2층(20) 모두 아연 플루오르나이트라이드(zinc fluoronitride)(ZnNF)를 포함하는 반도체 물질로 형성될 수 있다. 이때, 제2층(20)의 불소 함유량은 제1층(10)의 불소 함유량보다 높을 수 있다. 이러한 불소 함유량의 차이로 인해, 제2층(20)은 제1층(10)보다 높은 전기 저항을 가질 수 있다.
제1층(10) 및 제2층(20) 중 적어도 하나가 아연 플루오르나이트라이드(zinc fluoronitride)(ZnNF)를 포함하는 반도체 물질로 형성된 경우, 제1층(10) 및 제2층(20) 중 적어도 하나는 추가원소 X를 더 포함할 수 있다. 상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 상기 양이온 중 적어도 하나와 상기 음이온 중 적어도 하나를 포함할 수도 있다. 단, 제1층(10) 및/또는 제2층(20)이 불소(F)를 이미 포함하고 있는 경우, 상기 추가원소에서 F는 제외될 수 있다. 제1층(10)의 상기 추가원소 X의 함유량과 제2층(20)의 상기 추가원소 X의 함유량은 서로 다를 수 있다. 제1층(10) 및 제2층(20)의 전기 저항은 상기 추가원소 X의 함유량에 의해 제어될 수 있다. 일례로, 제2층(20)의 Al 함유량이 클수록, 제2층(20)의 전기 저항은 높아질 수 있다. 또한, 제1층(10) 및 제2층(20) 모두 추가원소 X를 포함하는 경우, 제1층(10)의 추가원소 X와 제2층(20)의 추가원소 X는 서로 같거나 다를 수 있다. 추가원소 X의 함유량뿐 아니라, 추가원소 X의 종류에 의해서도 제1층(10) 및 제2층(20)의 전기 저항 등이 제어될 수 있다.
위에서 설명한 바와 같이, 제2층(20)의 전기 저항은 제1층(10)의 전기 저항보다 높을 수 있다. 다시 말해, 제2층(20)의 전기 전도도는 제1층(10)의 전기 전도도보다 낮을 수 있다. 또한, 제2층(20)의 캐리어 농도는 제1층(10)의 캐리어 농도보다 낮을 수 있다. 제2층(20)의 홀 이동도(Hall mobility)는 제1층(10)의 홀 이동도(Hall mobility)보다 낮을 수 있다. 게이트전극(G10)에서 멀리 배치된 제2층(20)의 전기 저항을 높여줌으로써, 오프(OFF) 상태에서의 누설전류를 억제할 수 있고, 결과적으로, 트랜지스터의 오프-커런트(OFF-current) 레벨을 낮출 수 있다. 다시 말해, 백 채널영역(back channel region)인 제2층(20)이 상대적으로 높은 전기 저항을 갖는 경우, 백 채널영역을 통한 오프-커런트(OFF-current)의 흐름이 억제될 수 있다. 트랜지스터의 오프-커런트(OFF-current) 레벨이 낮아지면, 그에 따른 다양한 효과를 얻을 수 있다. 오프-커런트(OFF-current) 레벨이 높은 트랜지스터를 적용하여 표시장치(디스플레이)를 제조하면, 패널 구동시, 누설전류로 인해 그레이 스케일(grey scale) 표현에 어려움이 있을 수 있고, 노드(node) 전위를 유지시키기가 용이하지 않을 수 있다. 그러나, 본 발명의 실시예에 따르면, 트랜지스터의 오프-커런트(OFF-current) 레벨을 낮출 수 있기 때문에, 이러한 트랜지스터를 표시장치(디스플레이)에 적용하면, 우수한 그레이 스케일(grey scale) 표현이 가능하고 스위칭 특성이 향상될 수 있다.
또한, 상대적으로 높은 전기 저항을 갖는 제2층(20)에 의해 트랜지스터의 문턱전압(threshold voltage)이 양(+)의 방향으로 이동할 수 있다. 트랜지스터의 문턱전압이 음(-)의 방향으로 높은 값(즉, 높은 음의 값)을 갖는 경우, 입력 신호의 전압(절대값)이 높아지는 문제가 있으며, 이로 인해 소비전력이 증가하는 등의 문제가 발생할 수 있다. 그러나, 본 발명의 실시예에서는 제2층(20)에 의해 트랜지스터의 문턱전압이 양(+)의 방향으로 증가하기 때문에, 트랜지스터의 구동이 용이해질 수 있고, 소비전력이 낮아지는 효과를 얻을 수 있다.
또한, 본 실시예에서는 제2층(20)으로 메인 채널인 제1층(10)을 보호하는 효과를 얻을 수 있다. 트랜지스터의 제조시, 채널층(C10)은 플라즈마 공정이나 습식 공정에 노출될 수 있고, 그로 인해 특성이 변화되거나 열화될 가능성이 있다. 특히, 아연 옥시나이트라이드(zinc oxynitride) 또는 아연 플루오르나이트라이드(zinc fluoronitride) 기반의 반도체의 경우, 플라즈마 공정이나 습식 공정에 의해 그 특성이 쉽게 열화될 수 있고, 이는 상기 반도체를 포함하는 트랜지스터의 신뢰성 저하로 이어진다. 그러나 본 실시예에서와 같이, 상대적으로 높은 전기 저항을 가지면서 플라즈마나 습식 공정 등에 대한 저항력이 큰 제2층(20)을 제1층(10) 상에 구비시킴으로써, 메인 채널층인 제1층(10)이 열화되는 것을 억제/방지할 수 있다. 이와 관련해서, 트랜지스터의 신뢰성이 향상될 수 있다. 또한, 제2층(20)을 제1층(10) 상에 구비시킬 경우, 채널층(C10)을 보호하기 위한 식각정지층(etch stop layer)을 형성하지 않고 트랜지스터를 제조할 수 있다. 이 경우, 공정이 단순화되는 효과를 얻을 수 있다.
또한, 제2층(20)에 의해 트랜지스터의 음전압 스트레스(nagative bias stress)에 대한 신뢰성이 향상될 수 있다. 채널층의 정공(hole) 농도가 높을수록, 트랜지스터의 음전압 스트레스에 대한 신뢰성이 약화될 수 있다. 본 실시예의 경우, 제2층(20)의 정공 농도는 산소(O) 또는 불소(F) 등에 의해 감소할 수 있기 때문에, 제2층(20)의 정공 농도는 제1층(10)의 정공 농도보다 낮을 수 있다. 따라서, 제2층(20)에 의해 트랜지스터의 음전압 스트레스에 대한 신뢰성이 개선될 수 있다.
또한, 본 발명의 실시예에 따른 트랜지스터는 상대적으로 전기 저항이 낮고 홀 이동도(Hall mobility)가 높은 제1층(10)에 의해 높은 전계 효과 이동도(field effect mobility)를 가질 수 있다. 따라서, 상기 트랜지스터는 고이동도(높은 전계 효과 이동도) 특성을 가지면서, 낮은 오프-커런트(OFF-current) 특성 및 우수한 신뢰성을 가질 수 있다.
단층 구조의 산질화물(ex, zinc oxynitride) 채널층을 갖는 박막 트랜지스터의 경우, 비교적 높은 오프-커런트(OFF-current) 레벨을 갖고, 음(-)의 방향으로 높은 문턱전압을 가지며, 채널층의 특성이 쉽게 열화되는 등의 문제가 있을 수 있다. 또한, 상기 단층 구조의 산질화물 채널층은 높은 정공 농도로 인해, 이를 포함한 트랜지스터는 취약한 음전압 신뢰성을 가질 수 있다. 그러나, 본 발명의 실시예에서와 같이, 2층 이상의 다층 구조를 갖는 채널층(C10)을 사용하는 경우, 위와 같은 문제들을 억제/방지하고, 우수한 성능 및 신뢰성을 갖는 트랜지스터를 구현할 수 있다.
한편, 채널층(C10)을 구성하는 반도체 물질은 비정질 또는 결정질이거나, 비정질과 결정질이 혼합된 결정구조를 가질 수 있다. 또한, 상기 반도체 물질은 비정질 매트릭스(amorphous matrix) 내에 복수의 나노결정상(nanocrystalline phase)을 포함하는 구성을 가질 수 있다. 그리고, 채널층(C10)의 두께는 5∼300nm 정도, 예컨대, 10∼200nm 정도일 수 있다. 메인 채널인 제1층(10)의 두께는 5∼100nm 정도일 수 있다. 서브 채널인 제2층(20)의 두께는 5∼100nm 정도일 수 있다. 그러나, 제1층(10) 및 제2층(20)의 두께 범위 및 채널층(C10) 전체의 두께 범위는 달라질 수 있다.
부가적으로, 전술한 설명에서 ZnON, ZnONF, ZnNF 등은 단지 구성원소들을 나열하여 표현한 것이고, 여기에서 구성원소들의 조성비는 무시되었다. 예컨대, ZnON이라는 표현은 Zn, O 및 N의 조성비가 1:1:1 이라는 것을 의미하는 것이 아니고, 단지 Zn, O 및 N으로 구성된 물질(화합물)이라는 것을 의미한다. 이는 본 명세서의 다른 부분에서도 마찬가지이다. 또한, ZnON, ZnONF, ZnNF 등은 "화합물" 또는 "화합물을 포함하는 물질"이라고 할 수 있으므로, 이런 측면에서, 상기 ZnON, ZnONF, ZnNF 등은 화합물 반도체 물질 또는 화합물을 포함하는 반도체 물질이라고 할 수 있다. 따라서, 본 명세서에서 상기 화합물 반도체 물질 및 화합물을 포함하는 반도체 물질이라는 용어는 넓게 해석되어야 한다.
본 발명의 다른 실시예에 따르면, 도 1의 트랜지스터는 채널층(C10) 상에 식각정지층(etch stop layer)을 더 구비할 수 있다. 그 예가 도 2에 도시되어 있다.
도 2를 참조하면, 채널층(C10) 상에 식각정지층(ES10)이 더 구비될 수 있다. 식각정지층(ES10)의 X축 방향 폭은 채널층(C10)보다 작을 수 있다. 채널층(C10)의 양단은 식각정지층(ES10)으로 커버되지 않을 수 있다. 소오스전극(S10)은 식각정지층(ES10)과 채널층(C10)의 일단을 덮을 수 있고, 드레인전극(D10)은 식각정지층(ES10)과 채널층(C10)의 타단을 덮을 수 있다. 식각정지층(ES10)은 소오스전극(S10) 및 드레인전극(D10)을 형성하기 위한 식각 공정에서, 상기 식각에 의해 채널층(C10)이 손상되는 것을 방지하는 역할을 할 수 있다. 식각정지층(ES10)은, 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 유기절연물 등을 포함할 수 있다. 식각정지층(ES10)의 사용 여부는 채널층(C10)의 물질과 소오스전극(S10) 및 드레인전극(D10)의 물질에 따라 결정될 수 있다. 또는, 식각정지층(ES10)의 사용 여부는 소오스전극(S10) 및 드레인전극(D10)을 형성하기 위한 식각 공정에 따라 결정될 수 있다. 식각정지층(ES10)을 구비하는 것을 제외하면, 도 2의 구조는 도 1과 동일할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예에 따른 트랜지스터는 게이트전극(G20)이 채널층(C20) 위에 구비되는 탑(top) 게이트 구조의 박막 트랜지스터이다.
도 3을 참조하면, 기판(SUB20) 상에 채널층(C20)이 구비될 수 있다. 채널층(C20)은 도 1의 채널층(C10)이 위·아래로 뒤집힌 구조(즉, 역구조) 혹은 그와 유사한 구조를 가질 수 있다. 즉, 도 2의 채널층(C20)은 기판(SUB20) 상에 도 1의 제2층(20)과 등가한 제2층(22)과 도 1의 제1층(10)과 등가한 제1층(11)이 순차로 구비된 구조를 가질 수 있다. 즉, 채널층(C20)은 아래로부터 제2층(22)과 제1층(11)이 순차로 구비된 구조를 가질 수 있다. 제1층(11) 및 제2층(22)의 물질/조성/특성 등은 도 1을 참조하여 설명한 제1층(10) 및 제2층(20)의 그것과 동일하거나 유사할 수 있으므로, 이에 대한 반복 설명은 생략한다. 기판(SUB20) 상에 채널층(C20)의 제1 및 제2영역(예컨대, 양단)에 각각 접촉된 소오스전극(S20) 및 드레인전극(D20)이 구비될 수 있다. 기판(SUB20) 상에 채널층(C20), 소오스전극(S20) 및 드레인전극(D20)을 덮는 게이트절연층(GI20)이 구비될 수 있다. 게이트절연층(GI20) 상에 게이트전극(G20)이 구비될 수 있다. 게이트전극(G20)은 채널층(C20) 위쪽에 위치할 수 있다. 게이트절연층(GI20) 상에 게이트전극(G20)을 덮는 보호층(P20)이 구비될 수 있다. 도 3의 기판(SUB20), 소오스전극(S20), 드레인전극(D20), 게이트절연층(GI20), 게이트전극(G20) 및 보호층(P20) 각각의 물질/구조/두께 등은 도 1의 기판(SUB10), 소오스전극(S10), 드레인전극(D10), 게이트절연층(GI10), 게이트전극(G10) 및 보호층(P10) 각각의 그것들과 동일하거나 유사할 수 있다.
도 3에서 채널층(C20)과 소오스전극(S20) 및 드레인전극(D20)의 위치 관계는 달라질 수 있다. 그 일례가 도 4에 도시되어 있다.
도 4를 참조하면, 기판(SUB20) 상에 서로 이격된 소오스전극(S20') 및 드레인전극(D20')이 구비될 수 있다. 소오스전극(S20')과 드레인전극(D20') 사이의 기판(SUB20) 상에 두 전극(S20', D20')에 접촉된 채널층(C20')이 구비될 수 있다. 그러므로 소오스전극(S20') 및 드레인전극(D20')은 채널층(C20')의 하면 양단에 접촉될 수 있다. 채널층(C20')은 제2층(22') 및 제1층(11')이 적층된 구조를 가질 수 있다. 제1층(11') 및 제2층(22')은 각각 도 3의 제1층(11) 및 제2층(22)과 동일한 물질로 구성될 수 있다. 채널층(C20')과 소오스전극(S20') 및 드레인전극(D20') 사이의 위치 관계 및 이들의 형태가 변화된 것을 제외하면, 도 4의 구조는 도 5와 동일할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 본 실시예에 따른 트랜지스터는 게이트전극(G30)이 채널영역(C30) 위에 구비되는 탑(top) 게이트 구조의 박막 트랜지스터이다.
도 5를 참조하면, 기판(SUB30) 상에 활성층(A30)이 구비될 수 있다. 기판(SUB30)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 활성층(A30)은 반도체 물질로 형성될 수 있고, 이중층 이상의 다층 구조를 가질 수 있다. 예컨대, 활성층(A30)은 제1반도체층(이하, 제1층)(13) 및 제2반도체층(이하, 제2층)(23)을 포함할 수 있다. 제2층(23) 상에 제1층(13)이 구비될 수 있다. 활성층(A30)은 그 중앙부 혹은 그 부근에 채널영역(C30)을 가질 수 있다. 채널영역(C30)에서 제1층(13) 및 제2층(23)의 물질 구성, 물성 등은 도 1을 참조하여 설명한 제1층(10) 및 제2층(20)의 그것들과 동일하거나 유사할 수 있다. 다시 말해, 채널영역(C30)에서 제1층(13)의 물질 및 물성은 도 1의 제1층(10)과 동일하거나 유사할 수 있고, 제2층(23)의 물질 및 물성은 도 1의 제2층(20)과 동일하거나 유사할 수 있다.
활성층(A30)의 채널영역(C30) 상에 게이트절연층(GI30)과 게이트전극(G30)이 순차로 적층된 적층구조물(SS30)이 구비될 수 있다. 적층구조물(SS30) 양측의 활성층(A30) 내에 소오스영역(S30) 및 드레인영역(D30)이 구비될 수 있다. 소오스영역(S30) 및 드레인영역(D30)은 채널영역(C30)보다 높은 전기전도도를 가질 수 있다. 소오스영역(S30) 및 드레인영역(D30)은 도전성 영역일 수 있다. 소오스영역(S30) 및 드레인영역(D30)은 플라즈마 처리된 영역일 수 있다. 예컨대, 소오스영역(S30) 및 드레인영역(D30)은 수소(H)를 포함하는 플라즈마로 처리된 영역일 수 있다. 적층구조물(SS30) 양측의 활성층(A30)을 수소(H)를 포함하는 가스의 플라즈마로 처리하면, 도전성을 갖게 되어 소오스영역(S30) 및 드레인영역(D30)이 될 수 있다. 이때, 상기 수소(H)를 포함하는 가스는 NH3, H2, SiH4 등일 수 있다. 상기 수소(H)를 포함하는 가스의 플라즈마로 활성층(A30)의 양단부를 처리하면, 수소가 활성층(A30) 내에 들어가 캐리어(carrier)로 작용할 수 있다. 또한, 수소의 플라즈마는 활성층(A30)의 음이온(anion)(산소 등)을 제거하는 역할을 할 수 있고, 그 결과, 플라즈마 처리 영역의 전기전도도가 높아질 수 있다. 이와 관련해서, 소오스영역(S30) 및 드레인영역(D30)은 음이온(산소 등)의 농도가 상대적으로 낮은 영역을 포함할 수 있다. 다시 말해, 소오스영역(S30) 및 드레인영역(D30)은 양이온(cation)의 농도가 상대적으로 높은 영역, 예컨대, 아연-리치(Zn-rich) 영역을 포함할 수 있다.
기판(SUB30) 상에 게이트전극(G30), 소오스영역(S30) 및 드레인영역(D30)을 덮는 층간절연층(ILD30)이 구비될 수 있다. 층간절연층(ILD30) 상에 소오스영역(S30) 및 드레인영역(D30)과 전기적으로 연결된 제1 및 제2전극(E31, E32)이 구비될 수 있다. 소오스영역(S30)과 제1전극(E31)은 제1도전성플러그(PG31)에 의해, 드레인영역(D30)과 제2전극(E32)은 제2도전성플러그(PG32)에 의해 연결될 수 있다. 제1 및 제2전극(E31, E32)은 각각 소오스전극 및 드레인전극이라 할 수 있다. 혹은, 소오스영역(S30) 및 드레인영역(D30) 자체를 소오스전극 및 드레인전극이라 할 수도 있다. 층간절연층(ILD30) 상에 제1 및 제2전극(E31, E32)을 덮는 보호층(passivation layer)(미도시)이 더 구비될 수 있다.
본 실시예에 따른 박막 트랜지스터는 게이트전극(G30)의 위치에 의해 그 양측의 소오스/드레인영역(S30, D30)의 위치가 자동적으로 결정되는 자기 정렬(self-aligned) 탑(top) 게이트 구조를 가질 수 있다. 이때, 소오스영역(S30) 및 드레인영역(D30)은 게이트전극(G30)과 오버랩(overlap)되지 않을 수 있다. 이러한 구조는 소자(트랜지스터)의 스케일 다운(scale down) 및 동작 속도 개선에 유리할 수 있다. 특히, 기생 캐패시턴스(parasitic capacitance)를 줄일 수 있기 때문에, RC(resistance-capacitance) 지연(delay) 현상을 억제할 수 있고, 결과적으로, 동작 속도가 개선될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다. 도 6은 도 5에서 변형된 것으로, 적층구조물(SS30)의 양측벽에 절연스페이서(SP30)가 구비되고, 변형된 소오스영역(S30') 및 드레인영역(D30')을 갖는다는 점에서 도 5의 구조와 차이가 있다.
도 6을 참조하면, 적층구조물(SS30)의 양측벽에 절연스페이서(SP30)가 구비될 수 있다. 적층구조물(SS30) 양측의 활성층(A30) 내에 소오스영역(S30') 및 드레인영역(D30')이 구비되어 있다. 소오스영역(S30') 및 드레인영역(D30') 각각은 전기 전도도가 다른 두 개의 영역(이하, 제1 및 제2도전영역)(d1, d2)을 포함할 수 있고, 이들 중 제1도전영역(d1)이 채널영역(C30)에 인접하게, 즉, 절연스페이서(SP30) 아래에 구비될 수 있다. 제1도전영역(d1)의 전기 전도도는 제2도전영역(d2)의 전기 전도도보다 낮을 수 있다. 이러한 제1도전영역(d1)은 LDD(lightly doped drain) 영역과 유사한 영역일 수 있다. 소오스영역(S30') 및 드레인영역(D30')은 플라즈마 처리된 영역일 수 있다. 제1도전영역(d1)의 플라즈마 처리 시간 또는 횟수는 제2도전영역(d2)의 플라즈마 처리 시간 또는 횟수보다 짧거나 적을 수 있다.
이하에서는, 본 발명의 실시예에 따른 트랜지스터의 제조방법을 예시적으로 설명한다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 바텀(bottom) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 7a를 참조하면, 기판(SUB10) 상에 게이트전극(G10)을 형성하고, 게이트전극(G10)을 덮는 게이트절연층(GI10)을 형성할 수 있다. 기판(SUB10)은 유리 기판일 수 있지만, 그 밖의 다른 기판, 예컨대, 플라스틱 기판이나 실리콘 기판 등 통상의 반도체소자 공정에서 사용되는 다양한 기판 중 어느 하나일 수 있다. 게이트전극(G10)은 일반적인 전극 물질(금속, 합금, 도전성 금속산화물, 도전성 금속질화물 등)로 형성할 수 있다. 게이트전극(G10)은 단층 구조 또는 다층 구조로 형성할 수 있다. 게이트절연층(GI10)은 실리콘 산화물, 실리콘 산질화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수도 있다. 게이트절연층(GI10)은 실리콘 산화물층, 실리콘 산질화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조로 형성할 수도 있다. 구체적인 예로, 게이트절연층(GI10)은 실리콘 질화물층과 실리콘 산화물층의 적층 구조로 형성할 수 있다. 이 경우, 게이트전극(G10) 상에 상기 실리콘 질화물층과 상기 실리콘 산화물층을 순차로 적층하여 게이트절연층(GI10)을 형성할 수 있다.
도 7b를 참조하면, 게이트절연층(GI10) 상에 채널층(C10)을 형성할 수 있다. 채널층(C10)은 반도체로 형성할 수 있고, 이중층 이상의 다층 구조로 형성할 수 있다. 일례로, 채널층(C10)은 제1반도체층(이하, 제1층)(10)과 제2반도체층(이하, 제2층)(20)의 이중층 구조로 형성할 수 있다. 제1층(10) 및 제2층(20)의 물질, 물성 등은 도 1을 참조하여 설명한 제1층(10) 및 제2층(20)의 그것들과 동일할 수 있다. 채널층(C10)의 두께는 5∼300nm 정도, 예컨대, 10∼200nm 정도일 수 있다. 제1층(10)의 두께는 5∼100nm 정도일 수 있고, 제2층(20)의 두께도 5∼100nm 정도일 수 있다. 그러나, 제1층(10) 및 제2층(20)의 두께 범위 및 채널층(C10) 전체의 두께 범위는 달라질 수 있다.
채널층(C10)은, 예컨대, 스퍼터링(sputtering) 법과 같은 PVD(physical vapor deposition) 방법으로 증착할 수 있다. 상기 스퍼터링은 반응성 스퍼터링(reactive sputtering) 일 수 있다. 또한, 상기 스퍼터링은 단일 타겟 또는 복수의 타겟을 사용하여 수행할 수 있다. 상기 단일 타겟 또는 복수의 타겟 중 적어도 하나는 아연(zinc)을 포함할 수 있다. 또한, 상기 단일 타겟 또는 복수의 타겟 중 적어도 하나는 아연 이외에 다른 원소, 예컨대, 불소(fluorine), 알루미늄(Al), 갈륨(Ga) 등을 더 포함할 수 있다. 상기 스퍼터링시, 반응 가스로는 질소(N2) 가스와 산소(O2) 가스를 사용할 수 있고, 부가적으로, 아르곤(Ar) 가스를 더 사용할 수 있다. 제1층(10)과 제2층(20)을 형성할 때, 사용하는 타겟 또는 반응 가스의 구성이 서로 다를 수 있다. 예컨대, 산소(O2) 가스의 유량을 다르게 하거나, 불소(F)를 포함하는 타겟에 대한 스퍼터(sputter) 파워를 다르게 할 수 있다. 이러한 공정 조건의 변화를 통해, 제1층(10)과 제2층(20)의 물질 및 물성을 다르게 만들 수 있다.
전술한 채널층(C10)의 형성방법은 다양하게 변화될 수 있다. 예컨대, 채널층(C10)은 상기 스퍼터링 법이 아닌 다른 방법, 예컨대, MOCVD(metal organic chemical vapor deposition) 법으로 형성할 수 있다. 그 밖에 다른 방법, 예컨대, CVD(chemical vapor deposition)나 ALD(atomic layer deposition) 또는 증발(evaporation) 법 등으로 채널층(C10)을 형성할 수도 있다.
도 7c를 참조하면, 게이트절연층(GI10) 상에 채널층(C10)의 제1 및 제2영역(예컨대, 양단)에 각각 접촉되는 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10)은 상기 제1영역(일단)에 접촉하면서 그와 인접한 게이트절연층(GI10)으로 연장된 구조를 가질 수 있다. 드레인전극(D10)은 상기 제2 영역(타단)에 접촉하면서 그와 인접한 게이트절연층(GI10)으로 연장된 구조를 가질 수 있다. 게이트절연층(GI10) 상에 채널층(C10)을 덮는 소정의 도전막을 형성한 후, 상기 도전막을 패터닝(식각)하여, 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 소오스전극(S10) 및 드레인전극(D10)은 게이트전극(G10)과 동일한 물질층일 수 있으나, 다른 물질층일 수도 있다. 소오스전극(S10) 및 드레인전극(D10)은 단층 또는 다층 구조로 형성할 수 있다.
도 7d를 참조하면, 게이트절연층(GI10) 상에 채널층(C10), 소오스전극(S10) 및 드레인전극(D10)을 덮는 보호층(passivation layer)(P10)을 형성할 수 있다. 상기 보호층(P10)은, 예컨대, 실리콘 산화물층, 실리콘 산질화물층, 실리콘 질화물층 또는 유기절연층으로 형성하거나, 이들 중 적어도 두 개 이상이 적층된 구조로 형성할 수 있다. 상기 보호층(P10)을 형성하기 전이나 후에, 소정의 어닐링 공정을 수행할 수 있다.
전술한 도 7a 내지 도 7d의 제조방법은 도 1의 트랜지스터를 제조하는 방법의 일례이다. 이 방법을 변형하면, 도 2 내지 도 4의 트랜지스터를 제조할 수 있다. 예컨대, 도 7c의 단계에서 채널층(C10) 상에 소정의 식각정지층(도 2의 ES10)을 형성한 후에, 소오스전극(S10) 및 드레인전극(D10)을 형성할 수 있다. 이 경우, 도 2의 구조를 갖는 트랜지스터를 제조할 수 있다. 식각정지층(ES10)의 사용 여부는 채널층(C10)의 물질과 소오스전극(S10) 및 드레인전극(D10)의 물질에 따라 결정될 수 있다. 또는, 식각정지층(ES10)의 사용 여부는 소오스전극(S10) 및 드레인전극(D10)을 형성하기 위한 식각 공정에 따라 결정될 수 있다. 또한, 채널층의 적층 구조를 역구조로 만들고, 채널층 위쪽에 게이트전극을 형성하면, 도 3 또는 도 4와 같은 탑(top) 게이트 구조의 트랜지스터를 제조할 수 있다. 그 밖에도 트랜지스터의 제조방법은 다양하게 변형될 수 있다.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다. 본 실시예는 탑(top) 게이트 구조를 갖는 박막 트랜지스터의 제조방법이다.
도 8a를 참조하면, 기판(SUB30) 상에 활성층(A30)을 형성할 수 있다. 활성층(A30)은 반도체로 형성할 수 있고, 이중층 이상의 다층 구조로 형성할 수 있다. 활성층(A30)을 형성하는 방법은 도 7b를 참조하여 설명한 채널층(C10)의 형성방법과 유사할 수 있다. 단, 활성층(A30)은 채널층(C10)이 위·아래로 뒤집힌 구조(즉, 역구조) 혹은 그와 유사한 구조로 형성할 수 있다. 즉, 활성층(A30)은 아래로부터 제2층(23)과 제1층(13)이 순차로 적층된 구조를 가질 수 있다. 제1층(13) 및 제2층(23)의 물질, 물성 등은 도 7b의 제1층(10) 및 제2층(20)과 동일하거나 유사할 수 있다.
도 8b를 참조하면, 기판(SUB30) 상에 활성층(A30)을 덮는 절연물질층(IM30)을 형성할 수 있다. 절연물질층(IM30)은 실리콘 산화물, 실리콘 산질화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질, 예컨대, 실리콘 질화물보다 유전상수가 큰 고유전물질로 형성할 수도 있다. 절연물질층(IM30)은 실리콘 산화물층, 실리콘 산질화물층, 실리콘 질화물층 및 고유전물질층 중 적어도 두 층 이상이 적층된 구조로 형성할 수도 있다. 구체적인 예로, 절연물질층(IM30)은 실리콘 산화물층으로 형성하거나, 실리콘 산화물층과 실리콘 질화물층이 순차로 적층된 구조로 형성할 수 있다. 이어서, 절연물질층(IM30) 상에 전극물질층(EM30)을 형성할 수 있다.
다음, 전극물질층(EM30)과 절연물질층(IM30)을 순차로 식각하여, 도 8c에 도시된 바와 같이, 활성층(A30)의 중앙부 혹은 그와 인접한 영역 상에 적층구조물(SS30)을 형성할 수 있다. 적층구조물(SS30) 아래의 활성층(A30) 영역은 채널영역(C30)일 수 있다. 도 8c에서 참조번호 GI30은 식각된 절연물질층(이하, 게이트절연층)을 나타내고, G30은 식각된 전극물질층(이하, 게이트전극)을 나타낸다.
도 8d를 참조하면, 적층구조물(SS30) 양측의 활성층(A30)을 플라즈마로 처리하여, 적층구조물(SS30) 양측의 활성층(A30)에 소오스영역(S30) 및 드레인영역(D30)을 형성할 수 있다. 상기 플라즈마는, 예컨대, 수소(H)를 포함하는 가스의 플라즈마일 수 있다. 상기 수소(H)를 포함하는 가스는 NH3, H2, SiH4 등일 수 있다. 상기 수소(H)를 포함하는 가스의 플라즈마로 활성층(A30)의 양단부를 처리하면, 수소가 활성층(A30) 내에 들어가 캐리어(carrier)로 작용할 수 있다. 또한, 수소의 플라즈마는 활성층(A30)의 음이온(anion)(산소 등)을 제거하는 역할을 할 수 있고, 그 결과, 플라즈마 처리 영역의 전기전도도가 높아질 수 있다. 이와 관련해서, 소오스영역(S30) 및 드레인영역(D30)은 음이온(산소 등)의 농도가 상대적으로 낮은 영역을 포함할 수 있다. 다시 말해, 소오스영역(S30) 및 드레인영역(D30)은 양이온(cation)의 농도가 상대적으로 높은 영역, 예컨대, 아연-리치(Zn-rich) 영역을 포함할 수 있다. 상기한 소오스영역(S30) 및 드레인영역(D30)의 형성방법은 예시적인 것이고, 다양하게 변화될 수 있다.
도 8e를 참조하면, 기판(SUB30) 상에 적층구조물(SS30), 소오스영역(S30) 및 드레인영역(D30)을 덮는 층간절연층(ILD30)을 형성할 수 있다. 층간절연층(ILD30)을 식각하여, 소오스영역(S30)과 드레인영역(D30)을 노출시키는 제1 및 제2콘택홀(H31, H32)을 형성하고, 그 내부에 제1도전성플러그(PG31) 및 제2도전성플러그(PG32)를 형성할 수 있다. 다음, 층간절연층(ILD30) 상에 제1도전성플러그(PG31)와 접촉된 제1전극(E31) 및 제2도전성플러그(PG32)와 접촉된 제2전극(E32)을 형성할 수 있다. 이후, 도시하지는 않았지만, 층간절연층(ILD30) 상에 제1 및 제2전극(E31, E32)을 덮는 보호층(passivation layer)을 더 형성할 수 있다. 상기 보호층을 형성하기 전이나 후에, 소자의 특성 향상을 위해 기판(SUB30)을 소정의 온도로 어닐링(열처리)하는 단계를 더 수행할 수 있다.
전술한 도 8a 내지 도 8e의 제조방법은 도 5의 트랜지스터를 제조하는 방법의 일례이다. 이 방법을 변형하면, 도 6의 트랜지스터를 제조할 수 있다. 예컨대, 도 8d의 단계에서 적층구조물(SS30) 양측의 활성층(A30)을 1차로 플라즈마 처리한 후, 적층구조물(SS30) 양측벽에 절연스페이서를 형성하고, 적층구조물(SS30)과 상기 절연스페이서 양측의 활성층(A30) 영역을 2차로 플라즈마 처리하면, 도 6에 도시된 바와 같은 소오스/드레인영역(S30', D30')을 형성할 수 있다. 이후, 후속 공정을 진행하여 도 6과 같은 구조의 트랜지스터를 제조할 수 있다. 그 밖에도 도 8a 내지 도 8e의 제조방법은 다양하게 변형될 수 있다.
도 9는 본 발명의 실시예에 따른 다층 구조의 채널층을 적용한 트랜지스터의 트랜스퍼(transfer) 특성을 보여주는 그래프이다. 트랜스퍼(transfer) 특성은 게이트전압(VGS)에 대한 드레인전류(IDS)의 변화에 대응된다. 도 9의 결과는 도 1의 구조를 갖는 트랜지스터에 대한 것이다. 이때, 채널층(C10)의 제1층(10)은 ZnNF층이고, 제2층(20)은 ZnONF층이다.
도 9를 참조하면, 온(ON) 전류는 10-5 A 보다 크고, 오프(OFF) 전류는 10-10 A 이하이며, 온/오프(ON/OFF) 전류비는 106 정도로 높은 것을 알 수 있다. 이를 통해, 본 발명의 실시예에 따른 트랜지스터는 낮은 오프(OFF) 전류와 높은 온/오프(ON/OFF) 전류비를 나타내며, 트랜지스터로서 우수한 특성을 갖는 것을 알 수 있다. 또한, 트랜지스터의 문턱전압을 측정한 결과, 문턱전압은 6.49 V 정도로 비교적 높게 나타났다. 한편, 트랜지스터의 전계 효과 이동도(field effect mobility)는 약 25 ㎠/Vs 정도로 측정되었다. 트랜지스터의 이동도, 즉, 전계 효과 이동도가 약 20 ㎠/Vs 이상일 때, 고속 구동 및 고해상도 표시장치(디스플레이)로의 응용이 적합하다는 점을 고려하면, 본 발명의 실시예에 따른 트랜지스터는 고속/고성능 전자장치(표시장치)에 용이하게 적용될 수 있다. 또한, 본 실시예에서 다층 채널의 구성 물질을 적절히 변화시키면, 트랜지스터의 전계 효과 이동도를 약 30 ㎠/Vs 이상으로, 혹은, 약 50 ㎠/Vs 이상으로 증가시킬 수 있다. 따라서, 본 발명의 실시예에 따른 트랜지스터는 고속 구동 및 고해상도 표시장치(디스플레이)의 구현을 위해 유리하게 적용될 수 있다.
아래의 표 1은 본 발명의 실시예에 따른 트랜지스터와 비교예에 따른 트랜지스터의 물성을 정리한 것이다. 여기서, 실시예에 따른 트랜지스터는 도 9의 트랜지스터와 동일하다. 즉, 상기 실시예에 따른 트랜지스터는 도 1의 구조를 갖되, 채널층(C10)의 제1층(10)으로 ZnNF층을 사용하고 제2층(20)으로 ZnONF층을 사용한다. 한편, 상기 비교예에 따른 트랜지스터는 ZnNF로 구성된 단층 구조의 채널층을 사용한다.
오프(OFF) 전류 [A] 문턱전압 [V]
실시예
[ZnNF/ZnONF 채널]		 2.39E-11 6.49
비교예
[ZnNF 단층 채널]		 3.89E-11 1.15
표 1을 참조하면, 비교예에 따른 트랜지스터는 실시예에 따른 트랜지스터보다 약 1.6배 정도 높은 오프(OFF) 전류를 갖는 것을 알 수 있다. 다시 말해, 실시예에 따른 트랜지스터는 비교예에 따른 트랜지스터보다 상당히 낮은 오프(OFF) 전류를 갖는다. 한편, 실시예에 따른 트랜지스터의 문턱전압은 비교예에 따른 트랜지스터의 문턱전압보다 약 5.3 V 정도 높게 나타났다. 이러한 결과를 통해, 본 발명의 실시예에 따르면, 문턱전압이 양(+)의 방향으로 이동되고, 낮은 오프(OFF) 전류를 갖는 트랜지스터를 구현할 수 있음을 알 수 있다.
본 발명의 실시예에 따른 트랜지스터는 유기발광표시장치, 액정표시장치 등과 같은 표시장치(디스플레이)에 스위칭소자 또는 구동소자로 적용될 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따른 트랜지스터는 고이동도를 가지면서 낮은 오프-커런트(OFF-current) 레벨, 우수한 스위칭 특성(ON/OFF 특성) 및 고신뢰성을 갖기 때문에, 이를 표시장치에 적용하면, 표시장치의 성능을 향상시킬 수 있다. 따라서, 본 발명의 실시예에 따른 트랜지스터는 차세대 고성능/고해상도/대면적 표시장치(디스플레이)의 구현에 유리하게 적용될 수 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다. 예컨대, 본 발명의 실시예에 따른 트랜지스터는 메모리소자의 주변회로를 구성하는 트랜지스터 또는 선택 트랜지스터로 적용될 수 있다.
도 10은 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 일례를 보여주는 단면도이다. 본 실시예의 전자소자는 표시장치(디스플레이)이다.
도 10을 참조하면, 제1기판(1000)과 제2기판(2000) 사이에 소정의 중간요소층(intermediate element layer)(1500)이 구비될 수 있다. 제1기판(1000)은 본 발명의 실시예에 따른 트랜지스터, 예컨대, 도 1 내지 도 6을 참조하여 설명한 트랜지스터 중 적어도 하나를 스위칭소자 또는 구동소자로 포함하는 어레이 기판(array substrate)일 수 있다. 제2기판(2000)은 제1기판(1000)에 대향하는 기판일 수 있다. 중간요소층(1500)의 구성은 표시장치의 종류에 따라 달라질 수 있다. 본 실시예의 표시장치가 유기발광표시장치인 경우, 중간요소층(1500)은 "유기 발광층"을 포함할 수 있다. 한편, 본 실시예의 표시장치가 액정표시장치인 경우, 중간요소층(1500)은 "액정층(liquid crystal layer)"을 포함할 수 있다. 또한, 액정표시장치의 경우, 제1기판(1000) 아래에 백라이트 유닛(back light unit)(미도시)이 더 구비될 수 있다. 본 발명의 실시예에 따른 트랜지스터를 포함하는 전자소자의 구성은 도 10의 구조에 한정되지 않고, 다양하게 변형될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 6의 트랜지스터의 구성요소 및 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 채널층은 3층 이상의 다층 구조로 형성될 수 있고, 이 경우, 채널층을 구성하는 복수의 층들의 산소 함유량 또는 불소 함유량 등은 게이트전극에서 멀어질수록 증가할 수 있다. 또는, 채널층은 단층 구조를 가지면서, 두께 방향으로 물질 및 물성이 점진적으로(gradually) 변화되는 층일 수도 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 더블 게이트 구조를 가질 수도 있다. 그리고, 도 7a 내지 도 7d 및 도 8a 내지 도 8e의 제조방법도 다양하게 변화될 수 있다. 또한, 본 발명의 실시예에 따른 트랜지스터는 도 10과 같은 표시장치 이외에 다양한 전자소자에 여러 가지 용도로 적용될 수 있다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
10, 11, 13 : 제1층 20, 22, 23 : 제2층
1000 : 제1기판 1500 : 중간요소층
2000 : 제2기판 A30 : 활성층
C10, C20 : 채널층 C30 : 채널영역
D10, D20 : 드레인전극 D30, D30' : 드레인영역
E31, E32 : 전극 ES10 : 식각정지층
G10, G20, G30 : 게이트전극 GI10, GI20, GI30 : 게이트절연층
H31, H32 : 콘택홀 ILD30 : 층간절연층
P10, P20 : 보호층 PG31, PG32 : 도전성플러그
S10, S20 : 소오스전극 S30, S30' : 소오스영역
SS30 : 적층구조물 SUB10, SUB20, SUB30 : 기판

Claims (29)

  1. 다층 구조를 갖는 채널층;
    상기 채널층의 제1 및 제2영역에 각각 접촉된 소오스 및 드레인;
    상기 채널층에 대응하는 게이트; 및
    상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고,
    상기 채널층은 제1 및 제2층을 포함하되, 상기 제1층이 상기 제2층보다 상기 게이트에 가깝게 배치되고,
    상기 제1 및 제2층은 아연(zinc), 산소(oxygen) 및 질소(nitrogen)를 포함하는 반도체 물질을 구비하며,
    상기 제2층은 상기 제1층보다 높은 전기 저항을 갖는 트랜지스터.
  2. 제 1 항에 있어서,
    상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높은 트랜지스터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제2층은 불소를 더 포함하는 트랜지스터.
  4. 제 3 항에 있어서,
    상기 제1층은 불소를 포함하지 않는 트랜지스터.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제1 및 제2층은 불소를 더 포함하고,
    상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높은 트랜지스터.
  6. 제 1 항에 있어서,
    상기 제1 및 제2층 중 적어도 하나는 추가원소 X를 더 포함하고,
    상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 트랜지스터.
  7. 제 6 항에 있어서,
    상기 제1층의 상기 추가원소 X의 함유량과 상기 제2층의 상기 추가원소 X의 함유량은 서로 다른 트랜지스터.
  8. 제 6 항에 있어서,
    상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 동일한 트랜지스터.
  9. 제 6 항에 있어서,
    상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 다른 트랜지스터.
  10. 제 1 항에 있어서,
    상기 제2층은 상기 트랜지스터의 오프-커런트(OFF-current)를 낮추는 구성을 갖는 트랜지스터.
  11. 제 1 항에 있어서,
    상기 제2층은 상기 트랜지스터의 문턱전압을 양(+)의 방향으로 증가시키는 구성을 갖는 트랜지스터.
  12. 제 1 항에 있어서,
    상기 게이트는 상기 채널층 아래에 구비된 트랜지스터.
  13. 제 12 항에 있어서,
    상기 채널층 상에 구비된 식각정지층을 더 포함하는 트랜지스터.
  14. 제 1 항에 있어서,
    상기 게이트는 상기 채널층 위에 구비된 트랜지스터.
  15. 청구항 1에 기재된 트랜지스터를 포함하는 표시장치.
  16. 다층 구조를 갖는 채널층;
    상기 채널층의 제1 및 제2영역에 각각 접촉된 소오스 및 드레인;
    상기 채널층에 대응하는 게이트; 및
    상기 채널층과 상기 게이트 사이에 구비된 게이트절연층;을 포함하고,
    상기 채널층은 제1 및 제2층을 포함하되, 상기 제1층이 상기 제2층보다 상기 게이트에 가깝게 배치되고,
    상기 제1 및 제2층 중 적어도 하나는 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하는 반도체 물질로 형성되고,
    상기 제2층은 상기 제1층보다 높은 전기 저항을 갖는 트랜지스터.
  17. 제 16 항에 있어서,
    상기 제1층은 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하고,
    상기 제2층은 아연 옥사이드(zinc oxide), 아연 옥시나이트라이드(zinc oxynitride) 및 아연 플루오르옥시나이트라이드(zinc fluorooxynitride) 중 하나를 포함하는 트랜지스터.
  18. 제 16 항에 있어서,
    상기 제1 및 제2층은 모두 아연 플루오르나이트라이드(zinc fluoronitride)를 포함하고,
    상기 제2층의 불소 함유량은 상기 제1층의 불소 함유량보다 높은 트랜지스터.
  19. 제 16 항에 있어서,
    상기 제2층의 산소 함유량은 상기 제1층의 산소 함유량보다 높은 트랜지스터.
  20. 제 16 내지 19 항 중 어느 한 항에 있어서,
    상기 제1 및 제2층 중 적어도 하나는 추가원소 X를 더 포함하고,
    상기 추가원소 X는 B, Al, Ga, In, Sn, Ti, Zr, Hf, Si 중 적어도 하나의 양이온(cation)을 포함하거나, F, Cl, Br, I, S, Se 중 적어도 하나의 음이온(anion)을 포함하거나, 이들의 조합을 포함하는 트랜지스터.
  21. 제 20 항에 있어서,
    상기 제1층의 상기 추가원소 X의 함유량과 상기 제2층의 상기 추가원소 X의 함유량은 서로 다른 트랜지스터.
  22. 제 20 항에 있어서,
    상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 동일한 트랜지스터.
  23. 제 20 항에 있어서,
    상기 제1층에 포함된 추가원소 X와 상기 제2층에 포함된 추가원소 X는 서로 다른 트랜지스터.
  24. 제 16 항에 있어서,
    상기 제2층은 상기 트랜지스터의 오프-커런트(OFF-current)를 낮추는 구성을 갖는 트랜지스터.
  25. 제 16 항에 있어서,
    상기 제2층은 상기 트랜지스터의 문턱전압을 양(+)의 방향으로 증가시키는 구성을 갖는 트랜지스터.
  26. 제 16 항에 있어서,
    상기 게이트는 상기 채널층 아래에 구비된 트랜지스터.
  27. 제 26 항에 있어서,
    상기 채널층 상에 구비된 식각정지층을 더 포함하는 트랜지스터.
  28. 제 16 항에 있어서,
    상기 게이트는 상기 채널층 위에 구비된 트랜지스터.
  29. 청구항 16에 기재된 트랜지스터를 포함하는 표시장치.
KR20130103428A 2013-08-29 2013-08-29 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 KR20150025621A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20130103428A KR20150025621A (ko) 2013-08-29 2013-08-29 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US14/206,025 US20150060990A1 (en) 2013-08-29 2014-03-12 Transistors, methods of manufacturing the same, and electronic devices including the transistors
CN201410182596.1A CN104425611A (zh) 2013-08-29 2014-04-30 晶体管和包括该晶体管的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130103428A KR20150025621A (ko) 2013-08-29 2013-08-29 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Publications (1)

Publication Number Publication Date
KR20150025621A true KR20150025621A (ko) 2015-03-11

Family

ID=52581991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130103428A KR20150025621A (ko) 2013-08-29 2013-08-29 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Country Status (3)

Country Link
US (1) US20150060990A1 (ko)
KR (1) KR20150025621A (ko)
CN (1) CN104425611A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104362180B (zh) * 2014-10-15 2017-02-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板和显示装置
US9324739B1 (en) * 2014-11-03 2016-04-26 Ishiang Shih Thin film transistors with metal oxynitride active channels for electronic displays
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20180219097A1 (en) * 2015-07-27 2018-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
TWI567871B (zh) * 2015-10-16 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN109075206B (zh) * 2016-04-13 2022-08-16 株式会社半导体能源研究所 半导体装置及包括该半导体装置的显示装置
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN110310985A (zh) * 2019-07-05 2019-10-08 山东大学 一种基于双有源层的铟铝锌氧化物薄膜晶体管及其制备方法
CN116799007A (zh) * 2022-03-14 2023-09-22 长鑫存储技术有限公司 半导体结构、阵列结构、多层堆叠结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
US20100173448A1 (en) * 2009-01-07 2010-07-08 Applied Materials, Inc. High frequency plasma enhanced chemical vapor deposition
KR101506304B1 (ko) * 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101713994B1 (ko) * 2010-12-29 2017-03-09 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자

Also Published As

Publication number Publication date
CN104425611A (zh) 2015-03-18
US20150060990A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR20150025621A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6338361B2 (ja) 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN102097486B (zh) 薄膜晶体管及其制造方法以及有机电致发光设备
US9087907B2 (en) Thin film transistor and method of manufacturing the same
KR101920709B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20220057511A (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN104465783A (zh) 薄膜晶体管及其制造方法
KR102144992B1 (ko) 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
KR20120076062A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
US9508544B2 (en) Semiconductor device and method for manufacturing same
US20130168682A1 (en) Semiconductor device and manufacturing method thereof
TW201936951A (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶材
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR20150025623A (ko) 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
KR20130063408A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101694876B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
CN116207133B (zh) 薄膜晶体管及其制备方法
CN116207131B (zh) 薄膜晶体管及其制备方法
KR20150018917A (ko) 금속 질산화물 채널층을 구비한 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid