KR101603775B1 - 채널층 및 그를 포함하는 트랜지스터 - Google Patents
채널층 및 그를 포함하는 트랜지스터 Download PDFInfo
- Publication number
- KR101603775B1 KR101603775B1 KR1020090033846A KR20090033846A KR101603775B1 KR 101603775 B1 KR101603775 B1 KR 101603775B1 KR 1020090033846 A KR1020090033846 A KR 1020090033846A KR 20090033846 A KR20090033846 A KR 20090033846A KR 101603775 B1 KR101603775 B1 KR 101603775B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- transistor
- mobility
- closer
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 335
- 230000037230 mobility Effects 0.000 description 56
- 230000000052 comparative effect Effects 0.000 description 28
- 239000000758 substrate Substances 0.000 description 22
- 239000002356 single layer Substances 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 9
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 9
- 229910004444 SUB1 Inorganic materials 0.000 description 9
- 229910004438 SUB2 Inorganic materials 0.000 description 9
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 9
- 101150018444 sub2 gene Proteins 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 6
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
채널층 및 그를 포함하는 트랜지스터에 관해 개시되어 있다. 개시된 채널층은 다층 구조일 수 있다. 상기 채널층을 구성하는 층들은 이동도(mobility) 및/또는 캐리어 밀도(carrier density)가 서로 다를 수 있다. 상기 채널층은 하부층과 상부층으로 갖는 이중층 구조일 수 있고, 상기 하부층과 상부층은 서로 다른 산화물층일 수 있다. 상기 하부층 및 상부층의 물질 및 두께 등에 따라 트랜지스터의 특성이 제어될 수 있다.
Description
본 개시는 채널층 및 그를 포함하는 트랜지스터에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(Thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조할 수 있기 때문에, 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치 분야에서 유용하게 사용된다.
트랜지스터의 동작 특성을 향상시키기 위해, 산화물 반도체층을 채널층으로 적용하는 방법이 시도되고 있다. 이러한 방법은 주로 평판표시장치용 박막 트랜지스터에 적용된다. 그러나 산화물 반도체층을 채널층으로 갖는 트랜지스터(이하, 종래의 산화물 트랜지스터)의 경우, 문턱 전압(threshold voltage)을 제어하기가 쉽지 않은 문제가 있다.
보다 자세히 설명하면, 종래의 산화물 트랜지스터는 주로 n형 산화물층을 채널층으로 사용하는데, 높은 온/오프 전류비(ON/OFF current ratio) 및 작은 서브문 턱 기울기(subthreshold slope)(S.S.)를 얻기 위해서는, 상기 n형 산화물층의 캐리어(carrier) 농도는 높고 결정성은 우수해야 한다. 따라서 문턱 전압 조절을 위해, 상기 n형 산화물층의 캐리어 농도를 낮추면, 이동도(mobility)가 낮아져 온/오프 전류비는 감소하고 서브문턱 기울기(S.S.)는 증가하는 등 트랜지스터의 동작 특성이 열화되는 문제가 발생한다. 또한 상기 n형 산화물층의 캐리어 농도가 높은 경우, 문턱 전압이 음(-)의 방향으로 매우 작아져서 증가형(enhancement mode) 트랜지스터를 구현하기 어렵다.
본 발명의 한 측면(aspect)은 이동도 및 문턱전압이 조절된 산화물 트랜지스터에 관련된다.
본 발명의 한 측면에 따라, 서로 다른 이동도(mobility)를 갖고, 서로 다른 산화물로 형성된 하부층 및 상부층을 포함하는 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 그리고 상기 채널층에 전계를 인가하기 위한 게이트;를 포함하는 트랜지스터가 제공된다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 이동도를 가질 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에 가까운 층은 상기 트랜지스터의 이동도를 결정하는 층일 수 있다.
상기 하부층 및 상기 상부층 중 적어도 하나에 의해 상기 트랜지스터의 문턱 전압이 결정될 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에 가까운 층(이하, 제1층)의 두께가 제1범위에 있는 경우, 상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층(이하, 제2층)에 의해 상기 트랜지스터의 문턱 전압이 결정될 수 있고, 상기 제1층의 두께가 상기 제1범위보다 큰 제2범위에 있는 경우, 상기 제1 및 제2층에 의해 상기 문턱 전압이 결정될 수 있으며, 상기 제1층의 두께가 상기 제2범위 보다 큰 제3범위에 있는 경우, 상기 제1층에 의해 상기 문턱 전압이 결정될 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 IZO(indium zinc oxide), ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층은 ZnO 계열의 산화물을 포함할 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 10∼500Å일 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 30∼200Å일 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층의 두께는 10∼2000Å일 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층의 두께는 다른 층의 두께와 같거나 그보다 클 수 있다.
상기 트랜지스터는 탑(top)-게이트 또는 바텀(bottom)-게이트 구조의 박막 트랜지스터일 수 있다.
본 발명의 다른 측면에 따라, 서로 다른 캐리어 밀도(carrier density)를 갖고, 서로 다른 산화물로 형성된 하부층 및 상부층을 포함하는 채널층; 상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 그리고 상기 채널층에 전계를 인가하기 위한 게이트;를 포함하는 트랜지스터가 제공된다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 캐리어 밀도를 가질 수 있다.
상기 하부층 및 상부층은 서로 다른 이동도를 가질 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 이동도를 가질 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에 가까운 층은 상기 트랜지스터의 이동도를 결정하는 층일 수 있다.
상기 하부층 및 상기 상부층 중 적어도 하나에 의해 상기 트랜지스터의 문턱 전압이 결정될 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에 가까운 층(이하, 제1층)의 두께가 제1범위에 있는 경우, 상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층(이하, 제2층)에 의해 상기 트랜지스터의 문턱 전압이 결정될 수 있고, 상기 제1층의 두께가 상기 제1범위보다 큰 제2범위에 있는 경우, 상기 제1 및 제2층에 의해 상기 문턱 전압이 결정될 수 있으며, 상기 제1층의 두께가 상기 제2범위보다 큰 제3범위에 있는 경우, 상기 제1층에 의해 상기 문턱 전압이 결정될 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 IZO, ITO, AZO 및 GZO 중 적어도 하나를 포함할 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층은 ZnO 계 열의 산화물을 포함할 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 10∼500Å일 수 있다.
상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 30∼200Å일 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층의 두께는 10∼2000Å일 수 있다.
상기 하부층 및 상기 상부층 중 상기 게이트에서 멀리 배치되는 층의 두께는 다른 층의 두께와 같거나 그보다 클 수 있다.
상기 트랜지스터는 탑(top)-게이트 또는 바텀(bottom)-게이트 구조의 박막 트랜지스터일 수 있다.
본 발명의 실시예에 따르면, 원하는 문턱 전압을 가지면서도 이동도 등 특성이 우수한 트랜지스터를 구현할 수 있다.
이하, 본 발명의 실시예에 따른 채널층 및 그를 포함하는 트랜지스터를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 트랜지스터(T1)를 보여준다. 본 실시예 의 트랜지스터(T1)는 게이트(G1)가 채널층(C1) 아래에 형성되는 바텀(Bottom) 게이트 구조를 갖는 박막 트랜지스터이다.
도 1을 참조하면, 기판(SUB1) 상에 게이트(G1)가 형성되어 있다. 기판(SUB1)은 실리콘 기판, 유리 기판 및 플라스틱 기판 중 하나일 수 있고, 투명 또는 불투명할 수 있다. 기판(SUB1) 상에 게이트(G1)를 덮는 게이트절연층(GI1)이 형성되어 있다. 게이트절연층(GI1)은 실리콘 산화물층 또는 실리콘 질화물층일 수 있으나, 그 밖의 다른 물질층일 수도 있다. 게이트(G1) 위쪽의 게이트절연층(GI1) 상에 채널층(C1)이 구비되어 있다. 채널층(C1)의 X축 방향 폭은 게이트(G1)의 X축 방향 폭보다 다소 클 수 있다. 채널층(C1)은 이동도(mobility) 및/또는 캐리어 밀도(carrier density)가 서로 다른 적어도 두 개의 산화물층을 포함하는 다층 구조를 가질 수 있다. 예컨대, 채널층(C1)은 제1산화물층(이하, 제1층)(10) 및 제1층(10) 상의 제2산화물층(이하, 제2층)(20)을 구비한 이중층 구조를 가질 수 있다. 제1층(10)이 제2층(20)보다 상대적으로 게이트(G1)에 가까이 배치되어 있다. 이때, 제1층(10)의 이동도는 제2층(20)의 이동도보다 클 수 있다. 혹은, 제1층(10)의 캐리어 밀도는 제2층(20)의 캐리어 밀도보다 클 수 있다. 물질의 이동도와 캐리어 밀도에 대해 보다 상세하게 설명하면 다음과 같다. 물질의 이동도와 캐리어 밀도는 독립된 변수이다. 하지만, 산화물에서는 일반적으로 캐리어 밀도와 이동도는 비례한다. 즉, 캐리어 밀도가 높은 산화물일수록 큰 이동도를 가질 수 있다. 그러나 경우에 따라서는 그렇지 않을 수도 있다. 즉, 캐리어 밀도가 높은 산화물이라도 낮은 이동도를 가질 수 있다. 한편, 일반적으로 채널층으로 사용하는 산화물층의 캐리어 밀도 및/또는 이동도가 높을수록 그를 포함하는 트랜지스터의 이동도는 높다. 그러나 이동도가 낮은 산화물층이라도 캐리어 밀도가 높으면 그것을 채널층으로 채용한 트랜지스터의 이동도는 높을 수 있다. 채널 물질의 캐리어 밀도 및/또는 이동도는 트랜지스터의 이동도뿐만 아니라 문턱 전압에도 영향을 미친다. 예컨대, 채널 물질의 캐리어 밀도가 낮을수록 트랜지스터의 문턱 전압은 양(+)의 방향으로 이동될 수 있다. 본 실시예에서와 같이, 캐리어 밀도 및/또는 이동도가 서로 다른 제1 및 제2층(10, 20)을 적층하여 채널층(C1)을 구성하면, 이를 포함하는 트랜지스터의 이동도 및 문턱 전압을 용이하게 제어할 수 있다. 이에 대해 보다 구체적으로 설명하면 다음과 같다.
제1층(10)은 제2층(20)보다 상대적으로 게이트(G1)에 가까이 배치되어 있는 층으로서, 트랜지스터(T1)의 이동도(mobility)를 높여주는 역할을 할 수 있다. 즉, 제1층(10)이 있는 경우, 그렇지 않은 경우(즉, 채널층(C1)이 모두 제2층(20)의 물질로 이루어진 경우)보다 트랜지스터(T1)의 이동도가 높아질 수 있다. 제1층(10)은 제2층(20)보다 캐리어 밀도 및/또는 이동도가 높을 수 있기 때문에, 이에 의해 트랜지스터(T1)의 이동도가 증가할 수 있는 것이다. 제1층(10)이 낮은 이동도를 갖더라도 그의 캐리어 밀도가 높으면, 제1층(10)에 의해 트랜지스터(T1)의 이동도는 증가될 수 있다. 한편, 트랜지스터(T1)의 문턱 전압은, 제1층(10)의 두께가 얇은 경우, 제1층(10)보다 제2층(20)에 의해 좌우될 수 있다. 예컨대, 제1층(10)이 적절히 얇은 두께를 갖는 경우, 제2층(20)의 물질, 조성 및 캐리어 밀도 등에 따라 트랜지스터(T1)의 문턱 전압이 조절될 수 있다. 제2층(20)은 제1층(10)보다 낮은 캐리어 밀도 및/또는 이동도를 가질 수 있으므로, 제2층(20)이 있는 경우, 그렇지 않은 경우(즉, 채널층(C1)이 모두 제1층(10)의 물질로 이루어진 경우)보다 트랜지스터(T1)의 문턱 전압은 양(+)의 방향으로 이동될 수 있다. 따라서, 본 실시예에 따른 트랜지스터(T1)는 높은 이동도를 가지면서도 양(+)의 문턱 전압을 갖는 증가형(enhancement mode) 트랜지스터일 수 있다. 그러나 제1층(10)의 두께가 어느 정도 이상으로 두꺼워지면 제1층(10)이 트랜지스터(T1)의 문턱 전압에 미치는 영향이 점차 커질 수 있다. 이때, 트랜지스터(T1)의 문턱 전압은 제1층(10)과 제2층(20)의 영향을 동시에 받을 수 있다. 제1층(10)의 영향이 커질수록 트랜지스터(T1)의 문턱 전압은 음(-)의 방향으로 이동될 수 있다. 제1층(10)의 두께가 소정 두께 이상으로 두꺼워지면, 트랜지스터(T1)의 문턱 전압은 제2층(20)보다 제1층(10)에 의해 좌우될 수 있다.
구체적인 예로, 제1층(10)은 IZO(indium zinc oxide), ITO(indium tin oxide), AZO(aluminum zinc oxide) 및 GZO(gallium zinc oxide) 중 적어도 어느 하나를 포함하는 층일 수 있다. 그리고 제2층(20)은 ZnO 계열의 산화물을 포함하는 층일 수 있고, 이 경우, 제2층(20)은 Ga 및 In 과 같은 3족 원소를 더 포함할 수 있다. 예컨대, 제2층(20)은 GIZO(gallium indium zinc oxide)층일 수 있다. 제2층(20)은 상기 3족 원소 대신에 Sn과 같은 4족 원소 또는 그 밖의 다른 원소가 도핑된 ZnO 계열의 산화물층일 수도 있다. 제1층(10)의 두께는 넓게는 10∼500Å 정도, 좁게는 30∼200Å 정도가 될 수 있다. 만약, 제1층(10)이 너무 얇으면 제1층(10)에 의해 트랜지스터(T1)의 이동도가 증가하는 효과가 절감될 수 있다. 또한 제1층(10)이 너무 두꺼우면, 제2층(20)에 채널이 형성되기 어려워져 제2층(20)에 의해 문턱 전압이 증가하는 효과가 떨어질 수 있다. 즉, 제1층(10)이 두꺼워지면, 트랜지스터(T1)의 문턱 전압은 제1 및 제2층(10, 20)의 영향을 동시에 받을 수 있고, 제1층(10)이 더 두꺼워지면, 트랜지스터(T1)의 문턱 전압은 제2층(20)이 아닌 제1층(10)에 의해 결정될 수 있다. 따라서, 목적에 따라, 트랜지스터(T1)의 문턱 전압을 적절히 조절하기가 용이할 수 있다. 만약, 트랜지스터(T1)의 문턱 전압을 양(+)의 방향으로 이동시키기 원하는 경우, 제1층(10)을 얇게 형성하여 제2층(20)에 의한 문턱 전압 증가 효과를 높여줄 수 있다. 반면, 트랜지스터(T1)의 문턱 전압을 음(-)의 방향으로 이동시키기 원하는 경우, 제1층(10)을 적절히 두껍게 형성하여 제1층(10)에 의해 문턱 전압이 낮아지도록 만들 수 있다. 제1층(10)은 앞서 언급한 10∼500Å 정도의 두께로 형성될 수 있고, 제2층(20)에 의한 문턱 전압 증가 효과를 얻기 위해서는 30∼200Å 정도의 두께로 형성될 수 있다. 제2층(20)의 문턱 전압 증가 효과를 얻기에 적절한 제1층(10)의 두께는 제1 및 제2층(10, 20)의 물질에 따라 달라질 수 있다. 또한, 상기 두께 범위는 구현하고자 하는 트랜지스터의 크기 및 종류에 따라 달라질 수 있다. 한편, 제2층(20)은 10∼2000Å 정도의 두께로 형성될 수 있는데, 제1층(10)과 같거나 그보다 두껍게 형성될 수 있다.
게이트절연층(GI1) 상에 소오스전극(S1) 및 드레인전극(D1)이 채널층(C1)의 양단에 각각 접촉되도록 형성되어 있다. 소오스전극(S1) 및 드레인전극(D1)은 단일 금속층 또는 다중 금속층일 수 있다. 소오스전극(S1) 및 및 드레인전극(D1)은 게이트(G1)과 동일한 금속층일 수 있으나, 다른 금속층일 수도 있다. 게이트절연 층(GI1) 상에 채널층(C1), 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(passivation layer)(P1)이 형성되어 있다. 보호층(P1)은 실리콘 산화물층 또는 실리콘 질화물층일 수 있다. 한편, 게이트(G1), 게이트절연층(GI1), 소오스전극(S1) 및 드레인전극(D1)의 두께는 각각 50∼300nm, 50∼300nm, 10∼200nm 및 10∼200nm 정도일 수 있다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터(T2)를 보여준다. 본 실시예에 따른 트랜지스터(T2)는 게이트(G2)가 채널층(C2) 위에 형성되는 탑(Top) 게이트 구조의 박막 트랜지스터이다.
도 2를 참조하면, 기판(SUB2) 상에 채널층(C2)이 구비되어 있다. 채널층(C2)은 도 1의 채널층(C1)이 위·아래로 뒤집힌 구조를 가질 수 있다. 즉, 도 2의 채널층(C2)은 기판(SUB2) 상에 도 1의 제2층(20)과 등가한 제2층(20')과 도 1의 제1층(10)과 등가한 제1층(10')이 순차로 구비된 구조를 가질 수 있다. 기판(SUB2) 상에 채널층(C2)의 양단에 각각 접촉되도록 소오스전극(S2) 및 드레인전극(D2)이 형성되어 있다. 기판(SUB2) 상에 채널층(C2), 소오스전극(S2) 및 드레인전극(D2)을 덮는 게이트절연층(GI2)이 형성되어 있다. 게이트절연층(GI2) 상에 게이트(G2)가 형성되어 있다. 게이트(G2)는 채널층(C2) 위에 위치한다. 따라서 제1층(10')이 제2층(20')보다 게이트(G2)에 가까이 배치되어 있다. 게이트절연층(GI2) 상에 게이트(G2)를 덮는 보호층(P2)이 형성되어 있다.
도 2의 기판(SUB2), 제1층(10'), 제2층(20'), 소오스전극(S2), 드레인전극(D2), 게이트절연층(GI2), 게이트(G2) 및 보호층(P2) 각각의 물질 및 두께는 도 1의 기판(SUB1), 제1층(10), 제2층(20), 소오스전극(S1), 드레인전극(D1), 게이트절연층(GI1), 게이트(G1) 및 보호층(P1) 각각의 그것들과 동일할 수 있다. 또한, 도 2에서 제1층(10') 및 제2층(20')의 역할은 도 1의 제1층(10) 및 제2층(20)의 역할과 동일할 수 있다.
도 3은 본 발명의 제1실시예, 제1비교예 및 제2비교예에 따른 트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여준다. 도 3에서 제1그래프(G1)는 본 발명의 제1실시예에 따른 트랜지스터(이하, 본 발명의 제1트랜지스터), 보다 구체적으로는, 도 1의 구조를 갖되 제1층(10) 및 제2층(20)으로 각각 IZO층 및 GIZO층을 사용한 트랜지스터에 대응하는 결과이다. 이때, 상기 IZO층 및 상기 GIZO층의 두께는 각각 50Å 및 600Å이었다. 제2그래프(G2)는 채널층으로 GIZO 단일층(두께:600Å)을 사용한 상기 제1비교예에 따른 트랜지스터에 대응하는 결과이고, 제3그래프(G3)는 채널층으로 IZO 단일층(두께:500Å)을 사용한 상기 제2비교예에 따른 트랜지스터에 대응하는 결과이다. 한편, 도 3의 결과를 얻는데 사용한 드레인전압은 1V이었다. 이러한 드레인전압은 도 5 및 도 7의 특성 그래프를 얻는데도 동일하게 사용되었다.
도 3의 제1 및 제2그래프(G1, G2)를 비교하면, 제1그래프(G1)의 온(ON) 전류는 10-3 A 정도로 제2그래프(G2)의 온(ON) 전류(약 3×10-4 A)보다 세 배 정도 높다. 실제로 상기 본 발명의 제1트랜지스터의 이동도는 상기 제1비교예에 따른 트랜지스터의 이동도보다 세 배 정도 높았다. 상기 본 발명의 제1트랜지스터와 상기 제1비 교예에 따른 트랜지스터의 이동도 및 서브문턱 기울기(subthreshold slope)(S.S.)를 정리하면 표 1과 같다.
| 채널 종류 | 이동도(㎠/V·s) | 서브문턱 기울기(V/dec) |
| IZO/GIZO 이중층 (본 실시예) | 52 | 0.19 |
| GIZO 단일층 (비교예) | 19 | 0.19 |
도 4는 도 3의 제1 내지 제3그래프(G1∼G3)를 선형 스케일(linear scale)로 변환한 그래프이다. 도 4에서 제1 내지 제3그래프(G1'∼G3')는 각각 도 3의 제1 내지 제3그래프(G1∼G3)에 대응된다. 제1 내지 제3그래프(G1'∼G3') 각각의 접선이 X축과 만나는 지점의 게이트전압이 각 그래프에 대응하는 트랜지스터의 문턱 전압이다.
도 4를 참조하면, 제1그래프(G1')에 대응하는 트랜지스터의 문턱 전압은 0.31V 정도이고, 제2그래프(G2')에 대응하는 트랜지스터의 문턱 전압은 -0.60V 정도이다. 즉, 제1그래프(G1')에 대응하는 상기 본 발명의 제1트랜지스터의 문턱 전압은 제2그래프(G2')에 대응하는 상기 제1비교예에 따른 트랜지스터의 문턱 전압과 매우 유사하다. 한편, 제3그래프(G3')에 대응하는 트랜지스터의 경우, 즉, 채널층으로 IZO 단일층을 사용한 상기 제2비교예에 따른 트랜지스터의 경우, 문턱 전압이 -8V 정도로 매우 낮다. 이것은 상기 제2비교예에 따른 트랜지스터는 증가형(enhancement mode) 트랜지스터가 아닌 공핍형(depletion mode) 트랜지스터임을 나타낸다. 전술한 바와 같이, 상기 본 발명의 제1트랜지스터의 문턱 전압은 상기 제1비교예에 따른 트랜지스터의 문턱 전압과 유사하고, 양(+)의 값을 갖는데 반해, 상기 제2비교예에 따른 트랜지스터의 문턱 전압은 상대적으로 매우 작은 음(-)의 값을 갖는다. 상기 본 발명의 제1트랜지스터는 IZO/GIZO 채널층, 상기 제1비교예에 따른 트랜지스터는 GIZO 채널층을, 상기 제2비교예에 따른 트랜지스터는 IZO 채널층을 사용하는 것을 고려하면, 상기 본 발명의 제1트랜지스터의 문턱 전압은 IZO층이 아닌 GIZO층에 의해 좌우됨을 알 수 있다.
즉, 상기 제1비교예에서와 같이 GIZO 단일층을 채널층으로 적용한 경우, 높은 이동도를 얻기 어렵고, 상기 제2비교예에서와 같이 IZO 단일층을 채널층으로 적용한 경우, 문턱 전압이 작아 증가형(enhancement mode) 트랜지스터를 구현하기 어렵다. 그러나 상기 본 발명의 제1실시예에 따르면, 이동도가 높은 증가형(enhancement mode) 트랜지스터를 구현할 수 있다. 단, 이때, 상기 본 발명의 제1트랜지스터의 채널층(IZO/GIZO)에서 IZO층의 두께는 50Å 정도로 얇았다. 만약, 문턱 전압이 낮은 트랜지스터를 구현하고자 한다면, 채널층(IZO/GIZO)에서 IZO층의 두께를 증가시켜 문턱 전압에 미치는 IZO층의 영향을 증가시킬 수 있다.
도 5는 도 1의 구조를 갖되 제1층(10) 및 제2층(20)으로 각각 IZO층 및 GIZO층을 사용한 트랜지스터의 상기 IZO층 두께에 따른 게이트전압(Vg)-드레인전류(Id) 특성 변화를 보여준다. 도 5에서 실선 그래프는 상기 IZO층의 두께가 0인 트랜지스터, 즉, GIZO 단일층을 채널층으로 사용한 트랜지스터에 대응하는 결과이다.
도 5로부터, IZO층의 두께가 30Å 정도로 얇은 경우의 게이트전압(Vg)-드레인전류(Id) 특성은 GIZO 단일층을 채널층으로 적용한 경우의 게이트전압(Vg)-드레인전류(Id) 특성과 유사한 것을 알 수 있다. IZO층의 두께가 50Å 정도인 경우, 문턱 전압은 GIZO 단일층을 채널층으로 적용한 경우와 유사하나, 온(ON) 전류는 상당히 증가한 것을 알 수 있다. 온(ON) 전류의 증가는, 곧, 트랜지스터의 이동도가 증가했다는 것을 의미한다. 또한, IZO층의 두께가 100Å 정도로 두꺼운 경우 그래프가 전체적으로 음(-)의 방향으로 이동되는 것을 알 수 있다. 이때, 트랜지스터의 이동도는 IZO층의 두께가 50Å인 경우보다 더 증가하였다. IZO층의 두께가 과도하게 얇은 트랜지스터의 특성은 GIZO 단일층을 채널층으로 적용한 트랜지스터와 유사해질 수 있고, IZO층의 두께가 과도하게 두꺼운 트랜지스터의 특성은 도 3의 제2비교예에 따른 트랜지스터, 즉, IZO 단일층을 채널층으로 적용한 트랜지스터와 유사해질 수 있다. 사용 목적에 따라 IZO층의 두께를 적절히 결정할 수 있다.
도 6은 도 5로부터 얻은 결과로서, IZO층의 두께에 따른 트랜지스터의 문턱 전압 및 이동도의 변화를 보여준다.
도 6을 참조하면, 측정 범위 내에서 IZO층의 두께가 증가할수록 이동도는 증가하고, 문턱 전압은 감소함을 알 수 있다. 특히, 이동도의 경우 30∼50Å의 IZO 두께 범위에서 변화량이 크고, 문턱 전압의 변화량은 IZO층의 두께가 증가함에 따라 점차 증가하는 경향을 보인다.
도 7은 본 발명의 제2실시예, 제3비교예 및 제4비교예에 따른 트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여준다. 도 7에서 제1그래프(GG1)는 상기 본 발명의 제2실시예에 따른 트랜지스터(이하, 본 발명의 제2트랜지스터), 보다 구체적으로는, 도 1의 구조를 갖되 제1층(10) 및 제2층(20)으로 각각 ITO층 및 GIZO층을 사용한 트랜지스터에 대응하는 결과이다. 이때, 상기 ITO층 및 상기 GIZO층의 두께는 각각 50Å 및 600Å이었다. 제2그래프(GG2)는 상기 제3비교예에 따른 트랜지스터, 즉, 채널층으로 GIZO 단일층(두께:600Å)을 사용한 트랜지스터에 대응하는 결과이고, 제3그래프(GG3)는 상기 제4비교예에 따른 트랜지스터, 즉, 채널층으로 ITO 단일층(두께:50Å)을 사용한 트랜지스터에 대응하는 결과이다. 부가적으로, 상기 제3비교예에 따른 트랜지스터는 도 3을 참조하여 설명한 상기 제1비교예에 따른 트랜지스터와 구조적으로 거의 동일하지만, 형성 조건에 있어서 두 트랜지스터는 다소 차이가 있다.
도 7의 제1 및 제2그래프(GG1, GG2)를 비교하면, 제1그래프(GG1)의 온(ON) 전류는 5×10-5 A 정도로 제2그래프(GG2)의 온(ON) 전류(약 5×10-6 A)보다 열 배 정도 높다. 실제로 제1그래프(GG1)에 대응하는 상기 본 발명의 제2트랜지스터의 이동도는 제2그래프(GG2)에 대응하는 상기 제3비교예에 따른 트랜지스터의 이동도보다 열 배 정도 높았다. 또한 턴-온(turn-on) 지점에서 제1그래프(GG1)의 기울기는 제2그래프(GG2)의 기울기보다 다소 큰 것을 알 수 있다. 즉, 상기 본 발명의 제2트랜지스터의 서브문턱 기울기(S.S.)는 상기 제3비교예에 따른 트랜지스터의 서브문턱 기울기(S.S.)보다 작다. 이는 상기 본 발명의 제2트랜지스터에서와 같이, 이중층 구조의 채널층을 사용할 경우, 상기 제3비교예에서와 같이 단일층 구조의 채널층을 사용한 경우보다 트랜지스터의 턴-온(turn-on) 속도가 빠르다는 것이다. 상기 본 발명의 제2트랜지스터와 상기 제3비교예에 따른 트랜지스터의 이동도, 서브문턱 기울기 및 문턱 전압을 정리하면 표 2와 같다.
| 채널 종류 | 이동도 (㎠/V·s) |
서브문턱 기울기 (V/dec) |
문턱 전압 (V) |
| ITO/GIZO 이중층 (본 실시예) | 104 | 0.25 | 0.50 |
| GIZO 단일층 (비교예) | 13 | 0.35 | 0.75 |
종래와 같이 단일 산화물층을 채널층으로 사용할 경우, 문턱 전압을 양(+)의 방향으로 이동시키기 위해서는, 채널층의 캐리어 농도를 줄여야 하므로, 트랜지스터의 이동도가 감소하는 문제가 있었다. 그러나 본 발명의 실시예에 따르면, 이중층 구조의 산화물층을 채널층으로 사용함으로써, 원하는 문턱 전압을 가지면서도 이동도 및 서브문턱 기울기 등의 특성이 우수한 트랜지스터를 구현할 수 있다.
도 8은 도 1의 구조를 갖되 제1층(10) 및 제2층(20)으로 각각 ITO층 및 GIZO층을 사용한 트랜지스터의 상기 ITO층 두께에 따른 게이트전압(Vg)-드레인전류(Id) 특성 변화를 보여준다. 도 8에서 실선 그래프는 상기 ITO층의 두께가 0인 트랜지스터, 즉, GIZO 단일층을 채널층으로 사용한 트랜지스터에 대응하는 결과이다.
도 8의 결과는 도 5와 유사하다. 즉, 도 8에서 ITO층의 두께가 30Å 정도로 얇은 경우의 게이트전압(Vg)-드레인전류(Id) 특성은 GIZO 단일층을 채널층으로 적용한 경우와 유사하나, 온(ON) 전류는 다소 증가하였다. ITO층의 두께가 50Å 정도인 경우, 문턱 전압은 GIZO 단일층을 채널층으로 적용한 경우와 유사하나, 온(ON) 전류는 상당히 증가한 것을 알 수 있다. 온(ON) 전류의 증가는, 곧, 트랜지스터의 이동도 증가를 의미한다. 또한, ITO층의 두께가 80Å 정도인 경우 그래프가 전체적으로 음(-)의 방향으로 이동되는 것을 알 수 있다. 이때, 트랜지스터의 이동도는 ITO층의 두께가 50Å인 경우보다 다소 증가하였다.
도 9는 도 8로부터 얻은 결과로서, ITO층의 두께에 따른 트랜지스터의 문턱 전압 및 이동도의 변화를 보여준다.
도 9를 참조하면, 측정 범위 내에서 ITO층의 두께가 증가할수록 이동도는 증가하고, 문턱 전압은 감소함을 알 수 있다. 특히, 이동도의 경우 30∼50Å의 ITO 두께 범위에서 변화량이 크고, 문턱 전압의 변화량은 ITO층의 두께가 50Å 이상으로 증가함에 따라 증가하는 경향을 나타낸다.
이하에서는, 본 발명의 실시예들에 따른 트랜지스터의 제조방법을 설명한다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 바텀(bottom) 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 1과 도 10a 내지 도 10d에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 10a를 참조하면, 기판(SUB1) 상에 게이트(G1)를 형성하고, 기판(SUB1) 상에 게이트(G1)를 덮는 게이트절연층(GI1)을 형성한다. 게이트절연층(GI2)은 실리콘 산화물 또는 실리콘 질화물로 형성하거나, 그 밖의 다른 물질로 형성할 수도 있다.
도 10b를 참조하면, 게이트절연층(GI1) 상에 순차 적층된 제1층(10) 및 제2층(20)을 갖는 채널층(C1)을 형성한다. 이때, 채널층(C1)은 게이트(G1) 위에 위치한다. 제1층(10) 및 제2층(20)은 스퍼터링(sputtering) 법 또는 증발(evaporation) 법과 같은 물리 기상 증착(physical vapor deposition)(이하, PVD) 방법으로 증착될 수 있고, 동일한 마스크층을 이용해서 패터닝된 층들일 수 있다.
도 10c를 참조하면, 게이트절연층(GI1) 상에 채널층(C1)의 양단에 각각 접촉하고 채널층(C1)의 상부면 일부를 노출시키는 소오스전극(S1) 및 드레인전극(D1)을 형성한다. 소오스전극(S1) 및 드레인전극(D1)은 단일 금속층 또는 다중 금속층으로 형성할 수 있다.
도 10d를 참조하면, 기판(SUB1) 상에 채널층(C1)의 상기 노출된 부분과, 소오스전극(S1) 및 드레인전극(D1)을 덮는 보호층(P1)을 형성한다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링(annealing) 될 수 있다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법을 보여준다. 본 실시예는 탑(top) 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 2와 도 11a 내지 도 11d에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 11a를 참조하면, 기판(SUB2) 상에 채널층(C2)을 형성한다. 채널층(C2)은 기판(SUB2) 상에 순차 적층된 제2층(20') 및 제1층(10')을 포함하는 이중층 구조로 형성할 수 있다. 도 11a의 제1층(10') 및 제2층(20')의 형성방법은 도 10b에서 설명한 제1층(10) 및 제2층(20)의 형성방법과 유사할 수 있다.
도 11b를 참조하면, 기판(SUB2) 상에 채널층(C2)의 양단에 각각 접촉된 소오스전극(S2) 및 드레인전극(D2)을 형성한다.
도 11c를 참조하면, 기판(SUB1) 상에 채널층(C2)의 상기 노출된 부분과 소오스전극(S2) 및 드레인전극(D2)을 덮는 게이트절연층(GI2)을 형성한다. 계속해서, 게이트절연층(GI2) 상에 게이트(G2)을 형성한다. 게이트(G2)는 채널층(C2) 위에 위치하도록 형성한다. 게이트(G2)는 소오스전극(S2) 및 드레인전극(D2)과 동일한 금속 또는 다른 금속으로 형성할 수 있다.
도 11d를 참조하면, 게이트절연층(GI2) 상에 게이트(G2)을 덮도록 보호층(P2)을 형성한다. 보호층(P2)은 실리콘 산화물 또는 실리콘 질화물로 형성할 수 있다. 이와 같은 방법으로 형성된 트랜지스터는 소정 온도에서 어닐링될 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 사상(idea)은 박막 트랜지스터가 아닌 그 밖의 다른 트랜지스터에도 적용될 수 있음을 알 수 있을 것이다. 또한 도 1 및 도 2의 트랜지스터의 구성요소 및 구조는 각각 다양화 및 변형될 수 있음을 알 수 있을 것이고, 본 발명의 실시예들에 따른 트랜지스터는 증가형이 아닌 공핍형일 수도 있으며, 액정표시장치나 유기발광표시장치 분야뿐만 아니라 메모리 소자 및 논리 소자 분야 등에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터를 보여주는 단면도이다.
도 3은 본 발명의 실시예와 비교예들에 따른 트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여주는 그래프이다.
도 4는 도 3을 선형 스케일(linear scale)로 변환한 그래프이다.
도 5는 본 발명의 실시예에 따른 트랜지스터의 IZO층 두께에 따른 게이트전압(Vg)-드레인전류(Id) 특성 변화를 보여주는 그래프이다.
도 6은 본 발명의 실시예에 따른 트랜지스터의 IZO층의 두께에 따른 문턱 전압 및 이동도의 변화를 보여주는 그래프이다.
도 7은 본 발명의 다른 실시예와 비교예들에 따른 트랜지스터의 게이트전압(Vg)-드레인전류(Id) 특성을 보여주는 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 트랜지스터의 ITO층 두께에 따른 게이트전압(Vg)-드레인전류(Id) 특성 변화를 보여주는 그래프이다.
도 9는 본 발명의 다른 실시예에 따른 트랜지스터의 ITO층의 두께에 따른 문턱 전압 및 이동도의 변화를 보여주는 그래프이다.
도 10a 내지 도 10d는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 보여주는 단면도이다.
도 11a 내지 도 11d는 본 발명의 다른 실시예에 따른 트랜지스터의 제조방법 을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
10, 10' : 제1층 20, 20' : 제2층
C1, C2 : 채널층 D1, D2 : 드레인전극
G1, G2 : 게이트 GI1, GI2 : 게이트절연층
P1, P2 : 보호층 S1, S2 : 소오스전극
SUB1, SUB2 : 기판
Claims (20)
- 산화물을 포함하는 트랜지스터에 있어서,서로 다른 이동도(mobility)를 갖고, 서로 다른 산화물로 형성된 하부층 및 상부층을 포함하는 채널층;상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 및상기 채널층에 전계를 인가하기 위한 게이트;를 포함하고,상기 하부층과 상부층은 서로 직접 접촉하고,상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 IZO, ITO, AZO 및 GZO 중 하나를 포함하고,상기 하부층 및 상부층 중 상기 게이트에서 멀리 배치되는 층은 상기 게이트에 가까운 층과 다른 조성성분을 갖는 다른 물질인 ZnO 계열의 산화물을 포함하며,상기 트랜지스터의 이동도는 상기 하부층 및 상부층 중 상기 게이트에서 멀리 배치되는 층보다 상기 게이트에 가까운 층에 의해 결정되고,상기 트랜지스터의 문턱 전압은 상기 하부층 및 상부층 중 상기 게이트에 가까운 층보다 상기 게이트에서 멀리 배치되는 층에 의해 결정되는 트랜지스터.
- 제 1 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 이동도를 갖는 트랜지스터.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 10∼500Å인 트랜지스터.
- 제 7 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 30∼200Å인 트랜지스터.
- 제 1 항에 있어서,상기 트랜지스터는 탑(top)-게이트 또는 바텀(bottom)-게이트 구조의 박막 트랜지스터인 트랜지스터.
- 산화물을 포함하는 트랜지스터에 있어서,서로 다른 캐리어 밀도(carrier density)를 갖고, 서로 다른 산화물로 형성된 하부층 및 상부층을 포함하는 채널층;상기 채널층의 양단에 각각 접촉된 소오스 및 드레인; 및상기 채널층에 전계를 인가하기 위한 게이트;를 포함하고,상기 하부층과 상부층은 서로 직접 접촉하고,상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 IZO, ITO, AZO 및 GZO 중 하나를 포함하고,상기 하부층 및 상부층 중 상기 게이트에서 멀리 배치되는 층은 상기 게이트에 가까운 층과 다른 조성성분을 갖는 다른 물질인 ZnO 계열의 산화물을 포함하며,상기 트랜지스터의 이동도는 상기 하부층 및 상부층 중 상기 게이트에서 멀리 배치되는 층보다 상기 게이트에 가까운 층에 의해 결정되고,상기 트랜지스터의 문턱 전압은 상기 하부층 및 상부층 중 상기 게이트에 가까운 층보다 상기 게이트에서 멀리 배치되는 층에 의해 결정되는 트랜지스터.
- 제 10 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 캐리어 밀도를 갖는 트랜지스터.
- 제 10 항 또는 제 11 항에 있어서,상기 하부층 및 상부층은 서로 다른 이동도를 갖는 트랜지스터.
- 제 12 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층은 상기 게이트에서 멀리 배치되는 층보다 높은 이동도를 갖는 트랜지스터.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 10 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 10∼500Å인 트랜지스터.
- 제 18 항에 있어서,상기 하부층 및 상부층 중 상기 게이트에 가까운 층의 두께는 30∼200Å인 트랜지스터.
- 제 10 항에 있어서,상기 트랜지스터는 탑(top)-게이트 또는 바텀(bottom)-게이트 구조의 박막 트랜지스터인 트랜지스터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09165080.4A EP2146379B1 (en) | 2008-07-14 | 2009-07-09 | Transistor comprising ZnO based channel layer |
| JP2009165841A JP5562587B2 (ja) | 2008-07-14 | 2009-07-14 | トランジスタ |
| US12/458,491 US8232551B2 (en) | 2008-07-14 | 2009-07-14 | Channel layers and semiconductor devices including the same |
| CN200910140008.7A CN101630692B (zh) | 2008-07-14 | 2009-07-14 | 沟道层和包括该沟道层的晶体管 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080068344 | 2008-07-14 | ||
| KR20080068344 | 2008-07-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100007703A KR20100007703A (ko) | 2010-01-22 |
| KR101603775B1 true KR101603775B1 (ko) | 2016-03-18 |
Family
ID=41575722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090033846A KR101603775B1 (ko) | 2008-07-14 | 2009-04-17 | 채널층 및 그를 포함하는 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101603775B1 (ko) |
| CN (1) | CN101630692B (ko) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9991311B2 (en) | 2008-12-02 | 2018-06-05 | Arizona Board Of Regents On Behalf Of Arizona State University | Dual active layer semiconductor device and method of manufacturing the same |
| US9721825B2 (en) | 2008-12-02 | 2017-08-01 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Method of providing a flexible semiconductor device and flexible semiconductor device thereof |
| US9601530B2 (en) | 2008-12-02 | 2017-03-21 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Dual active layer semiconductor device and method of manufacturing the same |
| EP2436029A4 (en) | 2009-05-29 | 2013-04-10 | Univ Arizona | PROCESS FOR PROVIDING A FLEXIBLE SEMICONDUCTOR DEVICE AT HIGH TEMPERATURES AND FLEXIBLE SEMICONDUCTOR DEVICE THEREFOR |
| WO2012021196A2 (en) | 2010-05-21 | 2012-02-16 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method for manufacturing electronic devices and electronic devices thereof |
| WO2012021197A2 (en) | 2010-05-21 | 2012-02-16 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof |
| KR20110139394A (ko) * | 2010-06-23 | 2011-12-29 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| KR101778224B1 (ko) | 2010-10-12 | 2017-09-15 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| JP5977569B2 (ja) * | 2011-04-22 | 2016-08-24 | 株式会社神戸製鋼所 | 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置 |
| US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102969362B (zh) * | 2011-09-01 | 2016-03-30 | 中国科学院微电子研究所 | 高稳定性非晶态金属氧化物tft器件 |
| CN102403363A (zh) * | 2011-10-27 | 2012-04-04 | 华南理工大学 | 双层氧化物薄膜晶体管及其制备方法 |
| KR101308809B1 (ko) * | 2012-01-20 | 2013-09-13 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치 |
| CN103247668A (zh) * | 2012-02-06 | 2013-08-14 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| KR101249091B1 (ko) * | 2012-02-28 | 2013-04-02 | 한양대학교 산학협력단 | 향상된 전하 이동도를 가지는 박막 트랜지스터 및 이의 제조방법 |
| KR20230157542A (ko) | 2012-04-13 | 2023-11-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9356156B2 (en) * | 2013-05-24 | 2016-05-31 | Cbrite Inc. | Stable high mobility MOTFT and fabrication at low temperature |
| KR20150025621A (ko) * | 2013-08-29 | 2015-03-11 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| CN103500764B (zh) | 2013-10-21 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示器 |
| WO2015079756A1 (ja) * | 2013-11-26 | 2015-06-04 | シャープ株式会社 | 半導体装置 |
| US10381224B2 (en) | 2014-01-23 | 2019-08-13 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an electronic device and electronic device thereof |
| WO2017034645A2 (en) | 2015-06-09 | 2017-03-02 | ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY | Method of providing an electronic device and electronic device thereof |
| WO2015156891A2 (en) | 2014-01-23 | 2015-10-15 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University | Method of providing a flexible semiconductor device and flexible semiconductor device thereof |
| EP3143641A4 (en) | 2014-05-13 | 2018-01-17 | Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University | Method of providing an electronic device and electronic device thereof |
| US10446582B2 (en) | 2014-12-22 | 2019-10-15 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an imaging system and imaging system thereof |
| US9741742B2 (en) | 2014-12-22 | 2017-08-22 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Deformable electronic device and methods of providing and using deformable electronic device |
| KR101878161B1 (ko) * | 2015-02-12 | 2018-07-13 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조방법 |
| US20190123207A1 (en) * | 2016-04-04 | 2019-04-25 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Thin film transistor |
| CN107516634A (zh) * | 2016-06-15 | 2017-12-26 | 中华映管股份有限公司 | 薄膜晶体管及其制造方法 |
| CN106298957B (zh) * | 2016-09-28 | 2020-06-30 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US11043600B2 (en) * | 2016-12-27 | 2021-06-22 | Sharp Kabushiki Kaisha | Semiconductor device provided with oxide semiconductor TFT |
| CN107749422A (zh) * | 2017-09-21 | 2018-03-02 | 信利（惠州）智能显示有限公司 | 氧化物半导体薄膜晶体管 |
| US11217698B2 (en) | 2020-05-26 | 2022-01-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Method of manufacturing a thin film transistor |
| CN111613664A (zh) * | 2020-05-26 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、显示面板 |
| CN113809182B (zh) * | 2020-06-16 | 2023-09-08 | 京东方科技集团股份有限公司 | 金属氧化物薄膜晶体管及其制备方法、阵列基板 |
| CN112002762B (zh) * | 2020-07-30 | 2023-03-14 | 郑州大学 | 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP2007096126A (ja) * | 2005-09-29 | 2007-04-12 | Sharp Corp | トランジスタおよび電子デバイス |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
-
2009
- 2009-04-17 KR KR1020090033846A patent/KR101603775B1/ko active IP Right Grant
- 2009-07-14 CN CN200910140008.7A patent/CN101630692B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JP2007096126A (ja) * | 2005-09-29 | 2007-04-12 | Sharp Corp | トランジスタおよび電子デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101630692B (zh) | 2016-03-02 |
| KR20100007703A (ko) | 2010-01-22 |
| CN101630692A (zh) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101603775B1 (ko) | 채널층 및 그를 포함하는 트랜지스터 | |
| US8232551B2 (en) | Channel layers and semiconductor devices including the same | |
| US8669551B2 (en) | Transistor including insertion layer and channel layer with different work functions and method of manufacturing the same | |
| KR101608887B1 (ko) | 인버터와 그 제조방법 및 인버터를 포함하는 논리회로 | |
| US7189992B2 (en) | Transistor structures having a transparent channel | |
| US9184300B2 (en) | Transistor, method of manufacturing the same, and electronic device including transistor | |
| KR101652790B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR102418493B1 (ko) | 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| US8501551B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| KR101623956B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US7339187B2 (en) | Transistor structures | |
| KR101920709B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US9048163B2 (en) | Transistor, electronic device including transistor, and manufacturing methods thereof | |
| US8912536B2 (en) | Transistors, methods of manufacturing the same and electronic devices including transistors | |
| US8324628B2 (en) | Channel layer for a thin film transistor, thin film transistor including the same, and methods of manufacturing the same | |
| KR101638977B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US9508544B2 (en) | Semiconductor device and method for manufacturing same | |
| KR101694876B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 5 |