CN106298957B - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN106298957B CN106298957B CN201610862940.0A CN201610862940A CN106298957B CN 106298957 B CN106298957 B CN 106298957B CN 201610862940 A CN201610862940 A CN 201610862940A CN 106298957 B CN106298957 B CN 106298957B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- source
- electrode
- drain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 49
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 209
- 238000000034 method Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 239000002041 carbon nanotube Substances 0.000 claims description 12
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001338 self-assembly Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004523 catalytic cracking Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，能够有效保证在提高开态电流的同时降低漏电流。该薄膜晶体管，包括设置于衬底基板上的栅极、由源极和漏极组成的源漏图案以及有源层，有源层包括层叠设置的第一半导体层和第二半导体层，第一半导体层的电子迁移率大于第二半导体层的电子迁移率，第一半导体层相较于第二半导体层靠近所述栅极；有源层中远离源漏图案一侧的半导体层相较于靠近源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部；源极和/或漏极与有源层中靠近源漏图案一侧的半导体层的底面接触，并延伸至延伸部且与对应的延伸部接触。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着显示技术的不断提高，人们对于显示装置的要求也在不断提升，在各种显示技术中，TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)技术因其所具有的低能耗以及成本低廉等优点已广泛地应用于各种显示领域。
其中，关于评价TFT器件特性优劣的两个重要指标为开态电流以及漏电流，开态电流越大且漏电流越小则该TFT器件的性能越好。然而，现有技术中，通过提高源极和漏极之间的电子迁移率，来提高开态电流，这样一来，当TFT处于关态时，由于源极和漏极之间的电子迁移率较大，使得在漏极一侧难以形成彻底的PN结构，进而导致漏电流也增大。当然，如果为了降低漏电流则必须相应的降低源极和漏极之间的电子迁移率，导致开态电流降低。因此，现有技术中，不能同时保证TFT器件的开态电流较大且漏电流较小。
发明内容
本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，能够有效保证在提高开态电流的同时降低漏电流。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种薄膜晶体管，包括设置于衬底基板上的栅极、由源极和漏极组成的源漏图案以及有源层，所述有源层包括层叠设置的第一半导体层和第二半导体层，所述第一半导体层的电子迁移率大于所述第二半导体层的电子迁移率，所述第一半导体层相较于所述第二半导体层靠近所述栅极；所述有源层中远离所述源漏图案一侧的半导体层相较于靠近所述源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部；所述源极与所述有源层中靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；和/或，所述漏极与所述有源层中靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触。
进一步的，所述源极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述源极与所述延伸部的接触面积的比值为0.5～1.5；和/或，所述漏极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述漏极与所述延伸部的接触面积的比值为0.5～1.5。
进一步的，在所述源漏图案相较于所述有源层远离所述衬底基板的情况下，所述源极和/或所述漏极与所述延伸部的上底面和侧面接触。
进一步的，在所述源漏图案相较于所述有源层靠近所述衬底基板的情况下，所述延伸部与所述源极和/或所述漏极的部分上底面和侧面接触。
进一步的，所述第一半导体层由碳纳米管材料构成，所述第二半导体层由金属氧化物半导体材料构成。
进一步的，所述第二半导体层的厚度与所述第一半导体层的厚度的比值为2.5～3.5。
进一步的，在所述源漏图案相较于所述有源层远离所述衬底基板，且所述源漏图案位于所述有源层的相邻层的情况下，所述薄膜晶体管还包括刻蚀阻挡层，所述刻蚀阻挡层与所述有源层的部分上表面接触，所述有源层的上表面与所述刻蚀阻挡层未接触的部分分别与所述源极和所述漏极相接触。
本发明实施例另一方面还提供一种阵列基板，上述任一种薄膜晶体管。
本发明实施例又一方面还提供一种显示装置，包括上述的阵列基板。
本发明实施例的又一方面还提供一种薄膜晶体管的制备方法，包括：在衬底基板上制作栅极以及栅极绝缘层；在衬底基板上制作第一半导体层；在衬底基板上制作第二半导体层，其中所述第一半导体层的电子迁移率大于所述第二半导体层的电子迁移率，所述第一半导体层相较于所述第二半导体层靠近所述栅极；在衬底基板上形成金属薄膜层，通过构图工艺形成由源极和漏极组成的源漏图案；其中，远离所述源漏图案一侧的半导体层相较于靠近所述源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部；所述源极与靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；和/或，所述漏极与靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触。
本发明实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，该薄膜晶体管包括设置于衬底基板上的栅极、由源极和漏极组成的源漏图案以及有源层，有源层包括层叠设置的第一半导体层和第二半导体层，第一半导体层的电子迁移率大于第二半导体层的电子迁移率，第一半导体层相较于第二半导体层靠近所述栅极，这样一来，在该薄膜晶体管导通状态时，栅极对电子具有一定的吸引力，从而使得靠近栅极的具有高电子迁移率的第一子半导体层为电子的主要导流区，能够使得沟道区域的电子移动速度增加，从而使得开态电流较大；在该薄膜晶体管截止状态时，栅极对电子具有一定的排斥力，从而使得远离栅极的具有低电子迁移率的第二子半导体层为电子的主要导流区，能够使得沟道区域的电子移动速度降低，进而使得漏电流较小。
在此基础上，有源层中远离源漏图案一侧的半导体层相较于靠近源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部，源极与有源层中靠近源漏图案一侧的半导体层的底面接触，并延伸至延伸部且与延伸部接触；和/或，漏极与有源层中靠近源漏图案一侧的半导体层的底面接触，并延伸至延伸部且与延伸部接触。从而使得源极和/或漏极均与第一子半导体层和第二子半导体层相接触，进而有效的保证了在薄膜晶体管在导通状态时，电子能够通过第一子半导体层进行传输，而在截止状态时，电子能够通过第二子半导体层进行传输，即有效的保证了提高开态电流的同时降低漏电流。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TFT的结构示意图；
图2为本发明实施例提供的一种顶栅型TFT的结构示意图；
图3a为本发明实施例提供的一种顶栅型TFT的结构示意图；
图3b为本发明实施例提供的一种顶栅型TFT的结构示意图；
图4为本发明实施例提供的一种底栅型TFT的结构示意图；
图5为本发明实施例提供的一种包括刻蚀阻挡层的TFT的结构示意图；
图6为本发明实施例提供的一种TFT的制备方法流程图；
图7a为本发明实施例提供的一种制备TFT结构示意图之一；
图7b为本发明实施例提供的一种制备TFT结构示意图之一；
图7c为本发明实施例提供的一种制备TFT结构示意图之一。
附图标记：
01-衬底基板；10-栅极；101-栅极绝缘层；20-源漏图案；201-源极；202-漏极；30-有源层；301-第一半导体层；302-第二半导体层；40-延伸部；50-刻蚀阻挡层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本文中，“上”、“下”、“左”以及“右”等方位术语是相对于附图中的薄膜晶体管示意置放的方位来定义的，应当理解到，这些方向性术语是相对的概念，它们用于相对的描述和澄清，其可以根据薄膜晶体管所放置的方位的变化而相应地发生变化。
本发明实施例提供一种薄膜晶体管，如图1所示，该薄膜晶体管包括设置于衬底基板01上的栅极10、由源极201和漏极202组成的源漏图案20以及有源层30，其中有源层30包括层叠设置的第一半导体层301和第二半导体层302，第一半导体层301的电子迁移率大于所述第二半导体层302的电子迁移率，第一半导体层301相较于第二半导体层302靠近栅极10，这样一来，在该薄膜晶体管导通状态时，栅极对电子具有一定的吸引力，从而使得靠近栅极且具有高电子迁移率的第一子半导体层为电子的主要导流区，能够使得沟道区域的电子移动速度增加，从而使得开态电流较大；在该薄膜晶体管截止状态时，栅极对电子具有一定的排斥力，从而使得远离栅极且具有低电子迁移率的第二子半导体层为电子的主要导流区，能够使得沟道区域的电子移动速度降低，进而使得漏电流较小。
此处需要说明的是，上述第一半导体层301相较于第二半导体层302靠近栅极10是指，对于底栅型TFT而言，例如，如图1中栅极10相对于栅极绝缘层101更靠近衬底基板01的底栅型TFT，第一半导体层301位于第二半导体层302下方，即第一半导体层301位于第二半导体层302靠近衬底基板01的一侧，以使得第一半导体层301距离栅极10的距离小于第二半导体层302离栅极10的距离。对于顶栅型TFT而言，例如，如图2、图3a、图3b中栅极绝缘层101相对于栅极10更靠近衬底基板01的顶栅型TFT，第一半导体层301位于第二半导体层302上方，即第一半导体层301位于第二半导体层302背离衬底基板01的一侧，以使得第一半导体层301距离栅极10的距离小于第二半导体层302离栅极10的距离。
在此基础上，如图1所示，有源层30中远离源漏图案20一侧的半导体层相较于靠近源漏图案20一侧的半导体层在对应源极201和/或漏极202的位置具有延伸部40，其中源极201与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40且与延伸部40接触；和/或，漏极202与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40且与延伸部40接触，从而使得源极和/或漏极均与第一子半导体层和第二子半导体层相接触，进而有效的保证了在薄膜晶体管在导通状态时，电子能够通过第一子半导体层进行传输，而在截止状态时，电子能够通过第二子半导体层进行传输，即有效的保证了提高开态电流的同时降低漏电流。
此处对上述延伸部40的具体设置位置做进一步的说明，例如，如图1或图3a所示的TFT，第一子半导体层301相较于第二子半导体层302远离源漏图案20，该延伸部40位于第一子半导体层301中；又例如，如图2或图3b所示的TFT，第二子半导体层302相较于第一子半导体层301远离源漏图案20，该延伸部40位于第二子半导体层302。
另外，对于上述源极201与有源层30中靠近源漏图案20一侧的半导体层的底面接触，此处的底面可以是上底面，也可以是下底面。具体的，例如，如图1或图2所示，源极201与有源层30中靠近源漏图案20一侧的半导体层的上底面接触；又例如，如图3a所示，源极201与有源层30中靠近源漏图案20一侧的半导体层的下底面接触；本发明对此不做限定。对于上述漏极202与有源层30中靠近源漏图案20一侧的半导体层的底面接触，与上述源极201接触方式相同，此处不再赘述。
以下对上述半导体层在对应源极201和/或漏极202的位置具有延伸部40的具体设置方式做进一步的说明。
可以如图1或图2所示，在源极201和漏极202对应的位置均设置延伸部40，以使得源极201和漏极202均与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40并与对应的延伸部40接触。
还可以是源极201和漏极202中的一个，在对应的位置设置延伸部40，以使得源极201和漏极202中的一个与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40并与延伸部40接触，源极201和漏极202中的另一个仅与第一子半导体层301或第二子半导体层302接触。例如，可以是源极201仅与第一子半导体层301，漏极202与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40并与对应的延伸部40接触。
当然，上述仅是对延伸部40的设置方式，以及与源极201和漏极202的接触方式的举例说明，并不是对本发明的限定，在实际的应用中，为了实现源极201和漏极202均与有源层中的第一子半导体层301和第二子半导体层302有效接触，进而达到有效的提高开态电流和降低漏电流的目的，本发明优选的，如图1或图2所示，在源极201和漏极202的位置均设置延伸部40，以使得源极201和漏极202均与有源层30中靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40并与对应的延伸部40接触。以下实施例均是以该优选设置方式为例，对本发明做进一步的说明。
在此基础上，如图4所示，在源漏图案20相较于有源层30远离衬底基板的情况下，相比于图1中源极201和漏极202分别仅与延伸部40的上底面接触，本发明优选的，源极201和漏极202分别与延伸部40的上底面和侧面同时接触，这样一来，能够使得源极201和漏极202与有源层30全面有效的接触，从而利于实现提高开态电流和降低漏电流的目的。
另外，如图3a所示，在源漏图案20相较于有源层30靠近衬底基板01的情况下，延伸部40与源极201和漏极202的部分上底面和侧面同时接触，该设置方式相较于延伸部40仅与源极201和漏极202的部分上底面接触的设置方式而言，能够使得源极201和漏极202与有源层30全面有效的接触，从而利于实现提高开态电流和降低漏电流的目的。
进一步的，本发明优选的，如图2所示，第二半导体层302的厚度D2与第一半导体层301的厚度D1的比值为2.5～3.5。
具体的，由于在TFT处于开态时，第一半导体层301为电子的主要导流区，在TFT处于关态时，第二子半导体层302为电子的主要导流区，这样一来，在有源层30厚度一定的情况下，一方面，当第二半导体层302的厚度D2与第一半导体层301的厚度D1的比值小于2.5时，即D2/D1＜2.5时，使得第一半导体层301的厚度D1过大，开态电流较大，但是由于第二半导体层302的厚度D2过小，从而不能有效达到减小漏电流的目的。当第二半导体层302的厚度与第一半导体层301的厚度D1的比值大于3.5时，即D2/D1＞3.5时，使得第二半导体层302的厚度D2过大，漏电流较小，但是由于第一半导体层301的厚度D1过小，而不能有效的达到增加开态电流的目的。因此，本发明优选的，第二半导体层302的厚度D2与第一半导体层301的厚度D1的比值为2.5～3.5，能够在保证较大开态电流的同时，漏电流较小。
进一步的，本发明优选的，如图2所示，源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1，和源极202与延伸部40的接触面积S2的比值为0.5～1.5；漏极202与有源层30中靠近源漏图案20一侧的半导体层的接触面积，和漏极202与延伸部40的接触面积的比值为0.5～1.5。
具体的，例如，以图2中靠近源漏图案20一侧的半导体层为第一半导体层301，延伸部4位于第二半导体层302为例，当源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1，和源极202与延伸部40的接触面积S2的比值小于0.5时，即S1/S2＜0.5时，在此情况下，源极201与第二半导体层302中延伸部40的接触面积S2过大，与第一半导体层301的接触面积S1过小，不能达到有效的增加开态电流的目的。当源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1，和源极202与延伸部40的接触面积S2的比值大于1.5时，即S1/S2＞1.5时，在此情况下，源极201与第一半导体层301的接触面积S1过大，而与第二半导体层302中延伸部40的接触面积S2过小，而不能达到有效的降低漏电的目的。
又例如，以图1中靠近源漏图案20一侧的半导体层为第二半导体层302，延伸部4位于第一半导体层301为例，当源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1，和源极202与延伸部40的接触面积S2的比值小于0.5时，即S1/S2＜0.5时，在此情况下，源极201与第一半导体层301中延伸部40的接触面积S2过大，与第二半导体层302的接触面积S1过小，不能达到有效的降低漏电的目的。当源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1，和源极202与延伸部40的接触面积S2的比值大于1.5时，即S1/S2＞1.5时，在此情况下，源极201与第二半导体层302的接触面积S1过大，而与第一半导体层301中延伸部40的接触面积S2过小，不能达到有效的增加开态电流的目的。
此处需要说明的是，上述源极201与有源层30中靠近源漏图案20一侧的半导体层的接触面积S1是指，以图4所示的TFT为例，接触面积S1实际包括源极201与有源层30中第二半导体层302的部分上表面以及侧面的接触部分的面积，但是在具体的计算过程中，可以忽略侧面的接触部分的面积，仅按照上表面接触部分的面积进行计算；同理，在计算时漏极202与有源层30中靠近源漏图案20一侧的半导体层的接触面积时，可以仅按照漏极202与第一半导体层301的上表面接触面积进行计算。
另外，对于漏极202与有源层30中靠近源漏图案20一侧的半导体层，和漏极202与延伸部40的接触方式以及接触面积的计算，与上述漏极202接触方式以及接触面积的计算相同，此处不再赘述。
在此基础上，如图5所示，在源漏图案20相较于有源层30远离衬底基板01，且源漏图案20位于有源层30的相邻层的情况下，薄膜晶体管还包括刻蚀阻挡层50，刻蚀阻挡层50与有源层30的部分上表面接触，有源层30的上表面与刻蚀阻挡层50未接触的部分分别与源极201和漏极202相接触。
具体的，由于源漏图案20与有源层30相邻，且源漏图案20相较于有源层30远离衬底基板01的一侧，即在制作该TFT时，是先制作有源层30，然后在有源层30上通过构图工艺直接制作源漏图案20，为例避免在构图形成源漏图案20时，刻蚀过程对TFT的沟道区域造成损坏，进而造成TFT的损坏，或者相关参数(例如阈值电压等)发生较大的变化，因此，本发明优选的，在有源层30的上表面制作刻蚀阻挡层50，以对有源层30中的沟道区域进行保护，从而提高TFT的良品率。
此处需要说明的是，在有源层30的上表面形成刻蚀阻挡层50时，需要将有源层30中与预设置的源极201和漏极202接触的部分裸露出来，以使得该有源层30的上表面与刻蚀阻挡层50未接触的部分与对应位置的源极201和漏极202相接触，从而实现TFT功能。
此处还需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
进一步的，上述第一半导体层301的电子迁移率大于第二半导体层302的电子迁移率，具体的，第一半导体层301可以由碳纳米管材料构成；第二半导体层可以由金属氧化物半导体材料构成，例如铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铟锡锌氧化物(ITZO)等，其中碳纳米管材料在加上偏压时，其电极迁移率高于金属氧化物半导体材料的电子迁移率数十倍。当然，第一半导体层301可以由多晶硅材料构成，第二半导体层可以非晶硅材料构成，其中多晶硅材料的电子迁移率高于非晶硅材料的电子迁移率2个数量级。本发明对此不作限定，只要保证第一半导体层301的电子迁移率大于第二半导体层302的电子迁移率即可。
具体的，可以通过自组装技术、催化裂解法或激光蒸发法制备上述由碳纳米管材料构成的第一半导体层301，本发明对此不作限定。以下对采用自组装技术制备碳纳米管材料构成的第一半导体层301的具体制备过程做进一步的说明。
首先，在基板(如图1中在形成有栅极10和栅极绝缘层101的衬底基板01)上沉积二氧化铪薄膜，并通过构图工艺形成二氧化铪薄膜图案；然后在二氧化铪上涂上一层非常薄的化学材料NMPI；接下来，将碳纳米管包裹在一种类似肥皂的表面活性剂(例如，十二烷基硫酸钠)里，并溶在水中；最后，将上述形成有二氧化铪薄膜图案和NMPI的基板浸入上述溶液中，表面活性剂和NMPI产生互相吸引的化学反应，使碳纳米管结合到二氧化铪薄膜图案的位置，以形成由碳纳米管材料构成的第一半导体层301。
本发明实施例还提供一种阵列基板，该阵列基板包括上述任一种薄膜晶体管，具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
本发明实施例还提供一种显示装置，该显示装置包括上述的阵列基板，该阵列基板具有与前述实施例提供的薄膜晶体管相同的结构和有益效果。由于前述实施例已经对薄膜晶体管的结构和有益效果进行了详细的描述，此处不再赘述。
需要说明的是，在本发明实施例中，显示装置具体至少可以包括液晶显示面板和有机发光二极管显示面板，例如该显示面板可以应用至液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件中。
本发明实施例还提供一种薄膜晶体管的制备方法，如图6所示，该制备方法包括：
步骤S101、在衬底基板01上制作栅极10以及栅极绝缘层101。
具体的，以制备图1所示TFT为例，对该TFT制备方法做具体说明。如图7a所示，在衬底基板01上形成金属薄膜层，通过一次构图工艺形成栅极10；然后在形成栅极10的衬底基板01上形成栅极绝缘层101，其中该栅极绝缘层101可以由氮化硅或二氧化硅材料构成。
步骤S102、在衬底基板01上制作第一半导体层301。
具体的，如图7b所示，在形成由栅极绝缘层101的衬底基板01上形成第一半导体层301，该第一半导体层301可以由碳纳米管材料构成，具体制备过程见前述实施例，此处不再赘述。
步骤S103、在衬底基板01上制作第二半导体层302，其中第一半导体层301的电子迁移率大于第二半导体层302的电子迁移率，第一半导体层301相较于第二半导体层302靠近栅极10。
具体的，如图7c所示，在形成由碳纳米管材料构成的第一半导体层301上形成金属氧化物半导体薄膜层，通过构图工艺形成第二半导体层302，且保证第一半导体层301相对于第二半导体层302在预形成源极201和漏极202的位置具有裸露的延伸部40。
步骤S104、在衬底基板01上形成金属薄膜层，通过构图工艺形成由源极201和漏极202组成的源漏图案20，其中，远离源漏图案20一侧的半导体层相较于靠近源漏图案20一侧的半导体层在对应源极和/或漏极的位置具有延伸部40；源极201与靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40且与延伸部40接触；和/或，漏极202与靠近源漏图案20一侧的半导体层的底面接触，并延伸至延伸部40且与延伸部40接触。
具体的，如图1所示，在形成由第二半导体层302的衬底基板01上，形成金属薄膜层，通过构图工艺形成由源极201和漏极202组成的源漏图案20，源极201与第二半导体层302的上底面接触，并延伸至延伸部40且与延伸部40接触；漏极202与第二半导体层302的上底面接触，并延伸至延伸部40且与延伸部40接触。
当然，为了避免在构图形成源漏图案20时，刻蚀过程对TFT的沟道区域造成损坏，可以在形成源漏图案20之前，在形成有由第一半导体层301和第二半导体层302构成的有源层30的上表面制作刻蚀阻挡层50，以对有源层30中的沟道区域进行保护，从而提高TFT的良品率。
需要说明的是，当上述TFT在应用于阵列基板的情况下，在制备该TFT时，在上述步骤S101中，在衬底基板01上制作栅极10的同时，可以通过构图工艺形成公共电极线。另外，在上述步骤S104中，在衬底基板01上形成金属薄膜层，通过构图工艺形成由源极201和漏极202组成的源漏图案20的同时，形成数据线。当然在制作有上述TFT的衬底基板01，还可以形成透明导电材料(例如ITO或IZO)的像素电极，该像素电极与上述漏极202相连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种薄膜晶体管，包括设置于衬底基板上的栅极、由源极和漏极组成的源漏图案以及有源层，其特征在于，所述有源层包括层叠设置的第一半导体层和第二半导体层，所述第一半导体层的电子迁移率大于所述第二半导体层的电子迁移率，所述第一半导体层相较于所述第二半导体层靠近所述栅极；
所述有源层中远离所述源漏图案一侧的半导体层相较于靠近所述源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部；
所述源极与所述有源层中靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；和/或，所述漏极与所述有源层中靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；
所述第一半导体层由碳纳米管材料构成，所述第二半导体层由金属氧化物半导体材料构成；
在所述源漏图案相较于所述有源层远离所述衬底基板的情况下，所述源极和/或所述漏极与所述延伸部的上底面和侧面接触；和/或，在所述源漏图案相较于所述有源层靠近所述衬底基板的情况下，所述延伸部与所述源极和/或所述漏极的部分上底面和侧面接触；
所述源极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述源极与所述延伸部的接触面积的比值为0.5～1.5；
和/或，所述漏极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述漏极与所述延伸部的接触面积的比值为0.5～1.5。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的厚度与所述第一半导体层的厚度的比值为2.5～3.5。
3.根据权利要求1所述的薄膜晶体管，其特征在于，在所述源漏图案相较于所述有源层远离所述衬底基板，且所述源漏图案位于所述有源层的相邻层的情况下，
所述薄膜晶体管还包括刻蚀阻挡层，所述刻蚀阻挡层与所述有源层的部分上表面接触，所述有源层的上表面与所述刻蚀阻挡层未接触的部分分别与所述源极和所述漏极相接触。
4.一种阵列基板，其特征在于，包括权利要求1-3任一项所述的薄膜晶体管。
5.一种显示装置，其特征在于，包括权利要求4所述的阵列基板。
6.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上制作栅极以及栅极绝缘层；
在衬底基板上制作第一半导体层；
在衬底基板上制作第二半导体层，其中所述第一半导体层的电子迁移率大于所述第二半导体层的电子迁移率，所述第一半导体层相较于所述第二半导体层靠近所述栅极；
在衬底基板上形成金属薄膜层，通过构图工艺形成由源极和漏极组成的源漏图案；其中，远离所述源漏图案一侧的半导体层相较于靠近所述源漏图案一侧的半导体层在对应源极和/或漏极的位置具有延伸部；所述源极与靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；和/或，所述漏极与靠近所述源漏图案一侧的半导体层的底面接触，并延伸至所述延伸部且与所述延伸部接触；
所述第一半导体层由碳纳米管材料构成，所述第二半导体层由金属氧化物半导体材料构成；
在所述源漏图案相较于有源层远离所述衬底基板的情况下，所述源极和/或所述漏极与所述延伸部的上底面和侧面接触；和/或，在所述源漏图案相较于所述有源层靠近所述衬底基板的情况下，所述延伸部与所述源极和/或所述漏极的部分上底面和侧面接触；
所述源极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述源极与所述延伸部的接触面积的比值为0.5～1.5；
和/或，所述漏极与所述有源层中靠近所述源漏图案一侧的半导体层的接触面积，和所述漏极与所述延伸部的接触面积的比值为0.5～1.5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610862940.0A CN106298957B (zh) | 2016-09-28 | 2016-09-28 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610862940.0A CN106298957B (zh) | 2016-09-28 | 2016-09-28 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298957A CN106298957A (zh) | 2017-01-04 |
| CN106298957B true CN106298957B (zh) | 2020-06-30 |
Family
ID=57716270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610862940.0A Active CN106298957B (zh) | 2016-09-28 | 2016-09-28 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298957B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425075B (zh) * | 2017-05-17 | 2020-05-29 | 厦门天马微电子有限公司 | 薄膜晶体管器件及其制造方法、阵列基板以及显示装置 |
| CN108701619B (zh) * | 2017-05-18 | 2020-06-23 | 深圳市柔宇科技有限公司 | 薄膜晶体管制造方法及阵列基板 |
| CN109148476A (zh) * | 2018-07-09 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法 |
| CN109301023B (zh) * | 2018-09-30 | 2021-01-22 | 京东方科技集团股份有限公司 | 光电二极管及其制备方法、平板探测器 |
| CN110972508B (zh) * | 2019-03-04 | 2022-05-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| CN109950283B (zh) * | 2019-03-25 | 2021-11-19 | 昆山国显光电有限公司 | 一种显示驱动模组、显示面板及显示驱动模组的制备方法 |
| CN111599824B (zh) * | 2020-06-01 | 2022-09-13 | 厦门天马微电子有限公司 | 一种阵列基板、制备方法以及显示装置 |
| CN115347000A (zh) * | 2022-08-03 | 2022-11-15 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101630692A (zh) * | 2008-07-14 | 2010-01-20 | 三星电子株式会社 | 沟道层和包括该沟道层的晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629536A (ja) * | 1991-02-28 | 1994-02-04 | Tonen Corp | 多結晶シリコン薄膜トランジスタ |
| KR20130029272A (ko) * | 2011-09-14 | 2013-03-22 | 삼성코닝정밀소재 주식회사 | 박막 트랜지스터 |
-
2016
- 2016-09-28 CN CN201610862940.0A patent/CN106298957B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101630692A (zh) * | 2008-07-14 | 2010-01-20 | 三星电子株式会社 | 沟道层和包括该沟道层的晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298957A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298957B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| US9768306B2 (en) | Array substrate and display device | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| JP6460582B2 (ja) | Ａｍｏｌｅｄバックパネルの製造方法 | |
| US9543328B2 (en) | Metal oxide TFT device and method for manufacturing the same | |
| US9312146B2 (en) | Manufacturing method of a thin film transistor | |
| WO2016165186A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US9064905B2 (en) | Array substrate and method of fabricating the same | |
| WO2016165187A1 (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| EP2953165B1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2018176784A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN108010850B (zh) | 薄膜晶体管及其制作方法、tft基板 | |
| CN105702683B (zh) | 一种薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| US10727307B2 (en) | Display substrate and fabrication method thereof, and display device | |
| WO2015100791A1 (zh) | 薄膜晶体管基板的制造方法 | |
| WO2017008347A1 (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| US11244965B2 (en) | Thin film transistor and manufacturing method therefor, array substrate and display device | |
| CN111710725A (zh) | 双栅电极金属氧化物薄膜晶体管及其制备方法 | |
| KR20120060398A (ko) | 표시 기판 및 이의 제조 방법 | |
| US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
| US10950716B2 (en) | Metal oxide TFT, manufacturing method thereof, and display device | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| US9461066B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |