CN110972508B - 薄膜晶体管及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN110972508B
CN110972508B CN201980000226.2A CN201980000226A CN110972508B CN 110972508 B CN110972508 B CN 110972508B CN 201980000226 A CN201980000226 A CN 201980000226A CN 110972508 B CN110972508 B CN 110972508B
Authority
CN
China
Prior art keywords
semiconductor layer
thin film
film transistor
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000226.2A
Other languages
English (en)
Other versions
CN110972508A (zh
Inventor
王治
袁广才
关峰
许晨
王学勇
杜建华
李超
陈蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110972508A publication Critical patent/CN110972508A/zh
Application granted granted Critical
Publication of CN110972508B publication Critical patent/CN110972508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开涉及一种薄膜晶体管及其制造方法。所述薄膜晶体管包括：衬底；在所述衬底上依次层叠的第一半导体层、栅极介质层和栅极电极，其中，所述第一半导体层具有位于所述薄膜晶体管的沟道区域中的第一部分和位于所述薄膜晶体管的源/漏极区域中且位于所述第一部分两侧第二部分，并且其中，所述第二部分和所述第一部分的与所述第二部分邻接的第一子部分包括非晶半导体材料，所述第一部分的位于所述第一子部分之间的第二子部分包括多晶半导体材料；位于所述源/漏极区域的且与所述第二部分接触的第二半导体层，其中，所述第二半导体层的导电性高于所述非晶半导体材料的导电性。

Description

薄膜晶体管及薄膜晶体管的制造方法
技术领域
本公开涉及显示技术领域。具体地，涉及一种薄膜晶体管及薄膜晶体管的制造方法。
背景技术
薄膜晶体管被广泛应用于显示技术领域。薄膜晶体管可以驱动显示装置的像素。设置有薄膜晶体管的显示装置可以具有高速度、高亮度和高对比度等优势。
公开内容
本公开的实施例提供了一种薄膜晶体管。所述薄膜晶体管包括：衬底；
在所述衬底上依次层叠的第一半导体层、栅极介质层和栅极电极，其中，所述第一半导体层具有位于所述薄膜晶体管的沟道区域中的第一部分和位于所述薄膜晶体管的源/漏极区域中且位于所述第一部分两侧第二部分，并且其中，所述第二部分和所述第一部分的与所述第二部分邻接的第一子部分包括非晶半导体材料，所述第一部分的位于所述第一子部分之间的第二子部分包括多晶半导体材料；
位于所述源/漏极区域的且与所述第二部分接触的第二半导体层，其中，所述第二半导体层的导电性高于所述非晶半导体材料的导电性。
在一些实施例中，所述第二半导体层与所述第二部分的朝向所述衬底的表面接触。
在一些实施例中，所述第二部分在所述第二半导体层与所述第二部分的远离所述衬底的表面接触。
在一些实施例中，所述第一半导体层和所述第二半导体层的掺杂类型为N型，所述第二半导体层的N型载流子浓度大于所述第一半导体层的N型载流子浓度。
在一些实施例中，所述第一半导体层和所述第二半导体层的掺杂类型为P型，所述第二半导体层的P型载流子浓度大于所述第一半导体层的P型载流子浓度。
在一些实施例中，所述第一半导体层的掺杂浓度在1017ions/cm3～1019ions/cm3之间，所述第二半导体层的掺杂浓度在在1019ions/cm3～1021ions/cm3之间。
在一些实施例中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
在一些实施例中，所述薄膜晶体管还包括位于所述第二半导体层的背离所述第二部分的一侧上的源/漏极电极。
本公开的实施例还提供了一种薄膜晶体管的制造方法。所述薄膜晶体管的制造方法包括：在衬底上依次形成第一半导体层、栅极介质层和栅极电极，其中，所述第一半导体层具有位于所述薄膜晶体管的沟道区域中的第一部分和位于所述薄膜晶体管的源/漏极区域中且位于所述第一部分两侧的第二部分，并且其中，所述第二部分和所述第一部分的与所述第二部分邻接的第一子部分包括非晶半导体材料，所述第一部分的位于所述第一子部分之间的第二子部分包括多晶半导体材料；
形成位于所述源/漏极区域中且与所述第二部分接触的第二半导体层，其中，所述第二半导体层的导电性高于所述非晶半导体材料的导电性。
在一些实施例中，形成所述第一半导体层包括：
形成包括所述非晶半导体材料的第一半导体材料层，所述第一半导体材料层包括作为所述第一部分的中间部分以及作为所述第二部分的位于所述中间部分两侧的边缘部分；
将所述第一半导体材料层的所述中间部分的与所述第一子部分对应的部分转变为所述多晶半导体材料。
在一些实施例中，所述转换包括对所述非晶半导体材料进行激光退火。
在一些实施例中，所述激光退火包括采用微透镜阵列掩模。
在一些实施例中，所述薄膜晶体管的制造方法还包括在所述第二半导体层的背离所述第二部分的一侧上形成源/漏极电极。
在一些实施例中，形成所述第一半导体层、所述第二半导体层和所述源/漏极电极包括：
在所述衬底上形成源/漏极电极；
在所述源/漏极电极上形成所述第二半导体层；
在所述第二半导体层上形成所述第一半导体层。
在一些实施例中，形成所述第一半导体层、所述第二半导体层和所述源/漏极电极包括：
在所述衬底上形成所述第一半导体层；
在所述第一半导体层上形成所述第二半导体层；
在所述第二半导体层上形成所述源/漏极电极。
在一些实施例中，形成所述第一半导体层、所述第二半导体层包括采用CVD。
在一些实施例中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1为根据本公开的实施例的薄膜晶体管的示意图；
图2为根据本公开的实施例的薄膜晶体管的示意图；
图3A-3B为根据本公开的实施例的形成第一半导体层的方法的示意图；
图4A-4C为根据本公开的实施例的形成第一半导体层、第二半导体层和源/漏极电极的方法的示意图；
图5A-5C为根据本公开的实施例的形成第一半导体层、第二半导体层和源/漏极电极的方法的示意图。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本公开保护的范围。
当介绍本公开的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及公开。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
图1为根据本公开的实施例的薄膜晶体管的示意图。如图1所示，根据本公开的实施例的薄膜晶体管包括：衬底10；在衬底10上依次层叠的第一半导体层11、栅极介质层12和栅极电极13。第一半导体层11具有位于薄膜晶体管的沟道区域R1中的第一部分P1和位于薄膜晶体管的源/漏极区域R2中且位于第一部分P1两侧第二部分P2。第二部分P2和第一部分P1的与第二部分P2邻接的第一子部分P11包括非晶半导体材料。第一部分P1的位于第一子部分P11之间的第二子部分P12包括多晶半导体材料。薄膜晶体管还包括位于源/漏极区域R2且与第二部分P2接触的第二半导体层14。第二半导体层14的导电性高于非晶半导体材料的导电性。例如，根据本公开的实施例，第一半导体层可以为非故意掺杂的，第二半导体层为N型或P型掺杂的。根据本公开的另一实施例，第一半导体层可以具有与第二半导体层相同的掺杂类型但具有较低的掺杂浓度。
对于本公开的实施例的薄膜晶体管，第二半导体层14与第一半导体层11的第一部分P1不直接接触，这样可以减弱热载流子效应，降低晶体管的漏电流。
如图1所示，在本公开的实施例中，第二半导体层14可以与第一半导体层11的第二部分P2的远离衬底的表面S1接触。
图2为根据本公开的实施例的薄膜晶体管的示意图。如图2所示，在本公开的实施例中，第二半导体层14可以与第一半导体层11的第二部分P2的朝向衬底的表面S2接触。
薄膜晶体管还可以包括位于第二半导体层14的背离第一半导体层11的第二部分P2的一侧上的源/漏极电极15。
第一半导体层11和第二半导体层14的掺杂类型可以为N型，第二半导体层14的N型载流子浓度大于第一半导体层11的N型载流子浓度。例如，第一半导体层11的掺杂浓度在1017ions/cm3～1019ions/cm3之间。例如，第二半导体层的掺杂浓度可以在1019ions/cm3～1021ions/cm3之间。例如，当第一和第二半导体层的材料为诸如硅的四价元素半导体材料时，N型掺杂剂可以为诸如磷的五价杂质元素。
第一半导体层11和第二半导体层14的掺杂类型为P型，第二半导体层14的P型载流子浓度大于第一半导体层11的P型载流子浓度。例如，第一半导体层11的掺杂浓度可以在1017ions/cm3～1019ions/cm3之间。例如，第二半导体层的掺杂浓度可以在1019ions/cm3～1021ions/cm3之间。例如，当第一和第二半导体层的材料为诸如硅的四价元素半导体材料时，P型掺杂剂可以为诸如硼的三价杂质元素。
根据本公开的实施例，多晶半导体材料可以包括多晶硅，非晶半导体材料可以包括非晶硅。
本公开的实施例还提供了一种薄膜晶体管的制造方法。根据本公开的实施例的薄膜晶体管的制造方法包括：在衬底10上依次形成第一半导体层11、栅极介质层12和栅极电极13，其中，第一半导体层11具有位于薄膜晶体管的沟道区域R1中的第一部分P1和位于薄膜晶体管的源/漏极区域R2中且位于第一部分P1两侧的第二部分P2；形成位于源/漏极区域中R2且与第二部分P2接触的第二半导体层14。其中，第二部分P2和第一部分P1的与第二部分P2邻接的第一子部分P11包括非晶半导体材料，第一部分P2的位于第一子部分P2之间的第二子部分P12包括多晶半导体材料。第二半导体层14的导电性高于非晶半导体材料的导电性。
本公开的实施例的薄膜晶体管的制造方法，使得第二半导体层14与第一半导体层11的第一部分P1不直接接触，这样可以减弱热载流子效应，降低晶体管的漏电流。图3A-3B为根据本公开的实施例的形成第一半导体层的方法的示意图。如图3A-3B所示，形成所述第一半导体层可以包括：
S31、如图3A所示，形成包括非晶半导体材料的第一半导体材料层11’，第一半导体材料层11’包括作为第一部分P1的中间部分P1’以及作为第二部分P2的位于中间部分P1’两侧的边缘部分P2’；
S33、如图3B所示，将第一半导体材料层11’的中间部分P1’的与第一子部分P11对应的部分P11’转变为多晶半导体材料。
根据本公开的实施例，可以采用激光退火来将非晶半导体材料来转换成多晶半导体材料(即，进行多晶化处理)。例如，可以采用微透镜阵列(Micro Lens Array，MLA)掩模来进行激光退火。
根据本公开的实施例的薄膜晶体管的制造方法还包括在第二半导体层14的背离第一半导体层的第二部分P2的一侧上形成源/漏极电极15。图4A-4C为根据本公开的实施例的形成第一半导体层、第二半导体层和源/漏极电极的方法的示意图。在图4A-4C所示出的实施例中，形成第一半导体层、第二半导体层和源/漏极电极包括：
S41、如图4A所示，在衬底10上形成源/漏极电极15。例如，可以在衬底上沉积导电层，然后对导电层进行构图来形成源/漏极电极。源/漏极电极可以包括金属，例如，钼。也可以在形成源/漏极电极之前在衬底上形成缓冲层16。
S43、如图4B所示，在源/漏极电极15上形成第二半导体层14。例如，可以在源/漏极电极上沉积并非晶硅材料并进行掺杂，然后对非晶硅材料进行构图以去除位于沟道区域内的部分，从而形成第二半导体层。根据本公开的实施例，掺杂可以为在沉积时进行的原位掺杂，也可以在沉积后单独进行掺杂。
S45、如图4C所示，在第二半导体层14上形成所述第一半导体层11。例如，可以在第二半导体层14上沉积非晶硅材料以形成第一半导体层。
图5A-5C为根据本公开的实施例的形成第一半导体层、第二半导体层和源/漏极电极的方法的示意图。在图5A-5C所示出的实施例中，形成第一半导体层、第二半导体层和源/漏极电极包括：
S51、如图5A所示，在衬底10上形成第一半导体层11。例如，可以在衬底上沉积非晶硅材料以形成第一半导体层。也可以在形成第一半导体层11之前，在衬底上形成缓冲层。
S53、如图5B所示，在第一半导体层11上形成第二半导体层14。例如，可以在第一半导体层上沉积非晶硅材料并进行掺杂，然后对非晶硅材料进构图以去除位于沟道区域内的部分，从而形成第二半导体层。
S55、如图5C所示，在第二半导体层14上形成源/漏极电极15。例如，可以在第二半导体层上沉积导电层，然后对导电层进行构图来形成源/漏极电极。
根据本公开的实施例，可以采用诸如化学气相沉积(CVD)的方法来形成半导体层。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本公开的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本公开的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本公开范围和精神内的此类形式或者修改。

Claims (13)

1.一种薄膜晶体管，包括：衬底；
在所述衬底上依次层叠的第一半导体层、栅极介质层和栅极电极，其中，所述栅极介质层位于所述第一半导体层的远离所述衬底的一侧上，所述栅极电极位于所述栅极介质层的远离所述衬底的一侧上，所述第一半导体层具有位于所述薄膜晶体管的沟道区域中的第一部分和位于所述薄膜晶体管的源/漏极区域中且位于所述第一部分两侧的第二部分，并且其中，所述第二部分和所述第一部分的与所述第二部分邻接的第一子部分包括非晶半导体材料，所述第一部分的位于所述第一子部分之间的第二子部分包括多晶半导体材料；
位于所述源/漏极区域的且与所述第二部分接触的第二半导体层，其中，所述第二半导体层的导电性高于所述非晶半导体材料的导电性；
位于所述衬底上的源/漏极电极，其中，所述第二半导体层的远离所述衬底的表面与所述第二部分的朝向所述衬底的表面接触，并且其中，所述第二半导体层的朝向所述衬底的表面与所述源/漏极电极的远离所述衬底的表面接触。
2.根据权利要求1所述的薄膜晶体管，其中，所述第二部分在所述第二半导体层与所述第二部分的远离所述衬底的表面接触。
3.根据权利要求2所述的薄膜晶体管，其中，所述第一半导体层和所述第二半导体层的掺杂类型为N型，所述第二半导体层的N型载流子浓度大于所述第一半导体层的N型载流子浓度。
4.根据权利要求2所述的薄膜晶体管，其中，所述第一半导体层和所述第二半导体层的掺杂类型为P型，所述第二半导体层的P型载流子浓度大于所述第一半导体层的P型载流子浓度。
5.根据权利要求2所述的薄膜晶体管，其中，所述第一半导体层的掺杂浓度在1017ions/cm3～1019ions/cm3之间，所述第二半导体层的掺杂浓度在在1019ions/cm3～1021ions/cm3之间。
6.根据权利要求1所述的薄膜晶体管，其中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
7.一种薄膜晶体管的制造方法，包括：
在衬底上依次形成第一半导体层、栅极介质层和栅极电极，其中，所述栅极介质层位于所述第一半导体层的远离所述衬底的一侧上，所述栅极电极位于所述栅极介质层的远离所述衬底的一侧上，所述第一半导体层具有位于所述薄膜晶体管的沟道区域中的第一部分和位于所述薄膜晶体管的源/漏极区域中且位于所述第一部分两侧的第二部分，并且其中，所述第二部分和所述第一部分的与所述第二部分邻接的第一子部分包括非晶半导体材料，所述第一部分的位于所述第一子部分之间的第二子部分包括多晶半导体材料；
形成位于所述源/漏极区域中且与所述第二部分接触的第二半导体层，其中，所述第二半导体层的导电性高于所述非晶半导体材料的导电性；
形成位于所述衬底上的源/漏极电极，其中所述第二半导体层的远离所述衬底的表面与所述第二部分的朝向所述衬底的表面接触，并且其中，所述第二半导体层的朝向所述衬底的表面与所述源/漏极电极的远离所述衬底的表面接触。
8.根据权利要求7所述的薄膜晶体管的制造方法，其中，形成所述第一半导体层包括：
形成包括所述非晶半导体材料的第一半导体材料层，所述第一半导体材料层包括作为所述第一部分的中间部分以及作为所述第二部分的位于所述中间部分两侧的边缘部分；
将所述第一半导体材料层的所述中间部分的与所述第二子部分对应的部分转变为所述多晶半导体材料。
9.根据权利要求8所述的薄膜晶体管的制造方法，其中，所述转变 包括对所述非晶半导体材料进行激光退火。
10.根据权利要求9所述的薄膜晶体管的制造方法，其中，所述激光退火包括采用微透镜阵列掩模。
11.根据权利要求7所述的薄膜晶体管的制造方法，形成所述第一半导体层、所述第二半导体层和所述源/漏极电极包括：
在所述衬底上形成源/漏极电极；
在所述源/漏极电极上形成所述第二半导体层；
在所述第二半导体层上形成所述第一半导体层。
12.根据权利要求11所述的薄膜晶体管的制造方法，其中，形成所述第一半导体层、所述第二半导体层包括采用CVD。
13.根据权利要求7-10和11中任一项所述的薄膜晶体管的制造方法，其中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
CN201980000226.2A 2019-03-04 2019-03-04 薄膜晶体管及薄膜晶体管的制造方法 Active CN110972508B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/076870 WO2020177056A1 (zh) 2019-03-04 2019-03-04 薄膜晶体管及薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN110972508A CN110972508A (zh) 2020-04-07
CN110972508B true CN110972508B (zh) 2022-05-03

Family

ID=70038290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000226.2A Active CN110972508B (zh) 2019-03-04 2019-03-04 薄膜晶体管及薄膜晶体管的制造方法

Country Status (3)

Country Link
US (1) US11309427B2 (zh)
CN (1) CN110972508B (zh)
WO (1) WO2020177056A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347000A (zh) * 2022-08-03 2022-11-15 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725510A (zh) * 2004-07-22 2006-01-25 广辉电子股份有限公司 低温多晶硅薄膜晶体管及其制造方法
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107482066A (zh) * 2017-09-20 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9613065D0 (en) * 1996-06-21 1996-08-28 Philips Electronics Nv Electronic device manufacture
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100975523B1 (ko) * 2003-12-30 2010-08-13 삼성전자주식회사 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
US9209246B2 (en) * 2007-04-12 2015-12-08 The Penn State University Accumulation field effect microelectronic device and process for the formation thereof
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8941112B2 (en) * 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9887087B1 (en) * 2014-07-08 2018-02-06 Michael Keith Fuller Semiconductor and other materials by thermal neutron transmutation
CN104882485A (zh) * 2015-03-30 2015-09-02 深超光电（深圳）有限公司 薄膜晶体管及其制造方法
CN105870203B (zh) * 2016-06-24 2019-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106298957B (zh) * 2016-09-28 2020-06-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107863355B (zh) 2017-10-26 2022-01-25 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
KR102532306B1 (ko) * 2017-12-21 2023-05-15 삼성디스플레이 주식회사 디스플레이 장치와, 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725510A (zh) * 2004-07-22 2006-01-25 广辉电子股份有限公司 低温多晶硅薄膜晶体管及其制造方法
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107482066A (zh) * 2017-09-20 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US11309427B2 (en) 2022-04-19
CN110972508A (zh) 2020-04-07
WO2020177056A1 (zh) 2020-09-10
US20210151605A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US20170184892A1 (en) Array substrate, method for manufacturing the same, and display device
US20130175578A1 (en) IO ESD Device and Methods for Forming the Same
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
TWI572020B (zh) 陣列基板以及其製作方法
US10943926B2 (en) Thin-film transistor, array substrate, display panel and display device and fabrication method thereof
TWI422039B (zh) 薄膜電晶體元件及其製作方法
CN108447822A (zh) Ltps tft基板的制作方法
US20170243960A1 (en) Complementary tunneling field effect transistor and manufacturing method therefor
CN105789317A (zh) 薄膜晶体管器件及其制备方法
TWI611571B (zh) 影像感測裝置結構及其形成方法
KR20220062587A (ko) 양자웰 전계효과 트랜지스터 및 이를 제조하기 위한 방법
US9419029B1 (en) Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same
CN110972508B (zh) 薄膜晶体管及薄膜晶体管的制造方法
CN109616479A (zh) Ltps tft基板的制作方法
US9076677B2 (en) Method for fabricating semiconductor device with super junction structure
US11264384B2 (en) CMOS structure and method for manufacturing CMOS structure
US10153308B1 (en) Manufacturing method for thin film transistor and array substrate
CN103219395B (zh) 用于半导体元件的多沟渠终端结构及其制作方法
CN110061100A (zh) 光电二极管及其形成方法
CN114927532B (zh) 阵列基板及其制作方法和显示面板
US12027555B2 (en) Image sensor
CN107799605B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106298802A (zh) 一种ltps阵列基板及制造方法、显示面板
JP2681148B2 (ja) 薄膜接合電界効果素子の製造方法
JPH06163971A (ja) 固体撮像装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant