CN107799605B - 一种薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
一种薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN107799605B CN107799605B CN201711025701.0A CN201711025701A CN107799605B CN 107799605 B CN107799605 B CN 107799605B CN 201711025701 A CN201711025701 A CN 201711025701A CN 107799605 B CN107799605 B CN 107799605B
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- electric field
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- -1 hydrogen ions Chemical class 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 138
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
- H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/479—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，涉及显示技术领域，采用本发明提供的制备方法可以降低形成的薄膜晶体管中有源层内的杂质离子含量，提高薄膜晶体管的性能。该制备方法包括：在衬底基板上方形成栅极、栅绝缘层和有源层的步骤；其中，所述栅极与所述有源层分别形成于所述栅绝缘层的上下两侧；所述有源层中含有杂质离子；所述制备方法还包括：对所述有源层进行退火处理的同时，在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
现有技术中薄膜晶体管的结构如图1所示，在衬底基板(Base)10上依次形成栅极(Gate)20、栅绝缘层(Gate Insulator，GI)30、有源层(Active，ACT)40、刻蚀阻挡层(EtchStop Layer，ESL)50以及源极(Source)61和漏极(Drain)62。薄膜晶体管上通常还覆盖有保护层(Passivation，PVX)70。
在薄膜晶体管的制作工艺中，为了防止过量的氢离子(H+)进入有源层中对薄膜晶体管的性能产生不利影响，栅绝缘层和刻蚀阻挡层通常均采用单一的氧化硅(SiOx)材料，而不采用氮化硅(SiN)材料或氮氧化硅(SiON)材料。
然而现有技术中，由氧化硅材料构成的栅绝缘层和刻蚀阻挡层通常是采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)沉积而成的，反应源为N2O和SiH4，这就使得沉积出的栅绝缘层和刻蚀阻挡层中仍存在一定量的杂质氢离子，这些氢离子会部分地进入有源层中。特别是栅绝缘层中的氢离子会直接扩散到薄膜晶体管有源层的导电沟道区域中，造成薄膜晶体管性能的恶化。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种薄膜晶体管及其制备方法、阵列基板、显示装置，采用本发明提供的制备方法可降低形成的薄膜晶体管中有源层内的杂质离子含量，提高薄膜晶体管的性能。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面、本发明实施例提供了一种薄膜晶体管的制备方法，所述制备方法包括：在衬底基板上方形成栅极、栅绝缘层和有源层的步骤；其中，所述栅极与所述有源层分别形成于所述栅绝缘层的上下两侧；所述有源层中含有杂质离子；所述制备方法还包括：对所述有源层进行退火处理的同时，在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中。
可选的，在所述杂质离子为氢离子的情况下，所述电场的方向从所述有源层指向所述栅极。
优选的，构成所述有源层的材料为氧化物半导体材料，所述有源层中还含有氧空位；构成所述栅绝缘层的材料为氧化物绝缘材料。
优选的，所述氧化物绝缘材料为氧化硅。
优选的，所述在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中的步骤包括：使所述有源层接地并在所述栅极上施加负偏压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中。
可选的，形成的所述栅极、所述栅绝缘层与所述有源层依次远离所述衬底基板设置；所述对所述有源层进行退火处理的同时，在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中的步骤之前，所述制备方法还包括：在所述有源层上形成刻蚀阻挡层；所述刻蚀阻挡层上形成有露出下方的所述有源层的第一过孔、第二过孔；构成所述刻蚀阻挡层的材料为氧化物绝缘材料。
优选的，所述在所述有源层上形成刻蚀阻挡层的步骤之后，所述制备方法还包括：在所述刻蚀阻挡层上形成源极、漏极；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与下方的所述有源层直接相连。
第二方面、本发明实施例提供了一种薄膜晶体管，所述薄膜晶体管采用上述任一项所述的制备方法制备而成。
第三方面、本发明实施例提供了一种阵列基板，所述阵列基板包括上述所述的薄膜晶体管。
第四方面、本发明实施例提供了一种显示装置，所述显示装置包括上述所述的阵列基板。
基于此，通过本发明实施例提供的上述制备方法，在形成有源层后对其进行进一步的处理，通过对有源层进行高温退火处理的同时，在有源层与栅极之间施加电压形成电场以使杂质离子从有源层中移动至栅绝缘层中，从而调节了有源层中的杂质离子含量，降低了杂质离子的含量，提高了薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中薄膜晶体管的结构示意图；
图2为本发明实施例1提供一种薄膜晶体管的制备方法示意图。
附图标记：
10-衬底基板；20-栅极；30-栅绝缘层；40-有源层；50-刻蚀阻挡层；61-源极；62-漏极；70-保护层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
例如，本发明专利申请说明书以及权利要求书中所使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，仅是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上/上方”、“下/下方”、等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本发明的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1
如图2所示，本发明实施例提供了一种薄膜晶体管的制备方法，该制备方法包括：
步骤S1、在衬底基板10上方形成栅极20、栅绝缘层30和有源层40的步骤；其中，栅极20与有源层40分别形成于栅绝缘层30的上下两侧；有源层40中含有杂质离子；
步骤S2、对有源层40进行退火处理的同时，在有源层40与栅极20之间施加电压形成电场，电场的方向使杂质离子从有源层40中移动至栅绝缘层30中。
需要说明的是，对有源层40进行高温退火(Anneal)处理，可以减少有源层40以及其他各层中的结构缺陷；同时，利用退火处理时的高温，使得有源层40中的杂质离子(如氢离子)活性增大，便于在电场作用下的移动，以减少有源层40中杂质离子的含量。
这里，对有源层40进行退火处理的温度可根据有源层40具体材料的不同灵活设置，本发明实施例1对此不作限定。
基于此，通过本发明实施例1提供的上述制备方法，在形成有源层40后对其进行进一步的处理，通过对有源层40进行高温退火处理的同时，在有源层40与栅极20之间施加电压形成电场以使杂质离子从有源层40中移动至栅绝缘层30中，从而调节了有源层40中的杂质离子含量，降低了杂质离子的含量，提高了薄膜晶体管的性能。
在有源层40与栅极20之间施加电压形成电场的方向使杂质离子从有源层中移动至栅绝缘层30中。这里，参考图2所示，以有源层40中的杂质离子具体为带正电荷的氢离子(H+)为例，在有源层40与栅极20之间形成的电场方向如图中箭头所示，为从有源层40指向栅极20。
进一步的，构成有源层40的材料为氧化物半导体材料，上述有源层40中还含有氧空位；构成栅绝缘层30的材料为氧化物绝缘材料，例如为氧化硅。
这里，有源层40优选由载流子迁移率更高的氧化物半导体材料构成，如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。在氧化物半导体材料的沉积过程中，不可避免地会产生氧缺失，导致在氧化物半导体晶格结构中留下带正电荷的空缺的位置，即氧空位，进一步造成氧化物薄膜晶体管性能的恶化。
本发明实施例1在此优选的，对由氧化物半导体材料的有源层40进行上述步骤S2处理，使有源层40中的H+和栅绝缘层30中的电子/氧离子(e-/O2-)发生相向移动，使得有源层40中的H+和栅绝缘层30中的e-/O2-发生交换，H+进入到栅绝缘层30中，栅绝缘层30中的e-/O2-进入到有源层40中，与带正电荷的氧空位相结合，从而减少了有源层40中的氧空位数量，从而使有源层40中的氢离子和氧空位的含量都得以降低，进一步提高了形成的氧化物薄膜晶体管的性能。
这里，为降低上述制备方法的操作难度，在有源层40与栅极20之间施加电压形成电场，电场的方向使杂质离子从有源层40中移动至栅绝缘层30中的步骤包括：
使有源层40接地(即具体在有源层40上施加的电压为零)并在栅极20上施加负偏压形成电场，电场的方向使杂质离子从有源层40中移动至栅绝缘层30中。
这里，上述的“负偏压”是指在栅极20上具体施加的电压相对于接地的有源层40为负值。
可根据有源层40和栅绝缘层30的具体材料，可对栅极20施加大小不同的负偏压，即调节形成的电场强度，从而具体调节有源层40和栅绝缘层30中H+和e-/O2-的移动程度。
在上述基础上进一步的，参考图2所示，形成的栅极20、栅绝缘层30与有源层40依次远离衬底基板设置；相应的，在进行上述步骤S2之前，本发明实施例1提供的上述制备方法还包括：
在有源层40上形成刻蚀阻挡层；刻蚀阻挡层上形成有露出下方的有源层40的第一过孔、第二过孔；构成刻蚀阻挡层的材料为氧化物绝缘材料。
这里，由于刻蚀阻挡层通常也为采用PECVD方法沉积而成的氮化硅材料，其中的氢离子也有可能迁移至有源层40中，因此，本发明实施例1优选为，在形成刻蚀阻挡层后且优选地还未形成源极、漏极之前，再对有源层40进行退火以及加电场处理，以使得由刻蚀阻挡层中进入到有源层40中的这部分杂质离子(如H+)也能在电场作用下，从有源层40中移动出，进一步降低刻蚀阻挡层的制备工艺对有源层40性能的影响，提高形成的薄膜晶体管的性能。
进一步的，在有源层40上形成刻蚀阻挡层的步骤之后，上述制备方法还包括：在刻蚀阻挡层上形成源极、漏极；源极、漏极分别通过第一过孔、第二过孔与下方的有源层40直接相连。
需要说明的是，形成上述源极与漏极的步骤，可以是在对有源层40进行退火和加电场的处理之前，也可以是在对有源层40进行退火和加电场的处理之后，本发明实施例1对此不作限定，只要形成与有源层40电性连接的源极、漏极即可。
实施例2
进一步的，本发明实施例2还提供了一种薄膜晶体管，该薄膜晶体管采用上述的制备方法制备而成。
实施例3
进一步的，本发明实施例3还提供了一种阵列基板，该阵列基板包括上述实施例2所述的薄膜晶体管。
这里，上述阵列基板具体还可包括与薄膜晶体管的栅极在同一次构图工艺下形成的同层设置的栅线、栅线引线等结构；与薄膜晶体管的源极、漏极在同一次构图工艺下形成的同层设置的数据线、数据线引线、电源线等结构；与薄膜晶体管的漏极电性连接的像素电极(或阳极)、与像素电极相对的公共电极(或阴极)等结构，具体可沿用现有技术，本发明实施例3对此不作限定。
实施例4
在上述基础上，本发明实施例4还提供了一种显示装置，该显示装置包括上述的阵列基板。
上述显示装置具体可以是液晶显示装置，可以为液晶显示器、液晶电视，或有机电致发光显示装置，可以为有机电致发光显示器、有机电致发光电视、数码相框、手机、平板电脑、导航仪等具有任何显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种薄膜晶体管的制备方法，所述制备方法包括：在衬底基板上方形成栅极、栅绝缘层和有源层的步骤；其中，所述栅极与所述有源层分别形成于所述栅绝缘层的上下两侧；所述有源层中含有杂质离子；其特征在于，所述制备方法还包括：
对所述有源层进行退火处理的同时，在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中；其中，所述杂质离子为氢离子；
所述电场的方向从所述有源层指向所述栅极；
所述在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中的步骤包括：
使所述有源层接地并在所述栅极上施加负偏压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，构成所述有源层的材料为氧化物半导体材料，所述有源层中还含有氧空位；构成所述栅绝缘层的材料为氧化物绝缘材料。
3.根据权利要求2所述的制备方法，其特征在于，所述氧化物绝缘材料为氧化硅。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，形成的所述栅极、所述栅绝缘层与所述有源层依次远离所述衬底基板设置；
所述对所述有源层进行退火处理的同时，在所述有源层与所述栅极之间施加电压形成电场，所述电场的方向使所述杂质离子从所述有源层中移动至所述栅绝缘层中的步骤之前，所述制备方法还包括：
在所述有源层上形成刻蚀阻挡层；所述刻蚀阻挡层上形成有露出下方的所述有源层的第一过孔、第二过孔；构成所述刻蚀阻挡层的材料为氧化物绝缘材料。
5.根据权利要求4所述的薄膜晶体管的制备方法，其特征在于，所述在所述有源层上形成刻蚀阻挡层的步骤之后，所述制备方法还包括：
在所述刻蚀阻挡层上形成源极、漏极；所述源极、所述漏极分别通过所述第一过孔、所述第二过孔与下方的所述有源层直接相连。
6.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1至5任一项所述的薄膜晶体管的制备方法制备而成。
7.一种阵列基板，其特征在于，所述阵列基板包括如权利要求6所述的薄膜晶体管。
8.一种显示装置，其特征在于，所述显示装置包括如权利要求7所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711025701.0A CN107799605B (zh) | 2017-10-27 | 2017-10-27 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| US15/983,453 US10615051B2 (en) | 2017-10-27 | 2018-05-18 | Thin-film transistor and method of manufacturing the same, array substrate, and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711025701.0A CN107799605B (zh) | 2017-10-27 | 2017-10-27 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799605A CN107799605A (zh) | 2018-03-13 |
| CN107799605B true CN107799605B (zh) | 2020-07-31 |
Family
ID=61548380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711025701.0A Active CN107799605B (zh) | 2017-10-27 | 2017-10-27 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10615051B2 (zh) |
| CN (1) | CN107799605B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1054469C (zh) * | 1992-04-07 | 2000-07-12 | 株式会社半导体能源研究所 | 形成半导体器件的方法 |
| CN102709326A (zh) * | 2012-04-28 | 2012-10-03 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN104576745A (zh) * | 2013-10-25 | 2015-04-29 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5899709A (en) * | 1992-04-07 | 1999-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device using anodic oxidation |
| KR101437081B1 (ko) * | 2010-04-23 | 2014-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
-
2017
- 2017-10-27 CN CN201711025701.0A patent/CN107799605B/zh active Active
-
2018
- 2018-05-18 US US15/983,453 patent/US10615051B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1054469C (zh) * | 1992-04-07 | 2000-07-12 | 株式会社半导体能源研究所 | 形成半导体器件的方法 |
| CN102709326A (zh) * | 2012-04-28 | 2012-10-03 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板和显示装置 |
| CN104576745A (zh) * | 2013-10-25 | 2015-04-29 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799605A (zh) | 2018-03-13 |
| US10615051B2 (en) | 2020-04-07 |
| US20190131143A1 (en) | 2019-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312271B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN107507841B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR101613029B1 (ko) | 박막 트랜지스터와 그의 제조 방법, 및 표시 장치 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US10566199B2 (en) | Methods of manufacturing thin film transistor, array substrate and display device | |
| US10644159B2 (en) | Array substrate, method for manufacturing array substrate, and display device | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| US10290663B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| US20210118918A1 (en) | Array substrate, method of manufacturing the same and method of improving performance of the same, display panel and display device | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| WO2015096298A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN108565247B (zh) | Ltps tft基板的制作方法及ltps tft基板 | |
| CN111785740A (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN112259556A (zh) | 阵列基板及其制备方法 | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| US8039844B2 (en) | Microcrystalline silicon thin film transistor and method for manufacturing the same | |
| CN108258021B (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| US20210091124A1 (en) | Manufacturing method for cmos ltps tft substrate | |
| US10290655B2 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| US10205026B2 (en) | Thin film transistor having a composite metal gate layer | |
| CN107799605B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN213071138U (zh) | 一种薄膜晶体管阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |