CN104576745A - 一种薄膜晶体管及其制备方法和应用 - Google Patents

一种薄膜晶体管及其制备方法和应用 Download PDF

Info

Publication number
CN104576745A
CN104576745A CN201310512522.5A CN201310512522A CN104576745A CN 104576745 A CN104576745 A CN 104576745A CN 201310512522 A CN201310512522 A CN 201310512522A CN 104576745 A CN104576745 A CN 104576745A
Authority
CN
China
Prior art keywords
layer
film transistor
thin
oxide semiconductor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310512522.5A
Other languages
English (en)
Other versions
CN104576745B (zh
Inventor
施露
习王锋
蔡世星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201310512522.5A priority Critical patent/CN104576745B/zh
Publication of CN104576745A publication Critical patent/CN104576745A/zh
Application granted granted Critical
Publication of CN104576745B publication Critical patent/CN104576745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

一种薄膜晶体管及其制备方法和应用。本发明所述的一种薄膜晶体管，在衬底上直接依次形成有电加热层和缓冲层，金属氧化物半导体层设置在缓冲层上，电加热层在衬底上的投影区域覆盖金属氧化物半导体层在衬底上的投影区域；薄膜晶体管处于关断状态时，对电加热层施加电压，产生热量并传递给金属氧化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性，进而优化了应用其的平板显示装置的性能。同时，本发明所述的一种薄膜晶体管的制备方法，仅通过在衬底上设置电加热层以及将电加热层与所述薄膜晶体管绝缘的缓冲层就可以实现薄膜晶体管稳定性的提高，制备工艺简单、成本低、易实现工业化生产。

Description

一种薄膜晶体管及其制备方法和应用
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法，以及在平板显示装置中的应用。
背景技术
近年来，随着有源矩阵平板显示装置尺寸的不断增大，驱动电路的频率不断提高，现有的非晶硅薄膜晶体管迁移率很难满足要求；非晶硅薄膜晶体管的迁移率一般在0.5cm2/V·s左右，而超过80in的有源矩阵平板显示装置，驱动频率为120Hz时需要1cm2/V·s以上的迁移率。
现有技术中，高迁移率的薄膜晶体管主要有多晶硅薄膜晶体管和金属氧化物薄膜晶体管。其中，多晶硅薄膜晶体管制备过程中所需的准分子激光退火晶化（ELA）工艺成本很高，无论是生产过程、生产线的维修维护，还是生产线的升级换代，都不能轻易实现；而且，随着人们对大尺寸显示器件需求的增加，大尺寸的LTPS的均一性和稳定性也受到了考验，因此，现有技术中的多晶硅薄膜晶体管仍局限于在小尺寸显示器件中的应用。而以IGZO（英文全称为Indium Gallium Zinc Oxide，译为铟镓锌氧化物）、IZO（英文全称为Indium Zinc Oxide，译为氧化铟锌）等金属氧化物为有源层的薄膜晶体管，迁移率高、均一性好、透明、制作工艺简单，可以更好地满足大尺寸有源矩阵平板显示装置的需求，受到了人们的广泛关注，成为近年来的研究热点。
然而，金属氧化物半导体对水、氧以及光线很敏感，应用有金属氧化物薄膜晶体管的平板显示器件在长期使用过程中，外部环境中的水、氧以及光线会穿越设置在薄膜晶体管氧化物半导体层上的各膜层，在氧化物半导体层中产生深能级缺陷（trap）态；金属氧化物薄膜晶体管工作时，在电应力的作用下，这些缺陷态处会捕获电子，导致薄膜晶体管阈值电压偏移等问题，从而影响薄膜晶体管的稳定性，进而影响平板显示装置的性能。
现有技术中，通常从抑制金属氧化物半导体中缺陷态产生的角度入手，通过在金属氧化物半导体层上设置光阻挡层、刻蚀阻挡层、水氧阻隔层等以减少渗透到达金属氧化物半导体层中的水、氧以及光线，从而抑制缺陷态的产生。该方法虽然能够减少水、氧以及光线进入金属氧化物半导体层，但不能完全阻止水、氧以及光线进入，即使在一段时间内能够抑制缺陷态的产生，但是随着平板显示装置的使用时间延长，金属氧化物半导体层中总有缺陷态产生，即一定会出现阈值电压偏移等问题，严重影响平板显示装置性能。
发明内容
为此，本发明所要解决的是现有技术中金属氧化物薄膜晶体管性能不稳定，严重影响平板显示设备性能的问题。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所述的一种薄膜晶体管，包括衬底，在所述衬底同侧沿垂直于衬底方向设置的栅极层、金属氧化物半导体层、源/漏电极层、以及将所述栅极层、所述金属氧化物半导体层、所述源/漏电极层彼此分开的一层或多层绝缘层，所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层接触连接，在所述衬底上还直接依次形成有电加热层和缓冲层，所述金属氧化物半导体层设置在所述缓冲层上，所述电加热层在所述衬底上的投影区域覆盖所述金属氧化物半导体层在所述衬底上的投影区域。
所述电加热层为电阻率高于1.0μΩ·cm的一层导电材料层或多层导电材料堆叠结构层。
所述导电材料为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种。
所述电加热层的厚度为1nm-10μm。
所述缓冲层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层。
所述缓冲层厚度为1nm-10μm。
所述金属氧化物半导体层上还设置有刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。
所述刻蚀阻挡层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层；所述光线阻挡层为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层；所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层。
本发明所述的一种薄膜晶体管的制备方法，包括如下步骤：
S1、在所述衬底上自下而上直接依次形成电加热层和缓冲层；
S2、在所述缓冲层上形成栅极层、金属氧化物半导体层、源/漏电极层、以及将所述栅极层、所述金属氧化物半导体层、所述源/漏电极层彼此分开的一层或多层绝缘层，所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层接触连接。
所述电加热层为电阻率高于1.0μΩ·cm的一层导电材料层或多层导电材料堆叠结构层。
所述导电材料为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种。
所述电加热层的厚度为1nm-10μm。
步骤S2中，所述绝缘层包括栅极绝缘层；所述栅极层直接形成在所述缓冲层上；所述栅极绝缘层也直接形成于所述缓冲层上，并覆盖所述栅极层；所述金属氧化物半导体层直接形成在所述栅极绝缘层上，并设置在所述栅极层的垂直上方。
本发明所述的一种平板显示装置，包括显示单元，所述显示单元进一步包括第一电极；
所述平板显示装置还包括所述的薄膜晶体管，所述第一电极与所述薄膜晶体管的源极或漏极电连接。
所述平板显示装置为液晶显示装置或有机发光显示装置。
本发明所述的薄膜晶体管的使用方法，所述薄膜晶体管处于关断状态时，对所述电加热层施加电压，产生热量。
本发明的上述技术方案相比现有技术具有以下优点：
1、本发明所述的一种薄膜晶体管，在衬底上还直接依次形成有电加热层和缓冲层，金属氧化物半导体层设置在缓冲层上，电加热层在衬底上的投影区域覆盖金属氧化物半导体层在衬底上的投影区域；薄膜晶体管处于关断状态时，对电加热层施加电压，产生热量并传递给金属氧化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性。
2、本发明所述的一种薄膜晶体管的制备方法，仅通过在衬底上设置电加热层以及将电加热层与所述薄膜晶体管绝缘的缓冲层就可以实现薄膜晶体管稳定性的提高，制备工艺简单、成本低、易实现工业化生产。
3、本发明所述的一种平板显示装置，在薄膜晶体管的金属氧化物半导体下侧设置电加热层，当薄膜晶体管处于关断状态时，对电加热层施加电压，产生热量并传递给金属氧化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性，从而优化平板显示装置的性能。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1本发明所述薄膜晶体管的剖视图；
图2是本发明实施例2中一种平板显示装置的驱动电路图。
图中附图标记表示为：100-衬底、110-电加热层、120-缓冲层、210-栅极层、220-栅极绝缘层、230-金属氧化物半导体层、241-源极、242-漏极。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。当元件被称为设置在另一元件的“垂直上方”时，该元件与另一元件的中心的连线垂直于基板。
实施例1
本实施例提供一种薄膜晶体管及其制备方法，如图1所示，所述薄膜晶体管包括衬底100，在所述衬底100同侧沿垂直于所述衬底100方向依次电加热层110、缓冲层120、栅极层210、栅极绝缘层220、金属氧化物半导体层230以及源/漏电极层，所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层230接触连接。其中，所述电加热层110在所述衬底100上的投影区域覆盖所述金属氧化物半导体层230在所述衬底100上的投影区域；所述薄膜晶体管处于关断状态时，对所述电加热层施加电压，产生热量。
本实施例中所述薄膜晶体管为底栅结构，作为本发明的其他实施例，所述薄膜晶体管还可以为顶栅结构或双栅结构，均可以实现本发明的目的属于本发明的保护范围。
所述电加热层110选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅等电阻率高于1.0μΩ·cm的一种形成的导电材料层或多种形成的多层导电材料堆叠结构层，本实施例优选钼层，厚度为200nm；作为本发明的其他实施例，所述电加热层110的厚度1nm-10um，均可以实现本发明的目的，属于本发明的保护范围。
所述缓冲层120选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，本实施例优选氧化硅层，厚度为200nm；作为本发明的其他实施例，所述缓冲层120的厚度为1nm-10μm，均可以实现本发明的目的，属于本发明的保护范围。
作为本发明的其他实施例，所述金属氧化物半导体层上还可以设置有刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构；所述刻蚀阻挡层选自但不限于为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，所述光线阻挡层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，所述钝化层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，均可以实现本发明的目的，属于本发明的保护范围。
本实施例提供的一种薄膜晶体管，在衬底上还直接依次形成有电加热层110和缓冲层120，所述金属氧化物半导体层230设置在所述缓冲层120上，所述电加热层110在衬底100上的投影区域覆盖所述金属氧化物半导体层230在衬底100上的投影区域；所述薄膜晶体管处于关断状态时，对所述电加热层110施加电压，产生热量并传递给所述金属氧化物半导体层230，促使被所述金属氧化物半导体层230中缺陷态捕获的电子释放出来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性。
所述薄膜晶体管的制备方法，包括如下步骤：
S1、通过物理气相沉积工艺在衬底100上直接形成钼层，再通过光刻和等离子体刻蚀工艺对所述钼层图案化，形成电加热层110；再通过化学气相沉积工艺在所述衬底100上直接形成覆盖所述电加热层110的缓冲层120；
作为本发明的其他实施例，所述电加热层110还可以通过溅射、蒸镀、喷墨打印、溶液法等工艺形成，所述缓冲层120还可以通过溶液法、原子层沉积等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
S2、通过物理气相沉积工艺在所述缓冲层120上直接形成栅极导电层，再通过光刻和等离子体刻蚀工艺对所述栅极导电层图案化，形成栅极层210；通过化学气相沉积工艺在所述缓冲层120上直接形成覆盖所述栅极层210的栅极绝缘层220；通过物理气相沉积工艺在所述栅极绝缘层220上直接形成所述金属氧化物半导体层230；通过物理气相沉积工艺在所述栅极绝缘层220上直接形成源/漏电极层，并通过光刻工艺图案化形成分别与所述金属氧化物半导体层接触连接的源极241和漏极242。
所述栅极层210选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，本实施例优选钼层；本实施例中所述栅极层210的厚度为100nm，作为本发明的其他实施例，所述栅极层210的厚度还可以为1nm-10μm，均可以实现本发明的目的，属于本发明的保护范围；作为本发明的其他实施例，所述栅极层210还可以通过溅射、蒸镀、喷墨打印、溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
所述栅极绝缘层220选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，本实施例优选氧化硅层；本实施例中所述栅极绝缘层220的厚度为200nm，作为本发明的其他实施例，所述栅极绝缘层220的厚度还可以为1nm-10μm，均可以实现本发明的目的，属于本发明的保护范围；作为本发明的其他实施例，所述栅极绝缘层220还可以通过溶液法、原子层沉积等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
所述金属氧化物半导体层230选自但不限于IGZO、IZO、ZTO中的一种，本实施例优选IGZO；本实施例中所述金属氧化物半导体层230的厚度为50nm，作为本发明的其他实施例，所述金属氧化物半导体层230的厚度还可以为1nm-10μm，均可以实现本发明的目的，属于本发明的保护范围；作为本发明的其他实施例，所述金属氧化物半导体层230还可以通过溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
所述源/漏电极层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，本实施例优选钼层；本实施例中所述源/漏电极层的厚度为300nm，作为本发明的其他实施例，所述源/漏电极层的厚度还可以为1nm-10μm，均可以实现本发明的目的，属于本发明的保护范围；作为本发明的其他实施例，所述源/漏电极层还可以通过蒸镀、喷墨打印、溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
作为本发明的其他实施例，步骤S2中还包括在所述金属氧化物半导体层上形成刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构的步骤。
所述刻蚀阻挡层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，可以通过化学气相沉积法（CVD）工艺制备；所述光线阻挡层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，可以通过物理气相沉积法（PVD）等工艺制备；所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，可以通过化学气相沉积法（CVD）等工艺制备，均可以实现本发明的目的，属于本发明的保护范围。
本实施例所述的一种薄膜晶体管的制备方法，仅通过在衬底上设置电加热层110以及将所述电加热层110与所述薄膜晶体管绝缘的缓冲层120就可以实现薄膜晶体管稳定性的提高，制备工艺简单、成本低、易实现工业化生产。
对比例1
本对比例提供一种薄膜晶体管，结构与制备方法同实施例1，唯一不同的是所述衬底100上未设置电加热层110和缓冲层120。
通过安捷伦B1500A半导体测试分析仪中的MJC手动探针台对实施例1和对比例1中所述的薄膜晶体管进行正偏压可靠性测试（PBS）。
具体应力条件为：栅电压(Vg)=30V,偏压时间3600s；转移特性曲线测试范围为：Vg=-10V到20V,扫描间隔0.1V,Vd=0.1V/10V,Vs接地。应力前后的阈值电压差值称为阈值电压偏移。
对实施例1和对比例1中所述的薄膜晶体管进行测试，测试结果如下表所示：
阈值电压 阈值电压偏移
实施例1 1V 0.5V
对比例1 1V 2V
阈值电压偏移是衡量薄膜晶体管稳定性的重要参数，阈值电压偏移值越小，薄膜晶体管越稳定；从上述数据可以看出，与现有技术相比，本发明所述的薄膜晶体管阈值电压的偏移量小，稳定性高，从而可以进一步改善平板显示装置的性能。
实施例2
本实施例提供一种平板显示装置，包括显示单元，所述显示单元为进一步包括第一电极、有机层和第二电极的有机发光二极管。
所述平板显示装置还包括实施例1中所述的薄膜晶体管，所述第一电极与所述薄膜晶体管的源极241或漏极242电连接。所述平板显示装置的驱动电路图如图2所示，包括有机发光二极管（OLED），以及连接至数据线（DATA）和扫描线（SCAN）的像素电路。所示像素电路包括连接在电源（VDD）、与有机发光二极管（OLED）阴极连接的驱动薄膜晶体管（T2），连接在驱动薄膜晶体管（T2）与数据线（DATA）之间的开关薄膜晶体管（T1），以及连接在驱动薄膜晶体管（T2）与开关薄膜晶体管（T1）之间的电容器（C）；开关薄膜晶体管（T1）的栅极连接栅线，源极或漏极连接至数据线；驱动薄膜晶体管（T2）下侧设置有电加热层。
所述平板显示装置的制备方法参考现有技术和实施例1。
作为本发明的其他实施例所述平板显示装置还可以为液晶显示装置。
本实施例所述的一种平板显示装置，在薄膜晶体管的金属氧化物半导体下侧设置电加热层，当薄膜晶体管处于关断状态时，对电加热层施加电压，产生热量并传递给金属氧化物半导体层，促使被金属氧化物半导体层中缺陷态捕获的电子释放出来，修复缺陷态，从而使得薄膜晶体管特性有所恢复，提高薄膜晶体管的稳定性，从而优化平板显示装置的性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (16)

1.一种薄膜晶体管，包括衬底，在所述衬底同侧沿垂直于衬底方向设置的栅极层、金属氧化物半导体层、源/漏电极层、以及将所述栅极层、所述金属氧化物半导体层、所述源/漏电极层彼此分开的一层或多层绝缘层，所述源/漏电极层中的源极和漏极分别与所述金属氧化物半导体层接触连接，其特征在于，在所述衬底上还直接依次形成有电加热层和缓冲层，所述金属氧化物半导体层设置在所述缓冲层上，所述电加热层在所述衬底上的投影区域覆盖所述金属氧化物半导体层在所述衬底上的投影区域。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述电加热层为电阻率高于1.0μΩ·cm的一层导电材料层或多层导电材料堆叠结构层。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电材料为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述电加热层的厚度为1nm-10μm。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述缓冲层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述缓冲层厚度为1nm-10μm。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述金属氧化物半导体层上还设置有刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。
8.根据权利要求7所述的薄膜晶体管，其特征在于，所述刻蚀阻挡层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层；所述光线阻挡层为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层；所述钝化层为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层。
9.一种权利要求1-8任一所述的薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S1、在所述衬底上自下而上直接依次形成电加热层和缓冲层；
S2、在所述缓冲层上形成栅极层、金属氧化物半导体层、源/漏电极层、
以及将所述栅极层、所述金属氧化物半导体层、所述源/漏电极层彼此分开
的一层或多层绝缘层，所述源/漏电极层中的源极和漏极分别与所述金属氧
化物半导体层接触连接。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述电加热层为电阻率高于1.0μΩ·cm的一层导电材料层或多层导电材料堆叠结构层。
11.根据权利要求9或10所述的薄膜晶体管的制备方法，其特征在于，所述导电材料为铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述电加热层的厚度为1nm-10μm。
13.根据权利要求9或12所述的薄膜晶体管的制备方法，其特征在于，步骤S2中，所述绝缘层包括栅极绝缘层；所述栅极层直接形成在所述缓冲层上；所述栅极绝缘层也直接形成于所述缓冲层上，并覆盖所述栅极层；所述金属氧化物半导体层直接形成在所述栅极绝缘层上，并设置在所述栅极层的垂直上方。
14.一种平板显示装置，包括显示单元，所述显示单元进一步包括第一电极；
其特征在于，所述平板显示装置还包括权利要求1-8任一所述的薄膜晶体管，所述第一电极与所述薄膜晶体管的源极或漏极电连接。
15.根据权利要求14所述的平板显示装置，其特征在于，所述平板显示装置为液晶显示装置或有机发光显示装置。
16.一种权利要求1-8任一所述的薄膜晶体管的使用方法，其特征在于，所述薄膜晶体管处于关断状态时，对所述电加热层施加电压，产生热量。
CN201310512522.5A 2013-10-25 2013-10-25 一种薄膜晶体管及其制备方法和应用 Active CN104576745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310512522.5A CN104576745B (zh) 2013-10-25 2013-10-25 一种薄膜晶体管及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310512522.5A CN104576745B (zh) 2013-10-25 2013-10-25 一种薄膜晶体管及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN104576745A true CN104576745A (zh) 2015-04-29
CN104576745B CN104576745B (zh) 2018-12-18

Family

ID=53092385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310512522.5A Active CN104576745B (zh) 2013-10-25 2013-10-25 一种薄膜晶体管及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN104576745B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799605A (zh) * 2017-10-27 2018-03-13 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060138A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶硅薄膜晶体管及具有该晶体管的有机发光显示器件
KR20090111081A (ko) * 2008-04-21 2009-10-26 광주과학기술원 바텀 게이트형 산화아연 박막 트랜지스터의 형성방법
US20110095274A1 (en) * 2009-10-27 2011-04-28 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US20120112045A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
CN102969362A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103123912A (zh) * 2013-02-26 2013-05-29 上海大学 一种顶栅tft阵列基板制造方法
CN103236443A (zh) * 2013-05-14 2013-08-07 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060138A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶硅薄膜晶体管及具有该晶体管的有机发光显示器件
KR20090111081A (ko) * 2008-04-21 2009-10-26 광주과학기술원 바텀 게이트형 산화아연 박막 트랜지스터의 형성방법
US20110095274A1 (en) * 2009-10-27 2011-04-28 Samsung Mobile Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
CN102939659A (zh) * 2010-06-11 2013-02-20 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US20120112045A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving transistor
CN102969362A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
CN102969361A (zh) * 2011-09-01 2013-03-13 中国科学院微电子研究所 光照稳定性非晶态金属氧化物tft器件以及显示器件
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103123912A (zh) * 2013-02-26 2013-05-29 上海大学 一种顶栅tft阵列基板制造方法
CN103236443A (zh) * 2013-05-14 2013-08-07 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799605A (zh) * 2017-10-27 2018-03-13 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US10615051B2 (en) 2017-10-27 2020-04-07 Boe Technology Group Co., Ltd. Thin-film transistor and method of manufacturing the same, array substrate, and display apparatus
CN107799605B (zh) * 2017-10-27 2020-07-31 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
CN104576745B (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
CN105931988B (zh) Amoled像素驱动电路的制作方法
US9960188B2 (en) Thin film transistor, array substrate, and fabrication method there of, and display apparatus
CN104022076A (zh) 阵列基板及其制作方法、显示装置
CN105161503B (zh) 非晶硅半导体tft背板结构
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
WO2016004668A1 (zh) 具有存储电容的tft基板的制作方法及该tft基板
CN103700629B (zh) 一种阵列基板及其制备方法、显示装置
KR101942489B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR102281848B1 (ko) 박막 트랜지스터 제조 방법과 박막 트랜지스터
US20150372021A1 (en) Display device, array substrate and method for manufacturing the same
TW201145505A (en) Organic light-emitting display and method of manufacturing the same
TWI597835B (zh) 有機發光顯示器及製造其之方法
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN104733492A (zh) 一种有机发光显示装置及其制备方法
CN104078423A (zh) 一种阵列基板的制造方法、阵列基板及显示装置
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN106887436B (zh) 薄膜晶体管阵列基板及其制备方法
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
US11374027B2 (en) Manufacturing method of thin film transistor substrate and thin film transistor substrate
CN103745954A (zh) 显示装置、阵列基板及其制造方法
KR20190047365A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201218

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: NO.320 Fuchunjiang Road, Optoelectronic Industrial Park, Kunshan Development Zone, Suzhou City, Jiangsu Province

Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd.

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.

TR01 Transfer of patent right