CN103077943A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103077943A
CN103077943A CN2012105061591A CN201210506159A CN103077943A CN 103077943 A CN103077943 A CN 103077943A CN 2012105061591 A CN2012105061591 A CN 2012105061591A CN 201210506159 A CN201210506159 A CN 201210506159A CN 103077943 A CN103077943 A CN 103077943A
Authority
CN
China
Prior art keywords
film
passivation layer
layer
insulating layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105061591A
Other languages
English (en)
Other versions
CN103077943B (zh
Inventor
袁广才
李禹奉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210506159.1A priority Critical patent/CN103077943B/zh
Priority to PCT/CN2012/086581 priority patent/WO2014063414A1/zh
Priority to US13/755,100 priority patent/US20140117359A1/en
Priority to EP13153877.9A priority patent/EP2725621B1/en
Priority to KR1020130021782A priority patent/KR101502676B1/ko
Priority to JP2013052988A priority patent/JP2014086717A/ja
Publication of CN103077943A publication Critical patent/CN103077943A/zh
Application granted granted Critical
Publication of CN103077943B publication Critical patent/CN103077943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及显示技术领域，特别涉及一种显示装置、阵列基板及其制作方法。该阵列基板，包括基板以及形成在所述基板上的薄膜晶体管和像素电极，所薄膜晶体管包括栅极、栅极绝缘层、有源层、以及源极和漏极，而且在所述薄膜晶体管上方覆盖有钝化层；所述薄膜晶体管的有源层为氧化物半导体；所述钝化层包括至少一层无机绝缘薄膜或有机绝缘薄膜。该阵列基板中的栅极绝缘层和钝化层通过采用分层结构结合退火工艺、分层结构可最大程度的钝化层中以及外界环境中含氢的基团，可有效避免氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
氧化物薄膜晶体管（Oxide TFT）是一类以金属氧化物半导体作为有源层的薄膜晶体管（TFT），具有超薄、重量轻、低耗电等优势，不仅可以用于液晶显示面板的制造，而且为制作更艳丽的色彩和更清晰的影像的新一代有机发光显示面板OLED（Organic Light-EmittingDiode，有机发光二极管）走上实用阶段提供可能。
参照图1、图2A~图2M，对现有技术中的Oxide TFT阵列基板的制造方法进行说明。
图1为现有的Oxide TFT阵列基板的制造方法的流程框图，图2A~图2M为Oxide TFT阵列基板的制造过程中的截面图。
S101’、在基板上形成栅极金属薄膜。
如图2A所示，在基板12上形成栅极金属薄膜13。在TFT的制作过程中，栅电极多为采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择。其中，基板12可以是玻璃基板、石英基板等基于无机材料的透明基板，也可以是采用有机柔性材料制作的透明基板。
S102’、对栅极金属薄膜进行图形化，形成栅线和栅电极。
如图2B所示，通过湿法刻蚀的方式，对栅极金属薄膜13进行图形化，得到栅线（图中未示出）、栅电极（简称栅极）13a与公共电极线13b。实际应用中，也可以根据具体设计不制作公共电极线。
S103’、在栅极上方形成栅极绝缘层。
如图2C所示，在栅极图形化后，通过Pre-clean工艺（成膜前清洗）、等离子体增强化学汽相淀积（PECVD）等工艺，在带有栅极图形的基板上制备栅极绝缘层14。
S104’、形成氧化物半导体薄膜。
如图2D所示，形成氧化物半导体薄膜15，氧化物TFT制作最为关键的环节就是氧化物半导体薄膜的制作。现在广为使用的氧化物半导体有铟镓锌氧化物（IGZO），铟镓锡氧化物IGTO，铟锌氧化物（IZO）等以及与其相关的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。
S105’、对氧化物半导体薄膜进行图形化，形成Oxide TFT的有源层。
如图2E所示，对氧化物半导体薄膜进行图形化得到有源层15a的图案。现在各个厂商对于有源层氧化物半导体图形化工艺主要的刻蚀工艺有两种，一种为湿法刻蚀，另一种为干法刻蚀，但是采用不同的方法将会对氧化物半导体层造成不同的伤害。
S106’、形成刻蚀阻挡层薄膜并图形化。
如图2F所示，形成刻蚀阻挡层薄膜（Etch Stop Layer,ESL）16，其目的就是为了减少在后续数据线图形化的过程中，对氧化物半导体形成的有源层造成伤害。在刻蚀阻挡层薄膜形成之后，进行图形化形成刻蚀阻挡层16a，如图2G所示。
S107’、形成源漏金属层并图形化形成源极、漏极和数据线。
如图2H所示，首先，沉积一层源漏金属层17，而后通过湿法刻蚀的方法对其进行图形化，形成如图2I中所示的源极17b、漏极17a以及与源极17b一体形成的数据线（图中未示出）。
若在OLED制作工艺中，该步骤中则是将源漏金属层图形化后形成源极、漏极以及与源极一体形成或相连接的电源线。
S108’、形成钝化层并进行Via hole刻蚀。
如图2J所示，在数据线或电源线图形化之后，在整个平面形成一层钝化层18。在钝化层形成之后进行Via hole的刻蚀，形成过孔（Viahole）19b，用以实现漏极17a与像素电极的连接，如图2K所示。此外，在进行刻蚀的过程中，可以在源极17b上方也形成过孔，用以连接源极17b与信号接入端，比如与源极17b异层制作的数据线或电源线。
S109’、像素电极的沉积及图形化。
如图2L所示，在Via hole形成之后，形成像素电极层20，其材料现在广为采用铟锡氧化物ITO，并通过湿法刻蚀的方法对其进行图形化，形成像素电极20a和接触电极20b，如图2M所示。
上述阵列基板的制作工艺中，在制作钝化层的工艺中避免不了使得钝化层中掺杂着氢的基团，如OH-，H+和吸附的氢元素等。这些H基团在器件的制作过程以及器件在工作的状态中容易发生断裂，随着时间的推移和环境的变化，很有可能扩散到氧化物半导体层中。扩散出来的OH-，H2O，H+等物质将影响器件的稳定性，使氧化物薄膜晶体管器件的阈值电压Vth发生较大的漂移，甚至会导致产品失效。
发明内容
（一）要解决的技术问题
本发明的目的是提供一种阵列基板及其制作方法、显示装置，以克服现有的阵列基板中掺杂的氢基团容易破坏器件的稳定性，导致影响产品良率的缺陷。
（二）技术方案
为了解决上述问题，本发明一方面提供一种阵列基板，包括基板以及形成在所述基板上的薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、以及源极和漏极，而且在所述薄膜晶体管上方覆盖有钝化层；所述薄膜晶体管的有源层为氧化物半导体；所述钝化层包括至少一层无机绝缘薄膜或有机绝缘薄膜。
进一步地，述钝化层为一层，包括第一钝化层；所述第一钝化层为无机绝缘层或有机绝缘层；
所述无机绝缘层包括二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；
所述有机绝缘层包括树脂系绝缘膜或亚克力系绝缘膜。
进一步地，在所述第一钝化层为无机绝缘层时，所述第一钝化层的厚度为50nm~500nm；
在所述第一钝化层为有机绝缘层时，所述第一钝化层的厚度为0.5μm~2.5μm。
进一步地，所述第一钝化层为经过退火工艺处理的钝化层。
进一步地，所述钝化层为两层，包括第一钝化层和第二钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、三氧化二钇薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜或氮氧化硅薄膜；
所述第二钝化层为第二无机绝缘层或第一有机绝缘层；所述第二无机绝缘层包括氮化硅薄膜、三氧化二钇薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；所述第一有机绝缘层包括树脂系绝缘膜或亚克力系绝缘膜。
进一步地，所述第一钝化层的厚度为50nm~600nm。
进一步地，在所述第二钝化层为无机绝缘层时，所述第二钝化层的厚度为50nm~500nm；
在所述第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm。
进一步地，所述第一钝化层和所述第二钝化层均为经过退火工艺处理的钝化层。
进一步地，所述钝化层为三层，包括依次设置的第一钝化层、第二钝化层和第三钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层；该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；
所述第二钝化层为第二无机绝缘层或第一有机绝缘层；所述第二无机绝缘层包括氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；
所述第三钝化层为第三无机绝缘层或第二有机绝缘层；所述第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
进一步地，所述第一钝化层的厚度为50nm~600nm；
在所述第二钝化层为无机绝缘层时，所述第二钝化层的厚度为50nm~650nm；在所述第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm；
在所述第三钝化层为无机绝缘层时，所述第三钝化层的厚度为50nm~500nm；在所述第三钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm。
进一步地，所述钝化层为四层，包括依次设置的第一钝化层、第二钝化层、第三钝化层和第四钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；
所述第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
进一步地，所述第一钝化层的厚度为50nm~600nm；所述第二钝化层的厚度为50nm~650nm；所述第三钝化层的厚度为50nm~500nm；所述第四钝化层的厚度为0.5μm~2.5μm。
进一步地，所述钝化层为五层，包括依次设置的第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；
所述第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；
所述第五钝化层为第四无机绝缘层，该第四无机绝缘层包括氮氧化硅薄膜、氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。
进一步地，所述第一钝化层的厚度为50nm~600nm，所述第二钝化层的厚度为50nm~650nm；所述第三钝化层的厚度为50nm~500nm；所述第四钝化层的厚度为0.5μm~2.5μm；所述第五钝化层的厚度为20nm~450nm。
进一步地，所述栅极绝缘层位于所述有源层和所述栅极之间；所述栅极绝缘层包括至少一层无机绝缘薄膜。
进一步地，所述栅极绝缘层为一层，为第一栅极绝缘层；所述第一栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。
进一步地，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
进一步地，所述第一栅极绝缘层的厚度为50nm~500nm。
进一步地，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层；
所述第一栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或氮氧化钕薄膜。
进一步地，所述第一栅极绝缘层为经过退火工艺处理的绝缘层；所述第二栅极绝缘层为经过退火工艺处理的绝缘层。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm；所述第二栅极绝缘层的厚度为50nm-650nm。
进一步地，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间；其中，
所述第一栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或者氮氧化钕薄膜；所述第三绝缘绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜，钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或者氮氧化钕薄膜。
进一步地，所述第一栅极绝缘层的厚度为50nm-600nm；所述第二栅极绝缘层的厚度为50nm-650nm；所述第三栅极绝缘层的厚度为20nm-600nm。
进一步地，所述栅极和/或所述源极、漏极为铜电极或铜合金电极。
再一方面，本发明提供一种阵列基板的制作方法，包括：
制作钝化层的步骤，所述钝化层包括至少一层无机绝缘薄膜或有机绝缘薄膜。
进一步地，所述钝化层为一层，为第一钝化层，所述钝化层的制作方法具体包括：
步骤S11，采用无机绝缘材料或有机绝缘材料形成第一钝化层；
步骤S12，对第一钝化层进行退火工艺处理。
进一步地，所述退火工艺具体为：
在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层进行脱氢处理；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
进一步地，所述钝化层为两层，包括第一钝化层和第二钝化层；所述第一钝化层靠近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S21、采用无机绝缘材料形成第一钝化层；
步骤S22、对第一钝化层进行退火工艺处理；
步骤S23、采用无机绝缘材料或有机绝缘材料形成第二钝化层；
步骤S24、对第二钝化层进行退火工艺处理。
进一步地，所述退火工艺具体为：
在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层和第二钝化层分别进行脱氢工艺；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
进一步地，所述钝化层为三层，包括依次设置的第一钝化层、第二钝化层和第三钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S31、采用无机绝缘材料形成第一钝化层；
步骤S32、采用无机绝缘材料或有机材料形成第二钝化层；
步骤S33、采用无机绝缘材料或有机材料形成第三钝化层。
进一步地，所述钝化层为四层，包括依次设置的第一钝化层、第二钝化层、第三钝化层和第四钝化层，其中所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S41、采用无机绝缘材料形成第一钝化层；
步骤S42、采用无机绝缘材料形成第二钝化层；
步骤S43、采用无机绝缘材料形成第三钝化层；
步骤S44、采用有机绝缘材料形成第四钝化层。
进一步地，所述钝化层为五层，包括依次设置的第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S51、采用无机绝缘材料形成第一钝化层；
步骤S52、采用无机绝缘材料形成第二钝化层；
步骤S53、采用无机绝缘材料形成第三钝化层；
步骤S54、采用有机绝缘材料形成第四钝化层；
步骤S55、采用无机绝缘材料形成第五钝化层。
再一方面，本发明还提供一种显示装置，包括上述的阵列基板。
（三）有益效果
本发明提供的阵列基板及其制作方法、显示装置，该阵列基板中的栅极绝缘层和钝化层通过采用分层结构结合退火工艺、分层结构可最大程度的钝化层中以及外界环境中含氢的基团，可有效避免氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。
附图说明
图1为现有技术中Oxide TFT阵列基板制作方法的流程框图；
图2A为现有技术中制作Oxide TFT阵列基板的第一示意图；
图2B为现有技术中制作Oxide TFT阵列基板的第二示意图；
图2C为现有技术中制作Oxide TFT阵列基板的第三示意图；
图2D为现有技术中制作Oxide TFT阵列基板的第四示意图；
图2E为现有技术中制作Oxide TFT阵列基板的第五示意图；
图2F为现有技术中制作Oxide TFT阵列基板的第六示意图；
图2G为现有技术中制作Oxide TFT阵列基板的第七示意图；
图2H为现有技术中制作Oxide TFT阵列基板的第八示意图；
图2I为现有技术中制作Oxide TFT阵列基板的第九示意图；
图2J为现有技术中制作Oxide TFT阵列基板的第十示意图；
图2K为现有技术中制作Oxide TFT阵列基板的第十一示意图；
图2L为现有技术中制作Oxide TFT阵列基板的第十二示意图；
图2M为现有技术中制作Oxide TFT阵列基板的第十三示意图；
图3为本发明实施例一阵列基板结构示意图；
图4为本发明实施例一阵列基板制作方法流程图；
图5为本发明实施例三阵列基板结构示意图；
图6为本发明实施例三阵列基板结构另一示意图；
图7为本发明实施例三阵列基板制作方法流程图；
图8为本发明实施例五阵列基板结构示意图；
图9为本发明实施例五阵列基板制作方法流程图；
图10为本发明实施例七阵列基板结构示意图；
图11为本发明实施例七阵列基板制作方法流程图；
图12为本发明实施例九阵列基板结构示意图；
图13为本发明实施例九阵列基板制作方法流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。在后续实施例及其对应的附图中均以TN（扭转向列）型阵列基板为例，来介绍本发明所提供的改进方案。
实施例一
如图3所示，作为本发明的一种实施例，本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构（即底栅型）。
具体阵列基板包括：位于基板401上的栅极402，分别位于栅极402上的栅极绝缘层403和有源层404、源漏电极层406、像素电极层412和钝化层。该栅极绝缘层403位于栅极402和有源层404之间；该钝化层位于源漏电极层406和像素电极层412之间。源漏电极层406包括图形化的源极、漏极和数据线（或电源线）。由于钝化层位于源漏电极层406和像素电极层412之间，因此，钝化层中的氢元素以及氢的复合物以及外界环境中存在的氢元素以及氢的复合物容易通过源漏电极之间的沟道结构渗透到氧化物半导体的有源层中，它将对氧化物半导体性能造成一定的负面影响，进而影响到整个器件的使用性能，因此，本发明对钝化层的结构、材质以及制作工艺进行优化，来最大程度地降低钝化层中的氢元素、氢的复合物以及来自外界环境中的氢元素以及氢的复合物对整个器件的影响，进而提高整个器件的稳定性和安全性。
其中，有源层404为氧化物半导体，栅极和/或源漏电极为铜、铜合金，或者铝、铬、钼、钛、钕、锰中的任一种及上述金属的合金和叠层结构。其中，所述源漏电极指的是薄膜晶体管的源极和漏极。
本实施例中钝化层为单层结构，包括第一钝化层407；该第一钝化层407可以为无机绝缘层，包括二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜等采用无机绝缘材料的膜层，由无机绝缘材料制成的第一钝化层407的厚度为50nm~500nm。
当该第一钝化层407的厚度为50nm~500nm时，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果第一钝化层407的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果第一钝化层的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
另外，该第一钝化层407也可以为有机绝缘层，包括树脂系绝缘膜、亚克力系绝缘膜等采用有机绝缘材料的膜层。由有机绝缘材料制成的第一钝化层的厚度为0.5μm~2.5μm。
当该第一钝化层407的厚度为0.5μm~2.5μm时，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果第一钝化层的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果第一钝化层的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
为了保证更好的器件特征，本发明实施例中，可以对第一钝化层407进行退火工艺处理（即第一钝化层407为经过退火工艺处理的钝化层），来降低钝化层中氢元素及氢的复合物对氧化物半导体特征的影响，进而达到了提升器件稳定性的作用。
本发明实施例中，第一钝化层407除可以采用二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。或者，除可以采用树脂系绝缘膜、亚克力系绝缘膜外，还可以采用与上述各物质的材料特性相同或相近的其他有机绝缘材料形成的薄膜。
在实际应用中，由于无机材料成本较低，且使用寿命较长，若不考虑器件柔性性能方面的需求，建议该钝化层可采用无机材料来制备；当然，由于有机材料自身的柔性性能较好，若待加工的器件需要强调柔性方面的因素，建议该钝化层采用有机材料来制备。
本实施例中的栅极绝缘层403的结构可为一层、两层或三层，当第一栅极绝缘层采用一层结构时，即为第一栅极绝缘层。该第一栅极绝缘层为二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜。该第一栅极绝缘层的厚度为50nm~500nm。
当然，本发明实施例中，第一栅极绝缘层除可以采用二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
为了保证更好的器件特性，在本发明实施例中，可以对第一栅极绝缘层进行退火工艺（即第一栅极绝缘层为经过退火工艺处理的绝缘层），来降低栅极绝缘层中氢元素及氢的复合物对氧化物半导体特性的影响。
当栅极绝缘层采用两层结构时，即包括第一栅极绝缘层和第二栅极绝缘层。其中，第一栅极绝缘层贴近栅极，第二栅极绝缘层贴近有源层，第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜；第二栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜或氮氧化硅薄膜。该第一栅极绝缘层的厚度为50nm-600nm；第二栅极绝缘层的厚度为50nm-650nm。
当然，本发明实施例中，第一栅极绝缘层除可以采用氮化硅薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。第二栅极绝缘层除可以采用氧化硅薄膜、三氧化二钇薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
为了保证更好的器件特性，在本发明实施例中，可以对第一栅极绝缘层进行退火工艺（即第一栅极绝缘层为经过退火工艺处理的绝缘层），来降低栅极绝缘层中氢元素及氢的复合物对氧化物半导体特性的影响。在本发明实施例中，为了进一步实现更好的技术效果，可以对第二栅极绝缘层进行退火工艺处理。
上述第一绝缘层的材料可以很好地遏制栅极（尤其当采用铜或铜合金时）产生的不良。第二栅极绝缘层的作用是可以很好的实现与氧化物半导体的匹配，达到提高器件性能的作用。由于第二栅极绝缘层的材料多为氧化物绝缘层，其对H+，OH-等基团的防扩散的能力比较差，所以在制作完第一栅极绝缘层时，优选地需要对其进行退火工艺处理，其作用是为了降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
当栅极绝缘层采用三层结构时，即包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层。其中，第一栅极绝缘层贴近栅极，第三栅极绝缘层贴近有源层第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层之间。第一栅极绝缘层为氮化硅薄膜或氮氧化硅薄膜等无机绝缘薄膜；第二栅极绝缘层为氮氧化硅薄膜等无机绝缘薄膜；第三绝缘绝缘层为氧化硅薄膜、氧化铝薄膜或氧化钛薄膜等无机绝缘薄膜。
第一栅极绝缘层的厚度为50nm-600nm；第二栅极绝缘层的厚度为50nm-650nm；第三栅极绝缘层的厚度为20nm-600nm。
本发明实施例中，栅极可以为铜或铜合金，还可以为Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠成结构的电极、纯Al及其合金、Mo/Nd/Cu，Ti/Cu等其他金属。当然，使用铜或铜合金作为栅极，具有优化构图工艺、提高器件性能、降低成本等作用。
本发明实施例中，第一栅极绝缘层除可以采用氮化硅薄膜或氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二栅极绝缘层除可以采用氮氧化硅薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第三栅极绝缘层除可以采用氧化硅薄膜、氧化铝薄膜或氧化钛薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第一栅极绝缘层采用氮化硅或氮氧化硅薄膜等无机绝缘材料，由于该材料直接与氧化物半导体层接触时会造成氧化物半导体层的性能下降，但它却可以较好地遏制与栅极金属（尤其是当采用铜及其合金作为栅极时）接触产生不良现象，因此设置该第一栅极绝缘层紧贴栅极，并远离有源层。将第二栅极绝缘层设置在中间层，由于由氮氧化硅薄膜等无机绝缘材料制成的第二栅极绝缘层自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的防渗透能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的。同时，为了最大程度的提高器件的特性，将第三栅极绝缘层与氧化物半导体紧贴，可以较好地实现与氧化物半导体的匹配，达到提高器件稳定性的作用。
在本实施例中，当钝化层采用单层结构时，栅极绝缘层的结构不受限制，可以为一层、两层或三层结构，具体分层的选择可根据实际需求而定。
下面以单层的钝化层和单层的栅极绝缘层来描述制作阵列基板的方法，结合图3和图4所示，具体包括：
步骤S101，在基板上形成栅极金属薄膜。
具体的，在玻璃基板401上形成栅极金属薄膜，栅极金属薄膜通常采用测控溅射的方法来制备，电极材料选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S102，对栅极金属薄膜进行图形化。
通过湿法刻蚀方式，对栅极金属薄膜进行图形化形成栅线和栅极402；此外，还可以同时制作出公共电极线。
步骤S103，在栅极402上形成第一栅极绝缘层。
具体的，本实施例中的栅极绝缘层为一层，采用二氧化硅薄膜、氮化硅、氮氧化硅、氧化铝、氧化钛或其他无机绝缘材料形成第一栅极绝缘层。其中，该第一栅极绝缘层的厚度为50nm~500nm。
步骤S104，对第一栅极绝缘层进行退火工艺处理。
具体的该退火工艺可优化为：采用高温退火炉对第一栅极绝缘层进行脱氢化，退火采用氮气、真空或稀有气体进行保护，退火温度为250℃~450℃，退火时间为20min~150min。
或者，该退火工艺还可以优化为：在PECVD设备中加入真空的加热腔室，气压为10-4Pa~1Pa，对第一栅极绝缘层进行脱氢工艺；其中，退火腔室温度为350℃~480℃，退火时间为10min~30min。
本发明实施例中的退火工艺，为进行了优化的退火工艺，相对于传统的退火工艺，可以缩短工艺时间，提高产品的产量，同时降低设备的资金投入。
步骤S105，在第一栅极绝缘层上形成氧化物半导体有源层404。
通常，氧化物半导体可采用铟镓锌氧化物（IGZO），铟锡锌氧化物氧化（ITZO），铟锌氧化物（IZO）等以及上述几种物质的不同比例的配合物。
步骤S106，在制作完上述的氧化物半导体有源层后，在其上形成刻蚀阻挡层405。
步骤S107，在完成上述步骤的基板上形成TFT器件的源漏电极层406。源漏电极层406中的源极和漏极分别与氧化物半导体有源层404的两侧相连接。
步骤S108，在完成上述步骤的基板上形成第一钝化层407。
该第一钝化层407为二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜等无机绝缘材料。该第一钝化层的厚度为50nm~500nm。
或者，该第一钝化层407可为树脂系绝缘膜、亚克力系绝缘膜等有机绝缘材料。第一钝化层407的厚度为0.5μm~2.5μm。
步骤S109，对第一钝化层407进行退火工艺处理。
由于在步骤S109之前，氧化物半导体有源层已经制作完毕；为了尽量减小退火工艺对有源层的影响，因此步骤S109中的退火工艺所采用的温度不能太高。
具体退火工艺方法为：在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层进行脱氢工艺；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
当然，除了上述给出的退火工艺条件，也可根据实际情况，选择现有技术中公开的其他退火方式，只需对第一钝化层进行脱氢处理即可。
步骤S110，在完成上述步骤的基板上形成像素电极层412。
本实施例中除栅极绝缘层和钝化层采用分层结构外，其他膜层结构的制备工艺步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。
本实施例中栅极绝缘层和钝化层选用特定材料，可降低栅极绝缘层和钝化层以及以外环境中掺杂的氢元素及氢的复合物对氧化物半导体特性的影响。具体来说，本实施例中的栅极金属除了Cu及其合金，还可以为通常所采用的Mo、Mo-Al-Mo合金、Mo/Al-Nd/Mo叠成结构的电极、纯Al及其合金、Mo/Nd/Cu，Ti/Cu等金属。
实施例二
本实施例与实施例一存在的区别在于：本发明实施例提供的阵列基板中栅极位于有源层的上方，即顶栅型的阵列结构。本实施例仍以TN型结构为例，阵列基板上的钝化层位于栅极和像素电极层之间。具体该钝化层的结构及制作方法与实施例一中钝化层的结构及制作方法相同，在此不再赘述。
实施例三
如图5和6所示，本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构（即底栅型）。
本发明实施例提供的阵列基板包括：位于基板401上的栅极402，分别位于栅极上的栅极绝缘层403和有源层404、源漏电极层406、像素电极层412和钝化层。该栅极绝缘层403位于栅极402和有源层404之间；该钝化层位于源漏电极层406和像素电极层412之间；
其中，有源层404为氧化物半导体，栅极和源漏电极为铜、铜合金、铝及、铝合金、铬、钼、钛、钕、锰及上述金属的合金和叠层结构，该钝化层为两层结构，包括第一钝化层407和第二钝化层408，该第一钝化层407贴近源漏电极层406，第二钝化层408贴近像素电极层412；所述第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、三氧化二钇薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜或氮氧化硅薄膜其中，第一钝化层的厚度为50nm~600nm。
第二钝化层408为第二无机绝缘层或第一有机绝缘层；该第二无机绝缘层包括氮化硅薄膜、三氧化二钇薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；第一有机绝缘层包括树脂系绝缘膜或亚克力系绝缘膜。
当第二钝化层为无机绝缘层时，第二钝化层的厚度为50nm~500nm；当第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm。其中，第一钝化层和所述第二钝化层均为经过退火工艺处理的钝化层。参考图6。
上述各结构层的厚度，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果设置的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果设置的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
本发明实施例中，第一钝化层407除可以采用上述列举的无机绝缘材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二钝化层408除可以采用上述列列举的第二无机绝缘材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。或者，该第二钝化层除可以采用树脂系绝缘膜或亚克力系绝缘膜等第一有机绝缘材料外，还可以采用与上述各物质的材料特性相同或相近的其他有机绝缘材料形成的薄膜。
需要说明的是，本实施例中的第一钝化层的材料较优选择氧化物，该氧化物可较好地与沟道位置处的氧化物半导体层进行有效接触，而第二钝化层则优选氮化物，氮化物可有效防止来自外界的氢元素或氢的复合物氧化物半导体层的干扰。
在实际材料的选择时，尽可能将第一钝化层和第二钝化层选择不同的材料，当第一钝化层和第二钝化层使用同一种材料时，需要对材料进行结构设计，设置贴近氧化物半导体一侧的钝化层进行富氧处理，提高该物质中氧含量的比重，且设置远离氧化物半导体层的钝化层具有阻挡外界氢原子及水汽对薄膜渗透的性能。
本发明实施例中，第一钝化层407采用氧化硅薄膜，氧化铝薄膜、三氧化二钇或氮氧化硅薄膜等第一无机绝缘材料自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的防渗透能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，避免器件失效；为了最大程度的提高器件的特性，将氮化硅、三氧化二钇、氮氧化硅等第二无机绝缘材料或树脂系绝缘膜或亚克力系绝缘膜等第一有机绝缘材料制成的第二钝化层与像素电极层紧贴，这样可以较好地提高与像素电极层的附着力，达到提高器件稳定性的作用。
下面以两层的钝化层和单层的栅极绝缘层来描述制作阵列基板的方法，如图7所示，具体包括：
步骤S201，在基板上形成栅极金属薄膜。
具体的，在玻璃基板401上形成栅极金属薄膜层，栅极金属薄膜通常采用测控溅射的方法来制备，电极材料可选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S202，对栅极金属薄膜进行图形化。
通过湿法刻蚀方式，对栅极金属薄膜进行图形化形成栅线和栅极402，此外，还可以同时制作出公共电极线。
步骤S203，在栅极上形成第一栅极绝缘层403。
具体的，在栅极层上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-600nm。
步骤S204：对第一栅极绝缘层进行退火工艺处理。
在完成第一栅极绝缘层后实施退火工艺，其目的是为了最大程度降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
步骤S205，在第一栅极绝缘层上形成氧化物半导体有源层404，并图形化。
通常，氧化物半导体可采用铟镓锌氧化物（IGZO），铟锡锌氧化物氧化（ITZO），铟锌氧化物（IZO）等以及上述几种物质的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
步骤S206，在制作完上述的氧化物半导体有源层后，在其上形成刻蚀阻挡层405。
步骤S207，在完成上述步骤的基板上形成TFT器件的源漏电极406。
步骤S208，在完成上述步骤的基板上形成第一钝化层407。
第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、三氧化二钇薄膜、氧化锆薄膜、氧化钽薄膜，钛酸钡薄膜、氧化钕薄膜或氮氧化硅薄膜；该第一钝化层的厚度为50nm~600nm。
步骤S209，对第一钝化层进行退火工艺处理。
具体退火工艺方法为：在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层进行脱氢工艺；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
步骤S210，在第一钝化层407上形成第二钝化层408。
第二钝化层408为第二无机绝缘层或第一有机绝缘层，该第二无机绝缘层包括为氮化硅薄膜、三氧化二钇薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜，钛酸钡薄膜或氧化钕薄膜。该第二钝化层的厚度为50nm~500nm。该第一有机绝缘层包括
树脂系绝缘膜或亚克力系绝缘膜。由有机绝缘层薄膜制成的第二钝化层的厚度为0.5μm~2.5μm。
步骤S211，对第二钝化层408进行退火工艺处理。
具体退火工艺方法为：在PECVD设备中加入氮气或空气的加热腔室，对第二钝化层进行脱氢工艺；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
步骤S212，在完成上述步骤的基板上形成像素电极层412。
本实施例中除栅极绝缘层和钝化层采用分层结构外，其他膜层结构的制备工艺步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。本实施例中的栅极绝缘层除了采用单层结构之外，还可以采用如实施例1中所描述的两层或三层结构。
实施例四
本实施例与实施例三存在的区别在于：本发明实施例提供的阵列基板为栅极层位于顶层的阵列基板，即顶栅型阵列基板。其中，该钝化层包括第一钝化层和第二钝化层，所述第一钝化层贴近栅极，所述第二钝化层贴近像素电极层，具体该钝化层的结构、材料及制作方法与实施例3钝化层的结构、材料及制作方法相同，具体形成各结构层的工艺方法与实施例三相同，在此不再赘述。
实施例五
如图8所示，本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构（即底栅型）。本发明实施例提供的阵列基板包括：位于基板401上的栅极402，分别位于栅极402上的栅极绝缘层403和有源层404、源漏电极层406、像素电极层412和钝化层。该栅极绝缘层403位于栅极402和有源层404之间；该钝化层位于源漏电极层和像素电极层之间；
其中，有源层404为氧化物半导体，栅极为铜或铜合金，该钝化层为三层结构，包括第一钝化层407、第二钝化层408和第三钝化层409，第一钝化层407贴近源漏电极层406，所述第三钝化层409贴近像素电极层412；第二钝化层408位于第一钝化层407和第三钝化层409之间。
其中，第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜，氧化铝薄膜，氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜等无机绝缘材料；所述第一钝化层的厚度为50nm~600nm；
第二钝化层408为第二无机绝缘层或第一有机绝缘层，该第二无机绝缘层包括氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜等无机绝缘材料，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；该第三钝化层409为第三无机绝缘层或第二有机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜等无机绝缘材料，第二有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
在第二钝化层408为无机绝缘层时，第二钝化层的厚度为50nm~650nm；在第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm；
在所述第三钝化层409为无机绝缘层时，所述第三钝化层409的厚度为50nm~500nm；在所述第三钝化层409为有机绝缘层时，所述第三钝化层408的厚度为0.5μm~2.5μm。
贴近源漏电极层406的第一钝化层407所采用的氧化物无机绝缘材料有利于与氧化物半导体有源层之间的贴合，增强器件的稳定性，处于中间层的第二钝化层408所采用的氮氧化合物等无机绝缘材料，由于其自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的吸收能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，避免器件失效；而第三钝化层409所采用的材料可防止外界氢环境对器件的影响，进一步起到提高器件稳定性的作用。
贴近源漏电极层406的第一钝化层407所采用的氧化物无机绝缘材料有利于与氧化物半导体有源层之间的贴合，增强器件的稳定性，处于中间层的第二钝化层408所采用的氮氧化合物等无机绝缘材料，由于其自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的吸收能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，避免器件失效；第三钝化层409采用有机绝缘材料可加强整个器件的平坦性和柔韧性，更有利与像素电极层进行有效接触，进而提高整个器件的稳定性。
上述各结构层的厚度，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果设置的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果设置的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
本发明实施例中，第一钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机或有机绝缘材料形成的薄膜。
本发明实施例中，第三钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机或有机绝缘材料形成的薄膜。
或者，该第三钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他有机绝缘材料形成的薄膜。
本实施例中栅极绝缘层的结构与实施例一中栅极绝缘层的结构相同，在此不再赘述。
下面以三层的钝化层和单层的栅极绝缘层来描述制作阵列基板的方法，如图9所示，具体包括：
步骤S301，在基板401上形成栅极金属薄膜层。
具体的，在玻璃基板上形成栅极金属薄膜层，栅极金属薄膜通常采用测控溅射的方法来制备，电极材料可选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S302，对栅极层进行图形化。
通过湿法刻蚀方式，对栅极金属薄膜进行图形化形成栅线和栅极402，此外，还可以同时制作出公共电极线。
步骤S303，在栅极上形成第一栅极绝缘层403。
具体的，在栅极层上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-600nm。
步骤S304：对第一栅极绝缘层进行退火工艺处理。
在完成第一栅极绝缘层后实施退火工艺，其目的是为了最大程度降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
步骤S305，在第一栅极绝缘层上形成氧化物半导体有源层，并图形化。
通常，氧化物半导体可采用铟镓锌氧化物（IGZO），铟锡锌氧化物氧化（ITZO），铟锌氧化物（IZO）等以及上述几种物质的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
步骤S306，在完成上述的有源层氧化物半导体后，在其上形成刻蚀阻挡层405。
步骤S307，在完成上述步骤的基板上形成TFT器件的源漏电极。
步骤S308，在完成上述步骤的基板上形成第一钝化层407。
步骤S309，在第一钝化层407上形成第二钝化层408。
步骤S310，在第二钝化层408上形成第三钝化层409。
上述步骤S308-310具体材料选为：第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜，氧化铝薄膜，氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜等无机绝缘材料；所述第一钝化层的厚度为50nm~600nm。
第二钝化层408为第二无机绝缘层或第一有机绝缘层，该第二无机绝缘层包括氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜等无机绝缘材料，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；该第三钝化层409为第三无机绝缘层或第二有机绝缘层；在第二钝化层408为无机绝缘层时，第二钝化层的厚度为50nm~650nm；在第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm。
第三钝化层409为第三无机绝缘层或第二有机绝缘层，第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜等无机绝缘材料，第二有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
在所述第三钝化层409为无机绝缘层时，所述第三钝化层409的厚度为50nm~500nm；在所述第三钝化层409为有机绝缘层时，所述第三钝化层408的厚度为0.5μm~2.5μm。
步骤S311，在制作好上述步骤的基板上形成像素电极层412。
本实施例中除栅极绝缘层和钝化层采用分层结构外，其他膜层结构的制备工艺步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。本实施例中的栅极绝缘层除了采用单层结构之外，还可以采用如实施例1中所描述的两层或三层结构。
实施例六
本实施例与实施例五存在的区别在于：本发明实施例提供的阵列基板为栅极层位于顶层的阵列基板，即顶栅型阵列基板。其中，该钝化层包括第一钝化层、第二钝化层和第三钝化层，所述第一钝化层贴近栅极层，所述第三钝化层贴近像素电极层，所述第二钝化层位于第一钝化层和第三钝化层之间，具体该钝化层的结构、材料及制作方法与实施例五钝化层的结构、材料及制作方法相同，具体形成各结构层的工艺方法与实施例五相同，在此不再赘述。
实施例七
如图10所示，本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构（即底栅型）。本发明实施例提供的阵列基板包括：位于基板401上的栅极402，分别位于栅极上的栅极绝缘层403和有源层404、源漏电极层406、像素电极层412和钝化层。该栅极绝缘层403位于栅极402和有源层404之间；该钝化层位于源漏电极层和像素电极层之间。
其中，有源层404为氧化物半导体，栅极为铜或铜合金，该钝化层为四层结构，包括第一钝化层407、第二钝化层408、第三钝化层409和第四钝化层410，第一钝化407层贴近源漏电极层406，所述第四钝化层410贴近像素电极层412；第二钝化层408和第三钝化层409位于第一钝化层407和第四钝化层410之间。
所述第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜，氧化铝薄膜、氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第二钝化层408为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第三钝化层409为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第四钝化层410为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
第一钝化层407的厚度为50nm~600nm，第二钝化层408的厚度为50nm~650nm；所述第三钝化层409的厚度为50nm~500nm；第四钝化层的厚度为0.5μm~2.5μm。
上述各结构层的厚度，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果设置的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果设置的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
本发明实施例中，第一钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第三钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第四钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他有机绝缘材料形成的薄膜。
本发明实施例中，第一钝化层采用氧化硅薄膜，氧化铝薄膜、三氧化二钇或氮氧化硅薄膜等无机绝缘材料结合第二钝化层采用氧化硅薄膜等无机绝缘材料以及第三钝化层采用氮化硅薄膜等无机绝缘材料，由于其自身含有的H+，OH-等基团比较少，同时对H+，OH-等基团具有一定的防渗透能力，可以很好的遏制H+，OH-等基团向氧化物半导体层进行扩散，达到了提高器件稳定性的目的，避免器件失效；为了最大程度的提高器件的特性，将第四钝化层与像素电极层紧贴，这样可以较好地提高与像素电极层的附着力，达到提高器件稳定性的作用。
本实施例中栅极绝缘层的结构与实施例1中栅极绝缘层的结构相同，在此不再赘述。
下面以四层的钝化层和单层的栅极绝缘层来描述制作阵列基板的方法，如图11所示，具体包括：
步骤S401，在基板401上形成栅极金属薄膜层。
具体的，在玻璃基板上形成栅极金属薄膜层，栅极金属薄膜通常采用测控溅射的方法来制备，电极材料可选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S402，对栅极金属薄膜进行图形化。
通过湿法刻蚀方式，对栅极金属薄膜进行图形化形成栅线和栅极402，此外，还可以同时制作出公共电极线。
步骤S403，在栅极上形成第一栅极绝缘层403。
具体的，在栅极层上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-600nm。
步骤S404：对第一栅极绝缘层进行退火工艺处理。
在完成第一栅极绝缘层后实施退火工艺，其目的是为了最大程度降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
步骤S405，在第一栅极绝缘层上形成氧化物半导体有源层404，并图形化。
通常，氧化物半导体可采用铟镓锌氧化物（IGZO），铟锡锌氧化物氧化（ITZO），铟锌氧化物（IZO）等以及上述几种物质的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
步骤S406，在完成上述的有源层氧化物半导体后，在其上形成刻蚀阻挡层405。
步骤S407，在完成上述步骤的基板上形成TFT器件的源漏电极406。
步骤S408，在完成上述步骤的基板上形成第一钝化层407。
具体的，所述第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜，氧化铝薄膜、氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；第一钝化层的厚度为50nm~600nm。
步骤S409，在第一钝化层上形成第二钝化层408。
具体的，第二钝化层408为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；第二钝化层的厚度为50nm~650nm。
步骤S410，在第二钝化层上形成第三钝化层409。
具体的，第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；第三钝化层的厚度为50nm~500nm。
步骤S411，在第三钝化层上形成第四钝化层410。
具体的，第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；所述第四钝化层的厚度为0.5μm~2.5μm。
步骤S412，在制作好上述步骤的基板上形成像素电极层412。
本实施例中除栅极绝缘层和钝化层采用分层结构外，其他膜层结构的制备工艺步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。本实施例中的栅极绝缘层除了采用单层结构之外，还可以采用如实施例1中所描述的两层或三层结构。
实施例八
本实施例与实施例七存在的区别在于：本发明实施例提供的阵列基板为栅极层位于顶层的阵列基板，即顶栅型阵列基板。其中，该钝化层包括第一钝化层、第二钝化层、第三钝化层和第四钝化层，所述第一钝化层贴近栅极，所述第四钝化层贴近像素电极层，所述第二钝化层和第三钝化层位于第一钝化层和第四钝化层之间，具体该钝化层的结构、材料及制作方法与实施例七钝化层的结构、材料及制作方法相同，具体形成各结构层的工艺方法与实施例七相同，在此不再赘述。
实施例九
如图12所示，本发明实施例提供的阵列基板为栅极层位于底层的阵列基板结构（即底栅型）。本发明实施例提供的阵列基板包括：位于基板401上的栅极402，分别位于栅极上的栅极绝缘层403和有源层404、源漏电极层406、像素电极层412和钝化层。该栅极绝缘层位于栅极和有源层之间；该钝化层位于源漏电极层和像素电极层之间。
其中，有源层404为氧化物半导体，栅极为铜或铜合金，该钝化层为四层结构，包括第一钝化层407、第二钝化层408、第三钝化层409、第四钝化层410和第五钝化层411；
第一钝化层407贴近源漏电极层406，第五钝化层411贴近像素电极层412；所述第二钝化层408、第三钝化层409和第四钝化层410位于第一钝化层和第五钝化层411之间；
第一钝化层407为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第二钝化层408为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第三钝化层409为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；第四钝化层410为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；第五钝化层411为第四无机绝缘层，该第四无机绝缘层包括氮氧化硅薄膜、氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。其中第四钝化层采用树脂系绝缘薄膜或亚克力系绝缘薄膜等有机绝缘层材料，可有效增加阵列基板的开口率，降低耦合电容，同时具有降低端差的平坦化作用。第五钝化层采用氮氧化硅薄膜、氧化硅薄膜或氮化硅薄膜等无机绝缘层材料，可加强钝化层与像素电极层之间的附着力以及可有效防止有机绝缘层材料在工作过程中发生失效的问题。
其中，第一钝化层的厚度为50nm~600nm，第二钝化层的厚度为50nm~650nm；第三钝化层的厚度为50nm~500nm；第四钝化层的厚度为0.5μm~2.5μm；第五钝化层的厚度为20nm~450nm。
上述各结构层的厚度，可以在有效避免含氢基团对氧化物半导体的影响的同时，保证在较短的时间内完成第一钝化层的制备，即保证生产效率。如果设置的厚度太薄，则起不到避免含氢基团对氧化物半导体的影响的作用；而如果设置的厚度过厚，则需要更长的成膜时间（tact time），造成生产效率下降。
本发明实施例中，第一钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第二钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第三钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本发明实施例中，第四钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他有机绝缘材料形成的薄膜。
本发明实施例中，第五钝化层除可以采用上述列举的材料外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。
本实施例中栅极绝缘层的结构与实施例1中栅极绝缘层的结构相同，在此不再赘述。
下面以五层的钝化层和单层的栅极绝缘层来描述制作阵列基板的方法，如图13所示，具体包括：
步骤S501，在基板401上形成栅极金属薄膜。
具体的，在玻璃基板上形成栅极金属薄膜层，栅极金属薄膜通常采用测控溅射的方法来制备，电极材料可选用铜及其合金，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S502，对栅极金属薄膜进行图形化。
通过湿法刻蚀方式，对栅极层进行图形化形成栅线和栅极402，此外，还可以同时制作出公共电极线。
步骤S503，在栅极上形成第一栅极绝缘层403。
具体的，在栅极层上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-600nm。
步骤S504：对第一栅极绝缘层进行退火工艺处理。
在完成第一栅极绝缘层后实施退火工艺，其目的是为了最大程度降低第一栅极绝缘层中可能发生断裂扩散的H+，OH-等基团，进而达到了提升器件稳定性的作用。
步骤S505，在第一栅极绝缘层上形成有源层氧化物半导体，并图形化。
通常，氧化物半导体可采用铟镓锌氧化物（IGZO），铟锡锌氧化物氧化（ITZO），铟锌氧化物（IZO）等以及上述几种物质的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
步骤S506，在完成上述的氧化物半导体有源层后，在其上形成刻蚀阻挡层405。
步骤S507，在制作好上述步骤的基板上形成TFT器件的源漏电极406。
步骤S508，在完成上述步骤的基板上形成第一钝化层407。
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；第一钝化层的厚度为50nm~600nm。
步骤S509，在第一钝化层上形成第二钝化层408。
第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜。第二钝化层的厚度为50nm~650nm。
步骤S510，在第二钝化层上形成第三钝化层409。
第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；第三钝化层的厚度为50nm~500nm。
步骤S511，在第三钝化层上形成第四钝化层410。
第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；所述第四钝化层的厚度为0.5μm~2.5μm。
步骤S512，在第四钝化层上形成第五钝化层411。
第五钝化层为第四无机绝缘层，该第四无机绝缘层包括氮氧化硅薄膜、氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。所述第五钝化层的厚度为20nm~450nm。
步骤S513，在制作好上述步骤的基板上形成像素电极层412。
本实施例中除栅极绝缘层和钝化层采用分层结构外，其他膜层结构的制备工艺步骤均可以通过常规技术手段来实现，并非本发明实施例的设计点，此处不赘。本实施例中的栅极绝缘层除了采用单层结构之外，还可以采用如实施例1中所描述的两层或三层结构。
实施例十
本实施例与实施例九存在的区别在于：本发明实施例提供的阵列基板为栅极层位于顶层的阵列基板，即顶栅型阵列基板。其中，该钝化层包括第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层，所述第一钝化层贴近栅极层，所述第五钝化层贴近像素电极层，所述第二钝化层、第三钝化层和第四钝化层位于第一钝化层和第五钝化层之间，具体该钝化层的结构、材料及制作方法与实施例七钝化层的结构、材料及制作方法相同，具体形成各结构层的工艺方法与实施例九相同，在此不再赘述。
实施例十一
下面基于实施例九中五层结构的钝化层同时结合三层结构的栅极绝缘层来具体表述阵列基板的制作方法：
步骤S601，在基板上形成栅极金属薄膜层。
在玻璃基板上形成栅极金属薄膜层。在TFT的制作过程中，栅极多为采用磁控溅射的方法来制备，电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的栅极金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极，纯Al及其合金，Cu及其合金，Mo/Nd/Cu，Ti/Cu等金属，厚度一般采用200nm-350nm，令其方块电阻保持在一个相对比较低的水平。
步骤S602，对栅极金属薄膜进行图形化。
通过湿法刻蚀的方式，对栅极金属薄膜进行图形化，形成栅极和公共电极线；
步骤S603，在栅极上采用氮化硅薄膜或氮氧化硅薄膜形成第一栅极绝缘层，该第一栅极绝缘层的厚度为50nm-300nm。
步骤S604，在第一栅极绝缘层上采用氮氧化硅薄膜形成第二栅极绝缘层。
步骤S605，在第二栅极绝缘层上采用氧化硅、氧化铝或氧化钛形成第三栅极绝缘层。
步骤S606，在第三栅极绝缘层上形成氧化物半导体有源层，并图形化。
形成有源层氧化物半导体层，氧化物半导体可以为铟镓锌氧化物（IGZO），铟锡锌氧化物氧化ITZO，铟锌氧化物（IZO）等以及上述几种物质组成的不同比例的配合物。主要的制作方法有磁控溅射沉积（Sputter）以及溶液法等。有源层氧化物半导体通常采用的刻蚀方法有两种，一种为湿法刻蚀，另一种为干法刻蚀。现在广泛使用的是湿法刻蚀。可以很好的控制刻蚀精度。通过刻蚀的方法对氧化物半导体层进行图形化。
S607，形成刻蚀阻挡层，并图形化。
在图形化的氧化物半导体层上直接形成刻蚀阻挡层（Etch StopLayer，ESL），其材料通常需用如SiOx、SiNx，SiOxNy、Al2O3、TiOx、Y2O3等无机绝缘材料，其目的就是为了减少在数据线图形化的过程中，对氧化物半导体薄膜造成伤害，同时可以有效地改善器件的稳定性，避免外界环境对器件的影响。对ESL进行图形化，通常采用干法刻蚀的方法。
S608，形成数据线。
S606和S607工艺过程之后，形成数据线；首先，沉积一层金属层，形成数据线和电源线电极层。金属层多采用磁控溅射的方法来制备。电极材料根据不同的器件结构和工艺要求可以进行选择。通常被采用的电极金属有Mo，Mo-Al-Mo合金，Mo/Al-Nd/Mo叠成结构的电极、Cu以及金属钛及其合金，ITO电极，Ti/Al/Ti，Mo/ITO等，厚度一般采用100nm-350nm，令其方块电阻保持在一个相对比较低的水平。在金属电极层形成后，对其进行图形化工艺。通过采用湿法刻蚀的方法对其进行图形化。
S609、在完成上述步骤的基础上形成第一钝化层。其中，第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；第一钝化层的厚度为50nm~600nm。
S610、在第一钝化层上形成第二钝化层。其中，第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜，第二钝化层的厚度为50nm~650nm。
S611、在第二钝化层上形成第三钝化层。其中，第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；第三钝化层的厚度为50nm~500nm。
S612、在第三钝化层上形成第四钝化层。其中，第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜，第四钝化层的厚度为0.5μm~2.5μm。
S613、在第四钝化层上形成第五钝化层。其中，第五钝化层为第四无机绝缘层，该第四无机绝缘层包括氮氧化硅薄膜、氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜，第五钝化层的厚度为20nm~450nm。
S614、过孔（Via hole）刻蚀以及像素电极的沉积及图形化。
在钝化层形成之后进行Via hole的刻蚀工艺，用以实现各导线以及与像素电极的连接。在上述工艺完成之后，进行像素电极的沉积及图形化。如图所示，在过孔形成之后，形成像素电极层，其材料现在广为采用铟锡氧化物ITO，并通过湿法刻蚀的方法对其进行图形化，。
上述阵列基板的制作方法除了栅极绝缘层和钝化层的制作方法之外，其他结构层均可以采用现有技术中常用的工艺方法即可。
上述实施例及对应的附图都是以TN型为例来介绍本发明所提供的阵列基板结构。在TN型阵列基板的结构中，像素电极一般都是位于钝化层的上方。而在ADS型阵列基板的结构中包含两层透明电极，且这两层透明电极分别位于钝化层的上下两侧（例如位于钝化层下方的透明电极可以直接制作在基板上）；其中位于钝化层上方的一层透明电极可以是像素电极，也可以是公共电极。
其中，ADS（或称AD-SDS，ADvanced Super Dimension Switch，高级超维场转换）技术主要通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。
本发明实施例的各种阵列基板及其制作方法，可以为应用于液晶显示的阵列基板，如TN型阵列基板、ADS型阵列基板、IPS阵列基板、或VA型阵列基板，也可以为应用于OLED显示的阵列基板等。
另外，本发明还提供一种显示装置，包括上述的阵列基板。该显示装置包括但不限于液晶面板、OLED面板、液晶显示器、液晶电视、液晶显示屏、平板电脑等电子显示设备。
本发明提供的显示装置、阵列基板及其制作方法，该阵列基板中的栅极绝缘层和钝化层通过采用分层结构结合退火工艺、分层结构可最大程度的钝化层中以及外界环境中含氢的基团，可有效避免氢基团对氧化物半导体的影响，最大程度地提高整个TFT器件的稳定性，提高最终产品的良率。
本发明的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。

Claims (33)

1.一种阵列基板，包括基板以及形成在所述基板上的薄膜晶体管和像素电极，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、以及源极和漏极，而且在所述薄膜晶体管上方覆盖有钝化层；其特征在于，所述薄膜晶体管的有源层为氧化物半导体；所述钝化层包括至少一层无机绝缘薄膜或有机绝缘薄膜。
2.如权利要求1所述的阵列基板，其特征在于，所述钝化层为一层，包括第一钝化层；所述第一钝化层为无机绝缘层或有机绝缘层；
所述无机绝缘层包括二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；
所述有机绝缘层包括树脂系绝缘膜或亚克力系绝缘膜。
3.如权利要求2所述的阵列基板，其特征在于，在所述第一钝化层为无机绝缘层时，所述第一钝化层的厚度为50nm~500nm；
在所述第一钝化层为有机绝缘层时，所述第一钝化层的厚度为0.5μm~2.5μm。
4.如权利要求2或3所述的阵列基板，其特征在于，所述第一钝化层为经过退火工艺处理的钝化层。
5.如权利要求1所述的阵列基板，其特征在于，所述钝化层为两层，包括第一钝化层和第二钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、三氧化二钇薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜或氮氧化硅薄膜；
所述第二钝化层为第二无机绝缘层或第一有机绝缘层；所述第二无机绝缘层包括氮化硅薄膜、三氧化二钇薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；所述第一有机绝缘层包括树脂系绝缘膜或亚克力系绝缘膜。
6.如权利要求5所述的阵列基板，其特征在于，所述第一钝化层的厚度为50nm~600nm。
7.如权利要求5所述的阵列基板，其特征在于，在所述第二钝化层为无机绝缘层时，所述第二钝化层的厚度为50nm~500nm；
在所述第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm。
8.如权利要求5至7中任一项所述的阵列基板，其特征在于，所述第一钝化层和所述第二钝化层均为经过退火工艺处理的钝化层。
9.如权利要求1所述的阵列基板，其特征在于，所述钝化层为三层，包括依次设置的第一钝化层、第二钝化层和第三钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层；该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜或氧化钕薄膜；
所述第二钝化层为第二无机绝缘层或第一有机绝缘层；所述第二无机绝缘层包括氮氧化硅薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；所述第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；
所述第三钝化层为第三无机绝缘层或第二有机绝缘层；所述第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
10.如权利要求9所述的阵列基板，其特征在于，所述第一钝化层的厚度为50nm~600nm；
在所述第二钝化层为无机绝缘层时，所述第二钝化层的厚度为50nm~650nm；在所述第二钝化层为有机绝缘层时，所述第二钝化层的厚度为0.5μm~2.5μm；
在所述第三钝化层为无机绝缘层时，所述第三钝化层的厚度为50nm~500nm；在所述第三钝化层为有机绝缘层时，所述第三钝化层的厚度为0.5μm~2.5μm。
11.如权利要求1所述的阵列基板，其特征在于，所述钝化层为四层，包括依次设置的第一钝化层、第二钝化层、第三钝化层和第四钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；
所述第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜。
12.如权利要求11所述的阵列基板，其特征在于，所述第一钝化层的厚度为50nm~600nm；所述第二钝化层的厚度为50nm~650nm；所述第三钝化层的厚度为50nm~500nm；所述第四钝化层的厚度为0.5μm~2.5μm。
13.如权利要求1所述的阵列基板，其特征在于，所述钝化层为五层，包括依次设置的第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述第一钝化层为第一无机绝缘层，该第一无机绝缘层包括氧化硅薄膜、氧化铝薄膜、氧化钛薄膜、氮氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第二钝化层为第二无机绝缘层，该第二无机绝缘层包括氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜或氮氧化钕薄膜；
所述第三钝化层为第三无机绝缘层，该第三无机绝缘层包括氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；
所述第四钝化层为第一有机绝缘层，该第一有机绝缘层包括树脂系绝缘薄膜或亚克力系绝缘薄膜；
所述第五钝化层为第四无机绝缘层，该第四无机绝缘层包括氮氧化硅薄膜、氧化硅薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。
14.如权利要求13所述的阵列基板，其特征在于，所述第一钝化层的厚度为50nm~600nm，所述第二钝化层的厚度为50nm~650nm；所述第三钝化层的厚度为50nm~500nm；所述第四钝化层的厚度为0.5μm~2.5μm；所述第五钝化层的厚度为20nm~450nm。
15.如权利要求1所述的阵列基板，其特征在于，所述栅极绝缘层位于所述有源层和所述栅极之间；所述栅极绝缘层包括至少一层无机绝缘薄膜。
16.如权利要求15所述的阵列基板，其特征在于，所述栅极绝缘层为一层，为第一栅极绝缘层；所述第一栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜。
17.如权利要求16所述的阵列基板，其特征在于，所述第一栅极绝缘层为经过退火工艺处理的绝缘层。
18.如权利要求15所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度为50nm~500nm。
19.如权利要求15所述的阵列基板，其特征在于，所述栅极绝缘层为两层，包括第一栅极绝缘层和第二栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第二栅极绝缘层贴近所述有源层；
所述第一栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二栅极绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜、钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或氮氧化钕薄膜。
20.如权利要求19所述的阵列基板，其特征在于，所述第一栅极绝缘层为经过退火工艺处理的绝缘层；所述第二栅极绝缘层为经过退火工艺处理的绝缘层。
21.如权利要求19所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm；所述第二栅极绝缘层的厚度为50nm-650nm。
22.如权利要求15所述的阵列基板，其特征在于，所述栅极绝缘层为三层，包括第一栅极绝缘层、第二栅极绝缘层和第三栅极绝缘层；所述第一栅极绝缘层贴近栅极，所述第三绝缘层贴近有源层，所述第二栅极绝缘层位于第一栅极绝缘层和第三栅极绝缘层中间；其中，
所述第一栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜、氮氧化钕薄膜、氮化硅薄膜、氮化铝薄膜、氮化锆薄膜或氮化钽薄膜；所述第二栅极绝缘层为氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或者氮氧化钕薄膜；所述第三绝缘绝缘层为氧化硅薄膜、三氧化二钇薄膜、氧化铝薄膜、氧化钛薄膜、氧化锆薄膜、氧化钽薄膜，钛酸钡薄膜、氧化钕薄膜、氮氧化铝薄膜、氮氧化硅薄膜、氮氧化锆薄膜、氮氧化钽薄膜、氮氧化钇薄膜或者氮氧化钕薄膜。
23.如权利要求22所述的阵列基板，其特征在于，所述第一栅极绝缘层的厚度为50nm-600nm；所述第二栅极绝缘层的厚度为50nm-650nm；所述第三栅极绝缘层的厚度为20nm-600nm。
24.如权利要求1所述的阵列基板，其特征在于，所述栅极和/或所述源极、漏极为铜电极或铜合金电极。
25.一种如权利要求1-24任一项所述的阵列基板的制作方法，其特征在于，包括：
制作钝化层的步骤，所述钝化层包括至少一层无机绝缘薄膜或有机绝缘薄膜。
26.如权利要求25所述的阵列基板的制作方法，其特征在于，
所述钝化层为一层，为第一钝化层，所述钝化层的制作方法具体包括：
步骤S11，采用无机绝缘材料或有机绝缘材料形成第一钝化层；
步骤S12，对第一钝化层进行退火工艺处理。
27.如权利要求26所述的阵列基板的制作方法，其特征在于，所述退火工艺具体为：
在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层进行脱氢处理；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
28.如权利要求25所述的阵列基板的制作方法，其特征在于，
所述钝化层为两层，包括第一钝化层和第二钝化层；所述第一钝化层靠近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S21、采用无机绝缘材料形成第一钝化层；
步骤S22、对第一钝化层进行退火工艺处理；
步骤S23、采用无机绝缘材料或有机绝缘材料形成第二钝化层；
步骤S24、对第二钝化层进行退火工艺处理。
29.如权利要求28所述的阵列基板的制作方法，其特征在于，所述退火工艺具体为：
在PECVD设备中加入氮气或空气的加热腔室，对第一钝化层和第二钝化层分别进行脱氢工艺；其中，退火腔室温度为200℃~350℃，退火时间为15min~90min。
30.如权利要求25所述的阵列基板的制作方法，其特征在于，所述钝化层为三层，包括依次设置的第一钝化层、第二钝化层和第三钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S31、采用无机绝缘材料形成第一钝化层；
步骤S32、采用无机绝缘材料或有机材料形成第二钝化层；
步骤S33、采用无机绝缘材料或有机材料形成第三钝化层。
31.如权利要求25所述的阵列基板的制作方法，其特征在于，所述钝化层为四层，包括依次设置的第一钝化层、第二钝化层、第三钝化层和第四钝化层，其中所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S41、采用无机绝缘材料形成第一钝化层；
步骤S42、采用无机绝缘材料形成第二钝化层；
步骤S43、采用无机绝缘材料形成第三钝化层；
步骤S44、采用有机绝缘材料形成第四钝化层。
32.如权利要求25所述的阵列基板的制作方法，其特征在于，所述钝化层为五层，包括依次设置的第一钝化层、第二钝化层、第三钝化层、第四钝化层和第五钝化层；其中，所述第一钝化层贴近所述薄膜晶体管；
所述钝化层制作方法具体包括：
步骤S51、采用无机绝缘材料形成第一钝化层；
步骤S52、采用无机绝缘材料形成第二钝化层；
步骤S53、采用无机绝缘材料形成第三钝化层；
步骤S54、采用有机绝缘材料形成第四钝化层；
步骤S55、采用无机绝缘材料形成第五钝化层。
33.一种显示装置，其特征在于，包括权利要求1-24任一项所述的阵列基板。
CN201210506159.1A 2012-10-26 2012-11-30 阵列基板及其制作方法、显示装置 Active CN103077943B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210506159.1A CN103077943B (zh) 2012-10-26 2012-11-30 阵列基板及其制作方法、显示装置
PCT/CN2012/086581 WO2014063414A1 (zh) 2012-10-26 2012-12-13 阵列基板及其制作方法、显示装置
US13/755,100 US20140117359A1 (en) 2012-10-26 2013-01-31 Array substrate and method for manufacturing the same and display device
EP13153877.9A EP2725621B1 (en) 2012-10-26 2013-02-04 Array substrate and method for manufacturing the same and display device
KR1020130021782A KR101502676B1 (ko) 2012-10-26 2013-02-28 어레이 기판, 그 제조방법 및 디스플레이 장치
JP2013052988A JP2014086717A (ja) 2012-10-26 2013-03-15 アレイ基板及びその製造方法、並びにディスプレイ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201210418592X 2012-10-26
CN201210418592.X 2012-10-26
CN201210418592 2012-10-26
CN201210506159.1A CN103077943B (zh) 2012-10-26 2012-11-30 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN103077943A true CN103077943A (zh) 2013-05-01
CN103077943B CN103077943B (zh) 2016-04-06

Family

ID=48154426

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2012206511774U Expired - Lifetime CN203085533U (zh) 2012-10-26 2012-11-30 阵列基板和显示装置
CN201210506159.1A Active CN103077943B (zh) 2012-10-26 2012-11-30 阵列基板及其制作方法、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2012206511774U Expired - Lifetime CN203085533U (zh) 2012-10-26 2012-11-30 阵列基板和显示装置

Country Status (6)

Country Link
US (1) US20140117359A1 (zh)
EP (1) EP2725621B1 (zh)
JP (1) JP2014086717A (zh)
KR (1) KR101502676B1 (zh)
CN (2) CN203085533U (zh)
WO (1) WO2014063414A1 (zh)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN104465670A (zh) * 2014-12-12 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104576745A (zh) * 2013-10-25 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
WO2015100894A1 (zh) * 2014-01-03 2015-07-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN106252359A (zh) * 2016-08-26 2016-12-21 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106298649A (zh) * 2016-10-27 2017-01-04 南京华东电子信息科技股份有限公司 一种高透过率薄膜晶体管制备方法
US9887292B2 (en) 2015-03-20 2018-02-06 Boe Technology Group Co., Ltd. Color film substrate, touch display and method for manufacturing the color film substrate
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
CN107946199A (zh) * 2017-11-16 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种改善igzo薄膜晶体管的稳定性的方法
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法
CN108414603A (zh) * 2018-01-29 2018-08-17 江南大学 一种基于双电层薄膜晶体管的湿度传感器及其制备方法
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
CN109300792A (zh) * 2018-09-12 2019-02-01 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN109427874A (zh) * 2017-08-31 2019-03-05 株式会社日本显示器 显示装置及其制造方法
US10290659B2 (en) 2016-03-22 2019-05-14 Boe Technology Group Co., Ltd. Methods for manufacturing display panels having reduced contact resistance, display panels and display devices
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN110416063A (zh) * 2019-06-27 2019-11-05 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
CN112071864A (zh) * 2020-09-10 2020-12-11 Tcl华星光电技术有限公司 一种阵列基板及其制作方法
WO2021212582A1 (zh) * 2020-04-23 2021-10-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
WO2014192221A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
US9461072B2 (en) * 2013-12-25 2016-10-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display array substrates and a method for manufacturing the same
CN106537567B (zh) * 2014-07-16 2019-08-27 株式会社日本有机雷特显示器 晶体管、显示装置和电子设备
KR102279884B1 (ko) 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN105633304B (zh) * 2016-03-23 2018-03-06 深圳市华星光电技术有限公司 Oled基板的封装方法与oled封装结构
KR101818339B1 (ko) * 2016-04-29 2018-02-21 고려대학교 산학협력단 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터
KR101809833B1 (ko) * 2016-04-29 2017-12-15 고려대학교 산학협력단 투명 금속산화막/금속/투명 금속산화막 보호층을 구비한 비정질 산화물 박막 트랜지스터
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN106910780B (zh) * 2017-05-08 2020-12-11 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN107256833B (zh) * 2017-07-07 2019-06-28 上海华虹宏力半导体制造有限公司 芯片的钝化层及形成芯片的钝化层的方法
CN107516647B (zh) * 2017-08-18 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108987258A (zh) * 2018-07-19 2018-12-11 京东方科技集团股份有限公司 氧化物半导体层的制备方法及装置
KR102602527B1 (ko) * 2019-01-15 2023-11-15 삼성디스플레이 주식회사 표시 장치
WO2020151014A1 (zh) * 2019-01-25 2020-07-30 厦门市三安光电科技有限公司 一种发光二极管器件
US11121263B2 (en) 2019-08-27 2021-09-14 Apple Inc. Hydrogen trap layer for display device and the same
KR20210117389A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
CN111584521B (zh) * 2020-05-25 2023-10-03 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032664A1 (en) * 2008-08-06 2010-02-11 Samsung Electronics Co., Ltd. Thin film transistor substrate and a fabricating method thereof
US20110127518A1 (en) * 2009-12-02 2011-06-02 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09236826A (ja) * 1995-09-28 1997-09-09 Sharp Corp 液晶表示素子およびその製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
CN1272664C (zh) * 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5771377B2 (ja) * 2010-10-05 2015-08-26 株式会社ジャパンディスプレイ 表示装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032664A1 (en) * 2008-08-06 2010-02-11 Samsung Electronics Co., Ltd. Thin film transistor substrate and a fabricating method thereof
CN102171833A (zh) * 2008-10-08 2011-08-31 索尼公司 薄膜晶体管和显示器件
US20110127518A1 (en) * 2009-12-02 2011-06-02 Samsung Electronics Co., Ltd. Transistor, method of manufacturing the transistor and electronic device including the transistor
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102646684A (zh) * 2012-02-17 2012-08-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN102683424A (zh) * 2012-04-28 2012-09-19 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014183317A1 (zh) * 2013-05-16 2014-11-20 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
CN104576745A (zh) * 2013-10-25 2015-04-29 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
WO2015100894A1 (zh) * 2014-01-03 2015-07-09 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
US9685461B2 (en) 2014-01-03 2017-06-20 Boe Technology Group Co., Ltd. Display device, array substrate and method for manufacturing the same
CN104465670A (zh) * 2014-12-12 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9972643B2 (en) 2014-12-12 2018-05-15 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof, and display device
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US9887292B2 (en) 2015-03-20 2018-02-06 Boe Technology Group Co., Ltd. Color film substrate, touch display and method for manufacturing the color film substrate
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
US10290659B2 (en) 2016-03-22 2019-05-14 Boe Technology Group Co., Ltd. Methods for manufacturing display panels having reduced contact resistance, display panels and display devices
CN106252359A (zh) * 2016-08-26 2016-12-21 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106252359B (zh) * 2016-08-26 2019-06-11 武汉华星光电技术有限公司 阵列基板及液晶显示面板
CN106298649A (zh) * 2016-10-27 2017-01-04 南京华东电子信息科技股份有限公司 一种高透过率薄膜晶体管制备方法
CN109427874B (zh) * 2017-08-31 2021-07-27 株式会社日本显示器 显示装置及其制造方法
US11374025B2 (en) 2017-08-31 2022-06-28 Japan Display Inc. Display device and manufacturing method thereof
CN109427874A (zh) * 2017-08-31 2019-03-05 株式会社日本显示器 显示装置及其制造方法
CN107731924A (zh) * 2017-09-26 2018-02-23 复旦大学 一种黑磷场效应晶体管及其制备方法
CN107946199A (zh) * 2017-11-16 2018-04-20 深圳市华星光电半导体显示技术有限公司 一种改善igzo薄膜晶体管的稳定性的方法
WO2019095419A1 (zh) * 2017-11-16 2019-05-23 深圳市华星光电半导体显示技术有限公司 一种改善igzo薄膜晶体管的稳定性的方法
CN108231598A (zh) * 2017-12-29 2018-06-29 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法、阵列基板的制备方法
CN108414603B (zh) * 2018-01-29 2021-06-04 江南大学 一种基于双电层薄膜晶体管的湿度传感器及其制备方法
CN108414603A (zh) * 2018-01-29 2018-08-17 江南大学 一种基于双电层薄膜晶体管的湿度传感器及其制备方法
CN108461403A (zh) * 2018-03-26 2018-08-28 京东方科技集团股份有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
WO2020052402A1 (zh) * 2018-09-12 2020-03-19 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN109300792A (zh) * 2018-09-12 2019-02-01 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN110416063A (zh) * 2019-06-27 2019-11-05 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN110416063B (zh) * 2019-06-27 2021-08-06 惠科股份有限公司 一种薄膜晶体管的制作方法及显示面板
CN111192885A (zh) * 2020-03-04 2020-05-22 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
WO2021175189A1 (zh) * 2020-03-04 2021-09-10 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111192885B (zh) * 2020-03-04 2023-12-19 合肥鑫晟光电科技有限公司 阵列基板及其制造方法、显示装置
WO2021212582A1 (zh) * 2020-04-23 2021-10-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及显示装置
CN112071864A (zh) * 2020-09-10 2020-12-11 Tcl华星光电技术有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
KR101502676B1 (ko) 2015-03-13
EP2725621B1 (en) 2018-04-18
US20140117359A1 (en) 2014-05-01
KR20140055919A (ko) 2014-05-09
EP2725621A1 (en) 2014-04-30
JP2014086717A (ja) 2014-05-12
WO2014063414A1 (zh) 2014-05-01
CN203085533U (zh) 2013-07-24
CN103077943B (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN103077943B (zh) 阵列基板及其制作方法、显示装置
CN102683424B (zh) 显示装置、阵列基板、薄膜晶体管及其制作方法
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
JP6236262B2 (ja) 表示装置および電子機器
TWI623101B (zh) 半導體裝置及其製造方法
TWI543371B (zh) 半導體裝置及其製造方法
TWI550877B (zh) 半導體裝置之製造方法
US20160204126A1 (en) Thin-film transistor substrate and method for fabricating the same
TWI478355B (zh) 薄膜電晶體
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
KR20130073827A (ko) 반도체 장치 및 그 제작 방법
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN103227208A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
WO2014034617A1 (ja) 回路基板及び表示装置
CN103094205B (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103975441B (zh) 薄膜晶体管和图像显示装置
WO2016173012A1 (zh) 薄膜晶体管阵列基板及其制作方法
TW201322456A (zh) 薄膜電晶體及其製造方法
TW201342617A (zh) 半導體裝置及其之製造方法
TWI546965B (zh) 半導體裝置及其製造方法
TWI532188B (zh) 半導體裝置及其製造方法
JP2009231641A (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant