CN110416063B - 一种薄膜晶体管的制作方法及显示面板 - Google Patents

一种薄膜晶体管的制作方法及显示面板 Download PDF

Info

Publication number
CN110416063B
CN110416063B CN201910564600.3A CN201910564600A CN110416063B CN 110416063 B CN110416063 B CN 110416063B CN 201910564600 A CN201910564600 A CN 201910564600A CN 110416063 B CN110416063 B CN 110416063B
Authority
CN
China
Prior art keywords
preset time
forming
silicon oxide
aluminum oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910564600.3A
Other languages
English (en)
Other versions
CN110416063A (zh
Inventor
夏玉明
卓恩宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201910564600.3A priority Critical patent/CN110416063B/zh
Publication of CN110416063A publication Critical patent/CN110416063A/zh
Application granted granted Critical
Publication of CN110416063B publication Critical patent/CN110416063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种薄膜晶体管的制作方法及显示面板，包括：在衬底上沉积第一金属层和栅极绝缘层后，沉积铟镓锌氧化物层；在铟镓锌氧化物层上沉积复合钝化膜，沉积复合钝化膜的步骤包括：在原子沉积装置中，持续通入预设时间的硅前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；形成氧化硅，持续通入预设时间的铝前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫，形成氧化铝；重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜；在复合钝化膜的上方依次沉积第二金属层，绝缘层和透明电极层，形成薄膜晶体管。

Description

一种薄膜晶体管的制作方法及显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管的制作方法及显示面板。
背景技术
显示面板近年来得到了飞速地发展和广泛地应用。就主流市场上的TFT-LCD(ThinFilm Transistor-LCD，薄膜晶体管液晶显示屏)而言，包括阵列基板和彩膜基板，在阵列基板上形成薄膜晶体管，薄膜晶体管控制像素电极的开关，薄膜晶体管打开时，像素电极产生电压，使得液晶分子发生偏转，显示画面。
在形成薄膜晶体管时，现在的有源层一般使用IGZO材料，IGZO(indium galliumzinc oxide)为铟镓锌氧化物用于新一代薄膜晶体管技术中的有源层材料，是金属氧化物(Oxide)面板技术的一种。但是IGZO的工作特性对周围气氛很敏感，如氧气，湿气，氢的含量等，可能破坏IGZO的特性。
发明内容
本申请的目的是提供一种薄膜晶体管的制作方法及显示面板，防止铟镓锌氧化物的特性被破坏。
本申请公开了一种薄膜晶体管的制作方法，包括：
在衬底上沉积第一金属层和栅极绝缘层；
在栅极绝缘层上方沉积铟镓锌氧化物层；
在所述铟镓锌氧化物层上沉积复合钝化膜；以及
在所述复合钝化膜的上方依次沉积第二金属层、绝缘层和透明电极层，形成薄膜晶体管；
其中，所述在铟镓锌氧化物层上沉积复合钝化膜的步骤包括：
形成氧化硅层的步骤：在原子沉积装置中，持续通入预设时间的硅前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；
形成氧化铝层的步骤：在原子沉积装置中，持续通入预设时间的铝前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；以及
重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜。可选的，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜后；
在氧化硅薄膜上方重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜，以得到复合钝化膜。
可选的，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜后；
在氧化铝薄膜上方重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜，以得到复合钝化膜。
可选的，所述氧化硅薄膜的厚度大于氧化铝薄膜的厚度。
可选的，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
在铟镓锌氧化物层上方重复第一预设次数形成氧化硅层的步骤以形成氧化硅薄膜；
在氧化硅薄膜的上方重复第二预设次数形成氧化铝层的步骤以形成氧化铝薄膜；
重复多次形成氧化硅薄膜和成氧化铝薄膜的步骤，以得到复合钝化膜。
可选的，所述第一预设次数与第二预设次数相同，且大于或者等于100次，小于或者等于1000次。
可选的，所述铝前驱体、硅前驱体和氧前驱体的持续通入预设时间均在0.01秒至0.2秒之间；所述铝前驱体、硅前驱体和氧前驱体的流速均设置在5标准毫升/分钟至30标准毫升/分钟之间。
可选的，所述铝前驱体、硅前驱体和氧前驱体的停留预设时间均在2秒至20秒之间。
本申请还公开了一种薄膜晶体管的制作方法，包括：
在衬底上沉积第一金属层和栅极绝缘层后；
在栅极绝缘层上方沉积铟镓锌氧化物层；
在所述铟镓锌氧化物层上沉积复合钝化膜；以及
在所述复合钝化膜的上方依次沉积第二金属层、绝缘层和透明电极层，形成薄膜晶体管；
其中，所述在铟镓锌氧化物层上沉积复合钝化膜的步骤包括：
形成氧化硅层的步骤：所述正硅酸乙酯的持续通入预设时间设置为0.03s，停留预设时间设置为5s，所述水的通入预设时间设置为，0.02s，停留预设时间设置为3s；
形成氧化铝层的步骤：所述三甲基铝的持续通入预设时间设置为0.03s，停留预设时间设置为5s，所述水的通入预设时间设置为0.02s，停留预设时间设置为3s；
重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜。
本申请还公开了一种显示面板，包括上述的一种薄膜晶体管的制作方法制作的薄膜晶体管。
本申请通过在铟镓锌氧化物上沉积复合钝化膜，通过原子沉积的方法，使得氧化硅薄膜和氧化铝薄膜的薄膜致密性更好，均匀性也更好，而且氧化铝薄膜具有疏水性，可以有效的隔绝空气中的水分的影响，但是氧化铝的致密性不够好，可能会有空气进入，但是氧化硅薄膜具有良好的致密性，可以有效的阻值空气进入，从而有效保护薄膜晶体管中的有源层不被破坏。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种薄膜晶体管的制作方法的步骤示意图；
图2是本申请的一实施例的另一种薄膜晶体管的制作方法的步骤示意图；
图3是本申请的另一实施例的一种薄膜晶体管的制作方法的步骤示意图；
图4是本申请的另一实施例的一种薄膜晶体管的制作方法的步骤示意图；
图5是本申请的另一实施例的一种薄膜晶体管的制作方法的步骤示意图；
图6是本申请的一实施例的一种形成氧化铝的示意图；
图7是本申请的一实施例的一种薄膜晶体管制程的示意图；
图8是本申请的另一实施例的一种显示面板的示意图。
其中，1、显示面板；10、薄膜晶体管；11、衬底；12、第一金属层；13、栅极绝缘层；14、IGZO层；15、源极；16、漏极；17、复合钝化层；18、绝缘层；21、铝原子；22、氧原子。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
本申请公开了一种薄膜晶体管的制作方法，包括步骤：
S1：在衬底上沉积第一金属层和栅极绝缘层后，沉积IGZO层；
S2：在IGZO上沉积复合钝化膜；
S3：在复合钝化膜的上方依次沉积第二金属层，绝缘层和透明电极层，形成薄膜晶体管；
其中，步骤S2包括：
S21：形成氧化硅层的步骤：在原子沉积装置中，持续通入预设时间的硅前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；
S22：形成氧化铝层的步骤：在原子沉积装置中，持续通入预设时间的铝前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；
S23：重复预设次数的形成氧化硅和形成氧化铝层的步骤，得到复合钝化膜。
有源层材料为IGZO的薄膜晶体管的工作特性对环境很敏感，如氧气和湿气等，IGZO在还原氛围中退火形成氧缺陷，或者在包含H原子的气氛中退火掺入的H原子，或者在低温下离子注入很容易的增加半导体导电性；在本申请中，通过在IGZO上沉积复合钝化膜，通过原子沉积的方法，使得氧化硅薄膜和氧化铝薄膜的薄膜致密性更好，均匀性也更好，而且氧化铝薄膜具有疏水性，可以有效的隔绝空气中的水分的影响，但是氧化铝的致密性不够好，可能会有空气进入，但是氧化硅薄膜具有良好的致密性，可以有效的阻值空气进入，从而有效保护薄膜晶体管中的有源层不被破坏。
具体的，在S23步骤中，包括步骤：
S231a：重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜；
S232a：在氧化硅薄膜上方重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜，以得到复合钝化膜。
形成两层薄膜的致密性会更好，双层保护，防止IGZO被破坏。
另外，在S23步骤中，还包括步骤：
S231b：重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜；
S232b：在氧化铝薄膜上方重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜，以得到复合钝化膜。
更进一步的，所述氧化硅薄膜的厚度大于氧化铝的厚度，致密性不好的情况下，会让氧气进入IGZO薄膜中，相对于阻止湿气的进入，致密性更重要，因此在复合钝化膜厚度不能太厚的情况下，氧化硅薄膜的厚度大于氧化铝薄膜的厚度，能起到最佳的效果。
而与上一实施方式不同的，在S23步骤中，还包括步骤：
S231c：在IGZO层上方重复第一预设次数形成氧化硅层的步骤以形成氧化硅薄膜；
S232c：在氧化硅薄膜的上方重复第二预设次数形成氧化铝层的步骤以形成氧化铝薄膜；
S233c：重复多次形成氧化硅薄膜和成氧化铝薄膜的步骤，以得到复合钝化膜。
以一层氧化硅膜一层氧化铝薄膜依次交叠沉积，在前两层时，湿气和氧气的浓度被大幅度削弱，而后面几层能起到更好的阻绝湿气和氧气的效果。
具体的，所述第一预设次数与第二预设次数相同，且大于或者等于100次，小于或者等于1000次，当然第一预设次数和第二预设次数不相同也是可以的，例如，第一预设次数可以为100次，形成氧化硅和氧化铝层的步骤预设循环在100次的时候形成的氧化硅层和氧化铝层的厚度大约为20纳米至30纳米，如果少于这个厚度，那么形成的氧化铝和氧化硅的致密性可能不够，达不到预设的效果。
当然，重复预设次数是根据需要的厚度来定的，在S23步骤中，对应重复预设次数即历次的第一预设次数与第二预设次数之和在800至1500次之间，比如复合钝化层需要200纳米的厚度，对应重复预设次数在1000次左右。
具体的，所述硅前驱体可以为正硅酸乙酯、正硅酸甲酯和有机硅等，所述氧前驱体可以为水，氧气和臭氧等，所述铝前驱体可以为三甲基铝、三乙基铝和氯化铝等，所述惰性气体可以为氩气和氦气等；这几种前驱体的原材料活性较高，反应速度较快，有利于节省原材料，同时有利于提高上生产效率。
更进一步的，所述铝前驱体、硅前驱体和氧前驱体的通入预设时间均在0.01秒至0.2秒之间，根据实验数据证明，在所述铝前驱体、硅前驱体和氧前驱体的流速均设置在5标准毫升/分钟至30标准毫升/分钟之间时，每种前驱体在通入预设时间均设置在0.01秒至0.2秒的时候，通入的量足够满足一个循环使用的量。
具体的，所述铝前驱体、硅前驱体和氧前驱体的停留预设时间均在2秒至20秒之间，根据实验数据证明，硅前驱体的停留预设时间越长，硅前驱体吸附在IGZO层上的量越多，在2秒至20秒之间的量足够一个循环使用的量，铝前驱体与硅前驱体的停留预设时间类似，而氧前驱体停留预设时间，是硅前驱体与氧前驱体的反应时间，预设时间越短，对应反应时间越短，生成的氧化硅的中氧原子的比例越低；而铝前驱体与氧前驱体反应时间类似，也在2秒至20秒之间设置都可以。
如下表1和表2所示，表1中，在使用ALD装置沉积AlOx时，水的通入预设时间设置在0.02秒，停留预设时间设置在3秒时，形成三氧化二铝(Al2O3),而三氧化二铝的这种Al：O＝1:1.5时，氧化铝的防水性能最好；表2中，在使用ALD装置沉积AlOx时，水的通入预设时间设置在0.02秒，停留预设时间设置在3秒时，形成二氧化硅(SiO2),而三氧化二铝的这种Si：O＝1:2时，氧化硅的致密性效果较好。
表1：ALD装置沉积AlOx中水的通入预设时间和停留预设时间分析表
Figure GDA0002989765580000101
表2：ALD装置沉积SiOx中水的通入预设时间和停留预设时间分析表
Figure GDA0002989765580000111
在形成氧化硅层的步骤中，所述正硅酸乙酯的通入预设时间设置为0.03s，停留预设时间设置为5s，所述水的通入预设时间设置为，0.02s，停留预设时间设置为3s；在形成氧化铝层的步骤中，所述三甲基铝的通入预设时间设置为0.03s，停留预设时间设置为5s，所述水的通入预设时间设置为0.02s，停留预设时间设置为3s。
具体的，所述ALD装置的温度可以设置在150-250℃之间，例如，正硅酸乙酯和三甲基铝可以在180℃条件下反应。本申请中，各前驱体的化学活性都较高，如此，ALD装置的反应腔无需设置太高温度即可满足可以在较低温的条件下生成复合钝化层，低温的工作环境对于开发柔性显示设备和在OLED中应用产生带来了有利条件，便于IGZO在开发柔性显示设备和在OLED中应用的广泛使用，提高显示面板的稳定性等。
本申请还公开了一种显示面板，包含上述的使用薄膜晶体管的制作方法制作的薄膜晶体管。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围，不相冲突的情况，可以进行结合应用。
本申请的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (8)

1.一种薄膜晶体管的制作方法，其特征在于，包括步骤：
在衬底上沉积第一金属层和栅极绝缘层；
在栅极绝缘层上方沉积铟镓锌氧化物层；
在所述铟镓锌氧化物层上沉积复合钝化膜；以及
在所述复合钝化膜的上方依次沉积第二金属层、绝缘层和透明电极层，形成薄膜晶体管；
其中，所述在铟镓锌氧化物层上沉积复合钝化膜的步骤包括：
形成氧化硅层的步骤：在原子沉积装置中，持续通入预设时间的硅前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；
形成氧化铝层的步骤：在原子沉积装置中，持续通入预设时间的铝前驱体，停留预设的时间，通入惰性气体清扫，持续通入预设时间的氧前驱体，停留预设的时间，通入惰性气体清扫；以及
重复预设次数的形成氧化硅层和氧化铝层的步骤，得到氧化硅薄膜和氧化铝薄膜，形成复合钝化膜；
形成氧化硅层的步骤：正硅酸乙酯的持续通入预设时间设置为0.03s，停留预设时间设置为5s，水的通入预设时间设置为0.02s，停留预设时间设置为3s；
形成氧化铝层的步骤：三甲基铝的持续通入预设时间设置为0.03s，停留预设时间设置为5s，水的通入预设时间设置为0.02s，停留预设时间设置为3s。
2.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜；
在氧化硅薄膜上方重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜，以得到复合钝化膜。
3.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
重复预设次数的形成氧化铝层的步骤形成氧化铝薄膜；
在氧化铝薄膜上方重复预设次数的形成氧化硅层的步骤形成氧化硅薄膜，以得到复合钝化膜。
4.如权利要求2或3所述的一种薄膜晶体管的制作方法，其特征在于，所述氧化硅薄膜的厚度大于氧化铝薄膜的厚度。
5.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述重复预设次数的形成氧化硅和氧化铝层的步骤，得到复合钝化膜的步骤包括：
在铟镓锌氧化物层上方重复第一预设次数形成氧化硅层的步骤以形成氧化硅薄膜；
在氧化硅薄膜的上方重复第二预设次数形成氧化铝层的步骤以形成氧化铝薄膜；以及
重复多次形成氧化硅薄膜和成氧化铝薄膜的步骤，以得到复合钝化膜。
6.如权利要求5所述的一种薄膜晶体管的制作方法，其特征在于，所述第一预设次数与第二预设次数相同，且大于或者等于100次，小于或者等于1000次。
7.如权利要求1所述的一种薄膜晶体管的制作方法，其特征在于，所述铝前驱体、硅前驱体和氧前驱体的流速均设置在5标准毫升/分钟至30标准毫升/分钟之间。
8.一种显示面板，其特征在于，包括如权利要求1-7任意一项所述一种薄膜晶体管的制作方法制作的薄膜晶体管。
CN201910564600.3A 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法及显示面板 Active CN110416063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910564600.3A CN110416063B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910564600.3A CN110416063B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法及显示面板

Publications (2)

Publication Number Publication Date
CN110416063A CN110416063A (zh) 2019-11-05
CN110416063B true CN110416063B (zh) 2021-08-06

Family

ID=68358369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910564600.3A Active CN110416063B (zh) 2019-06-27 2019-06-27 一种薄膜晶体管的制作方法及显示面板

Country Status (1)

Country Link
CN (1) CN110416063B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115274867B (zh) * 2021-04-29 2024-01-30 浙江晶科能源有限公司 光伏电池与光伏组件
CN116666501B (zh) * 2023-07-28 2023-10-10 无锡松煜科技有限公司 一种提升氧化铝钝化膜沉积均匀性的方法及应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794821A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN101974734A (zh) * 2010-11-30 2011-02-16 上海纳米技术及应用国家工程研究中心有限公司 具有多层复合防护膜的基底材料的制备方法
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置
CN101794821A (zh) * 2009-02-04 2010-08-04 索尼公司 薄膜晶体管和显示装置
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN101974734A (zh) * 2010-11-30 2011-02-16 上海纳米技术及应用国家工程研究中心有限公司 具有多层复合防护膜的基底材料的制备方法
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN110416063A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
JP7068760B2 (ja) 表示装置
JP7098679B2 (ja) 表示装置
JP6285991B2 (ja) トランジスタ
JP2022091779A (ja) 半導体装置
TWI532099B (zh) 半導體裝置之製造方法
TW202240917A (zh) 半導體裝置
JP6880116B2 (ja) 表示装置
TWI803081B (zh) 顯示裝置
TW202142929A (zh) 半導體裝置
CN110416063B (zh) 一种薄膜晶体管的制作方法及显示面板
CN102683422A (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
US8748222B2 (en) Method for forming oxide thin film transistor
TWI567828B (zh) 製造閘極絕緣層的方法
CN109935551B (zh) 一种阵列基板的制作方法及阵列基板
WO2021040860A1 (en) Nitrogen-rich silicon nitride films for thin film transistors
CN105572990A (zh) 阵列基板及其制造方法、液晶显示面板
TW201213955A (en) Liquid crystal display device and method of manufacturing liquid crystal display device, and electrode substrate for liquid crystal display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant