CN109935551B - 一种阵列基板的制作方法及阵列基板 - Google Patents
一种阵列基板的制作方法及阵列基板 Download PDFInfo
- Publication number
- CN109935551B CN109935551B CN201910191348.6A CN201910191348A CN109935551B CN 109935551 B CN109935551 B CN 109935551B CN 201910191348 A CN201910191348 A CN 201910191348A CN 109935551 B CN109935551 B CN 109935551B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- rate
- gate
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 70
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 58
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000008021 deposition Effects 0.000 claims abstract description 31
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000009832 plasma treatment Methods 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 10
- 230000000694 effects Effects 0.000 abstract description 17
- 229910021529 ammonia Inorganic materials 0.000 abstract description 15
- 238000009413 insulation Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 274
- 210000002381 plasma Anatomy 0.000 description 18
- -1 silicon ions Chemical class 0.000 description 17
- 239000010408 film Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板的制作方法及阵列基板，阵列基板的制作方法为依次沉积衬底、栅极层、至少有两层沉积速率不同的栅极绝缘层、半导体层和源漏极；所述源漏极和没有被所述半导体层覆盖的绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理。本申请在通过将栅极绝缘层以不同沉积速率做成多层达到减少成膜时间、提高产能的基础上，还在形成完源漏极后通入氮气和氨气电浆，达到提升栅极绝缘层的绝缘效果，改善栅极绝缘层分层所造成的绝缘效果减弱的问题。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板。
背景技术
液晶显示器(TFT-LCD)由于具有低的功耗、优异的画面品质以及较高的生产良率等性能，目前已经逐渐占据了显示领域的主导地位。液晶显示器作为传递信息的主要媒介，已经被广泛应用于工作、生活中的各个领域。但是很少有人知道看似简单的液晶面板，其制作需要成百上千道工序。液晶显示器包含显示面板和背光模组，显示面板包括彩膜基板和薄膜晶体管阵列基板。
当绝缘层的成膜时间减小，即提高绝缘层的沉积速率时，会产生大量的Si-H键，导致绝缘层的绝缘效果减弱，如何在减少绝缘层成膜时间还能同时保证绝缘效果是一个要解决的问题。
发明内容
本申请所要提供的是一种阵列基板的制作方法及阵列基板，可以在减少绝缘层成膜时间的同时还能保证绝缘效果。
本申请公开了一种阵列基板的制作方法，包括步骤：
形成衬底；
在所述衬底上形成栅极层；
在所述栅极层上以第一速率沉积第一绝缘层，在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
在所述第二绝缘层上形成半导体层；
在所述半导体层上形成源漏极；以及
对所述源漏极和没有被所述半导体层覆盖的第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第一速率大于所述第二速率。
可选的，对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理的步骤中，持续通入氮气的时间为10到20秒之间，持续通入氨气的时间为4到15秒之间。
可选的，对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理的步骤之前，还包括对上述所有结构进行热处理的步骤。
可选的，对上述所有结构进行热处理的步骤中，热处理时间为25到50秒之间。
可选的，在所述栅极层上以第一速率沉积第一绝缘层，在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，形成的所述栅极绝缘层的厚度在3000到5000埃米之间。
可选的，在所述栅极层上以第一速率沉积第一绝缘层；在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，还包括步骤：
在所述栅极层上以第一速率沉积第一绝缘层；
在所述第一绝缘层上以第三速率沉积第三绝缘层；以及
在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
其中，所述第三速率小于所述第一速率且大于所述第二速率。
可选的，在所述栅极层上以第一速率沉积第一绝缘层的步骤中，所述第一绝缘层的厚度在500到2500埃米之间；在所述第一绝缘层上以第三速率沉积第三绝缘层的步骤中，所述第三绝缘层的厚度在2000到3000埃米之间；在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，所述第二绝缘层的厚度在500到1500埃米之间。
本申请还公开了一种阵列基板的制作方法，包括步骤：
形成衬底；
在所述衬底上形成栅极层；
在所述栅极层上以第一速率沉积第一绝缘层；
在所述第一绝缘层上以第三速率沉积第三绝缘层；
在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
在所述第二绝缘层上形成半导体层；
在所述半导体层上形成源漏极；
对上述所有结构进行热处理；以及
对所述源漏极和没有被所述半导体层覆盖的第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第三速率小于所述第一速率且大于所述第二速率。
本申请还公开了一种阵列基板，包括：衬底；设置在所述衬底上的栅极层；设置在所述栅极层上的栅极绝缘层，包括与所述栅极层贴合的第一绝缘层以及设置在所述第一绝缘层上的第二绝缘层；设置在所述第二绝缘层上的半导体层；设置在所述半导体层上的源漏极；所述源漏极和未被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气并进行电浆处理；所述第一绝缘层的沉积速率大于所述第二绝缘层的沉积速率。
可选的，所述栅极绝缘层还包括第三绝缘层，所述第三绝缘层设置在所述第一绝缘层和所述第二绝缘层之间；所述第一绝缘层中Si-H键的含量不超过18％，所述第三绝缘层中Si-H键的含量不超过9％，所述第二绝缘层中Si-H键的含量不超过2％。
本申请在通过将栅极绝缘层以不同沉积速率做成多层达到减少成膜时间、提高产能的基础上，还在形成完源漏极后通入氮气和氨气电浆，达到提升栅极绝缘层的绝缘效果，改善栅极绝缘层分层所造成的绝缘效果减弱的问题。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种阵列基板制作方法的流程图；
图2是本申请的另一实施例的一种阵列基板制作方法的流程图；
图3是本申请的一实施例的一种阵列基板的示意图。
其中，100、阵列基板；110、衬底；120、栅极层；130、栅极绝缘层；131、第一绝缘层；132、第二绝缘层；133、第三绝缘层；140、半导体层；141、第一半导体层；142、第二半导体层；150、源漏极；160、钝化层；170、透明电极层。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作进一步说明。
如图1所示，本申请实施例公布了一种阵列基板的制作方法，包括步骤：
S1：形成衬底；
S2：在所述衬底上形成栅极层；
S3：在所述栅极层上以第一速率沉积第一绝缘层，在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
S4：在所述第二绝缘层上形成半导体层；
S5：在所述半导体层上形成源漏极；
S6：对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第一速率大于所述第二速率。
发明人了解到一种栅极绝缘层是由CVD(Chemical Vapor Depo-sition，化学气相沉积)制程形成，整个栅极绝缘层130厚度为2200埃米左右，沉积时间为128秒左右，这样的沉积时间不能满足厂内产能需求。由于栅极绝缘层130与半导体层140相贴合，为了两者有好的界面及贴附效果，与半导体层140接触的栅极绝缘层130部分沉积速率比较慢，这样膜质才会变好，从而使界面变好；如果栅极绝缘层130只有一层的话，为了使栅极绝缘层130与半导体层140达到好的界面效果，那么整个栅极绝缘层130沉积的速率就很慢，使得栅极绝缘层130在成型过程中花费大量的时间，造成整个阵列基板100以及显示面板的产能降低。因此，选择通过改变栅极绝缘层130的膜层结构来达到降低阵列基板100的沉积时间，提高产能是一种趋势，通过将栅极绝缘层130分层处理，即用不同的速率沉积栅极绝缘层130，使靠近半导体层140的栅极绝缘层130沉积速率慢，而靠近栅极的栅极绝缘层130不需要考虑界面的问题，因此沉积速率可以比靠近半导体层140的栅极绝缘层130的沉积速率快，这样就能缩短整个栅极绝缘层130的制程时间，提高产能。
发明人了解到一些由四道光罩制程(4mask)制作的产品，如：32HD、MCP 4mask COF版、MCP 4mask GDL版、23.6 4mask纯切、50UD4mask等，这些4mask产品中有的绝缘层GI结构有三层，厚度分别为500/1000/2000埃米左右。虽然将栅极绝缘层130分层处理可以提高产能，但是发现即使将与半导体层140贴合的栅极绝缘层130表面的沉积速率降低，使界面变好，多层栅极绝缘层130的绝缘效果任然差于同样一层同样沉积速率的栅极绝缘层130的绝缘效果；经过多次试验分析栅极绝缘层130通常采用氮化硅材质，由硅烷和氨气、氮气反应后形成，当栅极绝缘层130的沉积速率过快时会使硅烷键解不完全，产生较多的Si-H键，而Si-H键不稳定容易分解，产生硅离子和氢离子，而栅极绝缘层130底层产生的Si-H键仍然会影响上层的绝缘效果。衡量绝缘层130的绝源性，一是膜层厚度，二是栅极绝缘层130中氮化硅的含量，如果栅极绝缘层130中的Si-H键变多，那么氮化硅的含量就会减少，使栅极绝缘层130的绝源效果减弱，因此在栅极绝缘层130上通入氮气和氨气电浆产生氮离子与栅极绝缘层130中Si-H键分解的硅离子反应生成氮化硅，这样可以增加栅极绝缘层130中氮化硅的含量，从而增强栅极绝缘层130的绝缘效果。
而且栅极绝缘层130分层使其底层部分沉积速率增快导致Si-H键增多，分解的氢离子增多，在沉积半导体层140时会经过电浆后与空气中残留的氧离子结合成水分子，附着在半导体层140中，使显示面板中主动开关断电时任然会起到一部分连接源极和漏极的作用，导致显示面板上出现影像残留，而在源漏极150上通入氮气和氨气电浆时产生的氮离子可以与残留的氢离子结合，就起到改善IS(image sticking，残影)的现象。
具体的说，在S6步骤中，通入氮气的时间为10到20秒之间，通入氨气的时间为4到15秒之间。发明人研究发现，通入氮气或氨气的时间过短会使得气体电浆后产生的氮离子浓度较小，与栅极绝缘层130中的硅离子或氢离子反应的程度不高，使栅极绝缘层130的绝缘效果增强的不明显；通入氮气或氨气的时间过长的话，一是会延长整体阵列基板100的制程时间，造成产能降低，二是与栅极绝缘层130反应的氮离子饱和后还有剩余，造成浪费，三是氮气和氨气经过电浆分解后释放的能量会对背沟道产生蚀刻危害，造成显示面板不良。申请经过多次试验，得出令通入氮气的时间为10到20秒之间，通入氨气的时间为4到15秒之间，会使本申请的综合效果达到更好的程度，而且通入氮气的时间可以具体到15秒，通入氨气的时间可以具体到7到10秒之间，这样会更加符合生产需要。
另外，S6步骤中的电浆指的是电浆制程，电浆制程也可称为等离子制程，是等离子体辅助化学气相沉积(Plasma Enhanced Chemical Vapor Deposition PECVD)方法或电浆辅助化学气相沉积方法中的一个流程。
在S6步骤之前，还可以增加一道S7步骤：对上述所有结构进行热处理。之所以加一道热处理，是因为Si-H键容易受光和热而分解，在通入氮气和氨气进行电浆之前先将栅极绝缘层130中存在的Si-H键大量分解掉，能够使氮气和氨气电浆后产生的氮离子更容易与栅极绝缘层130中的硅离子和氢离子反应。
在S7步骤中，热处理的时间为25秒到50秒之间。虽然说热处理时间越长能够使Si-H键分解的更多，但是生产还是要考虑都成本和产能问题，当热处理时间过长，会使得整个阵列基板100的制作时间都加长，这不符合生产利益，因此将热处理时间控制在一定范围内，这样既能满足分解充足Si-H键的目的又能满足生产利益，经过发明人测试，热处理的时间在25秒到50秒之间能够满足要求。
在S3步骤中，所述栅极绝缘层130的厚度在3000到5000埃米之间。因为绝缘层130增大可以增加其绝缘效果；由于前面说到经过在栅极绝缘层130上通氮气和氨气电浆使栅极绝缘层130的绝缘效果增强，那么可以减小栅极绝缘层130的厚度使其绝缘效果减弱也不会产生太大的影响，但是将栅极绝缘层130做薄可以减少栅极绝缘层130的沉积时间，节省材料，从而提升成本、提高产能。发明人还提供一个更精确的栅极绝缘层130厚度范围，即3500到4500埃米，这样使得生产过程中更容易把握生产尺度，进一步提升显示面板的性能。
在S3步骤中，还包括步骤：
S31：在所述栅极层上以第一速率沉积第一绝缘层；
S32：在所述第一绝缘层上以第三速率沉积第三绝缘层；以及
S33：在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
其中，所述第三速率小于所述第一速率且大于所述第二速率。
为了防止只有两层结构的栅极绝缘层130上下两层的沉积速率相差较大造成贴合程度不高，因此这里将栅极绝缘层130做成三层，即第一绝缘层131、第三绝缘层133和第二绝缘层132，第三绝缘层133的沉积速率小于所述第一绝缘层131的沉积速率，且大于所述第二绝缘层132的沉积速率。这样从栅极层120到半导体层140的方向，栅极绝缘层130的沉积速率能够逐渐减慢，不会出现沉积速率陡然从快变慢造成薄膜粘附效果差的情况。需要说明的是，本申请中栅极绝缘层130并不局限于分成两层结构或三层结构，分成四层或更多都行，这样使不同沉积速率薄膜的缓冲效果更好，只是可能会导致生产时间过长。
另外，所述第一绝缘层131的厚度在500到2500埃米之间，所述第三绝缘层133的厚度在2000到3000埃米之间，所述第二绝缘层132的厚度在500到1500埃米之间。更具体的可以令第二绝缘层132的厚度为1000埃米，第三绝缘层133的厚度为2500埃米，第一绝缘层131的厚度在500到1000埃米之间。
本申请还提供一种栅极绝缘层130，其中第一绝缘层131的厚度为500埃米，第二绝缘层132的厚度为1000埃米，第三绝缘层133的厚度为2000埃米，整个绝缘层130的厚度为2200埃米，制程时间为119秒，这个结论已经在32HD 4mask光学&RA(IS 169hrs LOSO)，以及23.6 4mask纯切验证光学&RA(IS 169hrs LOSO)上得到验证。
如图2所示，作为本申请的另一实施例，公开了一种阵列基板100的制作方法，包括步骤：
S1：形成衬底；
S2：在所述衬底上形成栅极层；
S31：在所述栅极层上以第一速率沉积第一绝缘层；
S32：在所述第一绝缘层上以第三速率沉积第三绝缘层；
S33：在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
S4：在所述第二绝缘层上形成半导体层；
S5：在所述半导体层上形成源漏极；
S7：对上述所有结构进行热处理；
S6：对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第三速率小于所述第一速率且大于所述第二速率。
在上述实施例中，可以在步骤S31和步骤S32之间加入一道对第一绝缘层131上通入氮气、氨气电浆的制程，可以在步骤S32和步骤S33之间加入一道对第二绝缘层132上通入氮气、氨气电浆的制程，还可以在步骤S33和步骤S4之间加入一道对第三绝缘层133上通入氮气、氨气电浆的过程，不论是直接对第一绝缘层131，直接对第二绝缘层132，还是直接对第三绝缘层133上通入氮气、氨气电浆都能起到改善对应绝缘层130的绝缘效果，这里可以只直接对一层绝缘层130，可以对任意两层绝缘层130上通入氮气、氨气电浆，也可以对三层绝缘层130上都通入氮气、氨气电浆，这里不做限制，可以根据具体情况选择合适的方法。
如图3所示，作为本申请的另一实施例，公开了一种根据上述阵列基板的制作方法制得的阵列基板100，包括：衬底110；设置在所述衬底110上的栅极层120；设置在所述栅极层120上的栅极绝缘层130，包括与所述栅极层120贴合的第一绝缘层131以及设置在所述第一绝缘层131上的第二绝缘层132；设置在所述第二绝缘层132上的半导体层140；设置在所述半导体层140上的源漏极150；所述源漏极150和未被所述半导体140层覆盖的所述第二绝缘层132上通入氮气和氨气并进行电浆处理；所述第一绝缘层131的沉积速率大于所述第二绝缘层132的沉积速率。而且，栅极绝缘层130还包括第三绝缘层133，所述第三绝缘层133设置在所述第一绝缘层131和第二绝缘层132之间，所述第三绝缘层133的沉积速率大于所述第二绝缘层132的速率小于第一绝缘层131的沉积速率。上述半导体层140包括第一半导体层141和第二半导体层142，第一半导体层141为有源层，第二半导体层142为欧姆接触层。当然半导体层140也可以为单层结构，在此不做限定。所述阵列基板100还包括钝化层160和透明电极层170，所述钝化层160设置在所述源漏极150上，所述透明电极层170设置在所述钝化层160上，所述钝化层160上设置有过孔，所述透明电极170通过过孔与所述源漏极150连接。
另外，第一绝缘层131中Si-H键的含量不超过18％，所述第三绝缘层133中Si-H键的含量不超过9％，所述第二绝缘层132中Si-H键的含量不超过2％。当栅极绝缘层130沉积速率增快，会使得薄膜致密度减弱，键解不完全，检查Si-H键的含量增加；由于第二绝缘层132与半导体层140相贴，因此其沉积速率最慢，薄膜致密度最高，Si-H键含量最少，由于第二绝缘层132设置在整个栅极绝缘层130的表面，显示面板使用时第二绝缘层132容易受到光照，而Si-H键受到光照就会分解，使得阵列基板100不稳定，因此将第二绝缘层132中Si-H键的含量控制到2％以内。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (9)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
形成衬底；
在所述衬底上形成栅极层；
在所述栅极层上以第一速率沉积第一绝缘层，在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
在所述第二绝缘层上形成半导体层；
在所述半导体层上形成源漏极；以及
对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第一速率大于所述第二速率；
对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理的步骤中，持续通入氮气的时间为10到20秒之间，持续通入氨气的时间为4到15秒之间。
2.如权利要求1所述的一种阵列基板的制作方法，其特征在于，对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理的步骤之前，还包括对上述所有结构进行热处理的步骤。
3.如权利要求2所述的一种阵列基板的制作方法，其特征在于，对上述所有结构进行热处理的步骤中，热处理时间为25到50秒之间。
4.如权利要求1所述的一种阵列基板的制作方法，其特征在于，在所述栅极层上以第一速率沉积第一绝缘层，在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，形成的所述栅极绝缘层的厚度在3000到5000埃米之间。
5.如权利要求1所述的一种阵列基板的制作方法，其特征在于，在所述栅极层上以第一速率沉积第一绝缘层；在所述第一绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，还包括步骤：
在所述栅极层上以第一速率沉积第一绝缘层；
在所述第一绝缘层上以第三速率沉积第三绝缘层；以及
在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
其中，所述第三速率小于所述第一速率且大于所述第二速率。
6.如权利要求5所述的一种阵列基板的制作方法，其特征在于，在所述栅极层上以第一速率沉积第一绝缘层的步骤中，所述第一绝缘层的厚度在500到2500埃米之间；
在所述第一绝缘层上以第三速率沉积第三绝缘层的步骤中，所述第三绝缘层的厚度在2000到3000埃米之间；
在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层的步骤中，所述第二绝缘层的厚度在500到1500埃米之间。
7.一种阵列基板的制作方法，其特征在于，包括步骤：
形成衬底；
在所述衬底上形成栅极层；
在所述栅极层上以第一速率沉积第一绝缘层；
在所述第一绝缘层上以第三速率沉积第三绝缘层；
在所述第三绝缘层上以第二速率沉积第二绝缘层以得到栅极绝缘层；
在所述第二绝缘层上形成半导体层；
在所述半导体层上形成源漏极；
对上述所有结构进行热处理；以及
对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理；
其中，所述第三速率小于所述第一速率且大于所述第二速率；
对所述源漏极和没有被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气，并同时对通入的气体进行电浆处理的步骤中，持续通入氮气的时间为10到20秒之间，持续通入氨气的时间为4到15秒之间。
8.一种阵列基板，其特征在于，包括：
衬底；
栅极层，形成在所述衬底上；
栅极绝缘层，设置在所述栅极层上，包括与所述栅极层贴合的第一绝缘层以及设置在所述第一绝缘层上的第二绝缘层；
半导体层，设置在所述第二绝缘层上；以及
源漏极，设置在所述半导体层上；
其中，所述源漏极和未被所述半导体层覆盖的所述第二绝缘层上通入氮气和氨气并进行电浆处理；
所述第一绝缘层的沉积速率大于所述第二绝缘层的沉积速率；持续通入氮气的时间为10到20秒之间，持续通入氨气的时间为4到15秒之间。
9.如权利要求8所述的一种阵列基板，其特征在于，所述栅极绝缘层还包括第三绝缘层，所述第三绝缘层设置在所述第一绝缘层和所述第二绝缘层之间；
所述第一绝缘层中Si-H键的含量不超过18％，所述第三绝缘层中Si-H键的含量不超过9％，所述第二绝缘层中Si-H键的含量不超过2％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910191348.6A CN109935551B (zh) | 2019-03-13 | 2019-03-13 | 一种阵列基板的制作方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910191348.6A CN109935551B (zh) | 2019-03-13 | 2019-03-13 | 一种阵列基板的制作方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109935551A CN109935551A (zh) | 2019-06-25 |
| CN109935551B true CN109935551B (zh) | 2021-06-11 |
Family
ID=66987085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910191348.6A Active CN109935551B (zh) | 2019-03-13 | 2019-03-13 | 一种阵列基板的制作方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109935551B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430380A (zh) * | 2020-04-14 | 2020-07-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
| CN112542516B (zh) * | 2020-11-03 | 2024-01-30 | 北海惠科光电技术有限公司 | 一种主动开关及其制作方法和显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087229A (en) * | 1998-03-09 | 2000-07-11 | Lsi Logic Corporation | Composite semiconductor gate dielectrics |
| US7173953B2 (en) * | 2001-11-06 | 2007-02-06 | Bookham Technology Plc | Anti-reflection coatings for semiconductor lasers |
| US8791003B2 (en) * | 2012-06-21 | 2014-07-29 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits with fluorine passivation |
| CN109119484B (zh) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
-
2019
- 2019-03-13 CN CN201910191348.6A patent/CN109935551B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109935551A (zh) | 2019-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100327445B1 (ko) | 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치 | |
| CN100373249C (zh) | 显示装置 | |
| KR100927383B1 (ko) | 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법 | |
| KR20080008562A (ko) | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 | |
| CN109935551B (zh) | 一种阵列基板的制作方法及阵列基板 | |
| KR100338125B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| CN105470195B (zh) | Tft基板的制作方法 | |
| KR102248837B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| US8748222B2 (en) | Method for forming oxide thin film transistor | |
| US12094796B2 (en) | Nitrogen-rich silicon nitride films for thin film transistors | |
| CN102593050A (zh) | 一种液晶显示面板阵列基板的制作方法 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| US20140014979A1 (en) | Liquid crystal display device and manufacturing method therefor | |
| CN105632896B (zh) | 制造薄膜晶体管的方法 | |
| CN110416063B (zh) | 一种薄膜晶体管的制作方法及显示面板 | |
| US9136354B2 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
| TW201421697A (zh) | 主動式矩陣基板、顯示裝置及其製造方法 | |
| JP4693759B2 (ja) | 薄膜成膜装置 | |
| CN109950254B (zh) | 一种阵列基板及其制造方法和显示面板 | |
| CN105702622B (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| KR20080043092A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN109950253B (zh) | 一种阵列基板及其制造方法和显示面板 | |
| CN109950255B (zh) | 一种阵列基板及其制造方法和显示面板 | |
| CN113314424A (zh) | 薄膜晶体管及其制备方法和阵列基板、显示器件 | |
| JP2885458B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |