CN102593050A - 一种液晶显示面板阵列基板的制作方法 - Google Patents

一种液晶显示面板阵列基板的制作方法 Download PDF

Info

Publication number
CN102593050A
CN102593050A CN2011104537657A CN201110453765A CN102593050A CN 102593050 A CN102593050 A CN 102593050A CN 2011104537657 A CN2011104537657 A CN 2011104537657A CN 201110453765 A CN201110453765 A CN 201110453765A CN 102593050 A CN102593050 A CN 102593050A
Authority
CN
China
Prior art keywords
passivation layer
liquid crystal
layer
display panel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104537657A
Other languages
English (en)
Other versions
CN102593050B (zh
Inventor
许民庆
杨妮
庄塗城
余鸿志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN201110453765.7A priority Critical patent/CN102593050B/zh
Priority to TW101110195A priority patent/TWI582838B/zh
Publication of CN102593050A publication Critical patent/CN102593050A/zh
Application granted granted Critical
Publication of CN102593050B publication Critical patent/CN102593050B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种提升液晶显示面板阵列基板穿透率的制作方法,包括如下步骤,首先提供一基板,依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上,再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,接着再形成第二钝化层覆盖第一钝化层,最后再形成第二透明电极于该第二钝化层上,其中第一钝化层的沉积功率小于5500瓦,第二钝化层的沉积功率大于5000瓦。

Description

一种液晶显示面板阵列基板的制作方法
【技术领域】
本发明是关于一种液晶显示面板阵列基板的制作方法,特别地,涉及一种提升液晶显示面板阵列基板的穿透率的制作方法。
【背景技术】
近年来,液晶显示器(LCD)因其优越特性,已经得到了广泛的应用和普遍的认同。LCD是一种通过对同时具有液体流动性和光学特性的液晶施加电场来改变其光穿透率的显示器,作为一种能够替代阴极射线管(CRT)显示器的新型显示器,因其外形薄、重量轻、功耗小、辐射低而备受推崇。
LCD器件根据其液晶及图案结构的属性而具有多种类型。更具体地,LCD器件分为:扭转向列(TN)型,通过施加电压来控制液晶扭转;多域型,通过将一个像素分为多个域来获得宽视角;光补偿双折射(OCB)型,通过在基板的外表面上形成补偿膜,来根据光的行进方向对光的相位变化进行补偿;面内切换(IPS)型,通过在任一基板上形成两个电极来形成平行的横向电场;以及垂直配向(VA)型,通过使用负型液晶和垂直配向层,使液晶分子的纵轴垂直于配向层的平面。
在这些类型中,IPS型LCD器件包括:彩色滤光片(CF)基板、阵列(Array)基板和液晶层。其中,彩色滤光片基板和阵列基板彼此相对,并且在这两个基板之间形成有液晶层。彩色滤光片基板包括:用于防止光泄漏的黑色矩阵(blackmatrix)层,和用于实现各种颜色的R、G和B滤光层。另外,阵列基板包括:多数条扫描线和多数条数据线纵横交错,多数个画素位于该些扫描和数据线交错间,每个画素内包含有画素电极和共通电极。对于光穿透的影响,彩色滤光片(CF)基板的影响相对比较稳定,在膜层的材质和结构确定后,制程参数对其穿透率的影响上,彩色滤光片基板要比阵列基板小的多,因此,通常在提升穿透率问题上,会聚焦在如何改善阵列基板各膜层上。如图一所示,在画素区域内包含薄膜晶体管(Thin film transistor)区域和显示区域,其中该薄膜晶体管区域为不透光的区域,而显示区域则是光穿透的区域,但是在IPS型液晶显示面板的阵列基板中该显示区域包含有多层膜的重叠结构,如在基板100上有栅极绝缘层201、画素电极501、钝化层701以及共通电极801,而在整个阵列基板的制程当中,画素电极501的单层穿透率对整个阵列基板的非常关键,这主要是因为在形成覆盖在画素电极层501上面的钝化层701时,会对画素电极501造成伤害,特别是沉积钝化层701时会降低画素电极中的氧含量,而画素电极的材料通常是是氧化铟硒,氧的含量降低会导致了其穿透率下降。而IPS型液晶显示面板基于其画素电极和钝化层的层叠关系及制程影响关系,造成了IPS型液晶显示面板的阵列基板穿透率比较低。
为了解决上述问题,现有技术中也提出了较多的解决方案,比如说通过改变画素电极或共通电极的宽度,或者通过改变绝缘层的材质等方式,但是都没有达到理想的效果。因此提升IPS型LCD的穿透率成为了亟待解决的一个问题。
【发明内容】
本发明提供一种IPS显示技术面板阵列基板的制作方法,通过改变钝化层的形成方式,提升IPS型液晶显示面板阵列基板的穿透率。
本发明提供了一种IPS型液晶显示面板阵列基板制作方法,首先提供一基板,依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上,再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,接着再形成第二钝化层覆盖第一钝化层,最后再形成第二透明电极于该第二钝化层上,其中第一钝化层的沉积功率小于5500瓦,第二钝化层的沉积功率大于5000瓦。
在本发明的一个实施例中,上述的液晶显示面板阵列基板的制作方法,其中第一钝化层的沉积反应气体为硅烷和氨气。
在本发明的一个实施例中,上述的第一钝化层使用的沉积反应气体是硅烷和氨气。
在本发明的一个实施例中,上述的沉积反应气体的气体流量小于6500标准毫升每分钟。
在本发明的一个实施例中,上述形成的第一钝化层沉积的厚度为50~250埃。
在本发明的一个实施例中,上述第二钝化层是单层结构,也可以为多层结构。
在本发明的一个实施例中,上述的第二钝化层可以是两层,也可以是三层或者更多层,但不限于此。并且第二钝化层的沉积压力大于等于1500兆帕。形成这第二钝化层的沉积反应的气体是硅烷和氨气。
其中如上述的液晶显示面板阵列基板的制作方法,该第一透明电极层为画素电极,该第二透明电极层为共通电极。其中画素电极的材质为氧化铟硒。
【附图说明】
图1是现有技术IPS型阵列基板截面示意图。
图2A-2G为本发明阵列基板制作流程图。
图3为本发明另一实施例示意图。
图4为沉积第一层钝化层功率和穿透率影响关系图。
图5为沉积第二层钝化层功率和穿透率影响关系图。
图6为沉积第一钝化层之前对画素电极热处理的功率和穿透的关系图。
【具体实施方式】
为让本发明更明显易懂,下文特举较佳实施例详细介绍。本发明之较佳实施例均配以对应的图示标号。
实施例一,请参照图2A至图2G,图2A至图2G为本发明制作IPS型显示面板阵列基板的制作流程,如图2A所示,首先提供一基板100,基板可为玻璃基板,塑料基板,其他合适材质的基板。然后通过溅镀的方式形成一层金属薄膜,金属薄膜的材质可为铝、钼、钨或者及其合金,溅镀的厚度为2100埃到3300埃,最好是2500埃到3000埃。接着通过湿蚀刻或者干蚀刻方式进行显影蚀刻制程形成图案化的栅极10和栅极线(图中未绘示)。
如图2B所示,在基板100和栅极10上通过化学气相沉积形成栅极绝缘层20,该栅极绝缘层的厚度为3300埃到4000埃,并且该栅极绝缘层可以是氧化硅,氮化硅或者氮氧化硅,但不限于此。
接着,如图2C所示,沉积半导体层,其中半导体的厚度为1600埃到2000埃,其中该半导体层可分为底层的通道层30和上层的参杂层40,其中通道层30的材质为非晶硅,而参杂层的则是通过在非晶硅中进行磷离子的参杂形成。为了形成更好电性的薄膜电晶体,通道层30可以通过两种不同的沉积速度形成,其中通道层30的底层以低速沉积的方式沉积,而通道层30的上层则通过高速沉积。同样通过显影蚀刻方式进行蚀刻制程,形成岛状的半导体。
接下来,如图2D所示,通过溅镀的方式,形成一层第一电极,其中第一电极的厚度为300埃到500埃,该第一电极为画素电极50,画素电极的材质可以是氧化铟硒或者氧化铟锌,经过显影蚀刻制程形成预定的图案。
形成画素电极50之后,如图2E所示,接下来将要形成的是源漏电极,首先通过溅镀或者其他方式形成一层金属层,然后通过显影蚀刻方式将金属层蚀刻成预定的形状源极61、漏极62以及数据线(图中未绘示),在蚀刻源漏电极时需要注意的是,必须将源漏极中间裸露的参杂层40彻底蚀刻干净,进行过蚀刻直到露出通道层40。
紧接着将进行钝化层的形成,如图2F所示,首先,形成第一钝化层71,第一钝化层71的厚度为50埃到250埃,沉积反应气体为硅烷和氨气,其中反应气体的气体流量小于6500标准,沉积的功率小于5000瓦。紧接着,形成第二层钝化层72,同样沉积反应气体为硅烷和氨气,为保持沉积速率,沉积第二钝化层的沉积压力大于等于1500兆帕,为了保持优良的绝缘和保护特性,整个钝化层包含第一和第二钝化层的厚度总为2000埃到6500埃。其中特别注意的是,沉积第一钝化层时的沉积功率要小于5500瓦,请参考图4,图4为沉积功率和穿透率的关系示意图,其中横轴表示的沉积的功率,纵轴表示的是阵列基板穿透率,在沉积功率超过5500瓦时,因为沉积过程中对画素电极50的伤害,穿透率将出现明显下降的趋势,而在5500瓦左右,穿透率保持在一个最高的水平,因此,在沉积第一钝化层71时沉积功率要小于5500瓦。同样值得特别注意的是为了保持钝化层本身的穿透率,沉积第二钝化层沉积功率应当大于5000瓦,请参考图5,图5为第二层钝化层的沉积功率和穿透率的关系示意图,其中横轴表示的沉积的功率,纵轴表示的是阵列基板的穿透率,当沉积功率超过5000瓦时,穿透率会明显的上升,因此在沉积第二钝化层需要沉积功率大于5000瓦。钝化层的形成对穿透率的影响至关重要,这主要是因为在沉积钝化层时极易造成对下面画素电极50的伤害,比如说画素电极中氧的析出,或者过多的氢离子进入画素电极,都会造成画素电极的穿透率下降,从而降低了整个阵列基板的穿透率。因此本发明提出了一种制造方法,将钝化层以多层常的层叠结构形成,从而避免在形成钝化层时对画素电极的伤害,降低穿透率。
为了进一步降低钝化层的沉积制程对画素电极50的影响,在沉积第一层钝化层之前,可以对画素电极进行一个气体的热处理制程。采用的热处理气体的氮气,其中热处理的功率小于1000瓦,请参考图6,当热处理的功率超过1000瓦时整个阵列基板穿透率会随着功率的增加而降低,因此,热处理的功率必须小于1000瓦。
最后进行共同电极的制作,如图2G所示,在第二钝化层72上通过溅镀的方式形成一层透明的电极层,厚度为300埃到500埃,然后通过显影蚀刻制程将透明电极层形成第二电极层80,第二电极层为一梳状的电极层,第二电极即为共同电极层,材质选自氧化铟锌和氧化铟硒。形成完共同电极层后,阵列基板的制程基本上就完成了,然后进行配向膜涂布,液晶滴注和贴合等制程形成最后的液晶显示面板。
本发明的第二实施例,请参考图3,本发明中的钝化层可为多层的叠层结构,首先提供一基板100,基板可为玻璃基板,塑料基板,其他合适材质的基板。然后通过溅镀的方式形成和光显影蚀刻制程形成图案化的栅极10和栅极线(图中未绘示)。然后在基板100和栅极10上通过化学气相沉积形成栅极绝缘层20,该栅极绝缘层可以是氧化硅,氮化硅或者氮氧化硅,但不限于此。接着,沉积半导体层,其中该半导体层可分为底层的通道层30和上层的参杂层40,通道层30可以通过两种不同的沉积速度形成,其中通道层30的底层以低速沉积的方式沉积,而通道层30的上层则通过高速沉积。同样通过显影蚀刻方式进行蚀刻制程,形成岛状的半导体。接下来,通过溅镀的方式,形成一层第一电极,第一电极即为画素电极50,画素电极的材质可以是氧化铟硒或者氧化铟锌,经过显影蚀刻制程形成预定的图案。形成画素电极50之后,接下来将要形成的是源漏电极。紧接着将进行钝化层的形成,钝化层的形成对穿透率的影响至关重要,这主要是因为在沉积钝化层时极易造成对下面画素电极50的伤害,比如说画素电极中氧的析出,或者过多的氢离子进入画素电极,都会造成画素电极的穿透率下降,从而降低了整个阵列基板的穿透率。因此本发明提出了一种制造方法,将钝化层以多层常的层叠结构形成,从而避免在形成钝化层时对画素电极的伤害,降低穿透率。同样,为了进一步减少后续制程对画素电极的伤害,从而降低穿透率,在沉积第一钝化层之前,对画素电极进行热处理的制程,同时,在热处理过程中,热处理的功率要小于1000瓦。其中喏处理的气体采用氮气,接下来则进行钝化层的制作。首先,形成第一钝化层71,第一钝化层71的厚度为50埃到250埃,沉积反应气体为硅烷和氨气,其中反应气体的气体流量小于6500标准,其中特别注意的是,沉积第一钝化层时的沉积功率要小于5500瓦。紧接着,形成第二层钝化层72,同样沉积反应气体为硅烷和氨气,为保持沉积速率,沉积第二钝化层的沉积压力大于等于1500兆帕,为了保持优良的绝缘和保护特性,整个钝化层包含第一和第二钝化层的厚度总为2000埃到6500埃,第二钝化层包含两层,第二钝化层底层72和第二钝化层上层73。最后进行共同电极的制作,在第二钝化层72上通过溅镀的方式形成一层透明的电极层,厚度为300埃到500埃,然后通过显影蚀刻制程将透明电极层形成第二电极层80,第二电极层为一梳状的电极层,第二电极即为共同电极层,材质选自氧化铟锌和氧化铟硒。形成完共同电极层后,阵列基板的制程基本上就完成了,然后进行配向膜涂布,液晶滴注和贴合等制程形成最后的液晶显示面板。
本领域的普通技术人员应当理解,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (11)

1.一种液晶显示面板阵列基板的制作方法,包括如下步骤:
提供一基板;
依次形成栅极、栅极绝缘层、半导体层、第一透明电极、源极和漏极于该基板上;
再形成第一钝化层覆盖该源极、漏极、半导体层和该栅极绝缘层,其中该第一钝化层的沉积功率小于5500瓦;
接着再形成一第二钝化层覆盖该第一钝化层,其中该第二钝化层的沉积功率大于5000瓦;
然后再形成第二透明电极于该钝化层上。
2.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第一钝化层的沉积反应气体为硅烷和氨气。
3.如权利要求2所述的一种液晶显示面板阵列基板的制作方法,该第一钝化层使用的沉积反应气体硅烷和氨气的气体流量小于6500标准毫升每分钟。
4.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第一钝化层沉积的厚度为50~250埃。
5.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层为多层结构。
6.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层为两层结构。
7.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层的沉积压力大于等于1500兆帕。
8.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第二钝化层的沉积反应气体硅烷和氨气。
9.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第一透明电极层为画素电极。
10.如权利要求10所述的一种液晶显示面板阵列基板的制作方法,该画素电极的材质为氧化铟硒。
11.如权利要求1所述的一种液晶显示面板阵列基板的制作方法,该第二透明电极层为共通电极。
CN201110453765.7A 2012-03-09 2012-03-09 一种液晶显示面板阵列基板的制作方法 Expired - Fee Related CN102593050B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110453765.7A CN102593050B (zh) 2012-03-09 2012-03-09 一种液晶显示面板阵列基板的制作方法
TW101110195A TWI582838B (zh) 2012-03-09 2012-03-23 一種液晶顯示面板陣列基板的製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110453765.7A CN102593050B (zh) 2012-03-09 2012-03-09 一种液晶显示面板阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN102593050A true CN102593050A (zh) 2012-07-18
CN102593050B CN102593050B (zh) 2014-08-20

Family

ID=46481508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110453765.7A Expired - Fee Related CN102593050B (zh) 2012-03-09 2012-03-09 一种液晶显示面板阵列基板的制作方法

Country Status (2)

Country Link
CN (1) CN102593050B (zh)
TW (1) TWI582838B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738081A (zh) * 2012-07-23 2012-10-17 信利半导体有限公司 Tft液晶显示器array板的制备方法
CN103117249A (zh) * 2013-01-29 2013-05-22 信利半导体有限公司 像素电极上钝化层的制作方法、液晶显示器及其制作方法
CN107591411A (zh) * 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
WO2018120570A1 (zh) * 2016-12-30 2018-07-05 惠科股份有限公司 一种显示面板制程
CN109103103A (zh) * 2018-07-16 2018-12-28 惠科股份有限公司 薄膜晶体管及其制备方法
CN109742150A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN109817575A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 阵列基板的制备方法、装置及阵列基板
CN111223814A (zh) * 2018-11-23 2020-06-02 群创光电股份有限公司 面板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452002A (zh) * 2002-04-16 2003-10-29 Lg.菲利浦Lcd株式会社 液晶显示装置阵列基板的制造方法
CN1740887A (zh) * 2004-07-07 2006-03-01 三星电子株式会社 阵列基板及其制造方法和具有该阵列基板的显示器件
KR100577781B1 (ko) * 1999-04-23 2006-05-10 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 패시베이션막 제조방법
CN1828914A (zh) * 2005-02-25 2006-09-06 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1928677A (zh) * 2005-09-09 2007-03-14 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器件及其制造方法
US20110149186A1 (en) * 2009-12-18 2011-06-23 Samsung Electronics Co., Ltd. Liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127357B (zh) * 2006-08-18 2010-11-03 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN102142396B (zh) * 2011-03-02 2013-09-18 深超光电(深圳)有限公司 一种边缘电场型液晶显示器阵列基板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577781B1 (ko) * 1999-04-23 2006-05-10 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 패시베이션막 제조방법
CN1452002A (zh) * 2002-04-16 2003-10-29 Lg.菲利浦Lcd株式会社 液晶显示装置阵列基板的制造方法
CN1740887A (zh) * 2004-07-07 2006-03-01 三星电子株式会社 阵列基板及其制造方法和具有该阵列基板的显示器件
CN1828914A (zh) * 2005-02-25 2006-09-06 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1928677A (zh) * 2005-09-09 2007-03-14 Lg.菲利浦Lcd株式会社 透射反射式液晶显示器件及其制造方法
US20110149186A1 (en) * 2009-12-18 2011-06-23 Samsung Electronics Co., Ltd. Liquid crystal display device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《Current Applied Physics》 20020630 K. S. Son et. al. "The interfacial reaction between ITO and silicon nitride deposited by PECVD in fringe field switching device 第229-232页 第2卷, 第3期 *
K. S. SON ET. AL.: ""The interfacial reaction between ITO and silicon nitride deposited by PECVD in fringe field switching device", 《CURRENT APPLIED PHYSICS》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738081A (zh) * 2012-07-23 2012-10-17 信利半导体有限公司 Tft液晶显示器array板的制备方法
CN102738081B (zh) * 2012-07-23 2014-08-13 信利半导体有限公司 Tft液晶显示器array板的制备方法
CN103117249A (zh) * 2013-01-29 2013-05-22 信利半导体有限公司 像素电极上钝化层的制作方法、液晶显示器及其制作方法
WO2018120570A1 (zh) * 2016-12-30 2018-07-05 惠科股份有限公司 一种显示面板制程
US10816864B2 (en) 2016-12-30 2020-10-27 HKC Corporation Limited Method of manufacturing a display panel and avoiding peeling layers
CN107591411A (zh) * 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
CN109103103A (zh) * 2018-07-16 2018-12-28 惠科股份有限公司 薄膜晶体管及其制备方法
CN109103103B (zh) * 2018-07-16 2021-04-23 惠科股份有限公司 薄膜晶体管及其制备方法
CN111223814A (zh) * 2018-11-23 2020-06-02 群创光电股份有限公司 面板及其制造方法
CN109817575A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 阵列基板的制备方法、装置及阵列基板
CN109742150A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Also Published As

Publication number Publication date
TWI582838B (zh) 2017-05-11
CN102593050B (zh) 2014-08-20
TW201327643A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
CN102593050B (zh) 一种液晶显示面板阵列基板的制作方法
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102654691B (zh) 液晶显示装置及其制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN105470269A (zh) Tft阵列基板及其制作方法
CN103178119B (zh) 阵列基板、阵列基板制备方法以及显示装置
CN102955312A (zh) 一种阵列基板及其制作方法、显示装置
CN102751240A (zh) 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
CN102033370B (zh) 液晶显示基板及其制造方法
CN103700665A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
CN105226015A (zh) 一种tft阵列基板及其制作方法
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
US9048322B2 (en) Display substrate and method of manufacturing the same
CN102723308A (zh) 一种阵列基板及其制作方法和显示装置
CN103413782A (zh) 一种阵列基板及其制作方法和显示面板
CN102629578B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102650783A (zh) 一种显示装置、tft-lcd像素结构及其制作方法
CN104505372A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN103700663A (zh) 一种阵列基板及其制作方法、显示装置
CN104319261B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN105870132A (zh) Tft阵列基板及其制作方法
JP2009015199A (ja) 液晶表示装置およびその製造方法
CN105261654A (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
CN102709235A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820