CN109817575A - 阵列基板的制备方法、装置及阵列基板 - Google Patents
阵列基板的制备方法、装置及阵列基板 Download PDFInfo
- Publication number
- CN109817575A CN109817575A CN201811586415.6A CN201811586415A CN109817575A CN 109817575 A CN109817575 A CN 109817575A CN 201811586415 A CN201811586415 A CN 201811586415A CN 109817575 A CN109817575 A CN 109817575A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- layer
- array substrate
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 126
- 238000002360 preparation method Methods 0.000 title claims abstract description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 269
- 238000000151 deposition Methods 0.000 claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 230000008021 deposition Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 65
- 239000011229 interlayer Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- -1 silicon Alkane Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制备方法，包括以下步骤：在衬底基板上形成栅极和栅极绝缘层；在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成阵列基板。本发明还公开了一种阵列基板以及阵列基板的制备装置。本发明通过制备具有至少两层非晶硅层的主动开关阵列基板，改善了主动开关容易出现图像残留的问题。
Description
技术领域
本发明涉及主动开关领域，尤其涉及一种主动开关阵列基板的制备方法、装置以及阵列基板。
背景技术
液晶显示器现已成为市场主流，其工作原理是液晶在电流的驱动下会发生偏转，使光线容易通过，从而显示图像。但是液晶在受长时间的驱动后可能会被极化，造成液晶分子不能在信号电压控制下正常偏转，过一段时间后仍可以看到静止画面的痕迹，即IS现象(ImageSticking)，屏幕上会长时间保持一幅或者一部分静止的画面。
发明内容
本发明的主要目的在于提供一种主动开关阵列基板的制备方法、阵列基板以及阵列基板的制备装置，通过制备具有至少两层非晶硅层的主动开关阵列基板，改善了主动开关容易出现图像残留的问题。
为实现上述目的，本发明提供一种阵列基板的制备方法，所述阵列基板的制备方法包括以下步骤：
在衬底基板上形成栅极和栅极绝缘层；
在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；
在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成所述阵列基板。
可选地，所述在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层的步骤包括：
在所述栅极绝缘层上，采用第一输出功率，基于第一气流比率的H2氢气和SiH4甲硅烷气体沉积形成所述第一非晶硅层；
在所述第一非晶硅层上，采用第二输出功率，基于第二气流比率的H2氢气和SiH4甲硅烷气体沉积形成所述第二非晶硅层，其中，所述第二输出功率大于所述第一输出功率，所述第二气流比率小于所述第一气流比率。
可选地，所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
可选地，所述第一非晶硅层的层间厚度为
可选地，所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
可选地，所述在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层的步骤之后，还包括：
在所述第二非晶硅层上沉积形成金属层，并图形化所述非晶硅层和所述金属层，以形成所述阵列基板。
可选地，所述图形化所述非晶硅层的步骤包括：
在对所述非晶硅层进行背沟道蚀刻时，在沟道区域内蚀刻出剩余厚度范围为的所述非晶硅层。
为实现上述目的，本发明还提供一种阵列基板，所述阵列基板包括：
衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的掺杂型非晶硅层、设于所述掺杂型非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层；
或者，所述阵列基板包括衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层。
可选地，所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
可选地，所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
可选地，所述第一非晶硅层的层间厚度为
可选地，所述非晶硅层在沟道区域内的剩余厚度为
为实现上述目的，本发明还提供一种显示面板，所述显示面板具有阵列基板，所述阵列基板包括：
衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的掺杂型非晶硅层、设于所述掺杂型非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层；
或者，所述阵列基板包括衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层。
可选地，所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
可选地，所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
可选地，所述第一非晶硅层的层间厚度为
可选地，所述非晶硅层在沟道区域内的剩余厚度为
为实现上述目的，本发明还提供一种阵列基板的制备装置，所述阵列基板的制备装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阵列基板的制备程序，所述阵列基板的制备程序被所述处理器执行时实现如上所述的阵列基板的制备方法的步骤。
本发明提供的阵列基板的制备方法、阵列基板以及阵列基板的制备装置，在衬底基板上形成栅极和栅极绝缘层；在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；在述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成所述阵列基板。这样，通过制备具有至少两层非晶硅层的主动开关阵列基板，改善了主动开关容易出现图像残留的问题。
附图说明
图1为本发明实施例方案涉及的实施例终端的硬件运行环境示意图；
图2为本发明阵列基板的制备方法的一实施例的流程示意图；
图3为本发明阵列基板的制备方法的另一实施例的流程示意图；
图4为本发明阵列基板的制备方法的又一实施例的流程示意图；
图5为本发明阵列基板的一实施例的结构示意图；
图6为本发明阵列基板的另一实施例的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种阵列基板的制备方法，通过制备具有至少两层非晶硅层的主动开关阵列基板，改善了主动开关容易出现图像残留的问题。
如图1所示，图1是本发明实施例方案涉及的实施例终端的硬件运行环境示意图；
本发明实施例终端可以是阵列基板的制备装置。
如图1所示，该终端可以包括：处理器1001，例如CPU中央处理器(centralprocessing unit)，存储器1002，通信总线1003。其中，通信总线1003用于实现该终端中各组成部件之间的连接通信。存储器1002可以是高速RAM随机存储器(random-accessmemory)，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1002可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的终端的结构并不构成对本发明实施例终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1002中可以包括阵列基板的制备程序。
在图1所示的终端中，处理器1001可以用于调用存储器1002中存储的阵列基板的制备程序，并执行以下操作：
在衬底基板上形成栅极和栅极绝缘层；
在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；
在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成阵列基板。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
在所述栅极绝缘层上，采用第一输出功率，基于第一气流比率的氢气和甲硅烷气体沉积形成所述第一非晶硅层；
在所述第一非晶硅层上，采用第二输出功率，基于第二气流比率的氢气和甲硅烷气体沉积形成所述第二非晶硅层，其中，所述第二输出功率大于所述第一输出功率，所述第二气流比率小于所述第一气流比率。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
所述第一非晶硅层的层间厚度为
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
在对所述非晶硅层进行背沟道蚀刻时，在沟道区域内蚀刻出剩余厚度范围为的所述非晶硅层。
参照图2，在一实施例中，所述阵列基板的制备方法包括：
步骤S10、在衬底基板上形成栅极和栅极绝缘层。
本实施例中，主动开关阵列基板可以包括主动开关阵列基板、钝化膜或钝化层，以及通过钝化层中的钝化过孔的像素电极。可选地，主动开关阵列基板可以是在预先形成的阵列基板上依次形成钝化膜，以及通过钝化过孔的像素电极制备得到。
参照图5，所述TFT(薄膜晶体管)主动开关阵列基板包括衬底基板10、设于所述衬底基板上的栅极20、设于所述衬底基板10上且覆盖所述栅极20的栅极绝缘层30、设于所述栅极绝缘层30上的非晶硅层40、设于所述非晶硅层40上的掺杂型非晶硅层50、设于所述掺杂型非晶硅层50上的金属层60，其中，所述金属层60包括源电极61和漏电极62，所述非晶硅层40至少包括两层非晶硅层，分别为设于所述栅极绝缘层30上的第一晶硅层41，以及设于所述第一非晶硅层上的第二非晶硅层41。
可选地，参照图6，所述阵列基板包括衬底基板10、设于所述衬底基板10上的栅极20、设于所述衬底基板10上且覆盖所述栅极20的栅极绝缘层30、设于所述栅极绝缘层30上的非晶硅层40、设于所述非晶硅层40上的金属层60，其中，所述金属层60包括源电极61和漏电极62，所述非晶硅层40至少包括两层非晶硅层，分别为设于所述栅极绝缘层30上的第一晶硅层41，以及设于所述第一非晶硅层41上的第二非晶硅层42。
需要说明的是，所述金属层的材质可以是锰、钼、钛、铝和铜中的一种或多种的堆栈组合；所述非晶硅层可以是A-Si材质；所述掺杂型非晶硅层可以是N型掺杂非晶硅层，也可以是P型掺杂非晶硅层，可选地，设置所述掺杂型非晶硅层为N型掺杂非晶硅层；所述栅极绝缘层的材质可以是氧化硅和/或氮化硅；所述栅极可以是钼、钛、铝和铜中的一种或多种的堆栈组合；所述衬底基板可以是玻璃基板。
具体地，在制造主动开关阵列基板时，在衬底基板上形成栅极，并图形化衬底基板和栅极，然后在衬底基板和栅极上采用化学气相法沉积形成覆盖栅极的栅极绝缘层。
步骤S20、在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率。
本实施例中，在栅极绝缘层上采用低沉积速率沉积形成第一非晶硅层，然后在第一非晶硅层上，采用高沉积速率形成第二非晶硅层，其中，形成的第一非晶硅层的层间厚度大于第二非晶硅层的层间厚度。可选地，第一非晶硅层的层间厚度为
具体地，采用化学气相沉积法，采用第一输出功率，基于第一气流比率的H2和SiH4，以沉积工艺参数中，小于等于6kW的输出功率，在栅极绝缘层上沉积形成第一非晶硅层，其中，第一气流比率的H2和SiH4的气流流量比率范围为4至8；采用第二输出功率，基于第二气流比率的H2和SiH4，以沉积工艺参数中，大于等于7kW，以及小于等于16kW的输出功率，在第一栅极绝缘层上沉积形成第二非晶硅层，其中，第二气流比率的H2和SiH4的气流流量比率范围为1至4。这样，形成的第一非晶硅层比第二非晶硅层更为致密，即第一非晶硅层的密度大于第二非晶硅层的密度，因此电子在第一非晶硅层中的传输速度比第二非晶硅层更快，能使得TFT启动更快。
步骤S30、在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成所述阵列基板。
本实施例中，在沉积形成第二非晶硅层，即沉积形成全部非晶硅层后，可以是在在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，也可以是在所述第二非晶硅层上沉积形成金属层，并图形化所述非晶硅层和所述金属层，即所述阵列基板可以包括掺杂型非晶硅层，也可以不包括掺杂型非晶硅层，可选地，设置所述阵列基板包括掺杂型非晶硅层。
可选地，在沉积形成金属层后，可以是采用4Mask制程(四步光刻制程)图形化非晶硅层、掺杂型非晶硅层和金属层，以蚀刻出非晶硅层、掺杂型非晶硅层和金属层的图形。具体地，在金属层上涂抹光刻胶，并通过双色调掩膜版进行曝光、显影，去除位于曝光区域的光刻胶，然后蚀刻曝光区域的金属层、掺杂型非晶硅层和非晶硅层。
利用等离子体灰化工艺，去除半曝光区域的光刻胶，以在半曝光区域对应的沟道区域内露出金属层，然后蚀刻沟道区域内的金属层，以形成金属层的源电极和漏电级，以及蚀刻沟道区域内的掺杂型非晶硅层和非晶硅层，其中，蚀刻所述非晶硅层，以使非晶硅层在沟道区域内的剩余厚度为 可选地，剩余厚度可以为 或需要说明的是，在蚀刻沟道区域内的非晶硅层时，可以是完全蚀刻沟道区域内的第二非晶硅层，也可以是部分蚀刻沟道区域内的第二非晶硅层，第二非晶硅层和第一非晶硅层在沟道区域内的剩余厚度可根据非晶硅层在沟道区域内的剩余厚度，以及第一非晶硅层的层间厚度决定。相应地，在完全蚀刻沟道区域内的第二非晶硅层时，第一非晶硅层在沟道区域内的剩余厚度等于非晶硅层的剩余厚度。
这样，通过形成在沟道区域内的剩余厚度为的非晶硅层，能够减少漏电流，以改善主动开关容易出现图像残留的问题。
在形成包括至少两层非晶硅层的TFT阵列基板后，可以是在所述栅极绝缘层上，形成覆盖包括所述非晶硅层、所述掺杂型非晶硅层和所述金属层的图形的钝化层，以及形成通过钝化层的钝化过孔的像素层，以形成主动开关阵列基板。
在其中一个实施例中，在衬底基板上形成栅极和栅极绝缘层；在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成所述阵列基板。这样，通过形成包括至少两层非晶硅层的TFT阵列基板，由于第一非晶硅层比第二非晶硅层更为致密，因此电子在第一非晶硅层中的传输速度比第二非晶硅层更快，能使得TFT启动更快，因此基于该TFT阵列基板制造主动开关，改善了主动开关容易出现图像残留的问题。
在另一实施例中，如图3所示，在上述图2所示的实施例基础上，所述在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层的步骤包括：
步骤S40、在所述栅极绝缘层上，采用第一输出功率，基于第一气流比率的H2和SiH4沉积形成所述第一非晶硅层。
步骤S41、在所述第一非晶硅层上，采用第二输出功率，基于第二气流比率的H2和SiH4沉积形成所述第二非晶硅层，其中，所述第二输出功率大于所述第一输出功率，所述第二气流比率小于所述第一气流比率。
本实施例中，采用化学气相沉积法，采用第一输出功率，基于第一气流比率的H2和SiH4，以沉积工艺参数中，小于等于6kW的输出功率，在栅极绝缘层上沉积形成第一非晶硅层，其中，第一气流比率的H2和SiH4的气流流量比率范围为4至8；采用第二输出功率，基于第二气流比率的H2和SiH4，以沉积工艺参数中，大于等于7kW，以及小于等于16kW的输出功率，在第一栅极绝缘层上沉积形成第二非晶硅层，其中，第二气流比率的H2和SiH4的气流流量比率范围为1至4。
在其中一个实施例中，在所述栅极绝缘层上，采用第一输出功率，基于第一气流比率的H2和SiH4沉积形成所述第一非晶硅层；在所述第一非晶硅层上，采用第二输出功率，基于第二气流比率的H2和SiH4沉积形成所述第二非晶硅层，其中，所述第二输出功率大于所述第一输出功率，所述第二气流比率小于所述第一气流比率。这样，形成的第一非晶硅层比第二非晶硅层更为致密，即第一非晶硅层的密度大于第二非晶硅层的密度，因此电子在第一非晶硅层中的传输速度比第二非晶硅层更快，能使得TFT启动更快。
在又一实施例中，如图4所示，在上述图2至图3的实施例基础上，所述图形化所述非晶硅层的步骤包括：
步骤S50、在对所述非晶硅层进行背沟道蚀刻时，在沟道区域内蚀刻出剩余厚度范围为的所述非晶硅层。
本实施例中，蚀刻沟道区域内的所述非晶硅层，以使非晶硅层在沟道区域内的剩余厚度为可选地，剩余厚度可以为625或需要说明的是，在蚀刻沟道区域内的非晶硅层时，可以是完全蚀刻沟道区域内的第二非晶硅层，也可以是部分蚀刻沟道区域内的第二非晶硅层，第二非晶硅层和第一非晶硅层在沟道区域内的剩余厚度可根据非晶硅层在沟道区域内的剩余厚度，以及第一非晶硅层的层间厚度决定。相应地，在完全蚀刻沟道区域内的第二非晶硅层时，第一非晶硅层在沟道区域内的剩余厚度等于非晶硅层的剩余厚度。
这样，通过形成在沟道区域内的剩余厚度为的非晶硅层，能够减少漏电流，以改善主动开关容易出现图像残留的问题。
此外，本发明还提供一种阵列基板的制备装置，所述阵列基板的制备装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阵列基板的制备程序，所述阵列基板的制备程序被所述处理器执行时实现如上所述的阵列基板的制备方法的步骤。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是电视机，手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述阵列基板的制备方法包括以下步骤：
在衬底基板上形成栅极和栅极绝缘层；
在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层，其中，所述第一非晶硅层的沉积速率小于所述第二非晶硅层的沉积速率；
在所述第二非晶硅层上依次沉积形成掺杂型非晶硅层和金属层，并图形化所述非晶硅层、所述掺杂型非晶硅层和所述金属层，以形成阵列基板。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述在所述栅极绝缘层上依次沉积形成至少两层非晶硅层，分别为第一非晶硅层和第二非晶硅层的步骤包括：
在所述栅极绝缘层上，采用第一输出功率，基于第一气流比率的氢气和甲硅烷气体沉积形成所述第一非晶硅层；
在所述第一非晶硅层上，采用第二输出功率，基于第二气流比率的氢气和甲硅烷气体沉积形成所述第二非晶硅层，其中，所述第二输出功率大于所述第一输出功率，所述第二气流比率小于所述第一气流比率。
3.如权利要求1或2所述的阵列基板的制备方法，其特征在于，所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
4.如权利要求3所述的阵列基板的制备方法，其特征在于，所述第一非晶硅层的层间厚度为
5.如权利要求1或2所述的阵列基板的制备方法，其特征在于，所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
6.如权利要求1所述的阵列基板的制备方法，其特征在于，所述图形化所述非晶硅层的步骤包括：
在对所述非晶硅层进行背沟道蚀刻时，在沟道区域内蚀刻出剩余厚度范围为的所述非晶硅层。
7.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的掺杂型非晶硅层、设于所述掺杂型非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层；
或者，所述阵列基板包括衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖所述栅极的栅极绝缘层、设于所述栅极绝缘层上的非晶硅层、设于所述非晶硅层上的金属层；
所述非晶硅层至少包括两层非晶硅层，分别为设于所述栅极绝缘层上的第一晶硅层，以及设于所述第一非晶硅层上的第二非晶硅层。
8.如权利要求7所述的阵列基板，其特征在于，所述第一非晶硅层的层间厚度大于所述第二非晶硅层的层间厚度。
9.如权利要求7所述的阵列基板，其特征在于，所述第一非晶硅层的密度大于所述第二非晶硅层的密度。
10.一种阵列基板的制备装置，其特征在于，所述阵列基板的制备装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阵列基板的制备程序，所述阵列基板的制备程序被所述处理器执行时实现如权利要求1至6中任一项所述的阵列基板的制备方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811586415.6A CN109817575A (zh) | 2018-12-24 | 2018-12-24 | 阵列基板的制备方法、装置及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811586415.6A CN109817575A (zh) | 2018-12-24 | 2018-12-24 | 阵列基板的制备方法、装置及阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817575A true CN109817575A (zh) | 2019-05-28 |
Family
ID=66602346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811586415.6A Pending CN109817575A (zh) | 2018-12-24 | 2018-12-24 | 阵列基板的制备方法、装置及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817575A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742150A (zh) * | 2018-12-25 | 2019-05-10 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
| CN112859399A (zh) * | 2021-02-02 | 2021-05-28 | 河源思比电子有限公司 | 一种tft液晶显示模组的制作方法、装置及存储介质 |
| CN113161292A (zh) * | 2021-04-12 | 2021-07-23 | 北海惠科光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010039081A1 (en) * | 1998-05-01 | 2001-11-08 | Takashi Miyamoto | Thin film transistor for preventing a back channel effect and a method for fabricating the same |
| CN102007597A (zh) * | 2008-04-17 | 2011-04-06 | 应用材料股份有限公司 | 低温薄膜晶体管工艺、装置特性、和装置稳定性改进 |
| CN102593050A (zh) * | 2012-03-09 | 2012-07-18 | 深超光电（深圳）有限公司 | 一种液晶显示面板阵列基板的制作方法 |
| CN106611794A (zh) * | 2015-10-22 | 2017-05-03 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制作方法 |
| CN107946366A (zh) * | 2017-11-06 | 2018-04-20 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及阵列基板的制备方法 |
-
2018
- 2018-12-24 CN CN201811586415.6A patent/CN109817575A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010039081A1 (en) * | 1998-05-01 | 2001-11-08 | Takashi Miyamoto | Thin film transistor for preventing a back channel effect and a method for fabricating the same |
| CN102007597A (zh) * | 2008-04-17 | 2011-04-06 | 应用材料股份有限公司 | 低温薄膜晶体管工艺、装置特性、和装置稳定性改进 |
| CN102593050A (zh) * | 2012-03-09 | 2012-07-18 | 深超光电（深圳）有限公司 | 一种液晶显示面板阵列基板的制作方法 |
| CN106611794A (zh) * | 2015-10-22 | 2017-05-03 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管及其制作方法 |
| CN107946366A (zh) * | 2017-11-06 | 2018-04-20 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管、阵列基板及阵列基板的制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742150A (zh) * | 2018-12-25 | 2019-05-10 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
| CN112859399A (zh) * | 2021-02-02 | 2021-05-28 | 河源思比电子有限公司 | 一种tft液晶显示模组的制作方法、装置及存储介质 |
| CN113161292A (zh) * | 2021-04-12 | 2021-07-23 | 北海惠科光电技术有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104538357B (zh) | 制作阵列基板的方法和阵列基板 | |
| TWI247182B (en) | Flat panel display device and method for manufacturing the same | |
| CN109786440A (zh) | 阵列基板的制造方法、装置及阵列基板 | |
| CN104134674B (zh) | 一种多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN109817575A (zh) | 阵列基板的制备方法、装置及阵列基板 | |
| CN106024633A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN103700706A (zh) | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 | |
| CN107046003B (zh) | 低温多晶硅tft基板及其制作方法 | |
| CN107316874B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104362179B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN104157696B (zh) | 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置 | |
| CN103123910A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109065632A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| US11961852B2 (en) | Manufacture method of array substrate, array substrate, and display panel | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN104241390A (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| CN109065548B (zh) | 一种阵列基板及其制备方法 | |
| WO2020187237A1 (zh) | 薄膜晶体管及其制备方法和显示装置 | |
| CN109786321A (zh) | 阵列基板的制备方法、装置及显示面板 | |
| CN107221503A (zh) | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 | |
| JPH06204247A (ja) | 薄膜トランジスタの製造方法 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN108288652B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示面板 | |
| KR20020091695A (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190528 |