TWI582838B - 一種液晶顯示面板陣列基板的製作方法 - Google Patents

一種液晶顯示面板陣列基板的製作方法 Download PDF

Info

Publication number
TWI582838B
TWI582838B TW101110195A TW101110195A TWI582838B TW I582838 B TWI582838 B TW I582838B TW 101110195 A TW101110195 A TW 101110195A TW 101110195 A TW101110195 A TW 101110195A TW I582838 B TWI582838 B TW I582838B
Authority
TW
Taiwan
Prior art keywords
passivation layer
layer
liquid crystal
array substrate
display panel
Prior art date
Application number
TW101110195A
Other languages
English (en)
Other versions
TW201327643A (zh
Inventor
許民慶
楊妮
莊塗城
余鴻志
Original Assignee
深超光電(深圳)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深超光電(深圳)有限公司 filed Critical 深超光電(深圳)有限公司
Publication of TW201327643A publication Critical patent/TW201327643A/zh
Application granted granted Critical
Publication of TWI582838B publication Critical patent/TWI582838B/zh

Links

Description

一種液晶顯示面板陣列基板的製作方法
本發明是關於一種液晶顯示面板陣列基板的製作方法,特別地,涉及一種提升液晶顯示面板陣列基板的穿透率的製作方法。
近年來,液晶顯示器(LCD)因其優越特性,已經得到了廣泛的應用和普遍的認同。LCD是一種通過對同時具有液體流動性和光學特性的液晶施加電場來改變其光穿透率的顯示器,作為一種能夠替代陰極射線管(CRT)顯示器的新型顯示器,因其外形薄、重量輕、功耗小、輻射低而備受推崇。
LCD器件根據其液晶及圖案結構的屬性而具有多種類型。更具體地,LCD器件分為:扭轉向列(TN)型,通過施加電壓來控制液晶扭轉;多域型,通過將一個圖元分為多個域來獲得寬視角;光補償雙折射(OCB)型,通過在基板的外表面上形成補償膜,來根據光的行進方向對光的相位變化進行補償;面內切換(IPS)型,通過在任一基板上形成兩個電極來形成平行的橫向電場;以及垂直配向(VA)型,通過使用負型液晶和垂直配向層,使液晶分子的縱軸垂直於配向層的平面。
在這些類型中,IPS型LCD器件包括:彩色濾光片(CF)基板、陣列(Array)基板和液晶層。其中,彩色濾光片基板和陣列基板 彼此相對,並且在這兩個基板之間形成有液晶層。彩色濾光片基板包括:用於防止光洩漏的黑色矩陣(black matrix)層,和用於實現各種顏色的R、G和B濾光層。另外,陣列基板包括:多數條掃描線和多數條資料線縱橫交錯,多數個畫素位於該些掃描和資料線交錯間,每個畫素內包含有畫素電極和共通電極。對於光穿透的影響,彩色濾光片(CF)基板的影響相對比較穩定,在膜層的材質和結構確定後,製程參數對其穿透率的影響上,彩色濾光片基板要比陣列基板小的多,因此,通常在提升穿透率問題上,會聚焦在如何改善陣列基板各膜層上。如圖一所示,在畫素區域內包含薄膜電晶體(Thin film transistor)區域和顯示區域,其中該薄膜電晶體區域為不透光的區域,而顯示區域則是光穿透的區域,但是在IPS型液晶顯示面板的陣列基板中該顯示區域包含有多層膜的重疊結構,如在基板100上有柵極絕緣層201、畫素電極501、鈍化層701以及共通電極801,而在整個陣列基板的製程當中,畫素電極501的單層穿透率對整個陣列基板的非常關鍵,這主要是因為在形成覆蓋在畫素電極層501上面的鈍化層701時,會對畫素電極501造成傷害,特別是沉積鈍化層701時會降低畫素電極中的氧含量,而畫素電極的材料通常是是氧化銦硒,氧的含量降低會導致了其穿透率下降。而IPS型液晶顯示面板基於其畫素電極和鈍化層的層疊關係及製程影響關係,造成了IPS型液晶顯示面板的陣列基板穿透率比較低。
為瞭解決上述問題,現有技術中也提出了較多的解決方案,比如說通過改變畫素電極或共通電極的寬度,或者通過改變絕緣層的材質等方式,但是都沒有達到理想的效果。因此提升IPS型LCD的穿透率成為了亟待解決的一個問題。
本發明提供一種IPS顯示技術面板陣列基板的製作方法,通過改變鈍化層的形成方式,提升IPS型液晶顯示面板陣列基板的穿透率。
本發明提供了一種IPS型液晶顯示面板陣列基板製作方法,首先提供一基板,依次形成柵極、柵極絕緣層、半導體層、第一透明電極、源極和漏極於該基板上,再形成第一鈍化層覆蓋該源極、漏極、半導體層和該柵極絕緣層,接著再形成第二鈍化層覆蓋第一鈍化層,最後再形成第二透明電極於該第二鈍化層上,其中第一鈍化層的沉積功率小於5500瓦,第二鈍化層的沉積功率大於5000瓦。
在本發明的一個實施例中,上述的液晶顯示面板陣列基板的製作方法,其中第一鈍化層的沉積反應氣體為矽烷和氨氣。
在本發明的一個實施例中,上述的第一鈍化層使用的沉積反應氣體是矽烷和氨氣。
在本發明的一個實施例中,上述的沉積反應氣體的氣體流量小於6500標準毫升每分鐘。
在本發明的一個實施例中,上述形成的第一鈍化層沉積的厚度為50~250埃。
在本發明的一個實施例中,上述第二鈍化層是單層結構,也可以為多層結構。
在本發明的一個實施例中,上述的第二鈍化層可以是兩層,也可以是三層或者更多層,但不限於此。並且第二鈍化層的沉積壓力 大於等於1500兆帕。形成這第二鈍化層的沉積反應的氣體是矽烷和氨氣。
其中如上述的液晶顯示面板陣列基板的製作方法,該第一透明電極層為畫素電極,該第二透明電極層為共通電極。其中畫素電極的材質為氧化銦硒。
100‧‧‧基板
10‧‧‧柵極
20‧‧‧絕緣層
30‧‧‧通道層
40‧‧‧參雜層
50‧‧‧畫素電極
61、62‧‧‧源漏電極
71、72、73‧‧‧鈍化層
80‧‧‧第二電極層
圖1是現有技術IPS型陣列基板截面示意圖。
圖2A-2G 為本發明陣列基板製作流程圖。
圖3為本發明另一實施例示意圖。
圖4為沉積第一層鈍化層功率和穿透率影響關係圖。
圖5為沉積第二層鈍化層功率和穿透率影響關係圖。
圖6 為沉積第一鈍化層之前對畫素電極熱處理的功率和穿透的關係圖。
為讓本發明更明顯易懂,下文特舉較佳實施例詳細介紹。本發明之較佳實施例均配以對應的圖示標號。
實施例一,請參照圖2A至圖2G,圖2A至圖2G為本發明製作IPS型顯示面板陣列基板的製作流程,如圖2A所示,首先提供一基板100,基板可為玻璃基板,塑膠基板,其他合適材質的基板。然後通過濺鍍的方式形成一層金屬薄膜,金屬薄膜的材質可為鋁、鉬、鎢或者及其合金,濺鍍的厚度為2100埃到3300埃,最好是2500埃到3000埃。接著通過濕蝕刻或者乾蝕刻方式進行顯影蝕刻 製程形成圖案化的柵極10和柵極線(圖中未繪示)。
如圖2B所示,在基板100和柵極10上通過化學氣相沉積形成柵極絕緣層20,該柵極絕緣層的厚度為3300埃到4000埃,並且該柵極絕緣層可以是氧化矽,氮化矽或者氮氧化矽,但不限於此。
接著,如圖2C所示,沉積半導體層,其中半導體的厚度為1600埃到2000埃,其中該半導體層可分為底層的通道層30和上層的參雜層40,其中通道層30的材質為非晶矽,而參雜層的則是通過在非晶矽中進行磷離子的參雜形成。為了形成更好電性的薄膜電晶體,通道層30可以通過兩種不同的沉積速度形成,其中通道層30的底層以低速沉積的方式沉積,而通道層30的上層則通過高速沉積。同樣通過顯影蝕刻方式進行蝕刻製程,形成島狀的半導體。
接下來,如圖2D所示,通過濺鍍的方式,形成一層第一電極,其中第一電極的厚度為300埃到500埃,該第一電極為畫素電極50,畫素電極的材質可以是氧化銦硒或者氧化銦鋅,經過顯影蝕刻製程形成預定的圖案。
形成畫素電極50之後,如圖2E所示,接下來將要形成的是源漏電極,首先通過濺鍍或者其他方式形成一層金屬層,然後通過顯影蝕刻方式將金屬層蝕刻成預定的形狀源極61、漏極62以及資料線(圖中未繪示),在蝕刻源漏電極時需要注意的是,必須將源漏極中間裸露的參雜層40徹底蝕刻乾淨,進行過蝕刻直到露出通道層40。
緊接著將進行鈍化層的形成,如圖2F所示,首先,形成第一鈍化層71,第一鈍化層71的厚度為50埃到250埃,沉積反應氣體為矽 烷和氨氣,其中反應氣體的氣體流量小於6500標準,沉積的功率小於5000瓦。緊接著,形成第二層鈍化層72,同樣沉積反應氣體為矽烷和氨氣,為保持沉積速率,沉積第二鈍化層的沉積壓力大於等於1500兆帕,為了保持優良的絕緣和保護特性,整個鈍化層包含第一和第二鈍化層的厚度總為2000埃到6500埃。其中特別注意的是,沉積第一鈍化層時的沉積功率要小於5500瓦,請參考圖4,圖4為沉積功率和穿透率的關係示意圖,其中橫軸表示的沉積的功率,縱軸表示的是陣列基板穿透率,在沉積功率超過5500瓦時,因為沉積過程中對畫素電極50的傷害,穿透率將出現明顯下降的趨勢,而在5500瓦左右,穿透率保持在一個最高的水準,因此,在沉積第一鈍化層71時沉積功率要小於5500瓦。同樣值得特別注意的是為了保持鈍化層本身的穿透率,沉積第二鈍化層沉積功率應當大於5000瓦,請參考圖5,圖5為第二層鈍化層的沉積功率和穿透率的關係示意圖,其中橫軸表示的沉積的功率,縱軸表示的是陣列基板的穿透率,當沉積功率超過5000瓦時,穿透率會明顯的上升,因此在沉積第二鈍化層需要沉積功率大於5000瓦。鈍化層的形成對穿透率的影響至關重要,這主要是因為在沉積鈍化層時極易造成對下面畫素電極50的傷害,比如說畫素電極中氧的析出,或者過多的氫離子進入畫素電極,都會造成畫素電極的穿透率下降,從而降低了整個陣列基板的穿透率。因此本發明提出了一種製造方法,將鈍化層以多層常的層疊結構形成,從而避免在形成鈍化層時對畫素電極的傷害,降低穿透率。
為了進一步降低鈍化層的沉積製程對畫素電極50的影響,在沉積第一層鈍化層之前,可以對畫素電極進行一個氣體的熱處理製程。採用的熱處理氣體的氮氣,其中熱處理的功率小於1000瓦,請 參考圖6,當熱處理的功率超過1000瓦時整個陣列基板穿透率會隨著功率的增加而降低,因此,熱處理的功率必須小於1000瓦。
最後進行共同電極的製作,如圖2G所示,在第二鈍化層72上通過濺鍍的方式形成一層透明的電極層,厚度為300埃到500埃,然後通過顯影蝕刻製程將透明電極層形成第二電極層80,第二電極層為一梳狀的電極層,第二電極即為共同電極層,材質選自氧化銦鋅和氧化銦硒。形成完共同電極層後,陣列基板的製程基本上就完成了,然後進行配向膜塗布,液晶滴注和貼合等製程形成最後的液晶顯示面板。
本發明的第二實施例,請參考圖3,本發明中的鈍化層可為多層的疊層結構,首先提供一基板100,基板可為玻璃基板,塑膠基板,其他合適材質的基板。然後通過濺鍍的方式形成和光顯影蝕刻製程形成圖案化的柵極10和柵極線(圖中未繪示)。然後在基板100和柵極10上通過化學氣相沉積形成柵極絕緣層20,該柵極絕緣層可以是氧化矽,氮化矽或者氮氧化矽,但不限於此。接著,沉積半導體層,其中該半導體層可分為底層的通道層30和上層的參雜層40,通道層30可以通過兩種不同的沉積速度形成,其中通道層30的底層以低速沉積的方式沉積,而通道層30的上層則通過高速沉積。同樣通過顯影蝕刻方式進行蝕刻製程,形成島狀的半導體。接下來,通過濺鍍的方式,形成一層第一電極,第一電極即為畫素電極50,畫素電極的材質可以是氧化銦硒或者氧化銦鋅,經過顯影蝕刻製程形成預定的圖案。形成畫素電極50之後,接下來將要形成的是源漏電極。緊接著將進行鈍化層的形成,鈍化層的形成對穿透率的影響至關重要,這主要是因為在沉積鈍化 層時極易造成對下面畫素電極50的傷害,比如說畫素電極中氧的析出,或者過多的氫離子進入畫素電極,都會造成畫素電極的穿透率下降,從而降低了整個陣列基板的穿透率。因此本發明提出了一種製造方法,將鈍化層以多層常的層疊結構形成,從而避免在形成鈍化層時對畫素電極的傷害,降低穿透率。同樣,為了進一步減少後續製程對畫素電極的傷害,從而降低穿透率,在沉積第一鈍化層之前,對畫素電極進行熱處理的製程,同時,在熱處理過程中,熱處理的功率要小於1000瓦。其中喏處理的氣體採用氮氣,接下來則進行鈍化層的製作。首先,形成第一鈍化層71,第一鈍化層71的厚度為50埃到250埃,沉積反應氣體為矽烷和氨氣,其中反應氣體的氣體流量小於6500標準,其中特別注意的是,沉積第一鈍化層時的沉積功率要小於5500瓦。緊接著,形成第二層鈍化層72,同樣沉積反應氣體為矽烷和氨氣,為保持沉積速率,沉積第二鈍化層的沉積壓力大於等於1500兆帕,為了保持優良的絕緣和保護特性,整個鈍化層包含第一和第二鈍化層的厚度總為2000埃到6500埃,第二鈍化層包含兩層,第二鈍化層底層72和第二鈍化層上層73。最後進行共同電極的製作,在第二鈍化層72上通過濺鍍的方式形成一層透明的電極層,厚度為300埃到500埃,然後通過顯影蝕刻製程將透明電極層形成第二電極層80,第二電極層為一梳狀的電極層,第二電極即為共同電極層,材質選自氧化銦鋅和氧化銦硒。形成完共同電極層後,陣列基板的製程基本上就完成了,然後進行配向膜塗布,液晶滴注和貼合等製程形成最後的液晶顯示面板。
本領域的普通技術人員應當理解,其依然可以對前述各實施例所記載的技術方案進行修改,或者對其中部分技術特徵進行等同替 換;而這些修改或者替換,並不使相應技術方案的本質脫離本發明各實施例技術方案的精神和範圍。
100‧‧‧基板
20‧‧‧柵極絕緣層
30‧‧‧通道層
40‧‧‧參雜層
50‧‧‧畫素電極
61‧‧‧源極
62‧‧‧漏極
71‧‧‧第一鈍化層
72‧‧‧第二鈍化層底層
80‧‧‧第二電極層

Claims (10)

  1. 一種液晶顯示面板陣列基板的製作方法,包括如下步驟:提供一基板;依次形成柵極、柵極絕緣層、半導體層、第一透明電極、源極和漏極於該基板上;對該第一透明電極進行氣體的熱處理製程,其中熱處理的功率小於1000瓦;再形成第一鈍化層覆蓋該源極、漏極、半導體層和該柵極絕緣層,其中該第一鈍化層的沉積功率小於5500瓦;接著再形成一第二鈍化層覆蓋該第一鈍化層,其中該第二鈍化層的沉積功率大於5000瓦;然後再形成第二透明電極於該鈍化層上。
  2. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第一鈍化層的沉積反應氣體為矽烷和氨氣。
  3. 如申請專利範圍第2項所述的一種液晶顯示面板陣列基板的製作方法,該第一鈍化層使用的沉積反應氣體矽烷和氨氣的氣體流量小於6500標準毫升每分鐘。
  4. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第一鈍化層沉積的厚度為50~250埃。
  5. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第二鈍化層為多層結構。
  6. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第二鈍化層為兩層結構。
  7. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第二鈍化層的沉積壓力大於等於1500兆帕。
  8. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第二鈍化層的沉積反應氣體矽烷和氨氣。
  9. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第一透明電極層為畫素電極,且該畫素電極的材質為氧化銦硒。
  10. 如申請專利範圍第1項所述的一種液晶顯示面板陣列基板的製作方法,該第二透明電極層為共通電極。
TW101110195A 2012-03-09 2012-03-23 一種液晶顯示面板陣列基板的製作方法 TWI582838B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110453765.7A CN102593050B (zh) 2012-03-09 2012-03-09 一种液晶显示面板阵列基板的制作方法

Publications (2)

Publication Number Publication Date
TW201327643A TW201327643A (zh) 2013-07-01
TWI582838B true TWI582838B (zh) 2017-05-11

Family

ID=46481508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110195A TWI582838B (zh) 2012-03-09 2012-03-23 一種液晶顯示面板陣列基板的製作方法

Country Status (2)

Country Link
CN (1) CN102593050B (zh)
TW (1) TWI582838B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738081B (zh) * 2012-07-23 2014-08-13 信利半导体有限公司 Tft液晶显示器array板的制备方法
CN103117249A (zh) * 2013-01-29 2013-05-22 信利半导体有限公司 像素电极上钝化层的制作方法、液晶显示器及其制作方法
CN107065237A (zh) * 2016-12-30 2017-08-18 惠科股份有限公司 一种显示面板制程
CN107591411A (zh) * 2017-07-06 2018-01-16 惠科股份有限公司 一种显示面板和显示装置
CN109103103B (zh) * 2018-07-16 2021-04-23 惠科股份有限公司 薄膜晶体管及其制备方法
US20200166791A1 (en) * 2018-11-23 2020-05-28 Innolux Corporation Panel and method for manufacturing the same
CN109817575A (zh) * 2018-12-24 2019-05-28 惠科股份有限公司 阵列基板的制备方法、装置及阵列基板
CN109742150A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127357A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN102124569A (zh) * 2008-07-02 2011-07-13 应用材料股份有限公司 使用多有源沟道层的薄膜晶体管
CN102142396A (zh) * 2011-03-02 2011-08-03 深超光电(深圳)有限公司 一种边缘电场型液晶显示器阵列基板及其制造方法
TW201133072A (en) * 2009-12-18 2011-10-01 Samsung Electronics Co Ltd Liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577781B1 (ko) * 1999-04-23 2006-05-10 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 패시베이션막 제조방법
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR101100878B1 (ko) * 2004-07-07 2012-01-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101251993B1 (ko) * 2005-02-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101197223B1 (ko) * 2005-09-09 2012-11-02 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127357A (zh) * 2006-08-18 2008-02-20 北京京东方光电科技有限公司 钝化层结构、薄膜晶体管器件及钝化层制造方法
CN102124569A (zh) * 2008-07-02 2011-07-13 应用材料股份有限公司 使用多有源沟道层的薄膜晶体管
TW201133072A (en) * 2009-12-18 2011-10-01 Samsung Electronics Co Ltd Liquid crystal display device
CN102142396A (zh) * 2011-03-02 2011-08-03 深超光电(深圳)有限公司 一种边缘电场型液晶显示器阵列基板及其制造方法

Also Published As

Publication number Publication date
TW201327643A (zh) 2013-07-01
CN102593050A (zh) 2012-07-18
CN102593050B (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
TWI582838B (zh) 一種液晶顯示面板陣列基板的製作方法
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
US8300166B2 (en) Display panel and method of manufacturing the same
TWI497158B (zh) 邊緣電場切換型液晶顯示器及其製造方法
WO2017219411A1 (zh) 阵列基板及其制作方法
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
TWI475643B (zh) 液晶顯示器之陣列基板及其之製造方法
JPWO2014046025A1 (ja) 液晶ディスプレイ
US9048322B2 (en) Display substrate and method of manufacturing the same
CN103676390A (zh) 一种阵列基板及其制作方法、显示装置
JP2022159307A (ja) 表示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
TW201504738A (zh) 畫素結構、顯示面板及其製作方法
CN103456747A (zh) 阵列基板及其制作方法、显示装置
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
TW201421697A (zh) 主動式矩陣基板、顯示裝置及其製造方法
JP2009015199A (ja) 液晶表示装置およびその製造方法
JP5201298B2 (ja) 液晶表示装置およびその製造方法
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
KR20160025671A (ko) 표시 기판 및 그의 제조방법
WO2019100495A1 (zh) Ffs型薄膜晶体管阵列基板及其制作方法
US9366922B2 (en) Thin film transistor array and method for manufacturing the same
JPH10239680A (ja) 液晶表示装置用電極板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees