TW201421697A - 主動式矩陣基板、顯示裝置及其製造方法 - Google Patents

主動式矩陣基板、顯示裝置及其製造方法 Download PDF

Info

Publication number
TW201421697A
TW201421697A TW102134372A TW102134372A TW201421697A TW 201421697 A TW201421697 A TW 201421697A TW 102134372 A TW102134372 A TW 102134372A TW 102134372 A TW102134372 A TW 102134372A TW 201421697 A TW201421697 A TW 201421697A
Authority
TW
Taiwan
Prior art keywords
active matrix
matrix substrate
insulating film
substrate
oxide semiconductor
Prior art date
Application number
TW102134372A
Other languages
English (en)
Inventor
Tohru Okabe
Hirohiko Nishiki
Takeshi Hara
kenichi Kitoh
Hisao Ochi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201421697A publication Critical patent/TW201421697A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

本發明係提供一種具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板、不增加光罩之使用片數而製造該主動式矩陣基板之主動式矩陣基板之製造方法、具備該主動式矩陣基板之顯示裝置、及該顯示裝置之製造方法。本發明之主動式矩陣基板係具有含有包含氧化物半導體之半導體層之薄膜電晶體者，且該主動式矩陣基板至少具有包含氧化物半導體之半導體層、蝕刻阻擋層、及包含旋塗式玻璃材料之層間絕緣膜，於俯視基板主面時，該蝕刻阻擋層覆蓋該半導體層之至少一部分，且該層間絕緣膜覆蓋該蝕刻阻擋層之至少一部分。

Description

主動式矩陣基板、顯示裝置及其製造方法
本發明係關於一種主動式矩陣基板、顯示裝置及其製造方法。更詳細而言，本發明係關於一種具有薄膜電晶體且被用作顯示裝置等電子裝置之構成構件的主動式矩陣基板、顯示裝置及其製造方法。
包含薄膜電晶體(以下，亦稱為TFT(Thin Film Transistor))等元件之主動式矩陣基板係廣泛地用作液晶顯示裝置、有機電致發光顯示裝置、及太陽電池等電子裝置之構成構件。
例如，主動式矩陣基板之電路構成通常具有於包含m列掃描線(以下，亦稱為閘極線)與n行信號線(以下，亦稱為源極線)之m×n矩陣配線之交點設置有作為開關元件之TFT的結構。再者，該TFT之汲極線係與像素電極連接。又，掃描驅動IC(Integrated Circuit，積體電路)、及資料驅動IC等周邊電路係分別與該主動式矩陣基板之閘極線及源極線連接。
上述主動式矩陣基板之電路係因形成於該主動式矩陣基板上之TFT之性能而受到影響。即，由於形成於該主動式矩陣基板上之該TFT之性能因其材質而不同，故而，因形成於該主動式矩陣基板之電路上之該TFT，而擔心電路能否動作、電路規模是否變大、或良率是否降低等。於先前之主動式矩陣基板中，就使該TFT低廉且容易地形成於大型尺寸之玻璃基板上之方面而言，較多地採用a-Si(非晶矽)作為構成半導體層之材料，但於將該a-Si用於半導體層之情形時，遷移 率變低，故而難以實現以高速驅動之較大尺寸之電路。
作為構成上述TFT之半導體層之其他材料，例如有氧化物半導體。
關於將上述氧化物半導體用於半導體層之TFT，例如可列舉以下。
揭示有如下薄膜電晶體(例如，參照專利文獻1)，該薄膜電晶體具有基板、形成於該基板上之閘極電極、藉由閘極絕緣層而與該閘極電極絕緣且包含氧化物半導體之活性層、與該活性層連結之源極電極及汲極電極、以及形成於該活性層之上部面及下部面中之至少一面之界面穩定化層，且該界面穩定化層包含具有3.0~8.0eV之帶隙的氧化物。
揭示有如下薄膜電晶體基板之製造方法(例如，參照專利文獻2)，該方法包括如下步驟：於絕緣基板上形成薄膜電晶體之閘極電極與電容之第1電極；形成覆蓋該閘極電極與該第1電極之閘極絕緣膜；於該閘極絕緣膜上，在形成該閘極電極與該第1電極之位置分別使用氧化物半導體形成半導體層；以與形成於該閘極電極之位置之半導體層相接的方式，形成該薄膜電晶體之源極電極與汲極電極；形成覆蓋該薄膜電晶體之鈍化層；以及形成與形成於該第1電極之位置之半導體層及該汲極電極電性連接並作為該電容之第2電極發揮功能的像素電極；且於該一系列之步驟之任一部位，進行將形成於該閘極電極之位置之半導體層低電阻化之處理。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2010-16348號公報
專利文獻2：日本專利特開2010-243594號公報
將上述氧化物半導體用於半導體層之TFT具有如下特徵：可較將上述a-Si用於半導體層之TFT實現高遷移率，但例如對構成覆蓋TFT之鈍化膜之SiNx(氮化矽)中所含之氫(H)耐受度較弱。具體而言，構成該鈍化膜之SiNx(氮化矽)中所含之氫(H)遷移至該氧化物半導體，與該氧化物半導體中所含之氧(O)鍵結，成為水(H2O)而脫離。此時，由於該氧化物半導體中所含之氧(O)脫離，故而於該氧化物半導體中產生氧缺陷，從而產生該氧化物半導體導體化之類可靠性之問題(例如，於圖3中，鈍化膜222中所含之氫[H]遷移至氧化物半導體217，與該氧化物半導體217中所含之氧[O]鍵結，藉此，於該氧化物半導體217中產生氧缺陷，導致該氧化物半導體217導體化)。
又，於製造大型且高精細之液晶面板之情形時，存在使上述高遷移率與配線間之電容(例如，閘極線與源極線之間之電容)一併降低之課題，例如，使用有形成層間絕緣膜之方法(例如，於圖3中，藉由配置層間絕緣膜219而抑制配線間之電容耦合，或者於圖5中，藉由配置層間絕緣膜419而抑制配線間之電容耦合)，但由於導致追加使用用以形成該層間絕緣膜之曝光用遮罩(以下，亦稱為光罩)之步驟，故而，尚存用以解決亦包含配線間之電容進一步減少在內之上述課題的設計餘地。
上述專利文獻1揭示有可提高活性層之界面特性之薄膜電晶體、其製造方法及具備薄膜電晶體之平板顯示裝置。然而，上述專利文獻1中記載之發明未涉及同時地解決有關覆蓋TFT之鈍化膜中所含之氫(H)導致上述氧化物半導體導體化、及配線間之電容減少的上述課題，從而尚存用以解決上述課題之設計餘地。
又，上述專利文獻2揭示有薄膜電晶體基板之製造方法，該方法係藉由進行使構成電容之半導體層低電阻化之處理，而使該半導體層 導體化，將形成於基板上之電容大電容化，並且防止電容變動。然而，上述專利文獻2中記載之發明未涉及同時地解決有關覆蓋TFT之鈍化膜中所含之氫(H)導致上述氧化物半導體導體化、及配線間之電容減少的上述課題。
本發明係鑒於上述現狀研製而成者，其目的在於提供一種具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板、不增加光罩之使用片數地製造具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板的主動式矩陣基板之製造方法、具備具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板之顯示裝置、以及該顯示裝置之製造方法。
本發明者等人對具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板進行了各種研究，結果著眼於該主動式矩陣基板之較佳之構成。繼而，發現該主動式矩陣基板係具有含有包含氧化物半導體之半導體層之薄膜電晶體之主動式矩陣基板，且該主動式矩陣基板具有：玻璃基板；閘極電極及輔助電容電極，其等形成於該玻璃基板上；閘極絕緣膜，其覆蓋該閘極電極及該輔助電容電極；半導體層，其包含於該閘極絕緣膜上與該閘極電極之至少一部分重疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體；蝕刻阻擋層；層間絕緣膜，其包含旋塗式玻璃材料；該薄膜電晶體之源極電極及汲極電極，其等以與該半導體層之至少一部分相接之方式形成；以及鈍化膜，其覆蓋該薄膜電晶體；且該蝕刻阻擋層係於俯視基板主面時，覆蓋該半導體層之至少一部分，該層間絕緣膜係於俯視基板主面時，覆蓋該蝕刻阻擋層之至少一部分。而且，設想藉此可完美地解決上述課題，從而達成本發明。
即，根據本發明之一態樣，亦可為如下主動式矩陣基板，其係 主動式矩陣基板具有含有包含氧化物半導體之半導體層之薄膜電晶體者，且該主動式矩陣基板具有：玻璃基板；閘極電極及輔助電容電極，其等形成於該玻璃基板上；閘極絕緣膜，其覆蓋該閘極電極及該輔助電容電極；半導體層，其包含於該閘極絕緣膜上與該閘極電極之至少一部分重疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體；蝕刻阻擋層；層間絕緣膜，其包含旋塗式玻璃材料；該薄膜電晶體之源極電極及汲極電極，其等以與該半導體層之至少一部分相接之方式形成；以及鈍化膜，其覆蓋該薄膜電晶體；且該蝕刻阻擋層係於俯視基板主面時，覆蓋該半導體層之至少一部分，該層間絕緣膜係於俯視基板主面時，覆蓋該蝕刻阻擋層之至少一部分。
又，根據本發明之一態樣，亦可為如下顯示裝置，該顯示裝置具備上述主動式矩陣基板、與該主動式矩陣基板對向之基板、及由兩基板夾持之顯示元件。
作為本發明之主動式矩陣基板，只要包含此種構成要素作為必須要素，則不受其他構成要素特別限定。
作為本發明之顯示裝置，只要包含此種構成要素作為必須要素，則不受其他構成要素特別限定。
又，本發明者等人對不增加光罩之使用片數地製造具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板的主動式矩陣基板之製造方法進行了各種研究，結果著眼於具有較佳之構成之該主動式矩陣基板之製造方法。而且，發現該主動式矩陣基板之製造方法係具有含有包含氧化物半導體之半導體層之薄膜電晶體的主動式矩陣基板之製造方法，且該製造方法包括如下步驟：於玻璃基板上形成閘極電極及輔助電容電極；形成覆蓋該閘極電極及該輔助電容電極之閘極絕緣膜；形成包含於該閘極絕緣膜上與該閘極電極之至少一部分重 疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體的半導體層；分別沈積絕緣材料及旋塗式玻璃材料；將該絕緣材料及該旋塗式玻璃材料圖案化，形成包含該絕緣材料之蝕刻阻擋層、及包含旋塗式玻璃材料之層間絕緣膜；以與該半導體層之至少一部分相接之方式，形成該薄膜電晶體之源極電極及汲極電極；以及以覆蓋該薄膜電晶體之方式，形成鈍化膜；且形成該蝕刻阻擋層及該層間絕緣膜之步驟係以於俯視基板主面時，覆蓋該半導體層之與基板側為相反側之面之至少一部分的方式，形成該蝕刻阻擋層，且以於俯視基板主面時，覆蓋該蝕刻阻擋層之與基板側為相反側之面之至少一部分的方式，形成該層間絕緣膜。繼而，設想藉此可完美解決上述課題，從而達成本發明。
即，根據本發明之一態樣，亦可為如下主動式矩陣基板之製造方法，該主動式矩陣基板之製造方法係具有含有包含氧化物半導體之半導體層之薄膜電晶體的主動式矩陣基板之製造方法，且該製造方法包括如下步驟：於玻璃基板上形成閘極電極及輔助電容電極；形成覆蓋該閘極電極及該輔助電容電極之閘極絕緣膜；形成包含於該閘極絕緣膜上與該閘極電極之至少一部分重疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體的半導體層；分別沈積絕緣材料及旋塗式玻璃材料；將該絕緣材料及該旋塗式玻璃材料圖案化，形成包含該絕緣材料之蝕刻阻擋層、及包含旋塗式玻璃材料之層間絕緣膜；以與該半導體層之至少一部分相接之方式，形成該薄膜電晶體之源極電極及汲極電極；以及以覆蓋該薄膜電晶體之方式，形成鈍化膜；且形成該蝕刻阻擋層及該層間絕緣膜之步驟係以於俯視基板主面時，覆蓋該半導體層之與基板側為相反側之面之至少一部分的方式，形成該蝕刻阻擋層，且以於俯視基板主面時，覆蓋該蝕刻阻擋層之與基板側為相反側之面之至少一部分的方式，形 成該層間絕緣膜。
又，根據本發明之一態樣，亦可為如下顯示裝置之製造方法，該顯示裝置之製造方法係使用上述主動式矩陣基板之製造方法而獲得主動式矩陣基板，並由該主動式矩陣基板與和該主動式矩陣基板對向之基板夾持顯示元件。
作為本發明之主動式矩陣基板之製造方法，只要包含此種步驟作為必須步驟，則不受其他步驟所特別限定。
作為本發明之顯示裝置之製造方法，只要包含此種步驟作為必須步驟，則不受其他步驟所特別限定。
根據本發明之一態樣，可提供一種具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板、不增加光罩之使用片數地製造具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板的主動式矩陣基板之製造方法、具備具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板之顯示裝置、以及該顯示裝置之製造方法。
10、210‧‧‧主動式矩陣基板
11、211、411‧‧‧TFT
12、212、512、612‧‧‧輔助電容部
13、213、413、513、613‧‧‧玻璃基板
14、214、414‧‧‧閘極電極
15、215、515、615‧‧‧輔助電容電極
16、216、416、516、616‧‧‧閘極絕緣膜
17a、17b、217‧‧‧半導體層(氧化物半導體)
18、218、518、618‧‧‧蝕刻阻擋層
19、219、419‧‧‧層間絕緣膜
20、220、420‧‧‧源極電極
21、221、421、521、621‧‧‧汲極電極
22、222、422‧‧‧鈍化膜
423‧‧‧半導體層(a-Si)
圖1係實施形態1之主動式矩陣基板之剖面示意圖。
圖2係表示實施形態1之主動式矩陣基板所具有之TFT及輔助電容部之製造過程的步驟圖。
圖3係比較形態1之先前之主動式矩陣基板之剖面示意圖。
圖4係表示比較形態1之先前之主動式矩陣基板所具有之TFT之製造過程的步驟圖。
圖5係表示a-Si用於半導體層之先前之TFT之剖面示意圖。
圖6係表示先前之輔助電容部之剖面示意圖。
圖7係表示先前之輔助電容部之變形例之剖面示意圖。
以下對本發明之主動式矩陣基板中之其他較佳之態樣進行說明。再者，本發明之主動式矩陣基板之各種態樣可進行適當組合。
本說明書中，所謂圖案化係指例如對沈積有需要形成之層或膜之基板整體塗佈感光性之光阻劑等，並將該光阻劑等進行曝光，藉此形成光阻劑圖案，並利用蝕刻將自該光阻劑圖案露出之需要形成之層或膜去除後，剝離該光阻劑圖案，形成需要形成之層或膜。
根據本發明之主動式矩陣基板之一態樣，上述氧化物半導體亦可包含銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)。
根據上述態樣，上述半導體層例如包含作為上述氧化物半導體之In-Ga-Zn-O，且遷移率高於a-Si，適於以高速驅動之電路。
又，作為上述氧化物半導體之構成，例如亦可為包含銦(In)、錫(Tin)、鋅(Zn)、及氧(O)之In-Tin-Zn-O、或包含銦(In)、鋁(Al)、鋅(Zn)、及氧(O)之In-Al-Zn-O等除In-Ga-Zn-O以外之氧化物半導體。
根據本發明之主動式矩陣基板之一態樣，上述旋塗式玻璃材料亦可為感光性。
根據上述態樣，感光性之旋塗式玻璃材料可進行曝光。因此，如下所述，可將包含該旋塗式玻璃材料之上述層間絕緣膜、及包含上述絕緣材料之上述蝕刻阻擋層同時進行圖案化(例如圖1所示，以層間絕緣膜19之側壁與蝕刻阻擋層18之側壁一體化之方式，將該層間絕緣膜19與該蝕刻阻擋層18同時進行圖案化)。藉此，與使用有如下所述之非感光性之旋塗式玻璃材料製造先前之主動式矩陣基板之情形相比，可削減光罩之使用片數。
根據本發明之主動式矩陣基板之一態樣，上述蝕刻阻擋層亦可與上述半導體層之與上述玻璃基板側為相反側之面之至少一部分相接。
又，根據本發明之主動式矩陣基板之一態樣，上述層間絕緣膜之上述玻璃基板側之面亦可與上述蝕刻阻擋層之與該玻璃基板側為相反側之面之至少一部分相接。
根據上述態樣，由於在包含上述氧化物半導體之上述半導體層與上述鈍化膜之間，形成上述蝕刻阻擋層及上述層間絕緣膜，故而可充分確保包含該氧化物半導體之該半導體層與該鈍化膜之間之距離。具體而言，包含該氧化物半導體之該半導體層與該鈍化膜可以相當於該蝕刻阻擋層之厚度與該層間絕緣膜之厚度之和的距離隔開地配置(例如圖1所示，包含氧化物半導體之半導體層17a與鈍化膜22可以相當於蝕刻阻擋層18之厚度與層間絕緣膜19之厚度之和的距離隔開地配置)。藉此，可充分地防止該鈍化膜中所含之氫(H)向該氧化物半導體遷移而與該氧化物半導體中所含之氧(O)鍵結，亦可充分防止該氧化物半導體導體化，故而，可提供具有充分地實現高可靠性之薄膜電晶體之主動式矩陣基板。
又，根據上述態樣，亦可充分降低配線間之電容(例如，閘極線與源極線之間之電容)。具體而言，例如，由於在上述閘極電極與上述源極電極之間形成上述蝕刻阻擋層及上述層間絕緣膜，故而可將該閘極電極與該源極電極之間之距離充分地分隔(例如圖1所示，由於在閘極電極14與源極電極20之間形成蝕刻阻擋層18及層間絕緣膜19，故而可將該閘極電極14與該源極電極20之間之距離充分地分隔)。藉此，可充分降低上述配線間之電容，故而，可提供具有充分地實現低電容之薄膜電晶體之主動式矩陣基板。
因此，藉由如上所述，根據本發明之主動式矩陣基板，可提供具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板。
此處，於較佳地發揮本發明之一態樣之效果之方面，上述氧化物半導體與上述鈍化膜之間之距離較佳為0.2μm以上、3.0μm以下。
又，上述蝕刻阻擋層之厚度並無特別限定，但較佳為0.05μm以上、0.2μm以下。
又，上述層間絕緣膜之厚度並無特別限定，但較佳為1.5μm以上、2.5μm以下。
又，上述配線間之電容係根據所驅動之液晶面板之尺寸及精細度而適當規定。
此處，對本發明之主動式矩陣基板所具有之輔助電容部進行說明。通常，較佳為使輔助電容部之電容儘可能增大。
圖6係表示先前之輔助電容部之剖面示意圖。於圖6所示之輔助電容部512中，電極間之電容(輔助電容電極515與汲極電極521之間之電容)係於該電極間存在閘極絕緣膜516及蝕刻阻擋層518之情形。此處，存在為進一步增大輔助電容部512之電容，而擴大電極間所重疊之面積之情形，但將導致液晶面板之開口率降低。
此處，說明為進一步增大輔助電容部之電容(電極間之電容)而考慮圖7所示之輔助電容部612的情形。圖7係表示先前之輔助電容部之變形例之剖面示意圖，且係將蝕刻阻擋層與閘極絕緣膜一併某種程度地去除而成者。於如圖7所示之輔助電容部612中，電極間之電容(輔助電容電極615與汲極電極621之間之電容)係於該電極間存在閘極絕緣膜616之情形。此處，如圖7所示之輔助電容部612之電容可相比圖6所示之輔助電容部512之電容而增大，但會導致基板面內之不均變大。
此處，於本發明之主動式矩陣基板所具有之輔助電容部中，於對如下所述之上述蝕刻阻擋層進行乾式蝕刻時導入之氫(H)係藉由與上述氧化物半導體中所含之氧(O)鍵結，而於該氧化物半導體中產生氧缺陷，從而該氧化物半導體進行導體化(例如，於圖1中，於對蝕刻阻擋層18進行乾式蝕刻時導入之氫(H)藉由與氧化物半導體17b中所含 之氧(O)鍵結，而於該氧化物半導體17b中產生氧缺陷，從而氧化物半導體17b進行導體化)。因此，由於包含該氧化物半導體之上述半導體層導體化，故而電極間之電容(例如，圖1中之輔助電容電極15與汲極電極21之間之電容)與在該電極間存在上述閘極絕緣膜(例如，圖1中之閘極絕緣膜16)之情形時之電容相等。因此，例如，圖1所示之輔助電容部12之電容可比圖6所示之輔助電容部512之電容增大，故而本發明之主動式矩陣基板之態樣於增大輔助電容部之電容之方面亦較佳。
例如，於上述閘極絕緣膜(例如，氧化矽[SiO2])之厚度為0.3μm，上述蝕刻阻擋層(例如，氧化矽[SiO2])之厚度為0.1μm之情形時，可藉由使用使如上所述之上述輔助電容部之上述氧化物半導體(In-Ga-Zn-O)導體化之製程，而使該輔助電容部之電容(與存在該閘極絕緣膜之情形相等之電容)較如圖6所示之先前之上述輔助電容部512之電容(存在上述閘極絕緣膜516及上述蝕刻阻擋層518之情形時之電容)增大25%。因此，於設計輔助電容部時，可將具有相同電容所需之輔助電容部之尺寸較先前降低25%，故而，具有可將液晶面板之輔助電容部導致之透過率之損失量削減25%之類的優點。又，作為使該氧化物半導體(In-Ga-Zn-O)導體化之製程，例如，以四氟化碳(CF4)或氧氣(O2)等蝕刻氣體蝕刻該輔助電容部之蝕刻阻擋層，且於用以容易去除感光性之光阻劑之氧氣(O2)等之灰化(ashing)處理後，進行5秒左右之使該氧化物半導體(In-Ga-Zn-O)導體化之氫氣等之處理。再者，作為使該氧化物半導體(In-Ga-Zn-O)導體化之氣體，只要為氧氣以外即可，亦可為氮氣或氬(Ar)氣。又，上述輔助電容部之電容係根據所驅動之液晶面板之尺寸及精細度而適當規定。
關於本發明之顯示裝置中之其他較佳之態樣，亦可具備具有上述較佳之各種態樣之本發明之主動式矩陣基板、與該主動式矩陣基板對向之基板、及由兩基板夾持之顯示元件。再者，本發明之顯示裝置 之各種態樣可適當地進行組合。
繼而，以下對本發明之主動式矩陣基板之製造方法中之其他較佳之態樣進行說明。再者，本發明之主動式矩陣基板之製造方法之各種態樣可適當進行組合。
根據本發明之主動式矩陣基板之製造方法之一態樣，上述氧化物半導體亦可包含銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)。
根據本發明之主動式矩陣基板之製造方法之一態樣，上述旋塗式玻璃材料亦可為感光性。
根據上述態樣，感光性之旋塗式玻璃材料可進行曝光。因此，可將包含該旋塗式玻璃材料之上述層間絕緣膜、及包含上述絕緣材料之上述蝕刻阻擋層同時進行圖案化(例如圖1所示，以層間絕緣膜19之側壁與蝕刻阻擋層18之側壁一體化之方式，將該層間絕緣膜19與該蝕刻阻擋層18同時進行圖案化)。藉此，與使用如下所述之非感光性之旋塗式玻璃材料製造先前之主動式矩陣基板之情形相比，可削減光罩之使用片數。
根據本發明之主動式矩陣基板之製造方法之一態樣，形成上述蝕刻阻擋層及上述層間絕緣膜之步驟亦可將該蝕刻阻擋層以與上述半導體層之與上述玻璃基板側為相反側之面之至少一部分相接的方式形成。
又，根據本發明之主動式矩陣基板之製造方法之一態樣，形成上述蝕刻阻擋層及上述層間絕緣膜之步驟亦可將該層間絕緣膜以該層間絕緣膜之上述玻璃基板側之面與該蝕刻阻擋層之與該玻璃基板側為相反側之面之至少一部分相接的方式形成。
根據上述態樣，由於在包含上述氧化物半導體之上述半導體層與上述鈍化膜之間，形成上述蝕刻阻擋層及上述層間絕緣膜，故而可充分確保包含該氧化物半導體之該半導體層與該鈍化膜之間之距離。 具體而言，包含該氧化物半導體之該半導體層與該鈍化膜可以相當於該蝕刻阻擋層之厚度與該層間絕緣膜之厚度之和的距離隔開地配置(例如圖1所示，包含氧化物半導體之半導體層17a與鈍化膜22可以相當於蝕刻阻擋層18之厚度與層間絕緣膜19之厚度之和的距離隔開地配置)。藉此，可充分防止該鈍化膜中所含之氫(H)向該氧化物半導體遷移而與該氧化物半導體中所含之氧(O)鍵結，從而可充分防止該氧化物半導體導體化，故而可提供具有充分地實現高可靠性之薄膜電晶體之主動式矩陣基板之製造方法。
又，根據上述態樣，亦可充分降低配線間之電容(例如，閘極線與源極線之間之電容)。具體而言，例如，由於在上述閘極電極與上述源極電極之間形成上述蝕刻阻擋層及上述層間絕緣膜，故而可將該閘極電極與該源極電極之間之距離充分地分隔(例如圖1所示，由於在閘極電極14與源極電極20之間形成蝕刻阻擋層18及層間絕緣膜19，故而可將該閘極電極14與該源極電極20之間之距離充分地分隔)。藉此，可充分降低上述配線間之電容，故而，可提供具有充分地實現低電容之薄膜電晶體之主動式矩陣基板之製造方法。
因此，如上所述，根據本發明之主動式矩陣基板之製造方法，可提供不增加光罩之使用片數地製造具有充分地實現高可靠性且低電容之薄膜電晶體之主動式矩陣基板的主動式矩陣基板之製造方法。
藉由本發明之主動式矩陣基板之製造方法所獲得的主動式矩陣基板之較佳之態樣係與上述本發明之主動式矩陣基板之較佳之態樣相同。
關於本發明之顯示裝置之製造方法中之其他較佳之態樣，亦可使用具有上述較佳之各種態樣之本發明之主動式矩陣基板之製造方法，獲得主動式矩陣基板，並由該主動式矩陣基板及與該主動式矩陣基板對向之基板夾持顯示元件。再者，本發明之顯示裝置之製造方法 之各種態樣可適當地進行組合。
藉由本發明之顯示裝置之製造方法所獲得的顯示裝置之較佳之態樣係與上述本發明之顯示裝置之較佳之態樣相同。
上述各態樣亦可於不脫離本發明之精神之範圍內適當地進行組合。
以下揭示實施形態，參照圖式對本發明進一步詳細地進行說明，但本發明並非僅限定於該等實施形態。
上述主動式矩陣基板之基本構成係一般而言為形成於作為絕緣基板之玻璃基板上之TFT、及輔助電容部等。
[實施形態1]
使用圖1，對實施形態1之主動式矩陣基板10進行說明。圖1係實施形態1之主動式矩陣基板之剖面示意圖。
於實施形態1之主動式矩陣基板10中，主動式矩陣基板10之基本構成為形成於玻璃基板13上之TFT11、及輔助電容部12。
於實施形態1之主動式矩陣基板10中，上述TFT11具有：閘極電極14，其形成於上述玻璃基板13上；閘極絕緣膜16，其以覆蓋該閘極電極14之方式形成；半導體層17a，其包含以於該閘極絕緣膜16上與該閘極電極14重疊之方式形成之氧化物半導體；蝕刻阻擋層18，其以與該半導體層17a之與該玻璃基板13側為相反側之面之一部分相接的方式形成；層間絕緣膜19，其以與該蝕刻阻擋層18之與該玻璃基板13側為相反側之面實質上全部相接的方式形成；該TFT11之源極電極20及汲極電極21，其等以與該半導體層17a之一部分相接之方式形成；以及鈍化膜22，其以覆蓋該TFT11之方式形成。
於實施形態1之主動式矩陣基板10中，上述輔助電容部12具有：輔助電容電極15，其形成於上述玻璃基板13上；閘極絕緣膜16，其以覆蓋該輔助電容電極15之方式形成；半導體層17b，其包含以於該閘 極絕緣膜16上與該輔助電容電極15重疊之方式形成之氧化物半導體；蝕刻阻擋層18，其以與該半導體層17b之與該玻璃基板13側為相反側之面之一部分相接的方式形成；層間絕緣膜19，其以與該蝕刻阻擋層18之與該玻璃基板13側為相反側之面實質上全部相接的方式形成；上述TFT11之汲極電極21，其以與該半導體層17b之一部分相接之方式形成；以及鈍化膜22，其以覆蓋該TFT11之方式形成。
於實施形態1之主動式矩陣基板10中，構成上述半導體層17a之氧化物半導體係包含銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)之In-Ga-Zn-O。藉此，遷移率高於將a-Si用於半導體層之情形，可實現以高速驅動之電路。
於實施形態1之主動式矩陣基板10中，上述蝕刻阻擋層18係包含絕緣材料。作為該絕緣材料，例如有SiO2等。
於實施形態1之主動式矩陣基板10中，上述層間絕緣膜19係包含感光性之旋塗式玻璃材料。作為該感光性之旋塗式玻璃材料，例如有市售之矽氧烷系之旋塗式玻璃材料等。藉此，該感光性之旋塗式玻璃材料可進行曝光，故而，可將包含該旋塗式玻璃材料之該層間絕緣膜19、與上述蝕刻阻擋層18同時進行圖案化。因此，如下所述，製造實施形態1之主動式矩陣基板10之情形係與製造比較形態1之主動式矩陣基板210之情形相比，可將光罩之使用片數削減1片。
因此，如上所述，根據實施形態1之主動式矩陣基板10，由於在包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層17a與上述鈍化膜22之間，形成上述蝕刻阻擋層18及上述層間絕緣膜19，故而可充分確保包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17a與該鈍化膜22之間之距離。具體而言，包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17a與該鈍化膜22可以相當於該蝕刻阻擋層18之厚度與該層間絕緣膜19之厚度之和的距離隔開地配置。藉此，可充分防止該鈍化膜22中 所含之氫(H)向該氧化物半導體(In-Ga-Zn-O)遷移而與該氧化物半導體(In-Ga-Zn-O)中所含之氧(O)鍵結，亦可充分防止該氧化物半導體(In-Ga-Zn-O)導體化，故而，可提供具有充分地實現高可靠性之TFT11之主動式矩陣基板10。
又，如上所述，根據實施形態1之主動式矩陣基板10，亦可充分降低配線間之電容。具體而言，例如，由於在上述閘極電極14與上述源極電極20之間，形成上述蝕刻阻擋層18及上述層間絕緣膜19，故而可將該閘極電極14與該源極電極20之間之距離充分地分隔。藉此，可充分降低上述配線間之電容，故而可提供具有充分地實現低電容之TFT11之主動式矩陣基板10。
因此，如上所述，根據實施形態1之主動式矩陣基板10，可提供具有充分地實現高可靠性且低電容之TFT11之主動式矩陣基板10。
此處，於實施形態1之主動式矩陣基板10中，上述蝕刻阻擋層18之厚度為0.1μm，上述層間絕緣膜19之厚度為2.0μm，包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層17a與上述鈍化膜22之間之距離為2.1μm。
又，於實施形態1之主動式矩陣基板10所具有之輔助電容部12中，對如下所述之上述蝕刻阻擋層18進行乾式蝕刻時導入的氫(H)藉由與包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層17b中所含之氧(O)鍵結，而於該氧化物半導體中(In-Ga-Zn-O)產生氧缺陷，從而該氧化物半導體(In-Ga-Zn-O)進行導體化。因此，由於包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17b導體化，故而電極間之電容(上述輔助電容電極15與上述汲極電極21之間之電容)變得與在該電極間存在上述閘極絕緣膜16之情形相等。因此，如下所述，亦於可使該輔助電容部12之電容相較比較形態1之主動式矩陣基板210所具有之輔助電容部212之電容增大之方面較佳。例如，於該閘極絕緣膜16(例如，氧 化矽[SiO2])之厚度為0.3μm、該蝕刻阻擋層18(例如，氧化矽[SiO2])之厚度為0.1μm之情形時，可藉由使用如上所述使該輔助電容部12之包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17b導體化之製程，而使該輔助電容部12之電容(與存在該閘極絕緣膜16之情形相等之電容)相較圖6所示之先前之上述輔助電容部512之電容(存在上述閘極絕緣膜516及上述蝕刻阻擋層518之情形時之電容)增大25%。因此，於設計輔助電容部時，可將具有相同電容所需之輔助電容部之尺寸較先前降低25%，故而，具有可將液晶面板之輔助電容部導致之透過率之損失量削減25%之類的優點。又，作為使包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17b導體化之製程，例如，以四氟化碳(CF4)或氧氣(O2)等蝕刻氣體蝕刻該輔助電容部12之蝕刻阻擋層18，且於用以容易去除感光性之光阻劑之氧氣(O2)等之灰化處理後，進行5秒左右之使包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17b導體化之氫氣等之處理。再者，作為使包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17b導體化之氣體，只要為氧氣以外即可，亦可為氮氣或氬(Ar)氣。
再者，實施形態1之主動式矩陣基板10中之液晶顯示模式並無特別限定，例如，可採用MVA(Multi-Domain Vertical Alignment，多區域垂直配向)模式、IPS(In-Plane Switching，共平面切換)模式、FFS(Fringe Field Switching，邊緣電場切換)模式、TBA(Transverse Bend Alignment，橫向彎曲配向)模式。又，可亦較佳地應用於使用有PSA(Polymer Sustained Alignment，聚合物穩定配向)技術、或光配向技術者。又，像素形狀亦無限定，可為縱長像素，亦可為橫長像素，亦可為ㄑ字形狀之像素，亦可為三角形排列。
繼而，實施形態1之顯示裝置係具備上述實施形態1之主動式矩陣基板10、與該主動式矩陣基板10對向之基板、及由兩基板夾持之顯示元件者。此處，作為實施形態1之較佳之顯示裝置，存在如下液晶 顯示裝置，該液晶顯示裝置具備該主動式矩陣基板10、與該主動式矩陣基板10對向之CF(color filter，彩色濾光片)基板、以及由兩基板夾持之顯示元件及液晶層。
繼而，使用圖2，對實施形態1之主動式矩陣基板10所具有之上述TFT11、及上述輔助電容部12之製造方法進行說明。圖2係表示實施形態1之主動式矩陣基板所具有之TFT及輔助電容部之製造過程的步驟圖。此處，實施形態1之主動式矩陣基板10之製造方法包括閘極電極及輔助電容電極形成步驟、閘極絕緣膜形成步驟、半導體層形成步驟、蝕刻阻擋層及層間絕緣膜形成步驟、源極電極及汲極電極形成步驟、鈍化膜形成步驟、以及像素電極形成步驟。
(閘極電極及輔助電容電極形成步驟)
對玻璃基板13整體連續地沈積例如銅(Cu)、及鈦(Ti)之金屬膜。繼而，對連續地沈積有該銅(Cu)、及該鈦(Ti)之金屬膜之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該銅(Cu)、及該鈦(Ti)之金屬膜去除後，剝離該光阻劑圖案，藉此形成閘極電極14、及輔助電容電極15。此處，該閘極電極14、及該輔助電容電極15之厚度為0.5μm左右。
(閘極絕緣膜形成步驟)
對利用上述閘極電極及輔助電容電極形成步驟形成有上述閘極電極14、及上述輔助電容電極15之基板整體沈積例如氧化矽(SiO2)、或氮化矽(SiNx)之絕緣材料，藉此形成閘極絕緣膜16。此處，該閘極絕緣膜16之厚度為0.4μm左右。
(半導體層形成步驟)
對利用上述閘極絕緣膜形成步驟形成有上述閘極絕緣膜16之基板整體沈積作為氧化物半導體之In-Ga-Zn-O。繼而，於空氣中或氮氣 環境中進行退火，對沈積有作為該氧化物半導體之In-Ga-Zn-O之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此，形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之In-Ga-Zn-O去除後，剝離該光阻劑圖案，藉此形成半導體層17a、及半導體層17b。此處，該半導體層17a、及該半導體層17b之厚度為0.05μm左右。
(蝕刻阻擋層及層間絕緣膜形成步驟)
對利用上述半導體層形成步驟形成有上述半導體層17a、及上述半導體層17b之基板整體，例如以CVD(Chemical Vapor Deposition(化學氣相沈積)，化學蒸鍍)裝置等成膜裝置沈積氧化矽(SiO2)之絕緣材料。此處，於沈積該氧化矽(SiO2)之絕緣材料之前，可藉由進行一氧化二氮(N2O)或氧氣(O2)等之電漿處理，而對容易利用真空處理或電漿處理脫附氧氣(O2)之上述氧化物半導體即In-Ga-Zn-O供給充分之氧氣(O2)，其後，立即將該氧化矽(SiO2)之絕緣材料沈積於作為該氧化物半導體之In-Ga-Zn-O上，從而可保護作為該氧化物半導體之In-Ga-Zn-O，故而可獲得穩定之電晶體特性。繼而，對沈積有該氧化矽(SiO2)之絕緣材料之基板整體塗佈感光性之旋塗式玻璃材料(例如，市售之矽氧烷系之旋塗式玻璃材料)，並將該旋塗式玻璃材料進行曝光，藉此形成圖案。其後，於空氣中或氮氣環境中進行退火，利用乾式蝕刻將自該圖案露出之該氧化矽(SiO2)之絕緣材料去除，藉此形成包含絕緣材料之蝕刻阻擋層18、及包含該旋塗式玻璃材料之層間絕緣膜19。此處，該蝕刻阻擋層18之厚度為0.1μm左右，該層間絕緣膜19之厚度為2.0μm左右。此處，亦可藉由將作為上一步驟之上述半導體層之退火、與上述旋塗式玻璃材料之退火同時進行而使製造過程縮短。
(源極電極及汲極電極形成步驟)
對利用上述蝕刻阻擋層及層間絕緣膜形成步驟形成有上述蝕刻 阻擋層18、及上述層間絕緣膜19之基板整體連續地沈積例如銅(Cu)、及鈦(Ti)之金屬膜。繼而，對連續地沈積有該銅(Cu)、及該鈦(Ti)之金屬膜之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該銅(Cu)、及該鈦(Ti)之金屬膜去除後，剝離該光阻劑圖案，藉此形成源極電極20、及汲極電極21。此處，該源極電極20、及該汲極電極21之厚度為0.5μm左右。
(鈍化膜形成步驟)
對利用上述源極電極及汲極電極形成步驟形成有上述源極電極20、及上述汲極電極21之基板整體沈積例如防濕性優異之氮化矽(SiNx)之絕緣材料。繼而，於空氣中進行退火，對沈積有該氮化矽(SiNx)之絕緣材料之基板整體塗佈感光性之光阻劑(例如，有機絕緣膜)，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，再次進行退火，利用乾式蝕刻將自該光阻劑圖案露出之該氮化矽(SiNx)之絕緣材料去除，藉此形成鈍化膜22。此處，該鈍化膜22之厚度為0.3μm左右。
(像素電極形成步驟)
對利用上述鈍化膜形成步驟形成有上述鈍化膜22之基板整體沈積例如氧化銦錫(ITO)之透明金屬。繼而，對沈積有該氧化銦錫(ITO)之透明金屬之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該氧化銦錫(ITO)之透明金屬去除後，剝離該光阻劑圖案，進行退火，藉此形成像素電極(未圖示)。此處，該像素電極之厚度為0.1μm左右。
由此，可以上述方式，製造實施形態1之主動式矩陣基板10。
於實施形態1之主動式矩陣基板10之製造方法中，構成上述半導 體層17a之氧化物半導體係包含銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)之In-Ga-Zn-O。藉此，遷移率高於將a-Si用於半導體層之情形，從而可實現以高速驅動之電路。
於實施形態1之主動式矩陣基板10之製造方法中，由於上述感光性之旋塗式玻璃材料可進行曝光，故而可將包含該旋塗式玻璃材料之該層間絕緣膜19、與上述蝕刻阻擋層18同時進行圖案化。因此，如圖2所示，由於實施形態1之主動式矩陣基板10之製造方法中之曝光步驟為6個步驟，故而光罩之使用片數成為6片，從而如下所述地製造實施形態1之主動式矩陣基板10之情形與製造比較形態1之主動式矩陣基板210之情形相比，可將光罩之使用片數削減1片。又，於實施形態1之主動式矩陣基板10之製造方法中，使用有該感光性之旋塗式玻璃材料之情形時，利用蝕刻去除該蝕刻阻擋層18即可，但於使用非感光性之旋塗式玻璃材料之情形時，利用蝕刻去除該蝕刻阻擋層18及該層間絕緣膜19，故而，使用該感光性之旋塗式玻璃材料之情形係與使用該非感光性之旋塗式玻璃材料之情形相比，可縮短蝕刻時間。
因此，如上所述，根據實施形態1之主動式矩陣基板10之製造方法，由於在包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層17a與上述鈍化膜22之間，形成上述蝕刻阻擋層18及上述層間絕緣膜19，故而可充分確保包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17a與該鈍化膜22之間之距離。具體而言，包含該氧化物半導體(In-Ga-Zn-O)之該半導體層17a與該鈍化膜22可以相當於該蝕刻阻擋層18之厚度與該層間絕緣膜19之厚度之和的距離隔開地配置。藉此，可充分防止該鈍化膜22中所含之氫(H)向該氧化物半導體(In-Ga-Zn-O)遷移而與該氧化物半導體(In-Ga-Zn-O)中所含之氧(O)鍵結，亦可充分防止導致該氧化物半導體(In-Ga-Zn-O)導體化，故而，可提供具有充分地實現高可靠性之TFT11之主動式矩陣基板10之製造方法。
又，如上所述，根據實施形態1之主動式矩陣基板10之製造方法，亦可充分降低配線間之電容。具體而言，例如，由於在上述閘極電極14與上述源極電極20之間形成上述蝕刻阻擋層18及上述層間絕緣膜19，故而可將該閘極電極14與該源極電極20之間之距離充分地分隔。藉此，可充分降低上述配線間之電容，故而，可提供具有充分地實現低電容之TFT11之主動式矩陣基板10之製造方法。
由此，如上所述，根據實施形態1之主動式矩陣基板10之製造方法，可提供不增加光罩之使用片數地製造具有充分地實現高可靠性且低電容之TFT11之主動式矩陣基板10的主動式矩陣基板10之製造方法。
此處，於實施形態1之主動式矩陣基板10之製造方法中，包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層17a與上述鈍化膜22之間之距離為2.1μm。
繼而，實施形態1之顯示裝置之製造方法係使用上述實施形態1之主動式矩陣基板10之製造方法，獲得該主動式矩陣基板10，並由該主動式矩陣基板10及與該主動式矩陣基板10對向之基板夾持顯示元件。此處，作為實施形態1之較佳之顯示裝置之製造方法，存在如下液晶顯示裝置之製造方法：使用該主動式矩陣基板10之製造方法，獲得該主動式矩陣基板10，並由該主動式矩陣基板10及與該主動式矩陣基板10對向之CF基板夾持顯示元件及液晶層。
[比較形態1]
使用圖3，對比較形態1之主動式矩陣基板210進行說明。圖3係比較形態1之先前之主動式矩陣基板之剖面示意圖。
於比較形態1之主動式矩陣基板210中，主動式矩陣基板210之基本構成係形成於玻璃基板213上之TFT211、及輔助電容部212。
於比較形態1之主動式矩陣基板210中，上述TFT211具有：閘極 電極214，其形成於上述玻璃基板213上；層間絕緣膜219，其以與該閘極電極214之一部分相接之方式形成；閘極絕緣膜216，其以覆蓋該閘極電極214及該層間絕緣膜219之方式形成；半導體層217，其包含以於該閘極絕緣膜216上與該閘極電極214重疊之方式形成之氧化物半導體；蝕刻阻擋層218，其以與該半導體層217之與該玻璃基板213側為相反側之面之一部分相接的方式形成；該TFT211之源極電極220及汲極電極221，其等以與該半導體層217之一部分相接之方式形成；以及鈍化膜222，其以覆蓋該TFT211之方式形成。
於比較形態1之主動式矩陣基板210中，上述輔助電容部212具有：輔助電容電極215，其形成於上述玻璃基板213上；層間絕緣膜219，其以覆蓋該輔助電容電極215之方式形成；閘極絕緣膜216，其以覆蓋該層間絕緣膜219之方式形成；蝕刻阻擋層218，其以覆蓋該閘極絕緣膜216之方式形成；汲極電極221，其以覆蓋該蝕刻阻擋層218之方式形成；以及鈍化膜222。
於比較形態1之主動式矩陣基板210中，構成上述半導體層217之氧化物半導體係包含銦(In)、鎵(Ga)、鋅(Zn)、及氧(O)之In-Ga-Zn-O。
於比較形態1之主動式矩陣基板210中，上述蝕刻阻擋層218係包含絕緣材料。作為該絕緣材料，例如有SiO2等。
於比較形態1之主動式矩陣基板210中，上述層間絕緣膜219係包含非感光性之旋塗式玻璃材料。為將該非感光性之旋塗式玻璃材料進行圖案化，而追加塗佈感光性之光阻劑並將該光阻劑曝光等步驟。因此，如下所述，製造比較形態1之主動式矩陣基板210之情形係與製造實施形態1之主動式矩陣基板10之情形相比，光罩之使用片數增加1片。
因此，如上所述，根據比較形態1之主動式矩陣基板210，由於 在包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層217與上述鈍化膜222之間僅形成上述蝕刻阻擋層218，故而無法充分確保包含該氧化物半導體(In-Ga-Zn-O)之該半導體層217與該鈍化膜222之間之距離。具體而言，包含該氧化物半導體(In-Ga-Zn-O)之該半導體層217與該鈍化膜222係以相當於該蝕刻阻擋層218之厚度之距離隔開地配置。藉此，無法充分防止該鈍化膜222中所含之氫(H)向該氧化物半導體(In-Ga-Zn-O)遷移而與該氧化物半導體(In-Ga-Zn-O)中所含之氧(O)鍵結，亦無法充分防止該氧化物半導體(In-Ga-Zn-O)導體化。
又，如上所述，根據比較形態1之主動式矩陣基板210，亦無法充分降低配線間之電容。具體而言，例如，由於在上述閘極電極214與上述源極電極220之間形成上述閘極絕緣膜216，故而無法將該閘極電極214與該源極電極220之間之距離充分地分隔。藉此，無法充分降低上述配線間之電容。
此處，於比較形態1之主動式矩陣基板210中，上述蝕刻阻擋層218之厚度為0.1μm，上述閘極絕緣膜216之厚度為0.3μm，包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層217與上述鈍化膜222之間之距離為0.1μm。
又，於比較形態1之主動式矩陣基板210所具有之輔助電容部212中，電極間之電容(上述輔助電容電極215與上述汲極電極221之間之電容)係於該電極間存在上述層間絕緣膜219、上述閘極絕緣膜216、及上述蝕刻阻擋層218之情形時之電容。因此，該輔助電容部212之電容無法相較實施形態1之主動式矩陣基板10所具有的輔助電容部12之電容增大。
繼而，比較形態1之顯示裝置係具備上述比較形態1之主動式矩陣基板210、與該主動式矩陣基板210對向之基板、及由兩基板夾持之顯示元件者。此處，作為比較形態1之顯示裝置，存在如下液晶顯示 裝置，該液晶顯示裝置具備該主動式矩陣基板210、與該主動式矩陣基板210對向之CF(彩色濾光片)基板、以及由兩基板夾持之顯示元件及液晶層。
繼而，使用圖4，對比較形態1之主動式矩陣基板210所具有之上述TFT211之製造方法進行說明。圖4係表示比較形態1之先前之主動式矩陣基板所具有之TFT之製造過程的步驟圖。此處，比較形態1之主動式矩陣基板210之製造方法包括閘極電極及輔助電容電極形成步驟、層間絕緣膜形成步驟、閘極絕緣膜形成步驟、半導體層形成步驟、蝕刻阻擋層形成步驟、源極電極及汲極電極形成步驟、鈍化膜形成步驟、以及像素電極形成步驟。
(閘極電極及輔助電容電極形成步驟)
對玻璃基板213整體連續地沈積例如銅(Cu)、及鈦(Ti)之金屬膜。繼而，對連續地沈積有該銅(Cu)、及該鈦(Ti)之金屬膜之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該銅(Cu)、及該鈦(Ti)之金屬膜去除後，剝離該光阻劑圖案，藉此形成閘極電極214、及輔助電容電極215。此處，該閘極電極214、及該輔助電容電極215之厚度為0.5μm左右。
(層間絕緣膜形成步驟)
對利用上述閘極電極及輔助電容電極形成步驟形成有上述閘極電極214、及上述輔助電容電極215之基板整體沈積該閘極電極214、及該輔助電容電極215之保護膜(例如，氮化矽[SiNx])，並於該保護膜上塗佈非感光性之旋塗式玻璃材料。繼而，對塗佈有該非感光性之旋塗式玻璃材料之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用乾式蝕刻將自該光阻劑圖案露出之該旋塗式玻璃材料去除，於空氣中或氮氣環境中進行退火，藉此形成 層間絕緣膜219。此處，於如下所述之閘極絕緣膜形成步驟中，存在僅來自該旋塗式玻璃材料之硬化部之脫附氣體對電晶體特性造成影響的擔心，故而，較理想為以退火溫度為350℃以上之高溫進行處理。因此，如本比較形態1般，難以使用感光性之光阻劑。再者，該層間絕緣膜219之厚度為2.0μm左右。
(閘極絕緣膜形成步驟)
對利用上述層間絕緣膜形成步驟形成有上述層間絕緣膜219之基板整體，例如以CVD裝置等成膜裝置沈積氧化矽(SiO2)、或氮化矽(SiNx)之絕緣材料，藉此形成閘極絕緣膜216。此處，該閘極絕緣膜216之厚度為0.4μm左右。
(半導體層形成步驟)
對利用上述閘極絕緣膜形成步驟形成有上述閘極絕緣膜216之基板整體沈積作為氧化物半導體之In-Ga-Zn-O。繼而，於空氣中或氮氣環境中進行退火，對沈積有作為該氧化物半導體之In-Ga-Zn-O之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之In-Ga-Zn-O去除後，剝離該光阻劑圖案，藉此形成半導體層217。此處，該半導體層217之厚度為0.05μm左右。
(蝕刻阻擋層形成步驟)
對利用上述半導體層形成步驟形成有上述半導體層217之基板整體沈積例如氧化矽(SiO2)之絕緣材料。繼而，對沈積有該氧化矽(SiO2)之絕緣材料之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，於氮氣(N2)中進行退火，利用乾式蝕刻將自該光阻劑圖案露出之該氧化矽(SiO2)之絕緣材料去除後，剝離該光阻劑圖案，藉此形成包含絕緣材料之蝕刻阻擋層218。此處，該蝕刻阻擋層218之厚度為0.1μm左右。
(源極電極及汲極電極形成步驟)
對利用上述蝕刻阻擋層形成步驟形成有上述蝕刻阻擋層218之基板整體連續地沈積例如銅(Cu)、及鈦(Ti)之金屬膜。繼而，對連續地沈積有該銅(Cu)、及該鈦(Ti)之金屬膜之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該銅(Cu)、及該鈦(Ti)之金屬膜去除後，剝離該光阻劑圖案，藉此形成源極電極220、及汲極電極221。此處，該源極電極220、及該汲極電極221之厚度為0.5μm左右。
(鈍化膜形成步驟)
對利用上述源極電極及汲極電極形成步驟形成有上述源極電極220、及上述汲極電極221之基板整體沈積例如防濕性優異之氮化矽(SiNx)之絕緣材料。繼而，於空氣中進行退火，對沈積有該氮化矽(SiNx)之絕緣材料之基板整體塗佈感光性之光阻劑(例如，有機絕緣膜)，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，再次進行退火，利用乾式蝕刻將自該光阻劑圖案露出之該氮化矽(SiNx)之絕緣材料去除，藉此形成鈍化膜222。此處，該鈍化膜222之厚度為0.3μm左右。
(像素電極形成步驟)
對利用上述鈍化膜形成步驟形成有上述鈍化膜222之基板整體沈積例如氧化銦錫(ITO)之透明金屬。繼而，對沈積有該氧化銦錫(ITO)之透明金屬之基板整體塗佈感光性之光阻劑，並將該光阻劑曝光，藉此形成光阻劑圖案。其後，利用濕式蝕刻將自該光阻劑圖案露出之該氧化銦錫(ITO)之透明金屬去除後，剝離該光阻劑圖案，進行退火，藉此形成像素電極(未圖示)。此處，該像素電極之厚度為0.1μm左右。
由此，可以上述方式，製造比較形態1之主動式矩陣基板210。
於比較形態1之主動式矩陣基板210之製造方法中，如圖4所示，比較形態1之主動式矩陣基板210之製造方法中之曝光步驟為7個步驟，故而光罩之使用片數成為7片，製造比較形態1之主動式矩陣基板210之情形係與製造實施形態1之主動式矩陣基板10之情形相比，光罩之使用片數增加1片。
因此，如上所述，根據比較形態1之主動式矩陣基板210之製造方法，由於在包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層217與上述鈍化膜222之間僅形成上述蝕刻阻擋層218，故而無法充分確保包含該氧化物半導體(In-Ga-Zn-O)之該半導體層217與該鈍化膜222之間之距離。具體而言，包含該氧化物半導體(In-Ga-Zn-O)之該半導體層217與該鈍化膜222以相當於該蝕刻阻擋層218之厚度之距離隔開地配置。藉此，無法充分防止該鈍化膜222中所含之氫(H)向該氧化物半導體(In-Ga-Zn-O)遷移而與該氧化物半導體(In-Ga-Zn-O)中所含之氧(O)鍵結，亦無法充分防止該氧化物半導體(In-Ga-Zn-O)導體化。
又，如上所述，根據比較形態1之主動式矩陣基板210，亦無法充分降低配線間之電容。具體而言，例如，由於在上述閘極電極214與上述源極電極220之間形成上述閘極絕緣膜216，故而無法將該閘極電極214與該源極電極220之間之距離充分地分隔。藉此，無法充分降低上述配線間之電容。
此處，於比較形態1之主動式矩陣基板210中，上述蝕刻阻擋層218之厚度為0.1μm，上述閘極絕緣膜216之厚度為0.3μm，包含上述氧化物半導體(In-Ga-Zn-O)之上述半導體層217與上述鈍化膜222之間之距離為0.1μm。
繼而，比較形態1之顯示裝置之製造方法係使用上述比較形態1之主動式矩陣基板210之製造方法，獲得該主動式矩陣基板210，並由該主動式矩陣基板210及與該主動式矩陣基板210對向之基板夾持顯示 元件。此處，作為比較形態1之顯示裝置之製造方法，存在如下液晶顯示裝置之製造方法：使用該主動式矩陣基板210之製造方法，獲得該主動式矩陣基板210，並由該主動式矩陣基板210及與該主動式矩陣基板210對向之CF基板夾持顯示元件及液晶層。
[其他較佳之實施形態]
於本發明之實施形態中，除液晶顯示裝置以外，較佳地使用有有機電致發光顯示裝置等。
又，於實施形態1之主動式矩陣基板10中，上述氧化物半導體係設為In-Ga-Zn-O，但亦可為例如包含銦(In)、錫(Tin)、鋅(Zn)、及氧(O)之In-Tin-Zn-O、或包含銦(In)、鋁(Al)、鋅(Zn)、及氧(O)之In-Al-Zn-O等除In-Ga-Zn-O以外之氧化物半導體。
10‧‧‧主動式矩陣基板
11‧‧‧薄膜電晶體
12‧‧‧輔助電容部
13‧‧‧玻璃基板
14‧‧‧閘極電極
15‧‧‧輔助電容電極
16‧‧‧閘極絕緣膜
17a‧‧‧半導體層(氧化物半導體)
17b‧‧‧半導體層(氧化物半導體)
18‧‧‧蝕刻阻擋層
19‧‧‧層間絕緣膜
20‧‧‧源極電極
21‧‧‧汲極電極
22‧‧‧鈍化膜

Claims (12)

  1. 一種主動式矩陣基板，其特徵在於：其係具有含有包含氧化物半導體之半導體層之薄膜電晶體者，且該主動式矩陣基板具有：玻璃基板；閘極電極及輔助電容電極，其等形成於該玻璃基板上；閘極絕緣膜，其覆蓋該閘極電極及該輔助電容電極；半導體層，其包含於該閘極絕緣膜上與該閘極電極之至少一部分重疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體；蝕刻阻擋層；層間絕緣膜，其包含旋塗式玻璃材料；該薄膜電晶體之源極電極及汲極電極，其等以與該半導體層之至少一部分相接之方式形成；以及鈍化膜，其覆蓋該薄膜電晶體；該蝕刻阻擋層係於俯視基板主面時，覆蓋該半導體層之至少一部分，該層間絕緣膜係於俯視基板主面時，覆蓋該蝕刻阻擋層之至少一部分。
  2. 如請求項1之主動式矩陣基板，其中上述氧化物半導體係包含銦、鎵、鋅及氧。
  3. 如請求項1或2之主動式矩陣基板，其中上述旋塗式玻璃材料為感光性。
  4. 如請求項1至3中任一項之主動式矩陣基板，其中上述蝕刻阻擋層係與上述半導體層之與上述玻璃基板側為相反側之面之至少一部分相接。
  5. 如請求項1至4中任一項之主動式矩陣基板，其中上述層間絕緣膜之上述玻璃基板側之面係與上述蝕刻阻擋層之與該玻璃基板側為相反側之面之至少一部分相接。
  6. 一種顯示裝置，其特徵在於具備：如請求項1至5中任一項之主動式矩陣基板、與該主動式矩陣基板對向之基板、及由兩基板夾持之顯示元件。
  7. 一種主動式矩陣基板之製造方法，其特徵在於：其係具有含有包含氧化物半導體之半導體層之薄膜電晶體的主動式矩陣基板之製造方法，且該製造方法包括如下步驟：於玻璃基板上形成閘極電極及輔助電容電極；形成覆蓋該閘極電極及該輔助電容電極之閘極絕緣膜；形成包含於該閘極絕緣膜上與該閘極電極之至少一部分重疊之氧化物半導體、及於該閘極絕緣膜上與該輔助電容電極之至少一部分重疊之氧化物半導體的半導體層；分別沈積絕緣材料及旋塗式玻璃材料；將該絕緣材料及該旋塗式玻璃材料圖案化，形成包含該絕緣材料之蝕刻阻擋層、及包含旋塗式玻璃材料之層間絕緣膜；以與該半導體層之至少一部分相接之方式，形成該薄膜電晶體之源極電極及汲極電極；以及以覆蓋該薄膜電晶體之方式，形成鈍化膜；形成該蝕刻阻擋層及該層間絕緣膜之步驟係以於俯視基板主面時，覆蓋該半導體層之與基板側為相反側之面之至少一部分的方式，形成該蝕刻阻擋層，且以於俯視基板主面時，覆蓋該蝕刻阻擋層之與基板側為相反側之面之至少一部分的方式，形成該層間絕緣膜。
  8. 如請求項7之主動式矩陣基板之製造方法，其中上述氧化物半導體係包含銦、鎵、鋅、及氧。
  9. 如請求項7或8之主動式矩陣基板之製造方法，其中上述旋塗式玻璃材料為感光性。
  10. 如請求項7至9中任一項之主動式矩陣基板之製造方法，其中形成上述蝕刻阻擋層及上述層間絕緣膜之步驟係以與上述半導體層之與上述玻璃基板側為相反側之面之至少一部分相接的方式，形成該蝕刻阻擋層。
  11. 如請求項7至10中任一項之主動式矩陣基板之製造方法，其中形成上述蝕刻阻擋層及上述層間絕緣膜之步驟係以該層間絕緣膜之上述玻璃基板側之面與該蝕刻阻擋層之與該玻璃基板側為相反側之面之至少一部分相接的方式，形成該層間絕緣膜。
  12. 一種顯示裝置之製造方法，其特徵在於：其係使用如請求項7至11中任一項之主動式矩陣基板之製造方法而獲得主動式矩陣基板，並由該主動式矩陣基板與和該主動式矩陣基板對向之基板夾持顯示元件。
TW102134372A 2012-09-24 2013-09-24 主動式矩陣基板、顯示裝置及其製造方法 TW201421697A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210086 2012-09-24

Publications (1)

Publication Number Publication Date
TW201421697A true TW201421697A (zh) 2014-06-01

Family

ID=50341379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134372A TW201421697A (zh) 2012-09-24 2013-09-24 主動式矩陣基板、顯示裝置及其製造方法

Country Status (3)

Country Link
US (1) US20150221677A1 (zh)
TW (1) TW201421697A (zh)
WO (1) WO2014046068A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
US10754146B2 (en) 2014-09-11 2020-08-25 Sharp Kabushiki Kaisha Display device and manufacturing method therefor
JP2016162723A (ja) * 2015-03-05 2016-09-05 株式会社東芝 有機電界発光素子、照明装置及び照明システム
US10529743B2 (en) * 2015-07-09 2020-01-07 Sharp Kabushiki Kaisha Active matrix substrate, display device, and manufacturing method
CN106373967B (zh) * 2016-10-27 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP2008078038A (ja) * 2006-09-22 2008-04-03 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
EP2511896B1 (en) * 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8502211B2 (en) * 2010-06-30 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
KR20120039947A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP5275523B2 (ja) * 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
KR101630503B1 (ko) * 2010-12-20 2016-06-14 샤프 가부시키가이샤 반도체 장치 및 표시 장치
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
WO2014046068A1 (ja) 2014-03-27
US20150221677A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6851407B2 (ja) 液晶表示装置
US9726940B2 (en) Active matrix substrate manufacturing method, display apparatus manufacturing method, and display apparatus
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
JP6227396B2 (ja) 薄膜トランジスタ及びそれを用いた表示装置
WO2012008080A1 (ja) 薄膜トランジスタ基板
US9508750B2 (en) Thin film transistor substrate and method for manufacturing the same
JP2012118531A (ja) 表示装置及び表示装置の製造方法
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
WO2014034617A1 (ja) 回路基板及び表示装置
WO2015096371A1 (zh) 一种电极引出结构、阵列基板以及显示装置
WO2017043572A1 (ja) 薄膜トランジスタ基板およびその製造方法
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
JP2019129281A (ja) 表示装置及びその製造方法
JP2013055080A (ja) 表示装置および表示装置の製造方法
TW201421697A (zh) 主動式矩陣基板、顯示裝置及其製造方法
US20190172848A1 (en) Thin-film transistor substrate
WO2021012435A1 (zh) 薄膜晶体管基板及其制作方法
US20200295053A1 (en) Thin-film transistor substrate and method for manufacturing same
CN111199982B (zh) 薄膜晶体管基板及其制造方法、具备其的液晶显示装置
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
WO2022267532A1 (zh) 阵列基板及其制备方法、显示面板
TWI546965B (zh) 半導體裝置及其製造方法