TWI546975B - 半導體裝置、液晶顯示裝置及半導體裝置之製造方法 - Google Patents

半導體裝置、液晶顯示裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI546975B
TWI546975B TW101145729A TW101145729A TWI546975B TW I546975 B TWI546975 B TW I546975B TW 101145729 A TW101145729 A TW 101145729A TW 101145729 A TW101145729 A TW 101145729A TW I546975 B TWI546975 B TW I546975B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
semiconductor device
oxide
oxygen supply
Prior art date
Application number
TW101145729A
Other languages
English (en)
Other versions
TW201332118A (zh
Inventor
松木園廣志
Original Assignee
夏普股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 夏普股份有限公司 filed Critical 夏普股份有限公司
Publication of TW201332118A publication Critical patent/TW201332118A/zh
Application granted granted Critical
Publication of TWI546975B publication Critical patent/TWI546975B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Description

半導體裝置、液晶顯示裝置及半導體裝置之製造方法
本發明係關於一種包含薄膜電晶體之半導體裝置、其製造方法及液晶顯示裝置。
主動矩陣型液晶顯示裝置通常包含：針對每個像素形成有薄膜電晶體(Thin Film Transistor；以下亦稱為「TFT」)作為開關元件之基板(以下稱為「TFT基板」)；形成有對向電極及彩色濾光片等之對向基板；設置於TFT基板與對向基板之間之液晶層；及用以對液晶層施加電壓之一對電極。
於主動矩陣型液晶顯示裝置中，根據其用途而提出並採用有各種動作模式。作為動作模式，可列舉TN(Twisted Nematic，扭轉向列)模式、VA(Vertical Alignment，垂直配向)模式、IPS(In-Plane-Switching，共平面切換)模式、FFS(Fringe Field Switching，邊緣場切換)模式等。
其中，TN模式及VA模式係藉由夾著液晶層而配置之一對電極，對液晶分子施加電場之縱向電場方式之模式。IPS模式及FFS模式係將一對電極設置於一基板上，於與基板面平行之方向(橫向)對液晶分子施加電場之橫向電場方式之模式。於橫向電場方式中，由於液晶分子未自基板立起，故而具有可實現較縱向電場方式寬廣之視角之優點。
橫向電場方式之動作模式中，於IPS模式之液晶顯示裝置中，在TFT基板上藉由金屬膜之圖案化而形成一對梳齒 電極。因此，有透過率及開口率變低之問題。相對於此，於FFS模式之液晶顯示裝置中，藉由使形成於TFT基板上之電極透明化，可改善開口率及透過率。
FFS模式之液晶顯示裝置例如揭示於專利文獻1及2等中。
於該等顯示裝置之TFT基板上，在TFT之上方介隔絕緣膜而設置有共用電極及像素電極。於該等電極中位於液晶層側之電極(例如像素電極)，形成有狹縫狀之開口。藉此，產生自像素電極出來，通過液晶層，進而通過狹縫狀之開口到達共用電極之電力線所表示之電場。該電場具有相對於液晶層為橫向之成分。其結果，可對液晶層施加橫向之電場。
另一方面，近年來提出使用氧化物半導體代替矽半導體，形成TFT之活性層。將此種TFT稱為「氧化物半導體TFT」。氧化物半導體具有較非晶矽高之遷移率。因此，氧化物半導體TFT可較非晶矽TFT更高速地進行動作。例如於專利文獻1中，揭示有將氧化物半導體TFT用作開關元件之主動矩陣型液晶顯示裝置。
於專利文獻1中記載之液晶顯示裝置中，作為以覆蓋TFT之氧化物半導體層之方式形成之層間膜，形成具有使透過之可見光的光強度衰減之功能之膜，防止TFT之電特性變動，並且使其作為彩色濾光片而發揮作用，降低液晶顯示裝置之製造成本。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2010-156960號公報
專利文獻2：日本專利特開2008-32899號公報
然而，氧化物半導體TFT中，於TFT之製造製程中，例如可能產生於熱處理步驟等中產生氧空位，載子濃度上升，而閾值電壓或汲極電流之起始電壓向負極側偏移等問題。又，於源極、汲極電極之蝕刻步驟及其上部之絕緣層之形成步驟中，亦可能產生位於下方之氧化物半導體層受到還原作用等之損害的問題。
由發明者進行研究之結果可知，於氧化物半導體層與其下部之閘極絕緣層、或其上部之保護層等接觸之構成的氧化物半導體TFT中，於氧化物半導體層內部、或氧化物半導體層與絕緣層、保護層等之界面附近容易產生由氧空位等所引起之缺陷能階，藉此產生TFT之特性降低、可靠性降低、品質之偏差增加等問題(例如，國際公開第2012/086513號)。將國際公開第2012/086513號之全部揭示內容援用至本說明書中用以參考。
於專利文獻1中，未考慮由熱處理步驟時含有於絕緣層及有機樹脂層中之氫或水等之擴散所引起的對TFT特性之影響，認為因該等之擴散而使TFT之電特性產生偏差。進而，於專利文獻1所揭示之液晶顯示裝置中，由於針對每個像素形成有將FFS模式之液晶顯示裝置中之上層及下層 像素電極與對應之配線、電極電性連接之接觸部，故而不利於像素之高精細化。
本發明係鑒於上述情況而完成者，其目的在於提供一種減少產生於氧化物半導體TFT之氧化物半導體層之缺陷，並且適合像素之高精細化之半導體裝置。
本發明之實施形態之半導體裝置係包含薄膜電晶體之半導體裝置，且包含：形成於基板上之閘極電極；形成於上述閘極電極上之閘極絕緣層；形成於上述閘極絕緣層上之氧化物半導體層；分別電性連接於上述氧化物半導體層之源極電極及汲極電極；形成於上述氧化物半導體層、上述源極電極及上述汲極電極上之保護層；形成於上述保護層上之氧供給層；形成於上述氧供給層上之防擴散層；形成於上述防擴散層上且由非晶質透明氧化物形成之透明電極。
於某實施形態中，上述防擴散層為由晶質透明氧化物形成之其他透明電極。
於某實施形態中，上述防擴散層係以介隔上述保護層及上述氧供給層而覆蓋上述薄膜電晶體之方式形成。
於某實施形態中，上述氧供給層為包括含有水(H2O)、OR基、或OH基之材料之層。
於某實施形態中，上述氧供給層包括丙烯酸系樹脂、SOG(spin on glass，旋塗式玻璃)材料、聚矽氧樹脂、酯聚合樹脂、或者含有矽烷醇基、CO-OR基、或Si-OH基之樹 脂。
於某實施形態中，上述氧供給層之厚度處於500 nm以上且3500 nm以下之範圍。
於某實施形態中，上述防擴散層之厚度處於50 nm以上且500 nm以下之範圍。
於某實施形態中，上述保護層包括氧化矽或氮化矽。
於某實施形態中，以覆蓋上述氧化物半導體層之通道區域之方式形成有蝕刻終止層。
於某實施形態中，於上述氧化物半導體層下形成有上述源極電極及上述汲極電極。
本發明之實施形態之液晶顯示裝置係包含具有上述構成之半導體裝置之液晶顯示裝置，且上述透明電極為像素電極，上述其他透明電極為共用電極。
本發明之實施形態之半導體裝置之製造方法係包含薄膜電晶體之半導體裝置之製造方法，且包括以下步驟：(A)於基板上形成薄膜電晶體，該薄膜電晶體包含閘極電極、形成於上述閘極電極上之閘極絕緣層、形成於上述閘極絕緣層上之氧化物半導體層、以及分別以電性連接於上述氧化物半導體層之方式形成之源極電極及汲極電極；(B)於上述氧化物半導體層、上述源極電極及上述汲極電極上形成保護層；(C)於上述保護層上形成氧供給層；(D)於上述氧供給層上形成防擴散層；及(E)於上述防擴散層上形成含有非晶質透明氧化物之透明電極；且於上述步驟(E)中，未進行形成上述透明電極之非晶質透明氧化物膜成膜 後之退火處理。
於某實施形態中，上述步驟(D)包含形成含有晶質透明氧化物之其他透明電極作為上述防擴散層之步驟。
於某實施形態中，上述步驟(D)包含以介隔上述保護層及上述氧供給層而覆蓋上述薄膜電晶體之方式形成上述防擴散層之步驟。
於某實施形態中，上述步驟(A)包含以覆蓋成為上述氧化物半導體層之通道區域之部分的方式形成蝕刻終止層之步驟。
於某實施形態中，上述步驟(A)包含於上述源極電極及上述汲極電極上形成上述氧化物半導體層之步驟。
根據本發明之實施形態，提供一種減少產生於氧化物半導體TFT之氧化物半導體層之缺陷，並且適合像素之高精細化之半導體裝置。
以下，一面參照圖式，一面說明本發明之實施形態之顯示裝置、半導體裝置。然而，本發明之範圍並不限於以下之實施形態。本發明之半導體裝置為形成有氧化物半導體TFT之TFT基板，且廣泛地包括各種顯示裝置或電子機器等之TFT基板。於本實施形態之說明中，將半導體裝置設為具備氧化物半導體TFT作為開關元件之顯示裝置之TFT基板而進行說明。
圖1(a)係本發明之實施形態之半導體裝置(TFT基板)100a 之模式性剖面圖。
如圖1(a)所示，TFT10a具備：形成於玻璃基板等基板60上之閘極電極62；以覆蓋閘極電極62之方式形成於基板60上之閘極絕緣層66；形成於閘極絕緣層66上之氧化物半導體層68；形成於閘極絕緣層66及氧化物半導體層68上之源極電極70s及汲極電極70d；形成於源極電極70s及汲極電極70d上之保護層72；形成於保護層72上之氧供給層74；形成於氧供給層74上之防擴散層78；及於防擴散層78上由非晶質透明氧化物(例如，非晶ITO(Indium Tin Oxide，氧化銦錫)或非晶IZO(Indium Zinc Oxide，氧化銦鋅))形成之透明電極(透明像素電極)81。於TFT10a中，於防擴散層78與透明電極81之間形成有介電層(絕緣層)79。透明電極81於形成於介電層79、氧供給層74及保護層72之接觸孔內與汲極電極70d電性連接。
如上所述，若由非晶質透明氧化物形成透明電極81，則即便不進行非晶質透明氧化物層形成後之退火處理，透明電極81之加工(圖案化)亦穩定，線寬之偏差亦較小。進而，可防止介電層79中所含之氫擴散，並防止因氫之擴散而使具有氧化物半導體層68之TFT10a之電特性變動。
根據本申請案之發明者之研究，發現如下問題：若由晶質透明氧化物(例如，多晶質ITO)形成透明電極81，則藉由晶質透明氧化物膜成膜後之用於使加工穩定化之退火處理，使介電層79中所含之氫擴散至氧化物半導體層68之通道區域，而還原氧化物半導體，使氧空位增大，從而TFT 之閾值電壓向負極側偏移。然而，若如上述般由非晶質透明氧化物形成透明電極81，則即便不進行非晶質透明氧化物膜成膜後之退火處理，加工穩定性亦優異，於氧化物半導體中氧空位不易增大。再者，使由電阻較大之非晶質透明氧化物形成之透明電極81與汲極電極70d連接之接觸部較佳為針對每個像素而形成。
防擴散層78例如由晶質透明氧化物(例如，多晶質ITO或多晶質IZO)形成。於本實施形態中，防擴散層78作為共用電極而發揮作用。有時將防擴散層78稱為其他透明電極(或共用電極)78。若將電阻較小之晶質透明氧化物層用作共用電極78，則例如可減少使由與源極配線或閘極配線為同一導電膜形成之共用配線與共用電極78電性連接之接觸部之數量，而有利於對顯示無幫助之邊框區域之狹小化，詳情於之後進行敍述。進而，於始終對共用電極78施加共用電位(common potential)之情形時，顯示區域之共用電位之均勻性提高，顯示品質提高。
防擴散層78係以介隔保護層72及氧供給層74而覆蓋TFT10a之方式形成。若如此形成防擴散層78，則抑制源自氧供給層74中所含之水分或OH基或者OR基之氧藉由防擴散層78之圖案化後進行之退火處理而向外界擴散釋放，使其向氧化物半導體層68側擴散，修復氧化物半導體層68之通道區域之氧空位，謀求電晶體特性之提高、特性偏差之降低及可靠性之提高。
閘極電極62可具有於例如包括鈦(Ti)之下層閘極電極 上，形成有例如包括銅(Cu)之上層閘極電極之2層構造。亦可將閘極電極62設為Ti/Al(鋁)/Ti等3層構成。閘極絕緣層66係由氮化矽而形成。閘極絕緣層66亦可利用氧化矽而形成，或亦可形成為氮化矽層及氧化矽層之2層構成。
氧化物半導體層68為包括In-Ga-Zn-O系半導體(IGZO)之層。形成於氧化物半導體層68上之源極電極70s及汲極電極70d為包括Ti/Al/Ti之3層構成之導電層。亦可將源極電極70s及汲極電極70d設為Al/Ti、Cu/Ti、Cu/Mo(鉬)等2層構成。保護層72係由氧化矽(SiO2)或氮化矽(SiNx)而形成。亦可具有不設置保護層72之構成。
氧供給層74為包括含有水(H2O)、OR基、或OH基之材料之層。於本實施形態中，氧供給層74例如藉由旋轉塗佈法塗佈丙烯酸系樹脂而形成。於SOG(spin on glass)材料中，例如可使用含有聚矽氧(silicone)樹脂、矽烷醇(例如，四羥基矽烷(Si(OH)4))、烷氧基矽烷、或/及矽氧烷樹脂之材料。亦可由含有矽烷醇基或Si-OH基之其他樹脂材料形成氧供給層74。又，氧供給層74亦可由酯聚合樹脂、或含有CO-OR基之樹脂材料而形成。
介電層79係由氧化矽、氮化矽、或氮氧化矽而形成。其中，氮化矽及氮氧化矽之量產性優異。介電層79為形成於防擴散層78與透明電極81之間之層間絕緣層。
於本實施形態中，透明電極81係由非晶ITO形成。非晶ITO與多晶質ITO可利用如下方法區別。例如浸漬於含有磷酸、硝酸及乙酸之酸系蝕刻液或含有草酸之酸性蝕刻液中 時，於ITO被蝕刻之情形時，該ITO為非晶ITO，於ITO未被蝕刻、或蝕刻速度非常小(例如，0.2 nm/sec以下)之情形時，該ITO為多晶質ITO。於透明電極81形成有狹縫，且共用電極78係遍及像素之大致整個面而形成。
其次，一面參照圖1(b)，一面說明使用本實施形態之半導體裝置100a的液晶顯示裝置之構成。圖1(b)係例示本實施形態之液晶顯示裝置1000之模式性剖面圖。液晶顯示裝置1000為FFS模式之液晶顯示裝置。
如圖1(b)所示，液晶顯示裝置1000具備：夾著液晶層930而相互對向之TFT基板100a(對應於半導體裝置100a)及對向基板900；配置於TFT基板100a及對向基板900各自之外側之偏光板910及920；以及朝向TFT基板100出射顯示用光之背光單元940。於TFT基板100a中，透明電極81係按每個像素隔開，且設置有狹縫(未圖示)。防擴散層(共用電極)78至少於透明電極81之狹縫之下方介隔介電層79而存在，且作為共用電極而發揮作用。
雖未圖示，但於TFT基板100a之周邊區域，配置有驅動複數條掃描線(閘極匯流排線)之掃描線驅動電路、及驅動複數條信號線(資料匯流排線)之信號線驅動電路。掃描線驅動電路及信號線驅動電路係連接於配置於TFT基板100a之外部之控制電路。根據控制電路之控制，自掃描線驅動電路對複數條掃描線供給切換TFT之接通-斷開之掃描信號，且自信號線驅動電路對複數條信號線供給顯示信號(對透明電極81之外加電壓)。
對向基板900具備彩色濾光片950。於顯示3原色之情形時，彩色濾光片950含有分別對應於像素而配置之R(紅色)濾光片、G(綠色)濾光片、及B(藍色)濾光片。
於液晶顯示裝置1000中，根據供給至作為TFT基板100a之共用電極之防擴散層78與作為像素電極之透明電極81之間的電位差，液晶層930之液晶分子進行定向，完成顯示。
其次，一面參照圖2~圖4，一面對由形成透明電極81之導電膜成膜後之退火處理之有無所引起的TFT之電特性之變動進行說明。
圖2(a)、圖3(a)及圖4(a)係表示於未進行形成透明電極81之導電膜成膜後之退火處理之情形時的複數個氧化物半導體TFT之電壓-電流(Vg-Id)特性之圖表。圖2(b)、圖3(b)及圖4(b)係表示於進行形成透明電極81之導電膜成膜後之退火處理之情形時的複數個氧化物半導體TFT之電壓-電流特性之圖表。於任一圖表中，均為橫軸表示閘極電壓值，縱軸表示源極-汲極電流值。再者，於圖2(a)及圖2(b)中，所測定之氧化物半導體TFT之通道長度L為6 μm(L=6 μm)，通道寬度W為5 μm(W=5 μm)。於圖3(a)及圖3(b)中，所測定之氧化物半導體TFT之通道長度L為8 μm(L=8 μm)，通道寬度W為5 μm(W=5 μm)。於圖4(a)及圖4(b)中，所測定之氧化物半導體TFT之通道長度L為10 μm(L=10 μm)，通道寬度W為5 μm(W=5 μm)。
由圖2~圖4可知，若進行形成透明電極81之導電膜成膜 後之退火處理，則介電層79中所含之氫擴散至氧化物半導體層68之通道區域，還原氧化物半導體，使氧空位增大，藉此產生TFT之Vg-Id特性之起始電壓及閾值電壓向負極側變動之特性異常。進而，於源極、汲極電極70s及70d例如含有Ti(鈦)等具有吸藏氫之性質之金屬的情形時，自介電層79擴散之氫由源極、汲極電極70s及70d吸藏之後向氧化物半導體層68釋放。因此，越為通道長度L短之電晶體，越易於遍及通道區域被還原，故而TFT特性異常變得顯著。其於藉由TFT之小型化而謀求像素之高開口率化或高精細化方面尤其成為問題。
其次，一面參照圖5，一面對由自氧供給層74之氧供給所引起的氧化物半導體TFT10a之電特性之改善進行說明。
圖5(a)係表示於未形成氧供給層74之情形時的複數個氧化物半導體TFT之電壓-電流(Vg-Id)特性之圖表。圖5(b)係表示於形成氧供給層(於本實施形態中，為有機絕緣層)74之後進行退火處理之情形時的複數個氧化物半導體TFT之電壓-電流(Vg-Id)特性之圖表。
由圖5可知，若於形成氧供給層74之後進行退火處理，則源自氧供給層74中所含之水、OR基、或OH基之氧擴散至氧化物半導體層68之通道區域，修復氧空位，改善氧化物半導體TFT之Vg-Id特性。因此，退火處理較佳為於可使氧有效率地擴散至氧化物半導體層68之通道區域之步驟中進行。於本實施形態中，由於共用電極78作為防止氧散逸至外界之防擴散層而發揮作用，故而於形成共用電極78之 後進行退火處理。
其次，一面參照圖6及圖7，一面說明半導體裝置100a之製造方法。
圖6(a)~(f)、圖7(a)及(b)係表示TFT基板100a之製造步驟之模式性剖面圖。
首先，藉由濺鍍法等，於基板60上依序積層Ti(鈦)層、Al(鋁)層及Ti層。各Ti層之厚度為30 nm以上且150 nm以下，Al層之厚度為200 nm以上且500 nm以下。其次，使用公知之光微影法及濕式蝕刻法將積層之3層圖案化，獲得圖6(a)所示之閘極電極62。此時，亦同時形成此處未圖示之掃描線、輔助電容線、輔助電容電極等。其後，進行殘餘之抗蝕劑之剝離及基板60之清洗。閘極電極62亦可由例如Ti、Mo(鉬)、Ta(鉭)、W(鎢)、Cu(銅)等之單層膜、積層膜或合金膜等而形成。
其次，如圖6(b)所示，以覆蓋閘極電極62之方式於基板60上積層閘極絕緣層66。閘極絕緣層66係厚度為100 nm以上且700 nm以下，且藉由電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法以氮化矽層及氧化矽層之順序積層之層。閘極絕緣層66亦可為單層之氮化矽層或氧化矽層。
其次，如圖6(c)所示，於閘極絕緣層66上積層氧化物半導體層68。氧化物半導體層68例如為In-Ga-Zn-O(IGZO；In：Ga：Zn=1：1：1)層，且係藉由濺鍍法以厚度為10 nm以上且100 nm以下而積層。亦可藉由塗佈法或噴墨法積層氧化 物半導體層68。氧化物半導體層68亦可由其他種類之氧化物半導體膜代替IGZO層而形成。
其次，藉由濺鍍法，以覆蓋氧化物半導體層68之方式於閘極絕緣層66上形成Ti膜。繼而，藉由光微影法及濕式蝕刻法，將該等Ti膜圖案化，而如圖6(d)所示，獲得源極電極70s及汲極電極70d。其後，完成殘餘之抗蝕劑之除去、及基板清洗。亦可使用乾式蝕刻代替濕式蝕刻。亦可使用包括Ti、Ta、Cu及Mo之單層膜、積層膜及合金膜代替Ti膜。於該步驟中，亦同時形成此處未圖示之信號線及輔助電容對向電極等。
其次，如圖6(e)所示，藉由CVD法於整個基板60上積層氧化矽，形成保護層72。於保護層72，形成露出汲極電極70d之一部分之開口部。可代替氧化矽而積層氮化矽或氮氧化矽，又，亦可積層氧化矽及氮化矽兩者。保護層72之厚度為25 nm以上且350 nm以下。於保護層72之厚度薄於上述厚度之情形時，作為保護層之功能下降，TFT10a之可靠性降低。於厚於上述厚度之情形時，擔心由膜應力等所引起之膜剝落。又，於該情形時，保護層72之成膜及蝕刻花費時間，生產性變差。其後，於大氣環境下，於約200℃以上且約400℃以下之溫度下進行退火處理。
其次，如圖6(f)所示，藉由旋轉塗佈，於保護層72上形成包括丙烯酸系樹脂之氧供給層74。於氧供給層74，以與保護層72之開口部對準之方式形成開口部。亦可代替丙烯酸系樹脂，利用旋轉塗佈而塗佈聚矽氧樹脂等SOG材料以 形成氧供給層74。作為氧供給層74，可使用包括矽烷醇、烷氧基矽烷、矽氧烷樹脂等之層。亦可由含有矽烷醇基或Si-OH基之其他樹脂材料形成氧供給層74。又，亦可藉由酯聚合樹脂、或含有CO-OR基之樹脂材料而形成氧供給層74。氧供給層74之厚度為500 nm以上且3500 nm以下。於氧供給層74之厚度未達500 nm之情形時，有無法充分獲得基於氧供給之電特性之改善效果之虞，又，於超過3500 nm之情形時，擔心膜剝落及生產性降低。
其次，如圖7(a)所示，於氧供給層74上形成防擴散層78。防擴散層78包括ITO或IZO，且作為共用電極而發揮作用。防擴散層78較佳為由多晶質之ITO或IZO形成。防擴散層78係以至少覆蓋成為氧化物半導體層68中之通道區域之部分的方式形成。防擴散層78具有開口部，以保護層72之開口部及氧供給層74之開口部位於防擴散層78之開口部之內側的方式形成防擴散層78。由於在將防擴散層78圖案化之步驟中之濕式蝕刻步驟時，氧供給層74吸收水分而膨潤，故而於濕式蝕刻步驟後於約200℃之溫度下進行退火處理。由於在該退火處理時，自氧供給層74對氧化物半導體層68供給氧而修復氧化物半導體層68之氧空位，故而氧化物半導體TFT之特性之偏差得以改善。此時，防擴散層78作為防止氧擴散之擴散阻擋層而發揮作用。進而，若由多晶質ITO形成防擴散層78，則為使加工線寬穩定化而於ITO膜成膜後於約200℃之溫度下進行退火處理，於該退火處理時，來自氧供給層74之氧亦被供給至氧化物半導體 層68而修復氧空位，改善氧化物半導體TFT之特性之偏差。由於多晶質之ITO或IZO與非晶質之ITO或IZO相比電阻較小，故而可減少用以輸入共用電位之接觸部之配置數，進而，可縮小無助於生產性及顯示之邊框區域之寬度。
其次，如圖7(b)所示，藉由CVD法，於約200℃之基板溫度以下，於防擴散層78上形成包括氮化矽或氮氧化矽之介電層79。介電層79之厚度為100 nm以上且500 nm以下。若基板溫度超過220℃，則有氧供給層74分解而產生氣體之虞。又，若基板溫度未達170℃，則有介電層79中之氫濃度變高，氧化物半導體TFT之電特性之偏差變大之虞。
其次，如圖1所示，藉由濺鍍法，於介電層79上形成含有非晶質透明氧化物(例如，非晶質之ITO或IZO)之透明電極81。尤其於使用ITO之情形時，於濺鍍成膜之製程氣體中添加H2O，於基板溫度120℃以下成膜。透明電極81電性連接於汲極電極70d。若由非晶質之ITO或IZO形成透明電極81，則即便不進行退火處理亦不易產生線寬之偏差，因此未進行非晶質透明氧化物膜之成膜後之退火處理。藉此，未發生伴隨退火處理之介電層79中所含之氫之擴散，故而可防止由氧化物半導體層68之還原所引起的載子濃度之增大，從而獲得TFT特性良好之氧化物半導體TFT。
藉由以上步驟，完成具有TFT10a之半導體裝置100a。
其次，一面參照圖8，一面說明本發明之其他實施形態之半導體裝置100b。對於與半導體裝置100a共同之構成要 素附加相同之參照符號，避免說明之重複。圖8係半導體裝置100b之模式性剖面圖。
半導體裝置100b於如下方面與半導體裝置100a不同：具有於TFT10b所具有之氧化物半導體層68上以覆蓋通道區域之方式形成之蝕刻終止層82。於蝕刻終止層82上形成有源極電極70s及汲極電極70d之一部分。蝕刻終止層82例如由氧化矽(SiO2)或氮化矽(SiNx)形成。
其次，一面參照圖9，一面說明本發明之進而其他實施形態之半導體裝置100c。對於與半導體裝置100a共同之構成要素附加相同之參照符號，避免說明之重複。圖9係半導體裝置100c之模式性剖面圖。
半導體裝置100c於如下方面與半導體裝置100a不同：於TFT10c所具有之氧化物半導體層68下形成有源極電極70s及汲極電極70d。
其次，一面參照圖10，一面說明半導體裝置100b之製造方法，且一面參照圖11及圖12，一面說明半導體裝置100c之製造方法。圖10係說明半導體裝置100b之製造方法之模式性剖面圖。圖11及圖12係說明半導體裝置100c之製造方法之模式性剖面圖。
首先，一面參照圖10一面說明半導體裝置100b之製造方法。
如圖10(a)~圖10(c)所示，利用上述方法，於基板60上形成閘極電極62、閘極絕緣層66及氧化物半導體層68。
其次，如圖10(d)所示，藉由CVD法於氧化物半導體層 68上形成蝕刻終止層82。蝕刻終止層82係以至少覆蓋成為氧化物半導體層68之通道區域之部分的方式形成。蝕刻終止層82例如由氧化矽形成。蝕刻終止層82可由氮化矽或氮氧化矽形成。蝕刻終止層82之厚度例如為50 nm以上且300 nm以下。藉由蝕刻終止層82之形成，可防止於後續步驟中藉由蝕刻等對氧化物半導體層68造成損害。
其次，如圖10(e)所示，於蝕刻終止層82上利用上述方法形成源極電極70s及汲極電極70d。
其次，如圖10(f)~圖10(i)及圖8所示，利用上述方法形成保護層72、氧供給層74、防擴散層78、介電層79及透明電極81，完成圖8所示之具有TFT10b之半導體裝置100b。
其次，一面參照圖11及圖12，一面說明半導體裝置100c之製造方法。
如圖11(a)及圖11(b)所示，利用上述方法，於基板60上形成閘極電極62及閘極絕緣層66。
其次，如圖11(c)所示，於閘極絕緣層66上利用上述方法形成源極電極70s及汲極電極70d。
其次，如圖11(d)所示，於源極電極70s及汲極電極70d上，利用上述方法形成氧化物半導體層68。氧化物半導體層68中位於源極電極70s與汲極電極70d之間，且介隔閘極絕緣層66而與閘極電極62重疊之部分成為通道區域。
其次，如圖11(e)所示，於氧化物半導體層68上利用上述方法形成保護層72。
其次，如圖12(a)~圖12(c)及圖9所示，利用上述方法形 成氧供給層74、防擴散層78、介電層79及透明電極81，完成圖9所示之具有TFT10c之半導體裝置100c。
其次，一面參照圖13，一面對FFS模式之液晶顯示裝置中使共用電極78與施加共用電位之共用配線接觸之接觸部108進行說明。圖13係半導體裝置100a之模式性平面圖。
半導體裝置100a具有形成有像素用TFT10a之顯示區域101、及位於顯示區域之周邊且無助於顯示之邊框區域。於邊框區域內，形成有閘極輸入端子103及源極輸入端子105。又，於邊框區域內，形成有使共用電極78與共用配線(未圖示)接觸之接觸部108。接觸部108例如分別形成於閘極輸入端子103側及源極輸入端子105側。於半導體裝置100a中，因由電阻較小之晶質氧化物形成共用電極78，故與專利文獻1中記載之液晶顯示裝置不同，可不針對每個像素形成接觸部108，因此像素之開口率未降低。進而，由於可不較多地形成接觸部108，故而有利於邊框區域之狹小化。又，藉由用以形成共用電極78之導電膜成膜後之用於使加工配線寬度穩定化之退火處理，亦可同時進行利用自氧供給層74之氧供給所進行之氧化物半導體層之氧空位減少處理，因此半導體裝置100a之生產效率提高，同時TFT10a之電特性之偏差變小且可靠性提高。關於上述半導體裝置100b及100c亦相同。
其次，一面參照圖14，一面對接觸部108之構造進行說明。圖14係接觸部108之模式性剖面圖。
圖14(a)所示之接觸部108具有：形成於基板60上，且由 與TFT10a之閘極電極62為同一導電膜形成之閘極部62a；形成於基板60上之閘極絕緣層66；形成於閘極絕緣層66上之保護層72；形成於保護層72上之氧供給層74；形成於氧供給層74上之共用電極78；及形成於共用電極78上之介電層79。共用電極78於形成於保護層72及氧供給層74之接觸孔內與閘極部62a電性連接。將共用電極78與閘極部62a電性連接之接觸孔形成於閘極部62a上。介電層79係以覆蓋共用電極78之方式形成。
圖14(b)所示之接觸部108具有：形成於基板60上之閘極絕緣層66；形成於閘極絕緣層66上，且由與TFT10a之源極電極70s或/及汲極電極70d為同一導電膜形成之源極部70c；形成於閘極絕緣層66上之保護層72；形成於保護層72上之氧供給層74；形成於氧供給層74上之共用電極78；及形成於共用電極78上之介電層79。共用電極78於形成於保護層72及氧供給層74之接觸孔內與源極部70c電性連接。將共用電極78與源極部70c電性連接之接觸孔形成於源極部70c上。介電層79係以覆蓋共用電極78之方式形成。
圖14(c)所示之接觸部108具有：形成於基板60上，且由與TFT10a之閘極電極62為同一導電膜形成之閘極部62a；形成於基板60上之閘極絕緣層66；形成於閘極部62a上，且由與TFT10a之源極電極70s或/及汲極電極70d為同一導電膜形成之源極部70c；形成於閘極絕緣層66上之保護層72；形成於保護層72上之氧供給層74；形成於氧供給層74上之共用電極78；及形成於共用電極78上之介電層79。源 極部70c於形成於閘極絕緣層66之開口部內電性連接於閘極部62a。共用電極78於形成於保護層72及氧供給層74之接觸孔內與源極部70c電性連接。將共用電極78與源極部70c電性連接之接觸孔形成於源極部70c上。介電層79係以覆蓋共用電極78之方式形成。
圖14(d)所示之接觸部108具有：形成於基板60上，且由與TFT10a之閘極電極62為同一導電膜形成之閘極部62a；形成於基板60上之閘極絕緣層66；形成於閘極部62a上，且由與TFT10a之源極電極70s或/及汲極電極70d為同一導電膜形成之源極部70c；形成於閘極絕緣層66及源極部70c上之保護層72；形成於保護層72上之氧供給層74；形成於氧供給層74上之共用電極78；及形成於共用電極78上之介電層79。源極部70c於形成於閘極絕緣層66之開口部內電性連接於閘極部62a。共用電極78於形成於保護層72及氧供給層74之接觸孔內與源極部70c電性連接。將共用電極78與源極部70c電性連接之接觸孔未形成於閘極部62a上。介電層79係以覆蓋共用電極78之方式形成。
接觸部108中位於閘極輸入端子部103側之接觸部108可使用圖14(a)、(c)及(d)所示之構造。接觸部108中位於源極輸入端子部105側之接觸部108可使用圖14(b)、(c)及(d)所示之構造。
如上所述，半導體裝置100a~100c係減少產生於氧化物半導體TFT之氧化物半導體層之缺陷，並且適合像素之高精細化之半導體裝置。
產業上之可利用性
本發明之實施形態可較佳地用於具有薄膜電晶體之半導體裝置、及於TFT基板具備薄膜電晶體之液晶顯示裝置、有機EL(Electroluminescence，電致發光)顯示裝置等顯示裝置。
10a‧‧‧TFT(薄膜電晶體)
60‧‧‧基板
62‧‧‧閘極電極
66‧‧‧閘極絕緣層
68‧‧‧氧化物半導體層
70d‧‧‧汲極電極
70s‧‧‧源極電極
72‧‧‧保護層
74‧‧‧氧供給層
78‧‧‧防擴散層
79‧‧‧介電層
81‧‧‧透明電極
100a‧‧‧TFT基板(半導體裝置)
圖1(a)係本發明之實施形態之半導體裝置100a之模式性剖面圖，(b)係具有半導體裝置100a之液晶顯示裝置1000之模式性剖面圖。
圖2(a)及(b)係說明由形成透明電極81之導電膜成膜後之退火處理之有無所引起的TFT之電特性之變動的圖表。
圖3(a)及(b)係說明由形成透明電極81之導電膜成膜後之退火處理之有無所引起的TFT之電特性之變動的圖表。
圖4(a)及(b)係說明由形成透明電極81之導電膜成膜後之退火處理之有無所引起的TFT之電特性之變動的圖表。
圖5(a)及(b)係說明由自氧供給層74之氧供給所引起的氧化物半導體TFT10a之電特性之改善的圖表。
圖6(a)~(f)係說明半導體裝置100a之製造方法之模式性剖面圖。
圖7(a)及(b)係說明半導體裝置100a之製造方法之模式性剖面圖。
圖8係本發明之其他實施形態之半導體裝置100b之模式性剖面圖。
圖9係本發明之進而其他實施形態之半導體裝置100c之 模式性剖面圖。
圖10(a)~(i)係說明半導體裝置100b之製造方法之模式性剖面圖。
圖11(a)~(e)係說明半導體裝置100c之製造方法之模式性剖面圖。
圖12(a)~(c)係說明半導體裝置100c之製造方法之模式性剖面圖。
圖13係半導體裝置100a之模式性平面圖。
圖14(a)~(d)係接觸部108之模式性剖面圖。
10a‧‧‧TFT(薄膜電晶體)
60‧‧‧基板
62‧‧‧閘極電極
66‧‧‧閘極絕緣層
68‧‧‧氧化物半導體層
70d‧‧‧汲極電極
70s‧‧‧源極電極
72‧‧‧保護層
74‧‧‧氧供給層
78‧‧‧防擴散層
79‧‧‧介電層
81‧‧‧透明電極
100a‧‧‧TFT基板(半導體裝置)
900‧‧‧對向基板
910‧‧‧偏光板
920‧‧‧偏光板
930‧‧‧液晶層
940‧‧‧背光單元
950‧‧‧彩色濾光片
1000‧‧‧液晶顯示裝置

Claims (16)

  1. 一種半導體裝置，其係包含薄膜電晶體者，且包含：閘極電極，其係於基板上；閘極絕緣層，其係於上述閘極電極上；氧化物半導體層，其係於上述閘極絕緣層上；源極電極及汲極電極，其等分別電性連接於上述氧化物半導體層；保護層，其係於上述氧化物半導體層、上述源極電極及上述汲極電極上；氧供給層，其係於上述保護層上；防擴散層，其係於上述氧供給層上；及透明電極，其係於上述防擴散層上，且包含非晶質透明氧化物。
  2. 如請求項1之半導體裝置，其中上述防擴散層為包含晶質透明氧化物之其他透明電極。
  3. 如請求項1或2之半導體裝置，其中上述防擴散層係介隔上述保護層及上述氧供給層而覆蓋上述薄膜電晶體。
  4. 如請求項1或2之半導體裝置，其中上述氧供給層為包括含有水(H2O)、OR基、或OH基之材料之層。
  5. 如請求項1或2之半導體裝置，其中上述氧供給層包括丙烯酸系樹脂、SOG材料、聚矽氧樹脂、酯聚合樹脂、或者含有矽烷醇基、CO-OR基、或Si-OH基之樹脂。
  6. 如請求項1或2之半導體裝置，其中上述氧供給層之厚度處於500nm以上且3500nm以下之範圍。
  7. 如請求項1或2之半導體裝置，其中上述防擴散層之厚度處於50nm以上且500nm以下之範圍。
  8. 如請求項1或2之半導體裝置，其中上述保護層包括氧化矽或氮化矽。
  9. 如請求項1或2之半導體裝置，其進而包含覆蓋上述氧化物半導體層之通道區域之蝕刻終止層。
  10. 如請求項1或2之半導體裝置，其於上述氧化物半導體層下有上述源極電極及上述汲極電極。
  11. 一種液晶顯示裝置，其係包含如請求項1至10中任一項之半導體裝置者，且上述透明電極為像素電極，上述其他透明電極為共用電極。
  12. 一種半導體裝置之製造方法，該半導體裝置包含薄膜電晶體，該製造方法包括以下步驟：(A)於基板上形成薄膜電晶體，該薄膜電晶體包含閘極電極、形成於上述閘極電極上之閘極絕緣層、形成於上述閘極絕緣層上之氧化物半導體層、以及分別以電性連接於上述氧化物半導體層之方式形成之源極電極及汲極電極；(B)於上述氧化物半導體層、上述源極電極及上述汲極電極上形成保護層；(C)於上述保護層上形成氧供給層；(D)於上述氧供給層上形成防擴散層；及(E)於上述防擴散層上形成含有非晶質透明氧化物之 透明電極；且於上述步驟(E)中，未進行形成上述透明電極之非晶質透明氧化物膜成膜後之退火處理。
  13. 如請求項12之半導體裝置之製造方法，其中上述步驟(D)包含形成含有晶質透明氧化物之其他透明電極作為上述防擴散層之步驟。
  14. 如請求項12之半導體裝置之製造方法，其中上述步驟(D)包含以介隔上述保護層及上述氧供給層而覆蓋上述薄膜電晶體之方式形成上述防擴散層之步驟。
  15. 如請求項12至14中任一項之半導體裝置之製造方法，其中上述步驟(A)包含以覆蓋成為上述氧化物半導體層之通道區域之部分的方式形成蝕刻終止層之步驟。
  16. 如請求項12至14中任一項之半導體裝置之製造方法，其中上述步驟(A)包含於上述源極電極及上述汲極電極上形成上述氧化物半導體層之步驟。
TW101145729A 2011-12-05 2012-12-05 半導體裝置、液晶顯示裝置及半導體裝置之製造方法 TWI546975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011265875 2011-12-05

Publications (2)

Publication Number Publication Date
TW201332118A TW201332118A (zh) 2013-08-01
TWI546975B true TWI546975B (zh) 2016-08-21

Family

ID=48574213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145729A TWI546975B (zh) 2011-12-05 2012-12-05 半導體裝置、液晶顯示裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US9343580B2 (zh)
CN (1) CN103988288B (zh)
TW (1) TWI546975B (zh)
WO (1) WO2013084846A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640272B (zh) * 2009-12-04 2015-05-20 株式会社半导体能源研究所 半导体装置及其制造方法
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
JP6286453B2 (ja) * 2014-02-10 2018-02-28 シャープ株式会社 半導体装置およびその製造方法
TW201603249A (zh) 2014-07-14 2016-01-16 元太科技工業股份有限公司 電路保護結構與具有電路保護結構的顯示裝置
TWI569423B (zh) * 2014-10-15 2017-02-01 群創光電股份有限公司 薄膜電晶體基板與顯示器
CN104600123B (zh) * 2015-01-05 2018-06-26 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN104777930B (zh) * 2015-02-09 2017-12-08 合肥鑫晟光电科技有限公司 Ogs触摸屏及其制造方法、ogs触摸装置
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
US10690551B2 (en) * 2016-02-12 2020-06-23 Rhode Island Council On Postsecondary Education Temperature and thermal gradient sensor for ceramic matrix composites and methods of preparation thereof
US10371588B2 (en) 2016-07-01 2019-08-06 Rhode Island Council On Postsecondary Education High resolution strain gages for ceramic matrix composites and methods of manufacture thereof
CN106847757B (zh) 2017-03-09 2019-11-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
US10782190B1 (en) 2017-12-14 2020-09-22 University Of Rhode Island Board Of Trustees Resistance temperature detector (RTD) for ceramic matrix composites
CN109148477B (zh) 2018-07-20 2020-10-30 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及显示面板
JP7153497B2 (ja) * 2018-08-08 2022-10-14 株式会社ジャパンディスプレイ 電子回路
CN109616510B (zh) 2018-12-03 2020-04-14 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
US11316134B2 (en) * 2019-11-12 2022-04-26 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel, method for manufacturing the same, and method for detecting the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007013120A (ja) * 2005-05-30 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP5408914B2 (ja) * 2008-07-03 2014-02-05 株式会社ジャパンディスプレイ 液晶表示パネル
TWI633371B (zh) 2008-12-03 2018-08-21 半導體能源研究所股份有限公司 液晶顯示裝置
CN101567390A (zh) * 2009-06-04 2009-10-28 上海广电（集团）有限公司中央研究院 一种透明氧化物半导体薄膜晶体管及其制备方法
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150108467A1 (en) 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US9343580B2 (en) 2016-05-17
WO2013084846A1 (ja) 2013-06-13
TW201332118A (zh) 2013-08-01
CN103988288A (zh) 2014-08-13
US20140346502A1 (en) 2014-11-27
CN103988288B (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
US11049882B2 (en) Display device
US8592811B2 (en) Active matrix substrate and display panel
WO2012144165A1 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
WO2015098183A1 (ja) アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
TW201234437A (en) Semiconductor device and method for manufacturing the same
US20130285054A1 (en) Semiconductor device and display apparatus
TWI535033B (zh) A method for manufacturing a thin film transistor substrate, and a thin film transistor substrate manufactured by the method
WO2012008080A1 (ja) 薄膜トランジスタ基板
JP2012182388A (ja) 薄膜トランジスタ及びその製造方法、表示装置
CN107104153B (zh) 非线性元件、阵列基板以及阵列基板的制造方法
JP2018046140A (ja) 表示装置及びその製造方法
TW201626580A (zh) 半導體裝置及其製造方法
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
JP2013055080A (ja) 表示装置および表示装置の製造方法
KR20140081412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP7414899B2 (ja) 表示装置
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
WO2015119073A1 (ja) 半導体装置およびその製造方法
WO2021012435A1 (zh) 薄膜晶体管基板及其制作方法
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
JPWO2013011601A1 (ja) 液晶表示装置およびその製造方法
TWI546965B (zh) 半導體裝置及其製造方法
CN111199982B (zh) 薄膜晶体管基板及其制造方法、具备其的液晶显示装置
JP2020031107A (ja) 薄膜トランジスタ、薄膜トランジスタ基板及びその製造方法