JP3687452B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3687452B2 JP3687452B2 JP36910099A JP36910099A JP3687452B2 JP 3687452 B2 JP3687452 B2 JP 3687452B2 JP 36910099 A JP36910099 A JP 36910099A JP 36910099 A JP36910099 A JP 36910099A JP 3687452 B2 JP3687452 B2 JP 3687452B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- electrode
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、一方の基板上に配置された画素電極と共通電極間に電圧を印加することにより両電極間に電界を形成し、液晶分子を制御することにより表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置として、画素を構成する表示領域にスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子を設けた構造のアクティブマトリックス方式が多く採用されている。この種の液晶表示装置においては、液晶層を一対の基板各基板で挟持した構造が採用されており、一方の基板側にはＴＦＴ素子，画素電極，各種電極，配線（走査信号，映像信号電極，配線）、及び配線と外部駆動回路とを接続するための端子等が形成され、他方の基板側にはカラーフィルタと対向電極が形成されており、基板面にほぼ垂直な縦電界を印加して表示するツイストネマチック表示方式を採用している。
【０００３】
この方式に対して、液晶表示装置のネックとなっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に替って、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と櫛歯状の共通信号電極間に電圧を印加することにより液晶を駆動する横電界(in plain swiching）方式の液晶表示装置が、特開平6−160878 号公報に提案されている。尚、この場合には、画素電極及び共通信号電極は、メタル電極配線材料で構成してもよいし、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）で構成してもよい。
【０００４】
ＩＴＯ電極を用いた例として、ＳＩＤ '９８ DIGEST，ｐ３７１(１９９８)，及びＳＩＤ '９９ ＤＩＧＥＳＴ，ｐ２０２（１９９９）において、画素電極と共通信号電極とを絶縁膜を挟む上下２層のＩＴＯで構成し、櫛歯状の画素電極と共通信号電極の電極サイズ、及び電極間距離を最適化し、上下２層のＩＴＯ電極間に電圧を印加して液晶を駆動する技術について記載されている。このように、画素電極と共通信号電極に透明電極を用いることにより、横電界方式の液晶表示装置の実質的な開口率，透過率が向上でき、従って、輝度を向上することができるというものである。
【０００５】
【発明が解決しようとする課題】
上記従来技術において、実際に液晶表示装置を作製しようとする場合には、基板上に共通信号電極，層間絶縁膜，画素電極の順で配置された上下２層のＩＴＯ電極を加工する必要がある。ＩＴＯ膜の加工には、通常ウエットエッチング法が用いられる。エッチング液としては、臭化水素酸や塩酸，王水系（塩酸と硝酸の水溶液），塩化第二鉄の塩酸水溶液等、強酸の水溶液が用いられる。従って、層間絶縁膜にクラックやピンホール、付き周り部分の被覆不良等の不良部分が存在すると、層間絶縁膜を介してより上層に位置する第二のＩＴＯ電極を加工する際に、この不良部分を介してＩＴＯのウエットエッチング溶液が下層に位置する第一のＩＴＯ電極へ染み込むことになる。層間絶縁膜を介して下層に位置する加工済みの第一のＩＴＯ電極上にこの不良部分が存在すると、染み込んだエッチング液に第一のＩＴＯ電極表面が直接晒されることになり、第一のＩＴＯ電極の溶解や断線不良が起こると考えられる。
【０００６】
通常、ＴＦＴ素子の層間絶縁膜には、ＣＶＤ法で形成した窒化シリコン膜が用いられる。反応ガスとしては、例えばモノシランやアンモニア等が用いられるために、膜形成雰囲気は活性水素を含む還元プラズマ雰囲気となる。従って、ITO膜上に窒化シリコン膜を形成する際には、酸化物透明導電膜であるＩＴＯ膜表面が還元プラズマ雰囲気に晒されることになる。形成条件によっては、ＩＴＯ表面が還元されると共に、ＩＴＯ上で窒化シリコン膜が異常成長を起こすことが知られている。(Jpn.J.Appl.Phys.,３２，ｐ５０７２(１９９３)）得られた積層膜は異常成長により表面凹凸が顕著になり、窒化シリコン膜自身の緻密性，絶縁性も低下する。窒化シリコン膜の異常成長反応は、活性水素の供給源となる反応ガスの流量が多いほど、また基板温度が高いほど加速される。しかしながら、ＴＦＴ素子のゲート絶縁膜用途等の良質な窒化シリコン膜を得るためには、基板温度を３００度程度の高温に保つ必要があり、異常成長が起こりやすい条件で膜が形成されることになる。従って、ＩＴＯ膜上に窒化シリコン膜を形成するプロセスは、上述したクラックやピンホール，付き周り部分の被覆不良等が起こりやすい状況にある。
【０００７】
また、ＴＦＴ素子基板側に存在する、各種メタル膜からなる電極や配線（具体的には走査信号配線、及び映像信号配線、及び共通信号配線，共通信号電極）のうち、第二のＩＴＯ電極より下層に存在するメタル電極や配線についても、第一のＩＴＯと同じように、第２のＩＴＯの強酸エッチング液に晒されてしまい、腐食や溶断の可能性がある。特に、高融点メタルに比べて低抵抗な電極、もしくは配線材料として用いられるＡｌ，Ａｌ合金膜は、耐エッチング性，耐薬品性に乏しく、ＩＴＯのエッチング液に晒されることで著しい損傷を受ける。これらの不良は、液晶表示装置の歩留まりを著しく低下させてしまう。
【０００８】
本発明の目的は、画素電極又は共通信号電極として構成される２層の透明導電膜が絶縁膜を挟んで同一基板上に配置された液晶表示装置において、特にその作製時において不良が低減可能な構成の液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の実施形態によれば、液晶層を挟持する一対の基板のいずれか一方の基板に画素電極及び共通電極を配置して、この画素電極及び共通電極に電圧を印加することにより、基板に概ね平行に（支配的に平行に）電界を発生させ、この電界により液晶分子の向きを制御して表示を行う液晶表示装置で、画素電極及び共通信号電極を、少なくとも一部が透明導電膜で異層に形成し、また、この画素電極と共通信号電極の透明導電膜は異なる組成の透明導電膜で形成し、配置した基板に対して上層に配置した透明導電膜をアモルファスの透明導電膜とし、下層に配置した透明導電膜を多結晶の透明導電膜とするというものである。
【００１０】
また、別な見方の本発明の実施態様は、液晶層を挟持する一対の基板のいずれか一方の基板に画素電極及び共通電極を配置して、この画素電極及び共通電極に電圧を印加することにより、基板に概ね平行に（支配的に平行に）電界を発生させ、この電界により液晶分子の向きを制御して表示を行う液晶表示装置で、画素電極及び共通信号電極は、少なくとも一部が透明導電膜であり異層に形成し、しかもこの画素電極と共通信号電極の透明導電膜は、エッチング速度がそれぞれ異なる透明導電膜を配置するというものである。
【００１１】
さらに具体的には、画素電極と共通電極の透明導電膜のエッチング速度は、配置された基板に対して上層に配置された透明導電膜が、下層に配置された透明導電膜よりエッチング速度が大きいものを使用するというものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施例について図面を使って説明する。
【００１３】
まず、本発明の発明者は、各種透明導電膜の膜組成を変更した膜構造とエッチング挙動との関係を調査した。図２３は、透明導電膜組成の一例として、酸化インジウム膜へのドープ元素をパラメータにした、酸化インジウムスズ（ＩＴＯ）膜，酸化インジウム亜鉛（ＩＺＯ）膜，酸化インジウムゲルマニウム（ＩＧＯ）膜について本調査により得られた膜構造とエッチング特性との関係を示した図である。具体的には、これらＩＴＯ，ＩＺＯ，ＩＧＯ膜について、膜の結晶性とエッチング液の種類をパラメータにして得られたエッチング速度について、横軸をエッチング温度（Ｔ）の逆数で整理したものである。尚、このような整理の仕方は、一般にアウレニウスプロットと呼ばれており、図中のプロットの傾きが反応の活性化エネルギーに対応する。図２３中、アモルファス(amorphous）透明導電膜についてはａ- 、多結晶(poly crystaline）透明導電膜についてはｐ- 、を付記して区別した。また、エッチング液の種類については、プロットの記号を変更して示した。具体的には、王水系エッチング液（ＨＣｌ：ＨＮＯ3：Ｈ2＝１： ０.０８：１)については丸、臭化水素酸水溶液（４８％ＨＢｒ）については四角、塩化第二鉄と塩酸の混合水溶液(３９％ＦｅＣｌ3：ＨＣｌ＝１：１）については三角で示してある。いずれも、各種透明導電膜のエッチング液として一般的な、強酸系のエッチング液である。
【００１４】
まず、ＩＴＯ膜に着目してみると、
（１）エッチング液の温度が高くなるにつれて（１／Ｔの値が小さくなるにつれて）エッチング速度が大きくなること、
（２）エッチング液の強さに比例してエッチング速度が異なること（この場合、臭化水素酸系＞塩化第二鉄系＞王水系であるが、これらのエッチング液の濃度、及び組成比が変われば、エッチング液としての強さが変わるため、この順序が入れ替わることになる。）
（３）しかしながら、１／Ｔに対するエッチング速度の傾きは、エッチング液の種類，膜の結晶性が異なっていてもほぼ一定であること（これは、いずれのエッチング液，膜構造においても、溶解反応を支配する反応の活性化エネルギーが一致すること、つまり、同一の溶解反応がエッチングを律速していることを示している。）
がわかる。
【００１５】
そして、最も着目すべきは、
（４）同一エッチング条件であれば、アモルファス膜のエッチング速度が、多結晶膜のエッチング速度の約１００倍大きいことである。
【００１６】
同じエッチング液を使用する場合においては、アモルファス膜をエッチングする場合に、多結晶膜をエッチングする場合よりも１／１００にエッチング時間を短縮することができ、その分エッチング液に晒される時間を低減することができることを意味している。また、アモルファス膜のエッチング時間を多結晶膜と同等に設定するならば、その分より弱酸、または低濃度なエッチング液を使用でき、液温もより低温に設定できるため、多結晶膜に比べてホトレジスト膜や下地が被るダメージを１／１００に低減でき、ダメージレスなエッチングが可能となる。弱酸のエッチング液としては、例えば、酢酸，蓚酸等の有機酸を用いることができるようになる。蓚酸溶液を用いた場合においては、強酸系のエッチング液で得られるエッチング速度に対して、約１〜２桁エッチング速度を低減することができる。そのため、液晶表示装置の電極，配線として用いられるメタル膜に対しても、同様にマイルドなエッチングが可能となる。このことは、メタル膜に対する、アモルファス透明導電膜の選択エッチングの可能性をも示唆している。メタル膜としては、液晶表示装置において、メタル電極又は配線として通常用いられている高融点金属（例えばＣｒ，Ｔａ，Ｔｉ，Ｗ，Ｍｏ，Ｎｂ等）、及びこれらの金属の合金膜，積層膜はもちろんのこと、より耐薬品性に劣り、溶解や腐食をより受けやすいＡｌ，Ａｌ合金膜、及びＡｌ，Ａｌ合金膜と高融点金属膜との積層膜を用いた場合においても、同様に、上層の透明導電膜をエッチングする際に被る損傷を低減することができる。また、塩酸や臭化水素酸等のハロゲン酸や硝酸等を用いる場合に比べて、エッチングの際のホトレジスト膜へのダメージを低減できるため、アモルファス透明導電膜自身のパターニング精度も向上でき、より微細加工が容易になる。
【００１７】
次に、ＩＴＯとは膜組成の異なるＩＺＯ，ＩＧＯ膜に着目する。王水系エッチング液についてのポイントデータとして示したが、ａ−ＩＺＯ，ａ−ＩＧＯについても、ａ−ＩＴＯとほぼ同程度のエッチング速度が得られることがわかる。これより、ドープのための添加元素が、スズから亜鉛，ゲルマニウムに変わっても、膜の結晶性に対して得られるエッチング速度の効果は、ＩＴＯと同様であることがわかる。
【００１８】
上記の実施例において、透明導電膜は、ＤＣスパッタリング法、またはＲＦスパッタリング法において条件を変えて形成した。例えば、ｐ−ＩＴＯ膜は、インジウムに対するスズの添加量が１０ａｔ％のＩＴＯターゲットを用い、スパッタリングガスはＡｒ、または５％の酸素添加Ａｒを用いた。（酸素の添加量は、得られるＩＴＯ膜の比抵抗値が最小となる添加量に調整した。）スパッタパワーは１００〜１０００Ｗ、スパッタガス圧力は２〜１０ｍTorr、基板温度は１８０〜３５０℃とした。膜厚は３０〜５００ｎｍである。ａ−ＩＴＯ膜については、スパッタリングガスはＡｒ、または酸素添加Ａｒ、または１％の水添加Ａｒを用いた。（水の添加により、エッチング残さの原因となる微結晶成分の発生が抑制され、均質なアモルファス膜を得ることができる。添加量は、多すぎても少なすぎても膜の比抵抗、及び膜中の微結晶成分量を増加させてしまうため、最適値となる添加量に調整した。膜中の微結晶成分量の目安として、膜のＸ線回折スペクトルを測定した。ａ−ＩＴＯ膜については、結晶成分からの回折ピークが認められないことを確認した。）スパッタパワー，スパッタガス圧力はｐ−ＩＴＯと同一、基板温度については、基板加熱無しで形成した。ＩＺＯ，ＩＧＯ膜についても、ターゲットをＩＺＯ,ＩＧＯに変更することで同様に形成した。ＩＺＯ,ＩＧＯ膜については、ＩＴＯ膜に比べてより均質なアモルファス膜が得やすい傾向にあった。
【００１９】
また、上記の実施例では、ＩＴＯ膜，ＩＺＯ膜，ＩＧＯ膜中に添加したスズ，亜鉛，ゲルマニウムのインジウムに対する添加量（Ｘ／(Ｉｎ＋Ｘ)、但し、Ｉｎ：インジウムの原子数，Ｘ：添加元素の原子数）については、１０ａｔ％固定としたが、ドープ元素の添加量が３〜３０ａｔ％の範囲で得られたアモルファス膜、及び多結晶膜について、上記のエッチング挙動を示すことを確認済みである。また、この添加量の範囲で得られた膜は、膜の透明導電膜としての基本特性（透過率，比抵抗特性）も良好であった。
【００２０】
以上、本発明の発明者により解析された結果を、実際に液晶表示装置の透明導電膜構成に適用した。具体的には、絶縁膜を介してより上層に位置する第二の電極をアモルファスの透明導電膜で、絶縁膜を介してより下層に位置する第一の電極を多結晶の透明導電膜で構成する。つまり、第一の透明導電膜が配置された状態で、第二の透明導電膜をエッチング加工する際にも、第二の透明導電膜のエッチング速度を、第一の透明導電膜に比べて約１００倍程度大きくできるため、同じエッチング液を使用する場合においては、従来に比べてエッチング時間を短縮することができ、また、エッチング時間を従来と同等にするのであれば、より弱酸、または低濃度，低温でダメージレスなエッチング液を使用することができるようになる。そのため、ピンホールや、段差部分の付き周り不良等の層間絶縁膜の不良部分を介して、第二の透明導電膜より下層に位置する第一の透明導電膜からなる電極や、メタルからなる電極，配線が、第二の透明導電膜をエッチング加工する際に被るダメージを大幅に低減することができるようになる。より望ましくは、絶縁膜を介してより上層に位置する第二の電極を、アモルファスのＩＴＯ、又はアモルファスのＩＺＯ、又はアモルファスのＩＧＯのいずれかで構成し、下層に位置する第一の電極を、液晶表示装置において透明導電膜として使用実績のある多結晶のＩＴＯで構成するとよい。
【００２１】
図１は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素のＴＦＴ基板側の表面図である。図２は、図１に示したａ−ａ′で示した線に沿う対向基板を含む断面図である。図３は、図１に示したｂ−ｂ′で示した線に沿うＴＦＴ基板側の断面図である。
【００２２】
図１〜図３中で、ＳＵＢ１はＴＦＴ側の透明絶縁基板を、ＴＦＴは画素のスィッチング素子である薄膜トランジスタを、１は本発明の第一の透明導電膜構成からなる共通信号電極を、２は走査信号配線を、３は共通信号配線を、４はチャネル半導体となるシリコン膜を、５は映像信号配線を、６は該ＴＦＴのソース／ドレイン電極となる映像信号電極を、７は本発明の第二の透明導電膜として構成される画素電極を、８はＴＦＴのゲート絶縁膜を、９はＴＦＴの表面保護絶縁膜を、１０はコンタクトを補償するためにリン等の不純物をドープしたシリコン膜からなる電極を示す。本実施例では、スイッチング素子として、逆スタガ型のTFTを用いている。
【００２３】
図２は、図１のａ−ａ′における対向基板をも含む断面図であり、ＴＦＴ側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と、液晶ＬＣを介して対向配置される対向側の透明絶縁基板ＳＵＢ２は対向基板と称される。図２に示すように、対向基板ＳＵＢ２は、液晶ＬＣ側の面に、まず、各画素領域を画するようにして遮光パターン（ブラックマトリックス）ＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部には、それを覆ってカラーフィルタＦＩＬが形成されている。そして、遮光パターンＢＭ、及びフィルタを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜の上面には配向膜ＯＲＩ２が形成されている。ＯＲＩ１はＴＦＴ基板ＳＵＢ１側の配向膜である。ＴＦＴ基板ＳＵＢ１，対向基板ＳＵＢ２、それぞれの外側の面（液晶ＬＣ側の面とは反対の面）には、偏向板ＰＯＬ１，ＰＯＬ２が形成されている。
【００２４】
図３は、図１のｂ−ｂ′における断面図を示し、ＴＨは、映像信号電極（ソース・ドレイン電極）６と画素電極７とを接続するために、表面保護絶縁膜９に開口したスルーホールを示す。
【００２５】
第一の実施例においては、上下２層の透明導電膜からなる電極の層間絶縁膜は、ゲート絶縁膜８とＴＦＴの表面保護絶縁膜９との積層膜とで構成されている。これらの絶縁膜８，９を介して下層に位置する共通信号電極１は、少なくとも画素領域の周辺を除く領域に板状に形成されており、またこれらの絶縁膜８，９を介してより上層に位置する画素電極７の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工されている。本実施例において、スリット状に加工された画素電極７の電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。この画素電極７の分割、スリットの隙間部分を介して、共通信号電極１と画素電極７との間に印加される電圧により、ＴＦＴ基板ＳＵＢ１と対向基板ＳＵＢ２間に挟持した液晶を駆動する。また、共通信号配線３については、走査信号配線２を構成するメタル膜と、同一材料，同一工程で形成した構成である。走査信号配線２、及び映像信号配線５、及び共通信号配線３を構成するメタル膜は、例えば、スパッタリング、または蒸着法等で形成されたＣｒ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｗ等の高融点金属，合金、または金属シリサイド，低抵抗配線材料であるＡｌ，Ａｌ合金、またはこれらの材料からなる積層膜で構成されている。チャネル半導体４，不純物をドープしたシリコン膜からなる電極１０を構成するシリコン膜としては、例えばプラズマＣＶＤ、または熱ＣＶＤ、またはスパッタリング法等で形成されたアモルファスシリコン膜、あるいは、これらの膜を熱処理、またはレーザーアニール処理して結晶化した多結晶シリコン膜が用いられる。ゲート絶縁膜８，保護絶縁膜９は、例えばプラズマＣＶＤ、またはスパッタリング法等で形成された窒化シリコン膜、または酸化シリコン膜等の絶縁膜で構成される。ゲート絶縁膜８については、走査信号配線２を構成するメタルの一部表面を酸化して得られた絶縁膜を用いてもよい。特に、チャネル半導体シリコン膜４にアモルファスシリコン膜を用いたアモルファスシリコンＴＦＴにおいては、ゲート絶縁膜８，表面保護絶縁膜９に、プラズマＣＶＤ法で形成した窒化シリコン膜を用いている。
【００２６】
課題で述べたように、ＩＴＯ膜上に窒化シリコン膜を形成する際には、ＩＴＯ膜表面で窒化シリコン膜が異常成長を起し、窒化シリコン膜自身の緻密性，絶縁性が低下することが知られている。そのため、クラックやピンホール，付き周り部分の被覆，絶縁不良等が起こりやすい状況にある。このような場合においても、本発明の透明導電膜構成を適用，実施することで、上層に位置する第二の透明導電膜で構成される画素電極７を、例えば蓚酸等の弱酸でエッチング加工できるようになるため、絶縁膜の不良部分を介して下層に位置する第一の透明導電膜で構成される共通信号電極１が溶解，断線することを防止できる。また、本実施例においては、上下２層の透明導電膜間に配置された層間絶縁膜の構成例として、異常成長しやすい窒化シリコン膜を例にとって説明したが、その他の絶縁膜、例えば酸化シリコン膜等を用いた場合においても同様に適用可能であり、例えば付き周り不良や、ごみ，異物、あるいは膜形成時のプラズマ放電異常等による膜質低下等で、絶縁膜に不良部分が存在する場合においても、これによる歩留りの低下を阻止することができる。また、同様に、下層に位置する走査信号電極，配線２、及び共通信号配線３の溶解，断線，腐食をも防止できる。また、上述したようにダメージレスなエッチング加工が可能となるため、低抵抗配線材料であり、透明導電膜のエッチング液に対する耐薬品性に乏しいＡｌやＡｌ合金膜を、下層に位置する走査信号電極，配線２、及び共通信号配線３として使用することも可能である。但し、ＡｌやＡｌ合金と、酸化物である酸化インジウム系の透明導電膜が直接接触して接続部分を形成する構造では、Ａｌと酸化物の界面において、酸化物側の酸素がＡｌ側に移行し、絶縁膜であるアルミナ（酸化アルミニウム）膜が形成され、電気的な接続不良を起すことが知られている。従って、実際に走査信号配線２、及び共通信号配線３にＡｌやＡｌ合金を適用する際には、ＡｌやＡｌ合金膜が透明導電膜とコンタクトを形成する側の界面に、酸素拡散を防止するための層、具体的にはＣｒやＭｏ等の高融点金属膜またはその合金膜等からなる層が設けられた積層電極，配線構成となることが望ましい。また、塩酸や臭化水素酸等のハロゲン酸や硝酸等を用いる場合に比べて、アモルファス透明導電膜をエッチングする際にホトレジスト膜が被るダメージについても同様に低減できるため、透明導電膜自身のパターニング精度を向上でき、具体的には上層に位置する第二の透明導電膜で構成される画素電極７の櫛歯加工、またはスリット状加工等の微細加工が容易になる。
【００２７】
尚、第一の実施例では、共通信号配線３を共通信号電極１の上部に配置した構成としたが、共通信号配線３を共通信号電極１の下部に配置する構成も勿論可能である。
【００２８】
図４は、本発明の実施例に係るアクティブマトリックス型液晶表示装置の電気回路を示す概略図である。図４中ｘ方向に延在され、ｙ方向に併設される各走査信号配線２には、走査信号配線用端子ＧＴＭを介して、垂直走査回路Ｖによって順次走査信号（電圧信号）が供給されるようになっている。走査信号配線２に沿って配置される各画素領域の薄膜トランジスタＴＦＴは走査信号によって駆動される。そして、この走査信号のタイミングに合わせて、映像信号駆動回路Ｈから、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される各映像信号配線５に映像信号が供給される。この映像信号は、各画素領域の該薄膜トランジスタＴＦＴを介して、画素電極７に印加される。各画素領域において、画素電極７と共に形成されている共通信号電極１には、共通信号配線用端子 ＣＴＭを介して共通信号配線３のバス配線ＣＢから分岐した共通信号配線３を介して対向電圧が印加されており、これら画素電極７と共通信号電極１間に電界を発生させ液晶ＬＣの光透過率を制御する構成である。図４中のＧＴＭは、各走査信号配線に外部駆動回路から走査信号を供給するための走査信号配線端子を示す。なお、同図において、各画素領域に示したＲ，Ｇ，Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ，緑色用フィルタ，青色用フィルタが形成されていることを示している。
【００２９】
図５は、本発明の実施例に係る、アクティブマトリックス型液晶表示装置の端子部分の断面模式図を示す。ＴＦＴ基板ＳＵＢ１の対向基板ＳＵＢ２に対する固定は、対向基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、ＴＦＴ基板ＳＵＢ１，対向基板ＳＵＢ２の間に液晶ＬＣを封入するための封入材としての機能をも有している。このシール材ＳＬの外側、TFT基板ＳＵＢ１の周辺で、対向基板ＳＵＢ２によって覆われていない領域には、それぞれ走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭが形成されている。図５では、このうち、走査信号配線用端子ＧＴＭを例示してある。各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、ＴＣＰ(Tape Carrier Package)、またはＣＯＧ(Chip on Glass）接続方式により、図４で記した外部駆動回路と接続される。なお、このシール材ＳＬの一部（図５中右側）には図示しない液晶封入口があり、ここから液晶を封入した後は液晶封入材によって封止がなされる。
【００３０】
図６は、第一の実施例であるアクティブマトリックス型液晶表示装置の走査信号電極用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３１】
まず、透明絶縁基板ＳＵＢ１上に、例えば、本発明の第一層の透明導電膜からなる端子部分を形成することで接続用のパッド電極ＴＣ１とする。そして、このパッド電極ＴＣ１には、その走査信号配線２側の端部において、走査信号配線２が覆うようにして形成されている。さらに、これらパッド電極ＴＣ１、及び走査信号配線２を覆ってゲート絶縁膜８、及び表面保護絶縁膜９が順次積層され、これらゲート絶縁膜８、及び表面保護絶縁膜９に設けた開口部ＴＨによって、第一層の透明導電膜からなるパッド電極ＴＣ１の一部が露出され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の露出端子部分は、メタル材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた第一層の透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。本実施例においては、走査信号配線２と共通信号配線１とは、同一材料，同一工程で形成されるため、図９で後述する共通信号配線用端子ＣＴＭについても、走査信号電極用端子ＧＴＭと同一材料、同一工程で形成される。
【００３２】
図７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３３】
映像信号配線用端子ＤＴＭにおいては、本発明の第一層の透明導電膜により端子部分を形成することで接続用のパッド電極ＴＣ１とする。このパッド電極TC1と映像信号配線５を接続する必要があるが、走査信号配線端子ＧＴＭと異なり、この間にはゲート絶縁膜層８が存在するため直接接続することができない。このため、ゲート絶縁膜８にスルーホールＴＨを開口して接続部分を形成する必要がある。このスルーホール開口工程を独立に行うと、ホトリソグラフィー工程が新たに必要になり工程数の増加を招く。図７は、この点を回避した映像信号用端子の構成例である。具体的には、図示はしないが走査配線用端子ＧＴＭ形成工程においてもゲート絶縁膜８及び表面保護絶縁膜９に一括して開口部ＴＨを設ける工程があるが、この際に同様に映像信号配線５上及び映像信号配線用端子のパッド電極ＴＣ１上に一括してＴＨを形成し本発明の第二層の透明導電膜をこのパッド電極ＴＣ１と映像信号配線５を接続するための配線としてパッド電極ＴＣ２を新たに設けて、パッド電極ＴＣ１と、映像信号配線５とを接続する事で、工程数の増加という問題を回避できるというものである。映像信号配線５上では表面保護絶縁膜９のみを、映像信号配線用端子のパッド電極ＴＣ１上では、ゲート絶縁膜８と表面保護絶縁膜９との積層膜を、一括してエッチングすることになるため、映像信号配線５上の開口部はオーバーエッチング気味となるが、電気的な接続には問題が無い事を確認した。また、第一層の透明導電膜により端子部分として形成した接続用のパッド電極ＴＣ１と、第二層の透明導電膜により形成した接続用のパッド電極ＴＣ２とがスルーホールＴＨを介して接続される構成となるが、本発明の透明導電膜構成では、第一層目を構成する透明導電膜材料、及び第二層目を構成する透明導電膜材料として、具体的には、いずれも酸化インジウム系の透明導電膜（例えばＩＴＯ，ＩＺＯ，ＩＧＯ）を用いているため、図１〜図３の実施例の説明で述べたＡｌと透明導電膜間に見られるような酸素の相互拡散によるコンタクト特性の低下は発生しない。実際に、第一層目を構成する透明導電膜材料と、第二層目を構成する透明導電膜材料とは良好なコンタクト特性が得られる事を確認済である。さらに好ましくは、第二層の透明導電膜により形成した接続用のパッド電極ＴＣ２と接続される映像信号配線５の、少なくとも表面部分については酸素拡散を防止するための層、具体的にはＣｒやＭｏ合金等の高融点金属膜からなる層が設けると良い。本実施例においても、映像信号配線用端子ＤＴＭは、耐エッチング性に優れた第一層の透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００３４】
図８は、図７においてＴＣ１とＴＣ２とを接続する際に、走査信号配線２を構成するメタル膜と同一材料，同一工程で形成したメタルのパッド電極ＧＭＰとを介して接続した実施例である。
【００３５】
本発明の課題で記述したように、ゲート絶縁膜８を窒化シリコン膜で構成する場合には、本発明の第一層の透明導電膜からなるパッド電極ＴＣ１上に形成されたゲート絶縁膜８は、該パッド電極ＴＣ１と接する界面で異常成長を起こし、その部分にスルーホールＴＨを開口した場合、該スルーホールＴＨのパターン端部が逆テーパー形状に加工されることが考えられ、映像信号配線用端子ＤＴＭとの接続に不良が生じる可能性を残す事になる。そこで、図７による構成では、走査信号配線を構成するメタル膜と同一材料，同一工程で構成したパッド電極ＧＭＰを配置してこのパッド電極ＧＭＰ上で、スルーホールＴＨの加工を行うようにした構成である。ここで、走査信号配線２を構成するメタル膜と同一材料，同一工程で構成したパッド電極ＧＭＰは、パッド電極ＴＣ１とパッド電極ＴＣ２と、電極パターンの上下で接続部分を形成しなければならず、従ってこの場合、走査信号配線２、及びパッド電極ＧＭＰは、少なくともパッド電極ＴＣ１、又はパッド電極ＴＣ２と接するパターンの上下部分が、酸素拡散を防止するための層、具体的にはＣｒやＭｏ合金等の高融点金属膜からなる構成する必要がある。例えば、走査信号配線２、及びパッド電極ＧＭＰの一部に、Ａｌ，Ａｌ合金を用いた場合は、走査信号配線２、及びパッド電極ＧＭＰは、具体的にはＡｌ合金を上下２層の高融点金属で挟んだ３層構成にすると良い。
【００３６】
図９は、第一の実施例であるアクティブマトリックス型液晶表示装置の、共通信号配線用端子ＣＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３７】
本図においては、走査信号配線２と共通信号配線３とは、同一材料，同一工程で形成されるため、共通信号配線用端子ＣＴＭについても、走査信号配線用端子ＧＴＭと同一材料，同一工程で形成される。共通信号配線用端子ＣＴＭは、走査信号配線用端子ＧＴＭとは反対の方向に引き出される他は同一構成である。
【００３８】
尚、以上の第一の実施例において、ゲート絶縁膜８、及び表面保護絶縁膜９は、透明絶縁基板ＳＵＢ１の周辺部分に存在する走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭの露出部分を除く液晶表示装置の表示領域の全面を被覆している。
【００３９】
次に、第一の実施例における各製造工程を、要部断面図を用いて説明する。
【００４０】
図１０は、第一の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子部の形成工程毎の断面図である。（ｂ）の端子部の構成は、最も工程が複雑な図８の構成の映像信号配線端子ＤＴＭについて例示した。
【００４１】
第一の実施例においては、具体的には（Ａ）〜（Ｆ）の６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【００４２】
以下、工程順に説明する。
【００４３】
工程（Ａ）
透明絶縁基板（ＴＦＴ基板ＳＵＢ１となるもの）を用意し、その表面に本発明の第一層の透明導電膜として例えば多結晶ＩＴＯ膜を形成する。多結晶ＩＴＯ膜は、例えばスパッタリング法によって基板加熱をして形成する。次に、ホトリソグラフィー技術を用いて、この多結晶ＩＴＯ膜を選択エッチングし、画素領域内には共通信号電極１を、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ１を形成する。この時点では、多結晶ＩＴＯ膜が第一層目であるため、エッチング液として、例えば臭化水素酸水溶液等の強酸を用いることも可能である。本実施例については、４８％の臭化水素酸水溶液を用いてエッチングした。
【００４４】
工程（Ｂ）
ＴＦＴ基板ＳＵＢ１上に、例えばスパッタリング法によってＣｒ膜を形成する。次に、ホトリソグラフィー技術を用いてこのＣｒ膜を選択エッチングし、画素領域内には走査信号配線２，共通信号電極１を、また映像信号配線用端子ＤＴＭ形成領域には映像信号配線用端子ＤＴＭ用のパッド電極ＧＭＰを形成する。
【００４５】
工程（Ｃ）
ＴＦＴ基板ＳＵＢ１上に、例えばプラズマＣＶＤ法によってゲート絶縁膜８となる窒化シリコン膜を形成する。さらに、このゲート絶縁膜８の表面の全域に例えばプラズマＣＶＤ法によって、アモルファスシリコン膜、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を順次積層して形成する。次に、ホトリソグラフィー技術を用いてアモルファスシリコン膜を選択エッチングし、画素領域内に薄膜トランジスタＴＦＴのチャネル半導体シリコン膜４を形成する。
【００４６】
工程（Ｄ）
ＴＦＴ基板ＳＵＢ１上に、例えばスパッタリング法によってＣｒ膜を形成する。次に、ホトリソグラフィー技術を用いてこのＣｒ膜を選択エッチングし、画素領域内には薄膜トランジスタＴＦＴのソース／ドレイン電極となる映像信号電極６、及びこの映像信号電極６の延在部である映像信号配線５を、また、映像信号配線用端子ＤＴＭ形成領域には映像信号配線の延在部５を形成する。
【００４７】
工程（Ｅ）
ＴＦＴ基板ＳＵＢ１上に、例えばプラズマＣＶＤ法によって表面保護絶縁膜９となる窒化シリコン膜を形成する。次に、ホトリソグラフィー技術を用いてこの表面保護絶縁膜９を選択的にエッチングし、画素領域内に薄膜トランジスタTFTのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、映像信号配線用端子ＤＴＭ形成領域には、表面保護絶縁膜９の下層に位置するゲート絶縁膜８にまでスルーホールを貫通させて、映像信号配線用端子DTM用のパッド電極ＧＭＰの一部を露出させるためのスルーホールＴＨを形成する。
工程（Ｆ）
ＴＦＴ基板ＳＵＢ１上に、本発明の第二層の透明導電膜として、例えばアモルファスＩＺＯ膜を形成する。アモルファスＩＺＯ膜は、例えばスパッタリング法によって室温にて形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜を選択エッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極７を形成するとともに、映像信号配線用端子ＤＴＭ形成領域には、第二層の透明導電膜からなる端子部分形成，接続用のパッド電極ＴＣ２を形成する。この時点では、本発明の第二層の透明導電膜であるアモルファスＩＺＯ膜が、例えば蓚酸水溶液或いは酢酸水溶液等の弱酸で十分エッチングが可能なため、ゲート絶縁膜８及び表面保護絶縁膜９に不良部分が存在しても、アモルファスＩＺＯ膜より下層に位置する第一層の透明導電膜からなる各電極、及び各メタル電極，配線が溶解断線，腐食されることを十分防止できる。本実施例については１０ｗｔ％の蓚酸水溶液を用いてエッチングした。ちなみに、例えば４０℃でのＩＺＯのエッチング速度は、
２.５ｎｍ／ｓであった。
【００４８】
図１１は、本発明の透明導電膜構成を適用した第二の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。
【００４９】
図１２は、図１１に示したａ−ａ′で示した線に沿う断面図である。図１２は、図１０に示したｂ−ｂ′で示した線に沿う断面図である。
【００５０】
第二の実施例において第一の実施例と異なる点は以下の２点である。
【００５１】
（１）上下２層の透明導電膜間の層間絶縁膜が、ＴＦＴの表面保護絶縁膜９一層で構成されている点、
（２）共通信号配線１１については、映像信号電極６、及び映像信号配線５を構成するメタル膜と同一材料，同一工程で形成した点、
である。
【００５２】
本第二の実施例は、共通信号電極１、及び画素電極７のいずれもゲート絶縁膜８より上層に設けられているため、共通信号電極１、及び画素電極７間に電圧を印加して液晶ＬＣを駆動する際に、ゲート絶縁膜８の厚みで生じる電圧降下分がないため、表示に寄与する電界をより効果的に得る事ができる構成である。また、共通信号電極１と画素電極７との間の層間絶縁膜についても、第一の実施例におけるゲート絶縁膜８と表面保護絶縁膜９との積層構成に比べて、ゲート絶縁膜８の単層構成としているため、共通信号電極１、及び画素電極７間で生じる電界損失についても小さくできる。本実施例においても、透明導電膜構成を適用しているため、第二の透明導電膜をエッチング加工して画素電極７を形成する際の下層に位置する映像信号電極６，映像信号配線５，共通信号配線１１、及び第一の透明導電膜からなる共通信号電極１の溶解，断線を防止できる。
【００５３】
図１４は、第二の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子（走査信号配線端子ＧＴＭ）部の形成工程毎の断面図である。
【００５４】
図９の第一の実施例との形成工程との違いは、（ａ）の画素ＴＦＴ部分については、図９における共通信号配線３が、図１３においては映像信号電極（ＴＦＴのソース／ドレイン電極）６，映像信号配線５を構成するメタル膜と、同一材料，同一工程，同層に形成されていること、及び図１３においては上下２層の透明電極間の層間絶縁膜が、ＴＦＴの表面保護絶縁膜９で構成されていることであり、これらの点を除けば、前述した第一の実施例における形成工程毎の断面図を示した図９と対応している。従って、（Ａ)〜(Ｆ）で示した６回のホトリソグラフィー工程で形成可能である。しかしながら、（ｂ）の端子部分においては、最後の工程（Ｆ）において、ＴＦＴのゲート絶縁膜８と、表面保護絶縁膜９とを一括でエッチングすることで端子部分のＴＨを開口する構成のため、工程（Ｃ）で形成した耐エッチング性に優れた（もしくは耐薬品性に優れた）第一の透明導電膜である多結晶ＩＴＯ膜を、走査信号配線端子ＧＴＭの露出部分に適用する事ができない。従って、６回のホトリソグラフィー工程で形成した走査信号配線端子ＧＴＭは、本発明の第二の透明導電膜であるアモルファスＩＺＯ膜からなるパッド電極ＴＣ２で露出表面を被覆形成することになる。
【００５５】
図１５は、図１４における端子露出部分についても、本発明の第一の透明導電膜構成となるように構成した例の（ａ）走査信号配線端子ＧＴＭと（ｂ）映像信号配線端子ＤＴＭ部の形成工程毎の断面図を示す。
【００５６】
基本的には図１４に示した構成に対応しており、図１４と異なる点は工程(Ｅ)として、新たにスルーホール形成工程を設けて７回のホトリソグラフィー工程で形成した点である。
【００５７】
工程（Ｅ）は、（ａ）の走査信号配線用端子ＧＴＭ形成領域において、ＣＶＤ法により表面保護絶縁膜９を形成し、走査信号配線２上と、接続用のパッド電極として形成しているＤＭＰ上に異なる深さのスルーホールＴＨを開口する工程である。
【００５８】
次に、工程（Ｆ）において、工程（Ｅ）で開口した２つのスルーホールＴＨを利用して、第二の透明導電膜からなるパッド電極ＴＣ２を用いてこれら２つのスルーホールを接続する。これにより透明導電膜からなるパッド電極ＴＣ１と、走査信号配線２とが電気的に接続される。
【００５９】
最後に、工程（Ｇ）において、本発明の第一の透明導電膜からなるパッド電極ＴＣ１で構成された走査信号配線用端子ＧＴＭ上のゲート絶縁膜８と表面保護絶縁膜９との積層膜をエッチング除去，スルーホールＴＨを形成して端子露出部分を形成する。
【００６０】
図１６は、本発明の透明導電膜構成を適用した第三の実施例である、アクティブマトリックス型液晶表示装置の単位画素の表面図を、図１７は、図１６に示した、ａ−ａ′で示した線に沿う断面図を、図１８は、図１６に示した、ｂ−ｂ′で示した線に沿う断面図をそれぞれ示す。本実施例は、前記第二の実施例において、画素電極１２を本発明の第一層（下層）の透明導電膜で、共通信号電極１３を本発明の第二層（上層）の透明導電膜で構成した実施例であり、前述の実施例とは、画素電極１２と共通信号電極１３の上下関係を入れ替えた構成である。
【００６１】
本実施例においても、本発明の第一の透明導電膜、及び本発明の第二の透明導電膜の電極としての役割及び接続先を入れ替わっただけで、本発明の第一の透明導電膜と、本発明の第二の透明導電膜との層順序関係、層構成関係には何ら変わるところがないため、上述した実施例と全く同様の効果が得られることは、言うまでもない。なお、本実施例に限らず、すべての実施例において同様に、画素電極１２と共通信号電極１３の上下関係を入れ替えた構成が可能である。
【００６２】
図１９は、本発明の透明導電膜構成を適用した第四の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。
【００６３】
図２０は、図１９に示したａ−ａ′で示した線に沿う断面図である。図２１は、図１９に示したｂ−ｂ′で示した線に沿う断面図である。
【００６４】
第四の実施例で、第一の実施例，第二の実施例，第三の実施例と異なるのは、上下２層の透明導電膜からなる電極の層間絶縁膜がＴＦＴのゲート絶縁膜８で構成されている点である。
【００６５】
共通信号配線３については、走査信号配線２を構成するメタル膜と、同一材料，同一工程で構成している。本実施例は、最上層に位置する画素電極７も含めて、すべての電極，配線がＴＦＴの表面保護絶縁膜９の下層に位置しており、従って、端子部分以外のすべての電極，配線が表面保護絶縁膜９で被覆されている構成である。従って、本実施例は、ＴＦＴ基板ＳＵＢ１が起因する液晶ＬＣの汚染に対して有効な構成である。例えば、液晶表示装置を駆動する際の各電極，配線間の電圧差により生じる電気的腐食に起因して、各電極，配線を構成するメタル配線材料中のメタルイオンが液晶ＬＣ中に溶出して汚染されることにより、液晶ＬＣの抵抗を低下させるモードの表示不良等に対して、相対的に強い構成であるといえる。
【００６６】
図２２は、第四の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子（映像信号配線端子ＤＴＭ）部の形成工程毎の断面図である。
【００６７】
（ａ）の画素ＴＦＴ部分については、共通信号配線３が、走査信号配線２を構成するメタル膜と、同一材料，同一工程で形成されていること、及び第一の透明導電膜からなる共通信号電極１が走査信号配線２と同層に形成されていること、また第二の透明導電膜からなる画素電極７が映像信号電極（ＴＦＴのソース／ドレイン電極）６と同層に形成され、その結果、上下２層の透明電極間の層間絶縁膜が、ＴＦＴのゲート絶縁膜８で構成されている点を除けば、基本的には、前述した第一の実施例における、形成工程毎の断面図を示した図１０と対応している。従って、（Ａ)〜(Ｆ）で示した６回のホトリソグラフィー工程で形成できる。しかしながら、（ｂ）の端子部分においては最後の工程（Ｆ）において、ＴＦＴのゲート絶縁膜８と表面保護絶縁膜９とを一括でエッチングすることで端子部分のＴＨを開口するため、最初の工程（Ａ）で形成する耐エッチング性（もしくは耐薬品性）に優れた、本発明の第一の透明導電膜である多結晶ＩＴＯ膜を、映像信号配線端子ＤＴＭの露出部分に適用する事ができない。従って、６回のホトリソグラフィー工程で形成した映像信号配線端子ＤＴＭは、本発明の第二の透明導電膜である、アモルファスＩＺＯ膜からなるパッド電極ＴＣ２で形成する。
【００６８】
図２３は、図２２において、さらには端子露出部分についても本発明の第一の透明導電膜構成となるように構成した例の(ａ）走査信号配線端子ＧＴＭと(ｂ）映像信号配線端子ＤＴＭ部の形成工程毎の断面図である。
【００６９】
基本的には図２２に示した構成に対応しており、図２２と異なる点は、工程
(Ｄ)として、新たにスルーホール形成工程を設けて、７回のホトリソグラフィー工程で形成した点である。
【００７０】
工程（Ｄ）においては、（ｂ）の走査信号配線用端子ＧＴＭ形成領域では、本発明の透明導電膜からなるパッド電極ＴＣ１上に存在するゲート絶縁膜８を選択的に除去し、スルーホールＴＨを開口する。次に、工程（Ｆ）において、工程 （Ｄ）で開口したスルーホールＴＨを利用して、映像信号配線５の延在部を、パッド電極ＴＣ１に接続する。最後に、工程（Ｇ）において、本発明の第一の透明導電膜からなるパッド電極ＴＣ１で構成された映像信号配線用端子ＤＴＭ上のゲート絶縁膜８と表面保護絶縁膜９との積層膜をエッチング除去，スルーホールＴＨを形成して端子露出部分を形成する。
【００７１】
図２４は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。第二（上）層の透明導電膜からなる電極パターンに屈曲部を設けた実施例を示す。本実施例は、上述した各実施例を、いわゆるマルチドメイン方式の液晶表示装置に適用したものである。マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に該横電界の方向が異なる領域を形成するようにし、各領域の液晶分子のねじれ方向を逆にする(図２４中のＬＣ１，ＬＣ２)ことにより、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を、相殺させる効果を生じせしめたものである。具体的には、図２４において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極７を、前記一方向に対して角度θ（Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線５の方向と一致づけた場合、５〜４０°の範囲が適当）に傾けて延在された後に、角度(−２θ)に屈曲させて延在させることを繰り返してジグザグ状に形成し、共通信号電極１に、絶縁膜を介して上層に、上述した構成の画素電極７が重畳するように配置させるだけで、前述したマルチドメイン方式の効果を奏することができる。そして、特に、画素電極７の屈曲部の近傍において共通信号電極１との間に発生する電界は、画素電極７の他の部分において共通信号電極１との間に発生する電界と、まったく同様に発生することが確かめられており、画素電極７の屈曲部の近傍において、光透過率の低下というような不具合を生じない効果を奏する。なお、本実施例においては、画素電極７は、図２４中のｙ方向に延在させて形成しているが、図中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。また、本実施例においては、画素電極７に屈曲部分を設けて、マルチドメインの効果を得るようにしたものであるが、画素電極を少なくとも画素領域の周辺を除く全領域に形成し、絶縁膜を介して上層に、上述した屈曲部を設けた構成の共通信号電極を、重畳するように配置する構成としてもよい。このようなマルチドメイン方式においても、本発明の透明導電膜構成を適用することにより、前記した所望の効果が得られることは言うまでもない。
【００７２】
図２５は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。図２５においては、第一（下）層の透明導電膜からなる電極パターンについても、櫛歯状に複数に分割加工した実施例を示している。図２６は、図２５に示したａ−ａ′で示した線に沿う断面図を示す。上述した各実施例においては、いずれの場合も、絶縁膜を介して下層に位置する第一の透明導電膜からなる透明電極（共通信号電極１、または画素電極１２）は、画素領域の周辺を除く全領域に形成されており、絶縁膜を介して上層に位置する第二の透明導電膜からなる透明電極（画素電極７、または共通信号電極１３）のみが複数に分割、またはスリット状に加工されている構成であった。従って、第一の透明導電膜からなる透明電極（共通信号電極１、または画素電極１２）と、第二の透明導電膜からなる透明電極（画素電極７、または共通信号電極１３）とは、絶縁膜を介して、画素領域内のほとんどの領域に渡って重畳していることがわかる。画素電極と共通信号電極間との容量は、画素電極７，１２に供給される映像信号を比較的長く蓄積させるためにある程度必要となるが、必要以上に大きくなることによって、信号の遅延による表示の輝度ばらつきが発生する。従って、画素電極と共通信号電極間との重畳面積を適当な大きさとする、あるいは画素電極と共通信号電極間の層間絶縁膜構成を最適化することによって、該容量を許容範囲内に調整する必要がある。本実施例においては、上層に位置する画素電極７のみならず、下層に位置する共通信号電極１をも複数に分割、またはスリット状に加工されており、かつ、画素電極７と共通信号電極１とは重畳しないように、並行にかみ合わさって、相互に櫛歯状に配置されているため、画素電極７と共通信号電極１間に生じる容量を考慮する必要が無い。しかしながら、この構成では、画素電極７と共通信号電極１間に電圧を印加して発生する電界には、上，下いずれの透明電極も存在しない隙間領域の分だけ、損失が生じてしまう。従って、実際には、上下２層の櫛歯電極のピッチ（電極と電極間幅を合わせた値）を同一として、上層の櫛歯電極幅，櫛歯電極間幅に対して、下層の櫛歯電極幅を相対的に太く、下層の櫛歯電極間幅を相対的に狭くして、上下２層の櫛歯電極の一部が重畳するように構成するとよい。このように構成した場合、画素電極７と共通信号電極１との間に発生する電界の分布は、全体を重畳した場合におけるそれとまったく同様にして発生させることができるため、電界を損失することなく、重畳による容量分を低減，許容範囲内とすることができる。本実施例においては、より下層に位置する、本発明の第一の透明導電膜からなる共通信号電極１についても、櫛歯状に複数に分割、またはスリット状に微細加工されているため、画素領域の周辺を除く全領域に形成した場合と比較して、断線の影響をより受けやすい状況にある。従って、本発明の透明導電膜構成を適用した際の歩留まり向上効果をより奏しやすい。
【００７３】
以上の実施例においては、共通信号配線３、及び１１については、走査信号配線２、或いは映像信号電極６，映像信号配線５と同層に、同一材料，同一工程で形成したメタル配線を用いているが、本発明の第一、或いは第二の透明導電膜で構成された共通信号電極１、及び１３をそのまま延在して、共通電極配線として引き回してもよい。
【００７４】
以上の実施例においては、本発明の透明導電膜構成を、逆スタガ型のＴＦＴをスィッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、あるいはコプレナー型のＴＦＴ等、異なる構造のＴＦＴを用いた場合も適用可能である。
【００７５】
また、以上の実施例においては、ＴＦＴのチャネル半導体層４として、アモルファスシリコン膜を用いた例を説明したが、本発明はこれのみに限定されるものではなく、例えば多結晶シリコン膜を用いた場合においても十分適用可能である。
【００７６】
【発明の効果】
本発明によれば不良が低減可能な構成の液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】第一の実施例における液晶表示装置の単位画素の表面図である。
【図２】図１に示したａ−ａ′断面図である。
【図３】図１に示したｂ−ｂ′断面図である。
【図４】本発明の実施例に係る液晶表示装置の電気回路を示す概略図である。
【図５】本発明の実施例に係る液晶表示装置の端子部分の断面模式図である。
【図６】第一の実施例における走査信号配線端子部分の要部平面図及び断面図である。
【図７】第一の実施例における映像信号配線端子部分の要部平面図及び断面図である。
【図８】第一の実施例における共通信号配線端子部分の要部平面図及び断面図である。
【図９】第一の実施例における共通信号配線端子部分の要部平面図及び断面図である。
【図１０】第一の実施例における画素ＴＦＴ部及び映像信号配線端子部の形成工程毎の断面図である。
【図１１】第二の実施例における液晶表示装置の単位画素の表面図である。
【図１２】図１１に示したａ−ａ′断面図である。
【図１３】図１１に示したｂ−ｂ′断面図である。
【図１４】第二の実施例における液晶表示装置の画素ＴＦＴ部と走査信号配線端子部の形成工程毎の断面図である。
【図１５】第二の実施例において、端子露出部分についても透明導電膜構成となるように構成した例の走査信号配線端子部と映像信号配線端子部の形成工程毎の断面図である。
【図１６】第三の実施例における液晶表示装置の単位画素の表面図（第二の実施例の画素電極を第一（下）層に、共通信号電極を第二（上）層で形成）である。
【図１７】図１６に示したａ−ａ′断面図である。
【図１８】図１６に示したｂ−ｂ′断面図である。
【図１９】第四の実施例における液晶表示装置の単位画素の表面図である。
【図２０】図１９に示したａ−ａ′断面図である。
【図２１】図１９に示したｂ−ｂ′断面図である。
【図２２】第四の実施例における液晶表示装置の画素ＴＦＴ部及び映像信号配線端子部の形成工程毎の断面図である。
【図２３】第四の実施例において、端子露出部分についても透明導電膜構成となるように構成した例の走査信号配線端子部と映像信号配線端子部の形成工程毎の断面図である。
【図２４】本発明において、第二（上）層の透明導電膜の電極パターンを屈曲部を設けた構成とした例を示す図である。
【図２５】本発明において、第一（下）層の透明導電膜からなる電極パターンについても櫛歯状に複数に分割加工した例を示す図である。
【図２６】図２５に示したａ−ａ′断面図である。
【図２７】本発明を構成する各種透明導電膜のエッチング特性を示す説明図である。
【符号の説明】
１，１３…共通信号電極、２…走査信号配線、３、１１…共通信号配線、４…チャネル半導体シリコン膜、５…映像信号配線、６…映像信号電極（ソース・ドレイン電極）、７，１２…画素電極、８…ゲート絶縁膜、９…ＴＦＴの表面保護絶縁膜、１０…不純物を導入したシリコン膜からなる電極、ＴＦＴ…薄膜トランジスタ、ＴＨ…絶縁膜に開口したスルーホール、ＳＵＢ１，ＳＵＢ２…透明絶縁基板、ＧＴＭ…走査信号配線用端子、ＤＴＭ…映像信号配線用端子、ＣＴＭ…共通信号配線用端子、ＣＢ…共通信号配線のバス配線、ＴＣ１…第一層の透明導電膜により形成した端子部分を形成する接続用のパッド電極、ＴＣ２…第二層の透明導電膜により形成した端子部分を形成する接続用のパッド電極、ＧＭＰ…走査信号配線を構成するメタル膜と同一材料，同一工程で構成した端子部分を形成する接続用のパッド電極、ＤＭＰ…映像信号配線を構成するメタル膜と同一材料，同一工程で構成した端子部分を形成する接続用のパッド電極。
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、一方の基板上に配置された画素電極と共通電極間に電圧を印加することにより両電極間に電界を形成し、液晶分子を制御することにより表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置として、画素を構成する表示領域にスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子を設けた構造のアクティブマトリックス方式が多く採用されている。この種の液晶表示装置においては、液晶層を一対の基板各基板で挟持した構造が採用されており、一方の基板側にはＴＦＴ素子，画素電極，各種電極，配線（走査信号，映像信号電極，配線）、及び配線と外部駆動回路とを接続するための端子等が形成され、他方の基板側にはカラーフィルタと対向電極が形成されており、基板面にほぼ垂直な縦電界を印加して表示するツイストネマチック表示方式を採用している。
【０００３】
この方式に対して、液晶表示装置のネックとなっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に替って、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と櫛歯状の共通信号電極間に電圧を印加することにより液晶を駆動する横電界(in plain swiching）方式の液晶表示装置が、特開平6−160878 号公報に提案されている。尚、この場合には、画素電極及び共通信号電極は、メタル電極配線材料で構成してもよいし、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）で構成してもよい。
【０００４】
ＩＴＯ電極を用いた例として、ＳＩＤ '９８ DIGEST，ｐ３７１(１９９８)，及びＳＩＤ '９９ ＤＩＧＥＳＴ，ｐ２０２（１９９９）において、画素電極と共通信号電極とを絶縁膜を挟む上下２層のＩＴＯで構成し、櫛歯状の画素電極と共通信号電極の電極サイズ、及び電極間距離を最適化し、上下２層のＩＴＯ電極間に電圧を印加して液晶を駆動する技術について記載されている。このように、画素電極と共通信号電極に透明電極を用いることにより、横電界方式の液晶表示装置の実質的な開口率，透過率が向上でき、従って、輝度を向上することができるというものである。
【０００５】
【発明が解決しようとする課題】
上記従来技術において、実際に液晶表示装置を作製しようとする場合には、基板上に共通信号電極，層間絶縁膜，画素電極の順で配置された上下２層のＩＴＯ電極を加工する必要がある。ＩＴＯ膜の加工には、通常ウエットエッチング法が用いられる。エッチング液としては、臭化水素酸や塩酸，王水系（塩酸と硝酸の水溶液），塩化第二鉄の塩酸水溶液等、強酸の水溶液が用いられる。従って、層間絶縁膜にクラックやピンホール、付き周り部分の被覆不良等の不良部分が存在すると、層間絶縁膜を介してより上層に位置する第二のＩＴＯ電極を加工する際に、この不良部分を介してＩＴＯのウエットエッチング溶液が下層に位置する第一のＩＴＯ電極へ染み込むことになる。層間絶縁膜を介して下層に位置する加工済みの第一のＩＴＯ電極上にこの不良部分が存在すると、染み込んだエッチング液に第一のＩＴＯ電極表面が直接晒されることになり、第一のＩＴＯ電極の溶解や断線不良が起こると考えられる。
【０００６】
通常、ＴＦＴ素子の層間絶縁膜には、ＣＶＤ法で形成した窒化シリコン膜が用いられる。反応ガスとしては、例えばモノシランやアンモニア等が用いられるために、膜形成雰囲気は活性水素を含む還元プラズマ雰囲気となる。従って、ITO膜上に窒化シリコン膜を形成する際には、酸化物透明導電膜であるＩＴＯ膜表面が還元プラズマ雰囲気に晒されることになる。形成条件によっては、ＩＴＯ表面が還元されると共に、ＩＴＯ上で窒化シリコン膜が異常成長を起こすことが知られている。(Jpn.J.Appl.Phys.,３２，ｐ５０７２(１９９３)）得られた積層膜は異常成長により表面凹凸が顕著になり、窒化シリコン膜自身の緻密性，絶縁性も低下する。窒化シリコン膜の異常成長反応は、活性水素の供給源となる反応ガスの流量が多いほど、また基板温度が高いほど加速される。しかしながら、ＴＦＴ素子のゲート絶縁膜用途等の良質な窒化シリコン膜を得るためには、基板温度を３００度程度の高温に保つ必要があり、異常成長が起こりやすい条件で膜が形成されることになる。従って、ＩＴＯ膜上に窒化シリコン膜を形成するプロセスは、上述したクラックやピンホール，付き周り部分の被覆不良等が起こりやすい状況にある。
【０００７】
また、ＴＦＴ素子基板側に存在する、各種メタル膜からなる電極や配線（具体的には走査信号配線、及び映像信号配線、及び共通信号配線，共通信号電極）のうち、第二のＩＴＯ電極より下層に存在するメタル電極や配線についても、第一のＩＴＯと同じように、第２のＩＴＯの強酸エッチング液に晒されてしまい、腐食や溶断の可能性がある。特に、高融点メタルに比べて低抵抗な電極、もしくは配線材料として用いられるＡｌ，Ａｌ合金膜は、耐エッチング性，耐薬品性に乏しく、ＩＴＯのエッチング液に晒されることで著しい損傷を受ける。これらの不良は、液晶表示装置の歩留まりを著しく低下させてしまう。
【０００８】
本発明の目的は、画素電極又は共通信号電極として構成される２層の透明導電膜が絶縁膜を挟んで同一基板上に配置された液晶表示装置において、特にその作製時において不良が低減可能な構成の液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の実施形態によれば、液晶層を挟持する一対の基板のいずれか一方の基板に画素電極及び共通電極を配置して、この画素電極及び共通電極に電圧を印加することにより、基板に概ね平行に（支配的に平行に）電界を発生させ、この電界により液晶分子の向きを制御して表示を行う液晶表示装置で、画素電極及び共通信号電極を、少なくとも一部が透明導電膜で異層に形成し、また、この画素電極と共通信号電極の透明導電膜は異なる組成の透明導電膜で形成し、配置した基板に対して上層に配置した透明導電膜をアモルファスの透明導電膜とし、下層に配置した透明導電膜を多結晶の透明導電膜とするというものである。
【００１０】
また、別な見方の本発明の実施態様は、液晶層を挟持する一対の基板のいずれか一方の基板に画素電極及び共通電極を配置して、この画素電極及び共通電極に電圧を印加することにより、基板に概ね平行に（支配的に平行に）電界を発生させ、この電界により液晶分子の向きを制御して表示を行う液晶表示装置で、画素電極及び共通信号電極は、少なくとも一部が透明導電膜であり異層に形成し、しかもこの画素電極と共通信号電極の透明導電膜は、エッチング速度がそれぞれ異なる透明導電膜を配置するというものである。
【００１１】
さらに具体的には、画素電極と共通電極の透明導電膜のエッチング速度は、配置された基板に対して上層に配置された透明導電膜が、下層に配置された透明導電膜よりエッチング速度が大きいものを使用するというものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施例について図面を使って説明する。
【００１３】
まず、本発明の発明者は、各種透明導電膜の膜組成を変更した膜構造とエッチング挙動との関係を調査した。図２３は、透明導電膜組成の一例として、酸化インジウム膜へのドープ元素をパラメータにした、酸化インジウムスズ（ＩＴＯ）膜，酸化インジウム亜鉛（ＩＺＯ）膜，酸化インジウムゲルマニウム（ＩＧＯ）膜について本調査により得られた膜構造とエッチング特性との関係を示した図である。具体的には、これらＩＴＯ，ＩＺＯ，ＩＧＯ膜について、膜の結晶性とエッチング液の種類をパラメータにして得られたエッチング速度について、横軸をエッチング温度（Ｔ）の逆数で整理したものである。尚、このような整理の仕方は、一般にアウレニウスプロットと呼ばれており、図中のプロットの傾きが反応の活性化エネルギーに対応する。図２３中、アモルファス(amorphous）透明導電膜についてはａ- 、多結晶(poly crystaline）透明導電膜についてはｐ- 、を付記して区別した。また、エッチング液の種類については、プロットの記号を変更して示した。具体的には、王水系エッチング液（ＨＣｌ：ＨＮＯ3：Ｈ2＝１： ０.０８：１)については丸、臭化水素酸水溶液（４８％ＨＢｒ）については四角、塩化第二鉄と塩酸の混合水溶液(３９％ＦｅＣｌ3：ＨＣｌ＝１：１）については三角で示してある。いずれも、各種透明導電膜のエッチング液として一般的な、強酸系のエッチング液である。
【００１４】
まず、ＩＴＯ膜に着目してみると、
（１）エッチング液の温度が高くなるにつれて（１／Ｔの値が小さくなるにつれて）エッチング速度が大きくなること、
（２）エッチング液の強さに比例してエッチング速度が異なること（この場合、臭化水素酸系＞塩化第二鉄系＞王水系であるが、これらのエッチング液の濃度、及び組成比が変われば、エッチング液としての強さが変わるため、この順序が入れ替わることになる。）
（３）しかしながら、１／Ｔに対するエッチング速度の傾きは、エッチング液の種類，膜の結晶性が異なっていてもほぼ一定であること（これは、いずれのエッチング液，膜構造においても、溶解反応を支配する反応の活性化エネルギーが一致すること、つまり、同一の溶解反応がエッチングを律速していることを示している。）
がわかる。
【００１５】
そして、最も着目すべきは、
（４）同一エッチング条件であれば、アモルファス膜のエッチング速度が、多結晶膜のエッチング速度の約１００倍大きいことである。
【００１６】
同じエッチング液を使用する場合においては、アモルファス膜をエッチングする場合に、多結晶膜をエッチングする場合よりも１／１００にエッチング時間を短縮することができ、その分エッチング液に晒される時間を低減することができることを意味している。また、アモルファス膜のエッチング時間を多結晶膜と同等に設定するならば、その分より弱酸、または低濃度なエッチング液を使用でき、液温もより低温に設定できるため、多結晶膜に比べてホトレジスト膜や下地が被るダメージを１／１００に低減でき、ダメージレスなエッチングが可能となる。弱酸のエッチング液としては、例えば、酢酸，蓚酸等の有機酸を用いることができるようになる。蓚酸溶液を用いた場合においては、強酸系のエッチング液で得られるエッチング速度に対して、約１〜２桁エッチング速度を低減することができる。そのため、液晶表示装置の電極，配線として用いられるメタル膜に対しても、同様にマイルドなエッチングが可能となる。このことは、メタル膜に対する、アモルファス透明導電膜の選択エッチングの可能性をも示唆している。メタル膜としては、液晶表示装置において、メタル電極又は配線として通常用いられている高融点金属（例えばＣｒ，Ｔａ，Ｔｉ，Ｗ，Ｍｏ，Ｎｂ等）、及びこれらの金属の合金膜，積層膜はもちろんのこと、より耐薬品性に劣り、溶解や腐食をより受けやすいＡｌ，Ａｌ合金膜、及びＡｌ，Ａｌ合金膜と高融点金属膜との積層膜を用いた場合においても、同様に、上層の透明導電膜をエッチングする際に被る損傷を低減することができる。また、塩酸や臭化水素酸等のハロゲン酸や硝酸等を用いる場合に比べて、エッチングの際のホトレジスト膜へのダメージを低減できるため、アモルファス透明導電膜自身のパターニング精度も向上でき、より微細加工が容易になる。
【００１７】
次に、ＩＴＯとは膜組成の異なるＩＺＯ，ＩＧＯ膜に着目する。王水系エッチング液についてのポイントデータとして示したが、ａ−ＩＺＯ，ａ−ＩＧＯについても、ａ−ＩＴＯとほぼ同程度のエッチング速度が得られることがわかる。これより、ドープのための添加元素が、スズから亜鉛，ゲルマニウムに変わっても、膜の結晶性に対して得られるエッチング速度の効果は、ＩＴＯと同様であることがわかる。
【００１８】
上記の実施例において、透明導電膜は、ＤＣスパッタリング法、またはＲＦスパッタリング法において条件を変えて形成した。例えば、ｐ−ＩＴＯ膜は、インジウムに対するスズの添加量が１０ａｔ％のＩＴＯターゲットを用い、スパッタリングガスはＡｒ、または５％の酸素添加Ａｒを用いた。（酸素の添加量は、得られるＩＴＯ膜の比抵抗値が最小となる添加量に調整した。）スパッタパワーは１００〜１０００Ｗ、スパッタガス圧力は２〜１０ｍTorr、基板温度は１８０〜３５０℃とした。膜厚は３０〜５００ｎｍである。ａ−ＩＴＯ膜については、スパッタリングガスはＡｒ、または酸素添加Ａｒ、または１％の水添加Ａｒを用いた。（水の添加により、エッチング残さの原因となる微結晶成分の発生が抑制され、均質なアモルファス膜を得ることができる。添加量は、多すぎても少なすぎても膜の比抵抗、及び膜中の微結晶成分量を増加させてしまうため、最適値となる添加量に調整した。膜中の微結晶成分量の目安として、膜のＸ線回折スペクトルを測定した。ａ−ＩＴＯ膜については、結晶成分からの回折ピークが認められないことを確認した。）スパッタパワー，スパッタガス圧力はｐ−ＩＴＯと同一、基板温度については、基板加熱無しで形成した。ＩＺＯ，ＩＧＯ膜についても、ターゲットをＩＺＯ,ＩＧＯに変更することで同様に形成した。ＩＺＯ,ＩＧＯ膜については、ＩＴＯ膜に比べてより均質なアモルファス膜が得やすい傾向にあった。
【００１９】
また、上記の実施例では、ＩＴＯ膜，ＩＺＯ膜，ＩＧＯ膜中に添加したスズ，亜鉛，ゲルマニウムのインジウムに対する添加量（Ｘ／(Ｉｎ＋Ｘ)、但し、Ｉｎ：インジウムの原子数，Ｘ：添加元素の原子数）については、１０ａｔ％固定としたが、ドープ元素の添加量が３〜３０ａｔ％の範囲で得られたアモルファス膜、及び多結晶膜について、上記のエッチング挙動を示すことを確認済みである。また、この添加量の範囲で得られた膜は、膜の透明導電膜としての基本特性（透過率，比抵抗特性）も良好であった。
【００２０】
以上、本発明の発明者により解析された結果を、実際に液晶表示装置の透明導電膜構成に適用した。具体的には、絶縁膜を介してより上層に位置する第二の電極をアモルファスの透明導電膜で、絶縁膜を介してより下層に位置する第一の電極を多結晶の透明導電膜で構成する。つまり、第一の透明導電膜が配置された状態で、第二の透明導電膜をエッチング加工する際にも、第二の透明導電膜のエッチング速度を、第一の透明導電膜に比べて約１００倍程度大きくできるため、同じエッチング液を使用する場合においては、従来に比べてエッチング時間を短縮することができ、また、エッチング時間を従来と同等にするのであれば、より弱酸、または低濃度，低温でダメージレスなエッチング液を使用することができるようになる。そのため、ピンホールや、段差部分の付き周り不良等の層間絶縁膜の不良部分を介して、第二の透明導電膜より下層に位置する第一の透明導電膜からなる電極や、メタルからなる電極，配線が、第二の透明導電膜をエッチング加工する際に被るダメージを大幅に低減することができるようになる。より望ましくは、絶縁膜を介してより上層に位置する第二の電極を、アモルファスのＩＴＯ、又はアモルファスのＩＺＯ、又はアモルファスのＩＧＯのいずれかで構成し、下層に位置する第一の電極を、液晶表示装置において透明導電膜として使用実績のある多結晶のＩＴＯで構成するとよい。
【００２１】
図１は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素のＴＦＴ基板側の表面図である。図２は、図１に示したａ−ａ′で示した線に沿う対向基板を含む断面図である。図３は、図１に示したｂ−ｂ′で示した線に沿うＴＦＴ基板側の断面図である。
【００２２】
図１〜図３中で、ＳＵＢ１はＴＦＴ側の透明絶縁基板を、ＴＦＴは画素のスィッチング素子である薄膜トランジスタを、１は本発明の第一の透明導電膜構成からなる共通信号電極を、２は走査信号配線を、３は共通信号配線を、４はチャネル半導体となるシリコン膜を、５は映像信号配線を、６は該ＴＦＴのソース／ドレイン電極となる映像信号電極を、７は本発明の第二の透明導電膜として構成される画素電極を、８はＴＦＴのゲート絶縁膜を、９はＴＦＴの表面保護絶縁膜を、１０はコンタクトを補償するためにリン等の不純物をドープしたシリコン膜からなる電極を示す。本実施例では、スイッチング素子として、逆スタガ型のTFTを用いている。
【００２３】
図２は、図１のａ−ａ′における対向基板をも含む断面図であり、ＴＦＴ側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と、液晶ＬＣを介して対向配置される対向側の透明絶縁基板ＳＵＢ２は対向基板と称される。図２に示すように、対向基板ＳＵＢ２は、液晶ＬＣ側の面に、まず、各画素領域を画するようにして遮光パターン（ブラックマトリックス）ＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部には、それを覆ってカラーフィルタＦＩＬが形成されている。そして、遮光パターンＢＭ、及びフィルタを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜の上面には配向膜ＯＲＩ２が形成されている。ＯＲＩ１はＴＦＴ基板ＳＵＢ１側の配向膜である。ＴＦＴ基板ＳＵＢ１，対向基板ＳＵＢ２、それぞれの外側の面（液晶ＬＣ側の面とは反対の面）には、偏向板ＰＯＬ１，ＰＯＬ２が形成されている。
【００２４】
図３は、図１のｂ−ｂ′における断面図を示し、ＴＨは、映像信号電極（ソース・ドレイン電極）６と画素電極７とを接続するために、表面保護絶縁膜９に開口したスルーホールを示す。
【００２５】
第一の実施例においては、上下２層の透明導電膜からなる電極の層間絶縁膜は、ゲート絶縁膜８とＴＦＴの表面保護絶縁膜９との積層膜とで構成されている。これらの絶縁膜８，９を介して下層に位置する共通信号電極１は、少なくとも画素領域の周辺を除く領域に板状に形成されており、またこれらの絶縁膜８，９を介してより上層に位置する画素電極７の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工されている。本実施例において、スリット状に加工された画素電極７の電極幅、及び電極間幅は、例えばそれぞれ３μｍ幅とした。この画素電極７の分割、スリットの隙間部分を介して、共通信号電極１と画素電極７との間に印加される電圧により、ＴＦＴ基板ＳＵＢ１と対向基板ＳＵＢ２間に挟持した液晶を駆動する。また、共通信号配線３については、走査信号配線２を構成するメタル膜と、同一材料，同一工程で形成した構成である。走査信号配線２、及び映像信号配線５、及び共通信号配線３を構成するメタル膜は、例えば、スパッタリング、または蒸着法等で形成されたＣｒ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｗ等の高融点金属，合金、または金属シリサイド，低抵抗配線材料であるＡｌ，Ａｌ合金、またはこれらの材料からなる積層膜で構成されている。チャネル半導体４，不純物をドープしたシリコン膜からなる電極１０を構成するシリコン膜としては、例えばプラズマＣＶＤ、または熱ＣＶＤ、またはスパッタリング法等で形成されたアモルファスシリコン膜、あるいは、これらの膜を熱処理、またはレーザーアニール処理して結晶化した多結晶シリコン膜が用いられる。ゲート絶縁膜８，保護絶縁膜９は、例えばプラズマＣＶＤ、またはスパッタリング法等で形成された窒化シリコン膜、または酸化シリコン膜等の絶縁膜で構成される。ゲート絶縁膜８については、走査信号配線２を構成するメタルの一部表面を酸化して得られた絶縁膜を用いてもよい。特に、チャネル半導体シリコン膜４にアモルファスシリコン膜を用いたアモルファスシリコンＴＦＴにおいては、ゲート絶縁膜８，表面保護絶縁膜９に、プラズマＣＶＤ法で形成した窒化シリコン膜を用いている。
【００２６】
課題で述べたように、ＩＴＯ膜上に窒化シリコン膜を形成する際には、ＩＴＯ膜表面で窒化シリコン膜が異常成長を起し、窒化シリコン膜自身の緻密性，絶縁性が低下することが知られている。そのため、クラックやピンホール，付き周り部分の被覆，絶縁不良等が起こりやすい状況にある。このような場合においても、本発明の透明導電膜構成を適用，実施することで、上層に位置する第二の透明導電膜で構成される画素電極７を、例えば蓚酸等の弱酸でエッチング加工できるようになるため、絶縁膜の不良部分を介して下層に位置する第一の透明導電膜で構成される共通信号電極１が溶解，断線することを防止できる。また、本実施例においては、上下２層の透明導電膜間に配置された層間絶縁膜の構成例として、異常成長しやすい窒化シリコン膜を例にとって説明したが、その他の絶縁膜、例えば酸化シリコン膜等を用いた場合においても同様に適用可能であり、例えば付き周り不良や、ごみ，異物、あるいは膜形成時のプラズマ放電異常等による膜質低下等で、絶縁膜に不良部分が存在する場合においても、これによる歩留りの低下を阻止することができる。また、同様に、下層に位置する走査信号電極，配線２、及び共通信号配線３の溶解，断線，腐食をも防止できる。また、上述したようにダメージレスなエッチング加工が可能となるため、低抵抗配線材料であり、透明導電膜のエッチング液に対する耐薬品性に乏しいＡｌやＡｌ合金膜を、下層に位置する走査信号電極，配線２、及び共通信号配線３として使用することも可能である。但し、ＡｌやＡｌ合金と、酸化物である酸化インジウム系の透明導電膜が直接接触して接続部分を形成する構造では、Ａｌと酸化物の界面において、酸化物側の酸素がＡｌ側に移行し、絶縁膜であるアルミナ（酸化アルミニウム）膜が形成され、電気的な接続不良を起すことが知られている。従って、実際に走査信号配線２、及び共通信号配線３にＡｌやＡｌ合金を適用する際には、ＡｌやＡｌ合金膜が透明導電膜とコンタクトを形成する側の界面に、酸素拡散を防止するための層、具体的にはＣｒやＭｏ等の高融点金属膜またはその合金膜等からなる層が設けられた積層電極，配線構成となることが望ましい。また、塩酸や臭化水素酸等のハロゲン酸や硝酸等を用いる場合に比べて、アモルファス透明導電膜をエッチングする際にホトレジスト膜が被るダメージについても同様に低減できるため、透明導電膜自身のパターニング精度を向上でき、具体的には上層に位置する第二の透明導電膜で構成される画素電極７の櫛歯加工、またはスリット状加工等の微細加工が容易になる。
【００２７】
尚、第一の実施例では、共通信号配線３を共通信号電極１の上部に配置した構成としたが、共通信号配線３を共通信号電極１の下部に配置する構成も勿論可能である。
【００２８】
図４は、本発明の実施例に係るアクティブマトリックス型液晶表示装置の電気回路を示す概略図である。図４中ｘ方向に延在され、ｙ方向に併設される各走査信号配線２には、走査信号配線用端子ＧＴＭを介して、垂直走査回路Ｖによって順次走査信号（電圧信号）が供給されるようになっている。走査信号配線２に沿って配置される各画素領域の薄膜トランジスタＴＦＴは走査信号によって駆動される。そして、この走査信号のタイミングに合わせて、映像信号駆動回路Ｈから、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される各映像信号配線５に映像信号が供給される。この映像信号は、各画素領域の該薄膜トランジスタＴＦＴを介して、画素電極７に印加される。各画素領域において、画素電極７と共に形成されている共通信号電極１には、共通信号配線用端子 ＣＴＭを介して共通信号配線３のバス配線ＣＢから分岐した共通信号配線３を介して対向電圧が印加されており、これら画素電極７と共通信号電極１間に電界を発生させ液晶ＬＣの光透過率を制御する構成である。図４中のＧＴＭは、各走査信号配線に外部駆動回路から走査信号を供給するための走査信号配線端子を示す。なお、同図において、各画素領域に示したＲ，Ｇ，Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ，緑色用フィルタ，青色用フィルタが形成されていることを示している。
【００２９】
図５は、本発明の実施例に係る、アクティブマトリックス型液晶表示装置の端子部分の断面模式図を示す。ＴＦＴ基板ＳＵＢ１の対向基板ＳＵＢ２に対する固定は、対向基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、ＴＦＴ基板ＳＵＢ１，対向基板ＳＵＢ２の間に液晶ＬＣを封入するための封入材としての機能をも有している。このシール材ＳＬの外側、TFT基板ＳＵＢ１の周辺で、対向基板ＳＵＢ２によって覆われていない領域には、それぞれ走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭが形成されている。図５では、このうち、走査信号配線用端子ＧＴＭを例示してある。各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、ＴＣＰ(Tape Carrier Package)、またはＣＯＧ(Chip on Glass）接続方式により、図４で記した外部駆動回路と接続される。なお、このシール材ＳＬの一部（図５中右側）には図示しない液晶封入口があり、ここから液晶を封入した後は液晶封入材によって封止がなされる。
【００３０】
図６は、第一の実施例であるアクティブマトリックス型液晶表示装置の走査信号電極用端子ＧＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３１】
まず、透明絶縁基板ＳＵＢ１上に、例えば、本発明の第一層の透明導電膜からなる端子部分を形成することで接続用のパッド電極ＴＣ１とする。そして、このパッド電極ＴＣ１には、その走査信号配線２側の端部において、走査信号配線２が覆うようにして形成されている。さらに、これらパッド電極ＴＣ１、及び走査信号配線２を覆ってゲート絶縁膜８、及び表面保護絶縁膜９が順次積層され、これらゲート絶縁膜８、及び表面保護絶縁膜９に設けた開口部ＴＨによって、第一層の透明導電膜からなるパッド電極ＴＣ１の一部が露出され、走査信号配線用端子ＧＴＭを形成する。通常、液晶表示装置の露出端子部分は、メタル材料ではなく、耐湿性，耐薬品性，腐食性に優れる透明導電膜材料で構成されるが、本実施例においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた第一層の透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。本実施例においては、走査信号配線２と共通信号配線１とは、同一材料，同一工程で形成されるため、図９で後述する共通信号配線用端子ＣＴＭについても、走査信号電極用端子ＧＴＭと同一材料、同一工程で形成される。
【００３２】
図７は、第一の実施例であるアクティブマトリックス型液晶表示装置の、映像信号配線用端子ＤＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３３】
映像信号配線用端子ＤＴＭにおいては、本発明の第一層の透明導電膜により端子部分を形成することで接続用のパッド電極ＴＣ１とする。このパッド電極TC1と映像信号配線５を接続する必要があるが、走査信号配線端子ＧＴＭと異なり、この間にはゲート絶縁膜層８が存在するため直接接続することができない。このため、ゲート絶縁膜８にスルーホールＴＨを開口して接続部分を形成する必要がある。このスルーホール開口工程を独立に行うと、ホトリソグラフィー工程が新たに必要になり工程数の増加を招く。図７は、この点を回避した映像信号用端子の構成例である。具体的には、図示はしないが走査配線用端子ＧＴＭ形成工程においてもゲート絶縁膜８及び表面保護絶縁膜９に一括して開口部ＴＨを設ける工程があるが、この際に同様に映像信号配線５上及び映像信号配線用端子のパッド電極ＴＣ１上に一括してＴＨを形成し本発明の第二層の透明導電膜をこのパッド電極ＴＣ１と映像信号配線５を接続するための配線としてパッド電極ＴＣ２を新たに設けて、パッド電極ＴＣ１と、映像信号配線５とを接続する事で、工程数の増加という問題を回避できるというものである。映像信号配線５上では表面保護絶縁膜９のみを、映像信号配線用端子のパッド電極ＴＣ１上では、ゲート絶縁膜８と表面保護絶縁膜９との積層膜を、一括してエッチングすることになるため、映像信号配線５上の開口部はオーバーエッチング気味となるが、電気的な接続には問題が無い事を確認した。また、第一層の透明導電膜により端子部分として形成した接続用のパッド電極ＴＣ１と、第二層の透明導電膜により形成した接続用のパッド電極ＴＣ２とがスルーホールＴＨを介して接続される構成となるが、本発明の透明導電膜構成では、第一層目を構成する透明導電膜材料、及び第二層目を構成する透明導電膜材料として、具体的には、いずれも酸化インジウム系の透明導電膜（例えばＩＴＯ，ＩＺＯ，ＩＧＯ）を用いているため、図１〜図３の実施例の説明で述べたＡｌと透明導電膜間に見られるような酸素の相互拡散によるコンタクト特性の低下は発生しない。実際に、第一層目を構成する透明導電膜材料と、第二層目を構成する透明導電膜材料とは良好なコンタクト特性が得られる事を確認済である。さらに好ましくは、第二層の透明導電膜により形成した接続用のパッド電極ＴＣ２と接続される映像信号配線５の、少なくとも表面部分については酸素拡散を防止するための層、具体的にはＣｒやＭｏ合金等の高融点金属膜からなる層が設けると良い。本実施例においても、映像信号配線用端子ＤＴＭは、耐エッチング性に優れた第一層の透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【００３４】
図８は、図７においてＴＣ１とＴＣ２とを接続する際に、走査信号配線２を構成するメタル膜と同一材料，同一工程で形成したメタルのパッド電極ＧＭＰとを介して接続した実施例である。
【００３５】
本発明の課題で記述したように、ゲート絶縁膜８を窒化シリコン膜で構成する場合には、本発明の第一層の透明導電膜からなるパッド電極ＴＣ１上に形成されたゲート絶縁膜８は、該パッド電極ＴＣ１と接する界面で異常成長を起こし、その部分にスルーホールＴＨを開口した場合、該スルーホールＴＨのパターン端部が逆テーパー形状に加工されることが考えられ、映像信号配線用端子ＤＴＭとの接続に不良が生じる可能性を残す事になる。そこで、図７による構成では、走査信号配線を構成するメタル膜と同一材料，同一工程で構成したパッド電極ＧＭＰを配置してこのパッド電極ＧＭＰ上で、スルーホールＴＨの加工を行うようにした構成である。ここで、走査信号配線２を構成するメタル膜と同一材料，同一工程で構成したパッド電極ＧＭＰは、パッド電極ＴＣ１とパッド電極ＴＣ２と、電極パターンの上下で接続部分を形成しなければならず、従ってこの場合、走査信号配線２、及びパッド電極ＧＭＰは、少なくともパッド電極ＴＣ１、又はパッド電極ＴＣ２と接するパターンの上下部分が、酸素拡散を防止するための層、具体的にはＣｒやＭｏ合金等の高融点金属膜からなる構成する必要がある。例えば、走査信号配線２、及びパッド電極ＧＭＰの一部に、Ａｌ，Ａｌ合金を用いた場合は、走査信号配線２、及びパッド電極ＧＭＰは、具体的にはＡｌ合金を上下２層の高融点金属で挟んだ３層構成にすると良い。
【００３６】
図９は、第一の実施例であるアクティブマトリックス型液晶表示装置の、共通信号配線用端子ＣＴＭ部分の要部平面図（ａ）と、（ｂ）Ａ−Ａ′で示した線に沿う断面図である。
【００３７】
本図においては、走査信号配線２と共通信号配線３とは、同一材料，同一工程で形成されるため、共通信号配線用端子ＣＴＭについても、走査信号配線用端子ＧＴＭと同一材料，同一工程で形成される。共通信号配線用端子ＣＴＭは、走査信号配線用端子ＧＴＭとは反対の方向に引き出される他は同一構成である。
【００３８】
尚、以上の第一の実施例において、ゲート絶縁膜８、及び表面保護絶縁膜９は、透明絶縁基板ＳＵＢ１の周辺部分に存在する走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ，共通信号配線用端子ＣＴＭの露出部分を除く液晶表示装置の表示領域の全面を被覆している。
【００３９】
次に、第一の実施例における各製造工程を、要部断面図を用いて説明する。
【００４０】
図１０は、第一の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子部の形成工程毎の断面図である。（ｂ）の端子部の構成は、最も工程が複雑な図８の構成の映像信号配線端子ＤＴＭについて例示した。
【００４１】
第一の実施例においては、具体的には（Ａ）〜（Ｆ）の６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【００４２】
以下、工程順に説明する。
【００４３】
工程（Ａ）
透明絶縁基板（ＴＦＴ基板ＳＵＢ１となるもの）を用意し、その表面に本発明の第一層の透明導電膜として例えば多結晶ＩＴＯ膜を形成する。多結晶ＩＴＯ膜は、例えばスパッタリング法によって基板加熱をして形成する。次に、ホトリソグラフィー技術を用いて、この多結晶ＩＴＯ膜を選択エッチングし、画素領域内には共通信号電極１を、また、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ１を形成する。この時点では、多結晶ＩＴＯ膜が第一層目であるため、エッチング液として、例えば臭化水素酸水溶液等の強酸を用いることも可能である。本実施例については、４８％の臭化水素酸水溶液を用いてエッチングした。
【００４４】
工程（Ｂ）
ＴＦＴ基板ＳＵＢ１上に、例えばスパッタリング法によってＣｒ膜を形成する。次に、ホトリソグラフィー技術を用いてこのＣｒ膜を選択エッチングし、画素領域内には走査信号配線２，共通信号電極１を、また映像信号配線用端子ＤＴＭ形成領域には映像信号配線用端子ＤＴＭ用のパッド電極ＧＭＰを形成する。
【００４５】
工程（Ｃ）
ＴＦＴ基板ＳＵＢ１上に、例えばプラズマＣＶＤ法によってゲート絶縁膜８となる窒化シリコン膜を形成する。さらに、このゲート絶縁膜８の表面の全域に例えばプラズマＣＶＤ法によって、アモルファスシリコン膜、及びｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を順次積層して形成する。次に、ホトリソグラフィー技術を用いてアモルファスシリコン膜を選択エッチングし、画素領域内に薄膜トランジスタＴＦＴのチャネル半導体シリコン膜４を形成する。
【００４６】
工程（Ｄ）
ＴＦＴ基板ＳＵＢ１上に、例えばスパッタリング法によってＣｒ膜を形成する。次に、ホトリソグラフィー技術を用いてこのＣｒ膜を選択エッチングし、画素領域内には薄膜トランジスタＴＦＴのソース／ドレイン電極となる映像信号電極６、及びこの映像信号電極６の延在部である映像信号配線５を、また、映像信号配線用端子ＤＴＭ形成領域には映像信号配線の延在部５を形成する。
【００４７】
工程（Ｅ）
ＴＦＴ基板ＳＵＢ１上に、例えばプラズマＣＶＤ法によって表面保護絶縁膜９となる窒化シリコン膜を形成する。次に、ホトリソグラフィー技術を用いてこの表面保護絶縁膜９を選択的にエッチングし、画素領域内に薄膜トランジスタTFTのドレイン電極の一部を露出するためのスルーホールＴＨを形成する。これとともに、映像信号配線用端子ＤＴＭ形成領域には、表面保護絶縁膜９の下層に位置するゲート絶縁膜８にまでスルーホールを貫通させて、映像信号配線用端子DTM用のパッド電極ＧＭＰの一部を露出させるためのスルーホールＴＨを形成する。
工程（Ｆ）
ＴＦＴ基板ＳＵＢ１上に、本発明の第二層の透明導電膜として、例えばアモルファスＩＺＯ膜を形成する。アモルファスＩＺＯ膜は、例えばスパッタリング法によって室温にて形成する。次に、ホトリソグラフィー技術を用いて、アモルファスＩＺＯ膜を選択エッチングし、画素領域内には、スルーホールＴＨを介して、薄膜トランジスタＴＦＴのドレイン電極と接続された画素電極７を形成するとともに、映像信号配線用端子ＤＴＭ形成領域には、第二層の透明導電膜からなる端子部分形成，接続用のパッド電極ＴＣ２を形成する。この時点では、本発明の第二層の透明導電膜であるアモルファスＩＺＯ膜が、例えば蓚酸水溶液或いは酢酸水溶液等の弱酸で十分エッチングが可能なため、ゲート絶縁膜８及び表面保護絶縁膜９に不良部分が存在しても、アモルファスＩＺＯ膜より下層に位置する第一層の透明導電膜からなる各電極、及び各メタル電極，配線が溶解断線，腐食されることを十分防止できる。本実施例については１０ｗｔ％の蓚酸水溶液を用いてエッチングした。ちなみに、例えば４０℃でのＩＺＯのエッチング速度は、
２.５ｎｍ／ｓであった。
【００４８】
図１１は、本発明の透明導電膜構成を適用した第二の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。
【００４９】
図１２は、図１１に示したａ−ａ′で示した線に沿う断面図である。図１２は、図１０に示したｂ−ｂ′で示した線に沿う断面図である。
【００５０】
第二の実施例において第一の実施例と異なる点は以下の２点である。
【００５１】
（１）上下２層の透明導電膜間の層間絶縁膜が、ＴＦＴの表面保護絶縁膜９一層で構成されている点、
（２）共通信号配線１１については、映像信号電極６、及び映像信号配線５を構成するメタル膜と同一材料，同一工程で形成した点、
である。
【００５２】
本第二の実施例は、共通信号電極１、及び画素電極７のいずれもゲート絶縁膜８より上層に設けられているため、共通信号電極１、及び画素電極７間に電圧を印加して液晶ＬＣを駆動する際に、ゲート絶縁膜８の厚みで生じる電圧降下分がないため、表示に寄与する電界をより効果的に得る事ができる構成である。また、共通信号電極１と画素電極７との間の層間絶縁膜についても、第一の実施例におけるゲート絶縁膜８と表面保護絶縁膜９との積層構成に比べて、ゲート絶縁膜８の単層構成としているため、共通信号電極１、及び画素電極７間で生じる電界損失についても小さくできる。本実施例においても、透明導電膜構成を適用しているため、第二の透明導電膜をエッチング加工して画素電極７を形成する際の下層に位置する映像信号電極６，映像信号配線５，共通信号配線１１、及び第一の透明導電膜からなる共通信号電極１の溶解，断線を防止できる。
【００５３】
図１４は、第二の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子（走査信号配線端子ＧＴＭ）部の形成工程毎の断面図である。
【００５４】
図９の第一の実施例との形成工程との違いは、（ａ）の画素ＴＦＴ部分については、図９における共通信号配線３が、図１３においては映像信号電極（ＴＦＴのソース／ドレイン電極）６，映像信号配線５を構成するメタル膜と、同一材料，同一工程，同層に形成されていること、及び図１３においては上下２層の透明電極間の層間絶縁膜が、ＴＦＴの表面保護絶縁膜９で構成されていることであり、これらの点を除けば、前述した第一の実施例における形成工程毎の断面図を示した図９と対応している。従って、（Ａ)〜(Ｆ）で示した６回のホトリソグラフィー工程で形成可能である。しかしながら、（ｂ）の端子部分においては、最後の工程（Ｆ）において、ＴＦＴのゲート絶縁膜８と、表面保護絶縁膜９とを一括でエッチングすることで端子部分のＴＨを開口する構成のため、工程（Ｃ）で形成した耐エッチング性に優れた（もしくは耐薬品性に優れた）第一の透明導電膜である多結晶ＩＴＯ膜を、走査信号配線端子ＧＴＭの露出部分に適用する事ができない。従って、６回のホトリソグラフィー工程で形成した走査信号配線端子ＧＴＭは、本発明の第二の透明導電膜であるアモルファスＩＺＯ膜からなるパッド電極ＴＣ２で露出表面を被覆形成することになる。
【００５５】
図１５は、図１４における端子露出部分についても、本発明の第一の透明導電膜構成となるように構成した例の（ａ）走査信号配線端子ＧＴＭと（ｂ）映像信号配線端子ＤＴＭ部の形成工程毎の断面図を示す。
【００５６】
基本的には図１４に示した構成に対応しており、図１４と異なる点は工程(Ｅ)として、新たにスルーホール形成工程を設けて７回のホトリソグラフィー工程で形成した点である。
【００５７】
工程（Ｅ）は、（ａ）の走査信号配線用端子ＧＴＭ形成領域において、ＣＶＤ法により表面保護絶縁膜９を形成し、走査信号配線２上と、接続用のパッド電極として形成しているＤＭＰ上に異なる深さのスルーホールＴＨを開口する工程である。
【００５８】
次に、工程（Ｆ）において、工程（Ｅ）で開口した２つのスルーホールＴＨを利用して、第二の透明導電膜からなるパッド電極ＴＣ２を用いてこれら２つのスルーホールを接続する。これにより透明導電膜からなるパッド電極ＴＣ１と、走査信号配線２とが電気的に接続される。
【００５９】
最後に、工程（Ｇ）において、本発明の第一の透明導電膜からなるパッド電極ＴＣ１で構成された走査信号配線用端子ＧＴＭ上のゲート絶縁膜８と表面保護絶縁膜９との積層膜をエッチング除去，スルーホールＴＨを形成して端子露出部分を形成する。
【００６０】
図１６は、本発明の透明導電膜構成を適用した第三の実施例である、アクティブマトリックス型液晶表示装置の単位画素の表面図を、図１７は、図１６に示した、ａ−ａ′で示した線に沿う断面図を、図１８は、図１６に示した、ｂ−ｂ′で示した線に沿う断面図をそれぞれ示す。本実施例は、前記第二の実施例において、画素電極１２を本発明の第一層（下層）の透明導電膜で、共通信号電極１３を本発明の第二層（上層）の透明導電膜で構成した実施例であり、前述の実施例とは、画素電極１２と共通信号電極１３の上下関係を入れ替えた構成である。
【００６１】
本実施例においても、本発明の第一の透明導電膜、及び本発明の第二の透明導電膜の電極としての役割及び接続先を入れ替わっただけで、本発明の第一の透明導電膜と、本発明の第二の透明導電膜との層順序関係、層構成関係には何ら変わるところがないため、上述した実施例と全く同様の効果が得られることは、言うまでもない。なお、本実施例に限らず、すべての実施例において同様に、画素電極１２と共通信号電極１３の上下関係を入れ替えた構成が可能である。
【００６２】
図１９は、本発明の透明導電膜構成を適用した第四の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。
【００６３】
図２０は、図１９に示したａ−ａ′で示した線に沿う断面図である。図２１は、図１９に示したｂ−ｂ′で示した線に沿う断面図である。
【００６４】
第四の実施例で、第一の実施例，第二の実施例，第三の実施例と異なるのは、上下２層の透明導電膜からなる電極の層間絶縁膜がＴＦＴのゲート絶縁膜８で構成されている点である。
【００６５】
共通信号配線３については、走査信号配線２を構成するメタル膜と、同一材料，同一工程で構成している。本実施例は、最上層に位置する画素電極７も含めて、すべての電極，配線がＴＦＴの表面保護絶縁膜９の下層に位置しており、従って、端子部分以外のすべての電極，配線が表面保護絶縁膜９で被覆されている構成である。従って、本実施例は、ＴＦＴ基板ＳＵＢ１が起因する液晶ＬＣの汚染に対して有効な構成である。例えば、液晶表示装置を駆動する際の各電極，配線間の電圧差により生じる電気的腐食に起因して、各電極，配線を構成するメタル配線材料中のメタルイオンが液晶ＬＣ中に溶出して汚染されることにより、液晶ＬＣの抵抗を低下させるモードの表示不良等に対して、相対的に強い構成であるといえる。
【００６６】
図２２は、第四の実施例であるアクティブマトリックス型液晶表示装置の(ａ)画素ＴＦＴ部と（ｂ）端子（映像信号配線端子ＤＴＭ）部の形成工程毎の断面図である。
【００６７】
（ａ）の画素ＴＦＴ部分については、共通信号配線３が、走査信号配線２を構成するメタル膜と、同一材料，同一工程で形成されていること、及び第一の透明導電膜からなる共通信号電極１が走査信号配線２と同層に形成されていること、また第二の透明導電膜からなる画素電極７が映像信号電極（ＴＦＴのソース／ドレイン電極）６と同層に形成され、その結果、上下２層の透明電極間の層間絶縁膜が、ＴＦＴのゲート絶縁膜８で構成されている点を除けば、基本的には、前述した第一の実施例における、形成工程毎の断面図を示した図１０と対応している。従って、（Ａ)〜(Ｆ）で示した６回のホトリソグラフィー工程で形成できる。しかしながら、（ｂ）の端子部分においては最後の工程（Ｆ）において、ＴＦＴのゲート絶縁膜８と表面保護絶縁膜９とを一括でエッチングすることで端子部分のＴＨを開口するため、最初の工程（Ａ）で形成する耐エッチング性（もしくは耐薬品性）に優れた、本発明の第一の透明導電膜である多結晶ＩＴＯ膜を、映像信号配線端子ＤＴＭの露出部分に適用する事ができない。従って、６回のホトリソグラフィー工程で形成した映像信号配線端子ＤＴＭは、本発明の第二の透明導電膜である、アモルファスＩＺＯ膜からなるパッド電極ＴＣ２で形成する。
【００６８】
図２３は、図２２において、さらには端子露出部分についても本発明の第一の透明導電膜構成となるように構成した例の(ａ）走査信号配線端子ＧＴＭと(ｂ）映像信号配線端子ＤＴＭ部の形成工程毎の断面図である。
【００６９】
基本的には図２２に示した構成に対応しており、図２２と異なる点は、工程
(Ｄ)として、新たにスルーホール形成工程を設けて、７回のホトリソグラフィー工程で形成した点である。
【００７０】
工程（Ｄ）においては、（ｂ）の走査信号配線用端子ＧＴＭ形成領域では、本発明の透明導電膜からなるパッド電極ＴＣ１上に存在するゲート絶縁膜８を選択的に除去し、スルーホールＴＨを開口する。次に、工程（Ｆ）において、工程 （Ｄ）で開口したスルーホールＴＨを利用して、映像信号配線５の延在部を、パッド電極ＴＣ１に接続する。最後に、工程（Ｇ）において、本発明の第一の透明導電膜からなるパッド電極ＴＣ１で構成された映像信号配線用端子ＤＴＭ上のゲート絶縁膜８と表面保護絶縁膜９との積層膜をエッチング除去，スルーホールＴＨを形成して端子露出部分を形成する。
【００７１】
図２４は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。第二（上）層の透明導電膜からなる電極パターンに屈曲部を設けた実施例を示す。本実施例は、上述した各実施例を、いわゆるマルチドメイン方式の液晶表示装置に適用したものである。マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に該横電界の方向が異なる領域を形成するようにし、各領域の液晶分子のねじれ方向を逆にする(図２４中のＬＣ１，ＬＣ２)ことにより、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を、相殺させる効果を生じせしめたものである。具体的には、図２４において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極７を、前記一方向に対して角度θ（Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線５の方向と一致づけた場合、５〜４０°の範囲が適当）に傾けて延在された後に、角度(−２θ)に屈曲させて延在させることを繰り返してジグザグ状に形成し、共通信号電極１に、絶縁膜を介して上層に、上述した構成の画素電極７が重畳するように配置させるだけで、前述したマルチドメイン方式の効果を奏することができる。そして、特に、画素電極７の屈曲部の近傍において共通信号電極１との間に発生する電界は、画素電極７の他の部分において共通信号電極１との間に発生する電界と、まったく同様に発生することが確かめられており、画素電極７の屈曲部の近傍において、光透過率の低下というような不具合を生じない効果を奏する。なお、本実施例においては、画素電極７は、図２４中のｙ方向に延在させて形成しているが、図中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。また、本実施例においては、画素電極７に屈曲部分を設けて、マルチドメインの効果を得るようにしたものであるが、画素電極を少なくとも画素領域の周辺を除く全領域に形成し、絶縁膜を介して上層に、上述した屈曲部を設けた構成の共通信号電極を、重畳するように配置する構成としてもよい。このようなマルチドメイン方式においても、本発明の透明導電膜構成を適用することにより、前記した所望の効果が得られることは言うまでもない。
【００７２】
図２５は、本発明の透明導電膜構成を適用した第一の実施例であるアクティブマトリックス型液晶表示装置の単位画素の表面図である。図２５においては、第一（下）層の透明導電膜からなる電極パターンについても、櫛歯状に複数に分割加工した実施例を示している。図２６は、図２５に示したａ−ａ′で示した線に沿う断面図を示す。上述した各実施例においては、いずれの場合も、絶縁膜を介して下層に位置する第一の透明導電膜からなる透明電極（共通信号電極１、または画素電極１２）は、画素領域の周辺を除く全領域に形成されており、絶縁膜を介して上層に位置する第二の透明導電膜からなる透明電極（画素電極７、または共通信号電極１３）のみが複数に分割、またはスリット状に加工されている構成であった。従って、第一の透明導電膜からなる透明電極（共通信号電極１、または画素電極１２）と、第二の透明導電膜からなる透明電極（画素電極７、または共通信号電極１３）とは、絶縁膜を介して、画素領域内のほとんどの領域に渡って重畳していることがわかる。画素電極と共通信号電極間との容量は、画素電極７，１２に供給される映像信号を比較的長く蓄積させるためにある程度必要となるが、必要以上に大きくなることによって、信号の遅延による表示の輝度ばらつきが発生する。従って、画素電極と共通信号電極間との重畳面積を適当な大きさとする、あるいは画素電極と共通信号電極間の層間絶縁膜構成を最適化することによって、該容量を許容範囲内に調整する必要がある。本実施例においては、上層に位置する画素電極７のみならず、下層に位置する共通信号電極１をも複数に分割、またはスリット状に加工されており、かつ、画素電極７と共通信号電極１とは重畳しないように、並行にかみ合わさって、相互に櫛歯状に配置されているため、画素電極７と共通信号電極１間に生じる容量を考慮する必要が無い。しかしながら、この構成では、画素電極７と共通信号電極１間に電圧を印加して発生する電界には、上，下いずれの透明電極も存在しない隙間領域の分だけ、損失が生じてしまう。従って、実際には、上下２層の櫛歯電極のピッチ（電極と電極間幅を合わせた値）を同一として、上層の櫛歯電極幅，櫛歯電極間幅に対して、下層の櫛歯電極幅を相対的に太く、下層の櫛歯電極間幅を相対的に狭くして、上下２層の櫛歯電極の一部が重畳するように構成するとよい。このように構成した場合、画素電極７と共通信号電極１との間に発生する電界の分布は、全体を重畳した場合におけるそれとまったく同様にして発生させることができるため、電界を損失することなく、重畳による容量分を低減，許容範囲内とすることができる。本実施例においては、より下層に位置する、本発明の第一の透明導電膜からなる共通信号電極１についても、櫛歯状に複数に分割、またはスリット状に微細加工されているため、画素領域の周辺を除く全領域に形成した場合と比較して、断線の影響をより受けやすい状況にある。従って、本発明の透明導電膜構成を適用した際の歩留まり向上効果をより奏しやすい。
【００７３】
以上の実施例においては、共通信号配線３、及び１１については、走査信号配線２、或いは映像信号電極６，映像信号配線５と同層に、同一材料，同一工程で形成したメタル配線を用いているが、本発明の第一、或いは第二の透明導電膜で構成された共通信号電極１、及び１３をそのまま延在して、共通電極配線として引き回してもよい。
【００７４】
以上の実施例においては、本発明の透明導電膜構成を、逆スタガ型のＴＦＴをスィッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、あるいはコプレナー型のＴＦＴ等、異なる構造のＴＦＴを用いた場合も適用可能である。
【００７５】
また、以上の実施例においては、ＴＦＴのチャネル半導体層４として、アモルファスシリコン膜を用いた例を説明したが、本発明はこれのみに限定されるものではなく、例えば多結晶シリコン膜を用いた場合においても十分適用可能である。
【００７６】
【発明の効果】
本発明によれば不良が低減可能な構成の液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】第一の実施例における液晶表示装置の単位画素の表面図である。
【図２】図１に示したａ−ａ′断面図である。
【図３】図１に示したｂ−ｂ′断面図である。
【図４】本発明の実施例に係る液晶表示装置の電気回路を示す概略図である。
【図５】本発明の実施例に係る液晶表示装置の端子部分の断面模式図である。
【図６】第一の実施例における走査信号配線端子部分の要部平面図及び断面図である。
【図７】第一の実施例における映像信号配線端子部分の要部平面図及び断面図である。
【図８】第一の実施例における共通信号配線端子部分の要部平面図及び断面図である。
【図９】第一の実施例における共通信号配線端子部分の要部平面図及び断面図である。
【図１０】第一の実施例における画素ＴＦＴ部及び映像信号配線端子部の形成工程毎の断面図である。
【図１１】第二の実施例における液晶表示装置の単位画素の表面図である。
【図１２】図１１に示したａ−ａ′断面図である。
【図１３】図１１に示したｂ−ｂ′断面図である。
【図１４】第二の実施例における液晶表示装置の画素ＴＦＴ部と走査信号配線端子部の形成工程毎の断面図である。
【図１５】第二の実施例において、端子露出部分についても透明導電膜構成となるように構成した例の走査信号配線端子部と映像信号配線端子部の形成工程毎の断面図である。
【図１６】第三の実施例における液晶表示装置の単位画素の表面図（第二の実施例の画素電極を第一（下）層に、共通信号電極を第二（上）層で形成）である。
【図１７】図１６に示したａ−ａ′断面図である。
【図１８】図１６に示したｂ−ｂ′断面図である。
【図１９】第四の実施例における液晶表示装置の単位画素の表面図である。
【図２０】図１９に示したａ−ａ′断面図である。
【図２１】図１９に示したｂ−ｂ′断面図である。
【図２２】第四の実施例における液晶表示装置の画素ＴＦＴ部及び映像信号配線端子部の形成工程毎の断面図である。
【図２３】第四の実施例において、端子露出部分についても透明導電膜構成となるように構成した例の走査信号配線端子部と映像信号配線端子部の形成工程毎の断面図である。
【図２４】本発明において、第二（上）層の透明導電膜の電極パターンを屈曲部を設けた構成とした例を示す図である。
【図２５】本発明において、第一（下）層の透明導電膜からなる電極パターンについても櫛歯状に複数に分割加工した例を示す図である。
【図２６】図２５に示したａ−ａ′断面図である。
【図２７】本発明を構成する各種透明導電膜のエッチング特性を示す説明図である。
【符号の説明】
１，１３…共通信号電極、２…走査信号配線、３、１１…共通信号配線、４…チャネル半導体シリコン膜、５…映像信号配線、６…映像信号電極（ソース・ドレイン電極）、７，１２…画素電極、８…ゲート絶縁膜、９…ＴＦＴの表面保護絶縁膜、１０…不純物を導入したシリコン膜からなる電極、ＴＦＴ…薄膜トランジスタ、ＴＨ…絶縁膜に開口したスルーホール、ＳＵＢ１，ＳＵＢ２…透明絶縁基板、ＧＴＭ…走査信号配線用端子、ＤＴＭ…映像信号配線用端子、ＣＴＭ…共通信号配線用端子、ＣＢ…共通信号配線のバス配線、ＴＣ１…第一層の透明導電膜により形成した端子部分を形成する接続用のパッド電極、ＴＣ２…第二層の透明導電膜により形成した端子部分を形成する接続用のパッド電極、ＧＭＰ…走査信号配線を構成するメタル膜と同一材料，同一工程で構成した端子部分を形成する接続用のパッド電極、ＤＭＰ…映像信号配線を構成するメタル膜と同一材料，同一工程で構成した端子部分を形成する接続用のパッド電極。
Claims (20)
- 一対の基板と、該一対の基板に挟持された液晶層とを有し、前記一対の基板の一方の基板には、複数の走査信号配線と、該複数の走査信号配線にマトリクス状に交差する複数の映像信号配線と、前記複数の走査信号配線と前記複数の映像信号配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタを配置し、前記走査信号配線と前記映像信号配線により囲まれた領域に、前記薄膜トランジスタに接続された画素電極と、共通信号配線に接続された共通電極を配置し、前記画素電極と前記共通信号電極に電圧を印加することにより液晶の駆動を制御し、
前記画素電極及び前記共通信号電極は、
少なくとも一部を透明導電膜で構成し、
少なくとも一層の絶縁膜を介して異層に形成し、
配置した基板に対して上層に配置した透明導電膜をアモルファスの透明導電膜とし、下層に配置した透明導電膜を多結晶の透明導電膜とした液晶表示装置。 - 前記上層に形成された透明導電膜は、アモルファスの酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかであり、前記下層に形成された透明導電膜は、多結晶の酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかである請求項１の液晶表示装置。
- 前記透明導電膜である酸化インジウムスズ，酸化インジウム亜鉛，酸化インジウムゲルマニウム中のインジウムに対するスズ，亜鉛，ゲルマニウムの添加量 （Ｘ／(Ｉｎ＋Ｘ)、但し、Ｉｎ：インジウムの原子数、Ｘ：添加元素の原子数）は、３〜３０ａｔ％の範囲である請求項２の液晶表示装置。
- 前記上層に形成された透明導電膜の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工された構成である請求項４の液晶表示装置。
- 前記下層に形成された透明導電膜の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工された構成である請求項４の液晶表示装置。
- 前記映像信号配線と、外部駆動回路との接続部分に形成された下層に形成された多結晶の透明導電膜は、それぞれ上部に形成された開口部を介して、上層に形成されたアモルファスの透明導電膜により接続された構成を有する請求項１の液晶表示装置。
- 前記下層に形成された多結晶の透明導電膜は、金属電極を介して上層に形成されたアモルファスの透明導電膜と接続された構成である請求項６の液晶表示装置。
- 前記上層に形成されたアモルファスの透明導電膜より下層に、少なくとも一部にＡｌまたはＡｌ合金膜を含む電極もしくは配線が配置されている請求項１の液晶表示装置。
- 前記ＡｌまたはＡｌ合金膜を含む電極もしくは配線が、前記走査信号電極，配線、前記映像信号電極，配線、または前記共通信号電極，配線のいずれかである請求項８の液晶表示装置。
- 前記走査信号配線、前記映像信号配線、及び前記共通信号配線の端子部分において、外部駆動回路との接続部分を形成する端子の露出部分と、前記走査信号配線、前記映像信号配線、及び前記共通信号配線との接続部分は、少なくともその一部に前記絶縁膜に開口したスルーホールを介して前記アモルファスの透明導電膜からなる端子引き出し用パッド電極と前記多結晶の透明導電膜からなる端子引き出し用パッド電極とが接続されている請求項１の液晶表示装置。
- 前記走査信号配線、前記映像信号配線、及び前記共通信号配線の端子部分において、外部駆動回路との接続部分を形成する端子の露出部分、または露出部分の少なくとも最表面は、前記画素電極、及び共通信号電極を構成する前記透明導電膜のうち、前記絶縁膜を介してより下層に位置する多結晶の透明導電膜で構成、または被覆されている請求項１の液晶表示装置。
- 一対の基板と、該一対の基板に挟持された液晶層とを有し、前記一対の基板の一方の基板には、複数の走査信号配線と、該複数の走査信号配線にマトリクス状に交差する複数の映像信号配線と、前記複数の走査信号配線と前記複数の映像信号配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタを配置し、前記走査信号配線と前記映像信号配線により囲まれた領域に、前記薄膜トランジスタに接続された画素電極と、共通信号配線に接続された共通電極を配置し、前記画素電極と前記共通信号電極に電圧を印加することにより液晶の駆動を制御し、
前記画素電極と前記共通信号電極は、
少なくとも一部を透明導電膜で構成し、
少なくとも一層の絶縁膜を介して異層に形成し、
エッチング速度がそれぞれ異なる透明導電膜で形成した液晶表示装置。 - 前記画素電極と前記共通電極の透明導電膜のエッチング速度は、配置された基板に対して上層に配置された透明導電膜のエッチング速度が、下層に配置された透明導電膜のエッチング速度より大きい請求項１２の液晶表示装置。
- 一対の基板間に液晶層を挟持し、該一対の基板の一方の基板に配置した画素電極と共通電極に電圧を印加することにより液晶を駆動して表示を制御し、
前記画素電極及び前記共通信号電極は、
少なくとも一部を透明導電膜で構成し、
少なくとも一層の絶縁膜を介して異層に形成し、
配置した基板に対して上層に配置した透明導電膜をアモルファスの透明導電膜とし、下層に配置した透明導電膜を多結晶の透明導電膜とした液晶表示装置。 - 前記上層に形成された透明導電膜は、アモルファスの酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかであり、前記下層に形成された透明導電膜は、多結晶の酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかである請求項１４の液晶表示装置。
- 前記透明導電膜である酸化インジウムスズ，酸化インジウム亜鉛，酸化インジウムゲルマニウム中のインジウムに対するスズ，亜鉛，ゲルマニウムの添加量 （Ｘ／(Ｉｎ＋Ｘ)、但し、Ｉｎ：インジウムの原子数、Ｘ：添加元素の原子数）は、３〜３０ａｔ％の範囲である請求項１５の液晶表示装置。
- 前記画素電極と前記共通電極の透明導電膜の組成は、上層に形成された電極の透明導電膜がアモルファスの透明導電膜であり、下層に形成された透明導電膜が多結晶の透明導電膜である請求項１４の液晶表示装置。
- 前記上層に形成された電極の透明導電膜は、アモルファスの酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかであり、前記下層に形成された電極の透明導電膜は、多結晶の酸化インジウム，酸化インジウムスズ，酸化インジウム亜鉛、又は酸化インジウムゲルマニウムのいずれかである請求項１７の液晶表示装置。
- 前記上層に形成された透明導電膜の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工された構成である請求項１４の液晶表示装置。
- 前記下層に形成された透明導電膜の少なくとも一部が画素内で櫛歯状に複数に分割、またはスリット状に加工された構成である請求項１９の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36910099A JP3687452B2 (ja) | 1999-12-27 | 1999-12-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36910099A JP3687452B2 (ja) | 1999-12-27 | 1999-12-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001183685A JP2001183685A (ja) | 2001-07-06 |
| JP3687452B2 true JP3687452B2 (ja) | 2005-08-24 |
Family
ID=18493566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36910099A Expired - Fee Related JP3687452B2 (ja) | 1999-12-27 | 1999-12-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687452B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475942B2 (ja) * | 2003-12-26 | 2010-06-09 | 三洋電機株式会社 | 表示装置及びその製造方法 |
| KR100661725B1 (ko) * | 2004-12-30 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| KR101125254B1 (ko) | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7847904B2 (en) * | 2006-06-02 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic appliance |
| JP4449953B2 (ja) | 2006-07-27 | 2010-04-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP5328083B2 (ja) * | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
| JP2008065300A (ja) * | 2006-08-11 | 2008-03-21 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| JP5713204B2 (ja) * | 2006-08-11 | 2015-05-07 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| JP4404084B2 (ja) | 2006-10-31 | 2010-01-27 | エプソンイメージングデバイス株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2008281799A (ja) * | 2007-05-11 | 2008-11-20 | Ulvac Japan Ltd | 液晶表示装置の製造方法 |
| JP2008310210A (ja) * | 2007-06-18 | 2008-12-25 | Epson Imaging Devices Corp | 横方向電界方式の表示装置及びその製造方法 |
| JP2009008892A (ja) * | 2007-06-28 | 2009-01-15 | Sumitomo Metal Mining Co Ltd | 半透過・半反射電極基板とその製造方法および半透過・半反射電極基板が用いられた半透過半反射型液晶表示装置 |
| US8330887B2 (en) * | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US7903219B2 (en) | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
| JP4889711B2 (ja) * | 2008-11-25 | 2012-03-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP5553513B2 (ja) * | 2009-02-09 | 2014-07-16 | 株式会社ジャパンディスプレイ | 液晶表示装置及びその製造方法 |
| US8873000B2 (en) | 2010-04-30 | 2014-10-28 | Unified Innovative Technology, Llc | Color filter substrate, display panel, and method for producing color filter substrate |
| WO2012056659A1 (ja) * | 2010-10-27 | 2012-05-03 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、対向基板及びその製造方法、並びに表示パネル |
| WO2013084846A1 (ja) * | 2011-12-05 | 2013-06-13 | シャープ株式会社 | 半導体装置 |
| KR102251888B1 (ko) * | 2014-12-08 | 2021-05-14 | 엘지이노텍 주식회사 | 투과율 제어기판 |
-
1999
- 1999-12-27 JP JP36910099A patent/JP3687452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001183685A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687452B2 (ja) | 液晶表示装置 | |
| JP3695393B2 (ja) | 液晶表示装置 | |
| US6731364B2 (en) | Liquid crystal display device | |
| KR100235472B1 (ko) | 표시장치용 기판 및 그 제조방법 | |
| US6528357B2 (en) | Method of manufacturing array substrate | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US8350303B2 (en) | Display device and sputtering target for producing the same | |
| US8610857B2 (en) | Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating | |
| JP4988242B2 (ja) | 配線形成方法 | |
| US7880845B2 (en) | Liquid crystal display with a control electrode partially overlapping slits forming domains with a pixel electrode and a protrusion pattern providing higher position for the control electrode than the pixel electrode | |
| US7915062B2 (en) | Method of manufacturing a TFT array substrate | |
| JP6124668B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JP3952672B2 (ja) | 液晶表示装置 | |
| KR20080114573A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| US20030112382A1 (en) | Liquid crystal display device | |
| JP5685565B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3213790B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6317185B1 (en) | Liquid crystal display apparatus | |
| JP4886285B2 (ja) | 表示デバイス | |
| JP2001264811A (ja) | 液晶表示装置の製造方法及び露光装置 | |
| JP2002026335A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0961835A (ja) | 液晶表示基板およびその製造方法 | |
| KR100251656B1 (ko) | 횡전계방식 액정표시소자 | |
| JPH06250224A (ja) | 液晶表示装置 | |
| JPH0933949A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |