JPH0933949A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH0933949A
JPH0933949A JP18681495A JP18681495A JPH0933949A JP H0933949 A JPH0933949 A JP H0933949A JP 18681495 A JP18681495 A JP 18681495A JP 18681495 A JP18681495 A JP 18681495A JP H0933949 A JPH0933949 A JP H0933949A
Authority
JP
Japan
Prior art keywords
film
etching
thin film
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18681495A
Other languages
English (en)
Inventor
Etsuko Nishimura
悦子 西村
Kenichi Kizawa
賢一 鬼沢
Kenichi Chiyabara
健一 茶原
Takeshi Sato
健史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18681495A priority Critical patent/JPH0933949A/ja
Publication of JPH0933949A publication Critical patent/JPH0933949A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【構成】薄膜トランジスタ素子,画素電極,配線、及び
引出し電極を構成する複数の薄膜のうちの少なくとも一
種類の薄膜のパターニング端部の段差形状を、異なる角
度を有する複数の段差を膜厚方向に積層する。段差の角
度はいずれも90度以下の順テーパであり、かつ、薄膜
の表面側に行くに従って角度がゆるやかになるように積
層し、基板との界面で薄膜のパターニング端部断面と基
板とがなす伏角の角度が、薄膜表面で薄膜のパターニン
グ端部断面と薄膜表面に水平な面とがなす仰角の角度よ
りも常に大きい角度となる。 【効果】薄膜トランジスタ素子,画素電極,配線、及び
引出し電極を構成する薄膜のパターニング端部の段差形
状が改善され、これらの薄膜が関与する段差部分での上
層膜の付周りが確保されるため、上層膜の断線,短絡不
良を低減でき、歩留まりのよい液晶表示装置が得られ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置及びその製
造方法に関する。
【0002】
【従来の技術】液晶表示装置では、画素のスイッチング
素子として薄膜トランジスタ素子を設けた構造のアクテ
ィブマトリックス型が主流になりつつある。このような
液晶表示装置は、絶縁基板上に薄膜トランジスタ素子,
画素電極,配線,外部駆動回路との接続のための引出し
電極等が形成されている。これらは透明導電膜及び金属
等の各種導電膜、及び絶縁膜,半導体膜等からなる薄膜
パターンを互いに積層,交差することにより構成されて
いる。具体的には画素電極、または配線、または外部駆
動回路との接続のための引出し電極の一部は、酸化イン
ジウム,酸化スズ,酸化インジウムスズ等の透明導電膜
で構成され、薄膜トランジスタの電極端子、または配
線、または外部駆動回路との接続のための引出し電極の
一部は、Al,Cr,Ta,Ti,Mo等の金属膜、ま
たは、これらの合金膜、または金属シリサイド膜等で構
成される。薄膜トランジスタのゲート絶縁膜、または層
間絶縁膜、またはパッシベーション膜は窒化シリコン
膜,酸化シリコン膜等の絶縁膜で、薄膜トランジスタの
チャネル部分は、非晶質シリコン膜、または多結晶シリ
コン膜等の半導体膜で構成される。これらの薄膜パター
ンの積層,交差部分では、下層の薄膜パターンによる段
差部分を上層の薄膜パターンが乗り越える構造となるた
め、段差部分での上層膜の付き周りが重要となる。例え
ば、絶縁膜を介して下層の配線パターンを上層の配線パ
ターンが乗り越える場合では、絶縁膜の付き周りが悪い
と絶縁が保てなくなり、下層と上層の配線パターン間で
短絡する不良となる。また、上層の配線パターンの付き
周りが悪いとこの部分で断切れを生じ、断線不良とな
る。これらの不良は液晶表示装置では致命的な欠陥とな
り、歩留りを著しく低下させる原因となる。段差部分で
の付き周りを確保するには、下層の薄膜パターンの端部
形状を90度以下の順テーパ形状に加工すればよい。こ
のような順テーパ形状の加工手段として、例えば特開平
6−202146 号公報では、下層の薄膜として膜厚方向にエ
ッチングレートの異なる物質を積層する方法を採用して
いる。具体的には、使用するエッチャントに対してエッ
チング速度の異なる物質を、膜厚方向に存在比を変えて
且つエッチング速度の大きい物質の存在比が表面に向か
って大きくなるようにこれらの物質からなる混合膜を堆
積することにより、順テーパ形状を確保している。エッ
チング速度は薄膜の組成を変更することで調整してい
る。
【0003】
【発明が解決しようとする課題】上記従来例で形成した
薄膜を実際にエッチングしてみると、膜厚方向に部分的
に順テーパ形状となるが、最表面の部分に逆テーパ状の
ひさしが形成されてしまい、良好な順テーパ形状が得ら
れないことが多い。薄膜のパターニングに際しては、ま
ずホトリソグラフィー法により薄膜表面にレジストパタ
ーンを形成し、次いでエッチングによりレジストパター
ンを転写して薄膜パターンを形成する方法が採られる
が、薄膜表面とレジストとの密着力が大きい場合、最表
面部分で膜本来のエッチング速度を確保できなくなり、
最表面のエッチング速度が極端に小さくなってひさしが
形成される。このようなひさし部分では上層の薄膜の付
き周りが極めて悪くなるという問題を生じる。また、表
面酸化や表面汚染等により薄膜の最表面が変質した場合
にも同様のひさしが形成される。従来例ではこのような
原因によるひさしの形成を回避できない。また、従来例
のように膜厚方向に薄膜の組成を変化させると、薄膜の
物性値の制御が難しくなり、液晶表示装置として要求さ
れる緒特性を満足できなくなる問題が生じる。例えば、
透明導電膜を含めた導電膜であれば抵抗や透過率特性
が、半導体膜やゲート絶縁膜であれば薄膜トランジスタ
の素子特性が低下してしまう。また、異なる組成の膜を
積層するため、膜形成工程も複雑化する。
【0004】本発明の目的は、液晶表示装置を歩留り良
く提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では以下の手段を講じた。
【0006】(1)薄膜トランジスタ素子,前記薄膜トラ
ンジスタ素子に接続した画素電極,配線、及び外部駆動
回路との接続のための引出し電極を設けた構造で、前記
薄膜トランジスタ素子,画素電極,配線、及び引出し電
極を構成する複数の薄膜のうち、少なくとも一種類の薄
膜のパターニング端部の段差形状を、異なる角度を有す
る複数の段差を膜厚方向に積層した構造とした。
【0007】(2)(1)で、前記異なる角度を有する複数
の段差の角度はいずれも90度以下の順テーパであり、
かつ、膜の表面側に行くに従って順テーパ角度がゆるや
かになるように段差を積層することで、基板との界面で
薄膜のパターニング端部断面と基板とがなす伏角の角度
が、薄膜表面で薄膜のパターニング端部断面と薄膜表面
に水平な面とがなす仰角の角度よりも常に大きい角度で
構成される構造とした。
【0008】(3)(1),(2)で、前記パターニング端部
を有する薄膜は、画素電極、または配線、または外部駆
動回路との接続のための引出し電極の一部を構成する透
明導電膜とした。
【0009】(4)(1),(2)で、前記パターニング端部
を有する薄膜は、前記薄膜トランジスタ素子の端子電
極、または配線、または外部駆動回路との接続のための
引出し電極の一部を構成する金属膜、または合金膜、ま
たは金属シリサイド膜とした。
【0010】(5)(1),(2)で、前記パターニング端部
を有する薄膜は、前記薄膜トランジスタ素子のゲート絶
縁膜、または層間絶縁膜、またはパッシベーション膜を
構成する絶縁膜とした。
【0011】(6)(1),(2)で、前記パターニング端部
を有する薄膜は、前記薄膜トランジスタ素子のチャネル
半導体膜とした。
【0012】(7)(3)で、前記透明導電膜として酸化イ
ンジウム,酸化スズ,酸化インジウムスズを用いた。
【0013】(8)(4)で、前記金属膜、または合金膜、
または金属シリサイド膜としてAl,Cr,Ta,T
i,Mo等の金属膜、または合金膜、または金属シリサ
イド膜を用いた。
【0014】(9)(5)で、前記絶縁膜として窒化シリコ
ン膜,酸化シリコン膜を用いた。
【0015】(10)(6)で、前記半導体膜として非晶質
シリコン膜、または多結晶シリコン膜を用いた。
【0016】(11)(1)〜(10)の液晶表示装置の製造
方法で、前記薄膜をウエットエッチング法でパターニン
グする際に、膜厚方向と膜の横方向に異なるエッチング
速度を有する異なる複数のエッチング液を用いて、エッ
チングの初期には膜厚方向、エッチングの終期には膜の
横方向のエッチング速度が優先するようにエッチング液
を調合して、連続的にパターニングする方法を用いた。
【0017】(12)(11)の液晶表示装置の製造方法
で、前記複数のエッチング液として、レジストに対して
異なるエッチング速度を有する複数のエッチング液、例
えば硝酸,塩酸等の薬品添加量を変えた複数のエッチン
グ液を用いて、連続的にパターニングする方法を用い
た。
【0018】(13)(1)〜(10)の液晶表示装置の製造
方法で、前記薄膜をドライエッチング法でパターニング
する際に、膜厚方向と膜の横方向に異なるエッチング速
度を有する、異なる複数のエッチングガスを用いて、エ
ッチングの初期には膜厚方向、エッチングの終期には膜
の横方向のエッチング速度が優先するようにエッチング
ガスを調合して、連続的にパターニングする方法を用い
た。
【0019】(14)(13)の液晶表示装置の製造方法
で、前記複数のエッチングガスとして、レジストに対し
て異なるエッチング速度を有する複数のエッチングガ
ス、例えば酸素,塩素,塩化水素ガス等のガス添加量を
変えた複数のエッチングガスを用いて連続的にパターニ
ングする方法を用いた。
【0020】(15)(1)〜(10)の液晶表示装置の製造
方法で、前記薄膜をパターニングする際に、膜厚方向と
膜の横方向に異なるエッチング速度を有する、異なる複
数のエッチング方法、例えばウエットエッチング法とド
ライエッチング法を用いて、エッチングの初期には膜厚
方向、エッチングの終期には膜の横方向のエッチング速
度が優先するようにエッチング方法を組み合わせて、連
続的にパターニングする方法を用いた。
【0021】(16)(11),(12),(15)の液晶表示
装置の製造方法で、前記薄膜をウエットエッチング法で
パターニングする際に、前記複数のエッチング液に対応
する複数のエッチング槽を有し、前記絶縁基板が槽間を
移動して前記薄膜を連続的にエッチングする機構を有す
る、ウエットエッチング装置を用いた。
【0022】(17)(13),(14),(15)の液晶表示
装置の製造方法で、前記薄膜をドライエッチング法でパ
ターニングする際に、前記複数のエッチングガスに対応
する複数のエッチングガス導入機構を有し、前記薄膜を
連続的にエッチングする機構、または前記複数のエッチ
ングガスに対応する複数のエッチングチャンバを有し、
前記絶縁基板がチャンバ間を移動して前記薄膜を連続的
にエッチングする機構を有する、ドライエッチング装置
を用いた。
【0023】
【作用】(1),(2)のパターニング端部の段差形状を
有する薄膜を、薄膜トランジスタ素子,画素電極,配
線、及び引出し電極を構成する複数の薄膜のうちの少な
くとも一種類に用いることで、膜厚方向に薄膜の組成を
変化させることなく、これらの薄膜の段差部分での上層
膜の付周りを改善できる。これにより配線の断線,短絡
不良を低減でき、高性能で歩留りの良い液晶表示装置が
得られる。具体的には(3)〜(10)の構成とすることで
画素電極、または配線、または外部駆動回路との接続の
ための引出し電極の一部、または薄膜トランジスタ素子
の端子電極等を構成する透明導電膜、または金属膜、ま
たは合金膜、または金属シリサイド膜のパターニング端
部の段差部分での上層膜の付周りを改善できる。また、
同様に薄膜トランジスタ素子のゲート絶縁膜、または層
間絶縁膜、またはパッシベーション膜を構成する絶縁膜
のパターニング端部の段差部分での上層膜の付周りを改
善できる。また、同様に薄膜トランジスタ素子のチャネ
ル半導体膜のパターニング端部の段差部分での上層膜の
付周りを改善できる。また、(11)〜(17)のエッチン
グ方法及びエッチング装置を用いて薄膜をパターニング
することで、膜厚方向に薄膜の組成を変化させることな
く、(1)〜(10)の段差形状を有するパターニング端部
が容易に得られるため、(1)〜(10)の液晶表示装置が
高性能で歩留り良く得られる。
【0024】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
【0025】図1は本発明による薄膜のパターニング端
部の断面図を示す。同図で101は絶縁基板、102は
本発明によるパターニング端部の段差形状を有する第一
の薄膜、103は薄膜102の上層に形成される第二の
薄膜である。第一の薄膜102のパターニング端部の段差
形状は異なる角度を有する複数の段差を膜厚方向に積層
した構造で構成されている。複数の段差の角度はいずれ
も90度以下の順テーパであり、かつ、薄膜の表面側に
行くに従って順テーパ角度がゆるやかになるように積層
する(同図で、角度α>β>γ)。図1の例では段差の数
は3段であるが、2段以上なら何段でもよい。このよう
に段差を積層していくと、最終的なパターニング端部の
段面形状は基板との界面で第一の薄膜102のパターニ
ング端部断面と基板101とがなす伏角の角度(図1の
場合はα)が、薄膜表面で第一の薄膜102のパターニ
ング端部断面と第一の薄膜102の表面に水平な面とが
なす仰角の角度(図1の場合はθ)よりも常に大きい角度
で構成されることがわかる(この時、最上段の段差の角
度(図1の場合はγ)とθは常に錯角の関係となるため、
同一角度になることがわかる(γ=θ))。このようなパ
ターニング端部を有する第一の薄膜102上を、第二の
薄膜103が乗り越える場合では第一の薄膜102のパ
ターニング端部の段差形状は常に順テーパが確保され、
かつ、薄膜表面に行くに従って順テーパがゆるやかとな
るため、第二の薄膜103の乗り越え部分での付周りが
確保される。パターニング方法の実施例については後述
するが、第一の薄膜102の組成を膜厚方向に変化させ
る必要がないので、第一の薄膜102に要求される緒特
性も十分に確保できる。
【0026】次に図2〜図9の断面図を用いて、図1に
示した本発明のパターニング端部を有する薄膜の、付周
り改善効果を利用した実施例を具体的に説明する。図2
〜図9で101〜103はそれぞれ絶縁基板101,本
発明のパターニング端部形状を有する第一の薄膜10
2,第一の薄膜の上層に位置する第二の薄膜103を示
す。
【0027】図2は第一の薄膜102が画素電極、また
は配線、または外部駆動回路との接続のための引出し電
極の一部を構成する透明導電膜201で、第二の薄膜1
03が薄膜トランジスタ素子の端子電極、または配線、
または外部駆動回路との接続のための引出し電極の一部
を構成する電極または配線202で構成されている例で
ある。下層の透明導電膜201を上層の電極または配線
202が乗り越えて接続する部分で、上層の電極または
配線202の付周りが改善されるため、202の断線不
良を低減できる。透明導電膜201は通常酸化インジウ
ム,酸化スズ,酸化インジウムスズ膜が用いられる。電
極または配線201は通常Al,Cr,Ta,Ti,M
o等の金属膜、または合金膜、または金属シリサイド膜
が用いられる。
【0028】図3は図2で上下の層構造が入れ替わった
例であり、第一の薄膜102が電極または配線202
で、第二の薄膜103が透明導電膜201で構成されて
いる例である。上下の層構造が入れ替わって下層の電
極,配線202を上層の透明導電膜201が乗り越えて
接続する部分でも、上層の透明導電膜201の付周りが
改善されるため、図2と同様に202の断線不良を低減
できる。
【0029】図4は第一の薄膜102、及び第二の薄膜
103がいずれも、第一の電極または配線202、及び
第二の電極または配線401で構成されている例であ
る。下層の第一の電極または配線202を、上層の第二
の電極または配線401が乗り越えて接続する部分で、
同様に上層の第二の電極または配線401の付周りが改
善されるため、401の断線不良を低減できる。
【0030】図5は第一の薄膜102が薄膜トランジス
タ素子のゲート絶縁膜、または層間絶縁膜、またはパッ
シベーション膜を構成する絶縁膜501で、第二の薄膜
103が透明導電膜201で構成されている。下層の絶縁
膜501を、上層の透明導電膜201が乗り越える場合
でも、上層の透明導電膜201の付周りが改善されるた
め、同様に201の断線不良を低減できる。絶縁膜50
1は通常窒化シリコン膜,酸化シリコン膜が用いられ
る。また、図5で、第二の薄膜103を透明導電膜20
1から電極または配線202に入れ替えた構成例に適用
してもよく、その場合には上層の電極または配線202
の付周りが改善されるため、同様に202の断線不良を
低減できる。
【0031】図6は第一の薄膜102が薄膜トランジス
タ素子のチャネル半導体膜601で、第二の薄膜103
が透明導電膜201で構成されている例である。下層の
半導体膜601を、上層の透明導電膜201が乗り越え
て接続する場合でも、上層の透明導電膜201の付周り
が改善されるため、同様に201の断線不良を低減でき
る。半導体膜601は通常非晶質シりコン膜、または多
結晶シリコン膜が用いられる。また、図6で、図3のよ
うに上下の層構造を入れ替えた構成例に適用してもよ
く、その場合には上層の半導体膜601の付周りが改善
されるため、同様に601の断線不良を低減できる。
【0032】図7は第一の薄膜102が半導体膜601
で、第二の薄膜103が電極または配線202で構成さ
れている。下層の半導体膜601を、上層の電極または
配線202が乗り越えて接続する場合でも、上層の電極
または配線202の付周りが改善されるため、同様に2
02の断線不良を低減できる。図7でも、図3のように
上下の層構造を入れ替えた構成例に適用してもよく、そ
の場合には上層の半導体601の付周りが改善されるた
め、同様に601の断線不良を低減できる。
【0033】図8は第一の薄膜102が透明導電膜20
1で、第二の薄膜103が絶縁膜501で構成されてお
り、絶縁膜501の上層にさらに電極または配線202
が積層されている例である。下層の透明導電膜201
を、上層の絶縁膜501が乗り越える場合でも、上層の
絶縁膜501の付周りが改善されるため、絶縁膜501を
介して下層の透明導電膜201と最上層の電極または配
線202との絶縁不良による短絡不良を低減できる。ま
た、最上層の電極または配線202に付周りも改善され
るため、202の断線不良も低減できる。また、図8で
も、図3のように上下の層構造を入れ替えた構成例に適
用してもよい。具体的には第一の薄膜102が電極また
は配線202で、第二の薄膜103が絶縁膜501で構
成されており、絶縁膜501の上層にさらに透明導電膜
201が積層されている例でも、同様に下層の電極また
は配線202と最上層の透明導電膜201との絶縁不良
による短絡不良を低減でき、最上層の透明導電膜201
の断線不良を低減できる。
【0034】図9は第一の薄膜102が第一の電極また
は配線202で、第二の薄膜103が絶縁膜501で構
成されており、絶縁膜501の上層にさらに第二の電極
または配線401が積層されている例である。図8と同
様に絶縁膜501の付周りが改善されるため、絶縁膜5
01を介して下層の第一の電極または配線202と最上
層の第二の電極または配線401との絶縁不良による短
絡不良を低減できる。また、最上層の第二の電極または
配線401の断線不良も低減できる。
【0035】図10は本発明のパターニング端部を有す
る薄膜を構成要素の一部に適用した、液晶表示装置の構
成を示した斜視図である。同図で、ガラス基板1001
上にはスイッチング素子である薄膜トランジスタ(以下
TFT)素子1002,画素電極1003,TFT1002 を
駆動するための信号を各TFT1002 に伝達,保持するため
の走査配線1004,信号配線1005等が構成されて
アクティブマトリックス基板1006を構成している。
アクティブマトリックス基板1006の表面には液晶層
1007を介して対向電極1008上にカラーフィルタ
1009が形成され、カラーフィルタ1009上には絶
縁基板1010が形成されている。ガラス基板100
1、及び絶縁基板1010の外部に露出した主表面には
偏向板1011が形成されている。このような構成のアクテ
ィブマトリックス基板ではTFT1002 を介して画素電極1
003へ電圧を印加し、光源からの光を調整することに
よってカラー表示が可能になる。本実施例ではパターニ
ング端部を有する薄膜を、TFT1002 、またはTFT1002 に
接続した画素電極1003、または配線1004または
1005、または配線1004または1005と外部駆
動回路との接続のための端子を構成する複数の薄膜のう
ちの、少なくとも一種類に適用しているため、適用薄膜
が関与する段差部分で、上層膜の付周りを改善すること
ができる。従って段差部分での断線,短絡不良を低減す
ることができる。また、適用薄膜の組成を膜厚方向に変
化させる必要がないので、適用薄膜に要求される緒特性
も十分に確保できる。
【0036】次に、図11〜図14を用いて、図10で
述べたアクティブマトリックス基板1006を構成する
各種薄膜に、本発明を適用した実施例の具体例を示す。
【0037】図11は逆スタガ型のTFTをスイッチン
グ素子に用いたアクティブマトリックス基板の、一画素
の断面の実施例を示す。図11で、ガラス基板1001
上の一部にゲート電極1101,透明導電膜からなる画
素電極1003が形成され、その上にゲート絶縁膜11
02が全面に形成される。ゲート電極1101上にはゲ
ート絶縁膜1102を介してTFT1002 のチャネル半導体
層となる非晶質シリコン膜1103、及びコンタクトを
補償するためにリン等の不純物をドープした非晶質シリ
コン膜からなる電極層1104を積層した島が形成され
る。この島上の一部に、ソース/ドレイン電極1105
が形成される。ソース/ドレイン電極1105のパター
ンをマスクに、不純物をドープした非晶質シリコン膜1
104の一部分が除去され、TFT1002 のチャネル部分1
106が形成される。画素電極1003上のゲート絶縁
膜1102の一部に開口部1107が設けられ、この開
口部1107を介して画素電極1003とソース/ドレ
イン電極1105が接続される。さらにTFT1002 、及び
画素電極1003上の全面を覆うように、パッシベーシ
ョン膜1108が形成される。ゲート電極1101、及
びソース/ドレイン電極1105は延長部分でそれぞれ
図10中の走査配線1004,信号配線1005にな
る。画素電極1003は例えば、スパッタリングまたは
蒸着法等で形成された酸化インジウム,酸化スズ,酸化
インジウムスズからなる透明導電膜で構成されている。
ゲート電極1101、及びソース/ドレイン電極110
5は例えば、スパッタリング、または蒸着法等で形成さ
れたAl,Cr,Ta,Ti,Mo等の金属,合金また
は金属シリサイド、またはこれらの積層膜で構成されて
いる。ゲート絶縁膜1102、及びパッシベーション膜
1108は例えば、プラズマCVD、またはスパッタリ
ング法等で形成された窒化シリコン膜、または酸化シリ
コン膜等の絶縁膜で構成される。ゲート絶縁膜1102
はゲート電極1101、及び走査配線1004の一部表
面を酸化して形成しても良い。また、これらの酸化膜と
窒化シリコン膜、または酸化シリコン膜等との積層膜で
構成しても良い。配線またはゲートチャネル半導体層1
103、及び不純物を含む半導体層1104は例えば、
プラズマCVD法で形成された非晶質シリコン膜、また
は熱処理によって多結晶化した多結晶シリコン膜で構成
される。本実施例で、例えば画素電極1003のパター
ニング端部の段差形状1109に本発明を適用すること
により、段差形状1109は順テーパの良好な形状とな
るため、ゲート絶縁膜1102を介したソース/ドレイ
ン電極1105のパターニング端部1109での段差付周り
が良くなり、端部での段切れによる断線不良を防止でき
る。また、画素電極1003の反対側のパターニング端
部1110でも、ゲート絶縁膜1102、及びパッシベーシ
ョン膜1108の段差付周りが良くなり、端部での絶縁
破壊による短絡不良を防止できる。
【0038】図12は図11の実施例における走査配線
1004と信号配線1005の交差部分の断面の構成例
を示す。走査配線1004と信号配線1005はゲート
絶縁膜1102を挟んで互いに直行する。本実施例で、
例えば、走査配線1004のパターニング端部の段差形
状1201に本発明を適用することにより、段差形状1
201は順テーパの良好な形状となるため、ゲート絶縁
膜1102,パッシベーション膜1108、及び信号配
線1005のパターニング端部1201での段差付周り
が良くなり、配線交差部分での絶縁破壊による短絡不
良、及び信号配線1005の段切れによる断線不良を防
止できる。
【0039】図13は図11の実施例における走査配線
1004の、外部駆動回路との接続のための引出し電極
部分の断面の構成例を示す。走査配線1004の露出部
分は大気に曝されると容易に腐食されてしまうため、露
出部分を透明導電膜で被覆する引出し電極構成となる。
具体的にはガラス基板1001上の一部に走査配線10
04が形成され、その上に引出し電極の露出部分を覆う
ように、透明導電膜からなる保護電極1301が形成さ
れる。保護電極1301は画素電極と同一工程で形成さ
れる。ゲート絶縁膜1102、及びパッシベーション膜
1108は保護電極1301が露出するように、保護電
極1301上の一部分がエッチングにより除去される。
本実施例でも、図12と同様に、走査配線1004のパ
ターニング端部の段差形状1302に本発明を適用する
ことにより、透明導電膜からなる保護電極1301の付
周りが確保される。これにより、引出し電極の被覆保護
が完全となり、従って、腐食による走査配線1004の
引出し電極部分での断線を防止できる。
【0040】図14は図11の実施例における信号配線
1005の、引出し電極部分の断面の構成例を示す。図
13で述べた走査配線1004の引出し電極の構成例と
同じ理由で、信号配線1005を露出させることはでき
ない。そこで、走査配線1004を形成する際に、信号配線
1004の引出し電極部分に信号配線引出し用のパッド
電極1401が形成される。信号配線1005はパッド
電極1401に接続され、パッド電極1401を中継し
て外部へ露出される。パッド電極1401の表面には図
13と同様に、透明導電膜からなる保護電極1301が
形成される。本実施例で、例えば、パッド電極1401
のパターニング端部の段差形状1402に本発明を適用
することにより、透明導電膜からなる保護電極1301
の付周りが確保できる。これにより信号配線1005の
引出し電極の被覆保護が完全となり、従って、腐食によ
る信号配線1005の断線を防止できる。また、パッド
電極1402の反対側のエッチング端部1403でも、
ゲート絶縁膜1102,信号配線1005、及びパッシ
ベーション膜1108の付周りが確保できる。これによ
り信号配線1005の段切れによる断線不良、及びパッ
シベーション膜1108の絶縁不良による短絡を防止でき
る。
【0041】図11〜図14の実施例では本発明のパタ
ーニング端部を有する薄膜を、画素電極1003を構成
する透明導電膜、または走査配線1004、または走査
配線1004及び信号配線1005の引出し電極部分の
パターニング端部に適用した例を説明したが、本発明は
これのみに限定されるものではなく、例えば薄膜トラン
ジスタ素子のゲート絶縁膜、または層間絶縁膜、または
パッシベーション膜を構成する絶縁膜に適用してもよ
い。また、同様に薄膜トランジスタ素子のチャネル半導
体膜に適用してもよい。
【0042】図11〜図14の実施例では本発明のパタ
ーニング端部を有する各種薄膜を、逆スタガ型のTFT
をスイッチング素子に用いたアクティブマトリックス基
板に適用した例を説明したが、例えば正スタガ型のTF
T等、異なる構造のTFTを用いた場合にも適用可能で
ある。
【0043】次に、図15の断面図を用いて、本発明に
よる薄膜のパターニング端部の形成方法の実施例を示
す。本発明のパターニング端部の形状は膜厚方向、及び
膜の横方向のエッチング速度を、エッチングの進行過程
に合わせて調整することにより形成できる。具体的には
エッチングの初期には膜厚方向、エッチングの終期には
膜の横方向のエッチング速度が優先するように調整す
る。図15中(A)はエッチング前、(B)はエッチングの
初期、(C)はエッチングの中期、(D)はエッチングの終
期の段階における薄膜のパターニング端部形状を示す。
同図で101は絶縁基板、102は図1〜図14の実施
例で述べた本発明のパターニング端部形状を有する薄
膜、1501はホトリソグラフィーにより薄膜をパター
ニングするためのレジスト膜である。(B)のエッチング
初期の段階では膜厚方向のエッチング速度a1を膜の横
方向のエッチング速度b1よりも大きく調整する(a1
>b1)。膜厚方向に優先的にエッチングされるため、
薄膜102のエッチング端部断面と基板101表面に水
平な面とがなす角度αはかなり大きくなり、急な順テー
パとなる。(C)のエッチング中期の段階では膜厚方向の
エッチング速度a2を先程のa1よりも小さく、膜の横
方向のエッチング速度b2を先程のb1よりも大きく調
整する(a2<a1,b2>b1)。膜の横方向のエッチ
ングが(B)の段階よりも相対的に大きくなるため、新た
に形成された薄膜102のエッチング端部断面と、基板
101表面に水平な面とがなす角度βはαに比べて小さ
くなり、相対的にゆるやかな順テーパとなる(β<α)。
(D)のエッチング終期の段階では膜厚方向のエッチング
速度a3を先程のa1及びa2よりもさらに小さく、膜
の横方向のエッチング速度b3を先程のb1及びb2よ
りもさらに大きく調整する(a3<a2<a1,b3>
b2>b1)。膜の横方向のエッチングが(C)の段階よ
りもさらに大きくなるため、新たに形成された薄膜10
2のエッチング端部断面と基板101表面に水平な面と
がなす角度γはα及びβに比べて小さくなり、相対的に
さらにゆるやかな順テーパとなる(γ<β<α)。このよ
うにしてエッチングされた薄膜102の、最終的なパタ
ーニング端部の段差形状は異なる角度を有する複数の段
差を膜厚方向に積層した構造となることがわかる。段差
の角度はいずれも90度以下の順テーパであり、かつ、
膜の表面側に行くに従って角度がゆるやかとなる。ま
た、基板101との界面で薄膜102のパターニング端
部断面と基板とがなす伏角の角度αが、薄膜表面で薄膜
102のパターニング端部断面と薄膜102表面に水平
な面とがなす仰角の角度θよりも、常に大きい角度で構
成されることがわかる。従って、本実施例によれば、薄
膜102の組成を膜厚方向に変更することなく、本発明
のパターニング端部の段差形状を容易に形成できること
がわかる。また、本実施例では薄膜102の段差の数は
三段であるが、二段以上なら何段でもよい。
【0044】次に、図15の実施例における膜厚方向,
膜の横方向のエッチング速度の調整の仕方の具体例を示
す。液晶表示装置の製造方法で、薄膜のエッチングには
通常ウエットエッチング法、またはドライエッチング法
が用いられる。
【0045】薄膜102をウエットエッチング法でパタ
ーニングする際には膜厚方向と膜の横方向に異なるエッ
チング速度を有する複数のエッチング液を用いて、エッ
チングの初期には膜厚方向、エッチングの終期には膜の
横方向のエッチング速度が優先するようにエッチング液
を調合すればよい。薄膜102の材質によりエッチング
液の基本になる薬品の種類は異なるが、この基本のエッ
チング液に、例えば、レジスト1501をエッチングす
る性質を持つ硝酸,塩酸等の薬品を添加すれば、エッチ
ングの最中に薄膜102とレジスト1501の界面方向
にエッチング液の滲出を促進でき、膜の横方向のエッチ
ングを加速できる。従って、硝酸,塩酸等の薬品を添加
量を変えて調合すれば、膜厚方向、及び膜の横方向に異
なるエッチング速度を有する複数のエッチング液が得ら
れる。また、液晶表示装置の製造工程で、実際に薄膜1
02をウエットエッチング法でパターニングする際には
エッチング速度の異なる複数のエッチング液に対応する
複数のエッチング槽を有し、絶縁基板101が槽間を移
動して連続的にエッチングする機構を持つウエットエッ
チング装置を用いることで、薄膜102のエッチングを
より容易に行うことができ、これによりエッチング工程
も短縮化できる。
【0046】薄膜102をドライエッチング法でパター
ニングする際には膜厚方向と膜の横方向に異なるエッチ
ング速度を有する複数のエッチングガスを用いて、エッ
チングの初期には膜厚方向、エッチングの終期には膜の
横方向のエッチング速度が優先するようにエッチングガ
スを調合すればよい。薄膜102の材質によりエッチン
グの基本になるガスの種類は異なるが、この基本のエッ
チングガスに、例えば、レジスト1501をエッチング
する性質を持つ酸素,塩素,塩化水素ガス等を添加すれ
ば、エッチングの最中にレジスト1501の端部も同じ
にエッチングされて後退するため、膜の横方向のエッチ
ングを加速できる。従って、塩素,塩化水素ガス等の添
加量を変えて調合すれば、膜厚方向、及び膜の横方向に
異なるエッチング速度を有する複数のエッチングガスが
得られる。また、液晶表示装置の製造工程で、実際に薄
膜102をドライエッチング法でパターニングする際に
はエッチング速度の異なる複数のエッチングガスに対応
する複数のエッチングガス導入機構を有し、連続的にエ
ッチングする機構、または複数のエッチングガスに対応
する複数のエッチングチャンバを有し、絶縁基板101
がチャンバ間を移動して連続的にエッチングする機構を
持つドライエッチング装置を用いることで、薄膜102
のエッチングをより容易に行うことができ、これにより
エッチング工程も短縮化できる。
【0047】また、薄膜102をパターニングする際
に、膜厚方向と膜の横方向に異なるエッチング速度を有
する、異なる複数のエッチング方法、例えば、ウエット
エッチング法とドライエッチング法を用いて、エッチン
グの初期には膜厚方向,エッチングの終期には膜の横方
向のエッチング速度が優先するようにエッチング方法を
組み合わせてもよい。
【0048】
【発明の効果】本発明によれば、ウエットエッチング、
またはドライエッチング、またはウエットエッチングと
ドライエッチングの併用による薄膜のパターニングに際
して、エッチングの初期には膜厚方向、エッチングの終
期には膜の横方向のエッチングが優先するようにエッチ
ング速度を調節しながら、連続的に薄膜をパターニング
することで、段差形状を有するパターニング端部が容易
に得られるため、同様に高性能で歩留りの良い液晶表示
装置が容易に得られる。
【図面の簡単な説明】
【図1】本発明による薄膜のパターニング端部の断面
図。
【図2】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した一実施例の断面図。
【図3】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第二実施例の断面図。
【図4】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第三実施例の断面図。
【図5】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第四実施例の断面図。
【図6】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第五実施例の断面図。
【図7】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第六実施例の断面図。
【図8】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第七実施例の断面図。
【図9】本発明のパターニング端部を有する薄膜の付周
り改善効果を利用した第八実施例の断面図。
【図10】本発明のパターニング端部を有する薄膜を構
成要素の一部に適用した液晶表示装置の構成を示した斜
視図。
【図11】本発明のパターニング端部を有する薄膜を構
成要素の一部に適用したアクティブマトリックス基板の
一画素の実施例の断面図。
【図12】図11の実施例における走査配線と信号配線
の交差部分の断面図。
【図13】図11の実施例における走査配線側の引出し
電極部分の断面図。
【図14】図11の実施例における信号配線側の引出し
電極部分の断面図。
【図15】本発明による薄膜のパターニング端部の形成
方法の実施例を示す断面図。
【符号の説明】
101…絶縁基板、102…本発明のパターニング端部
形状を有する第一の薄膜、103…第一の薄膜102の
上層に位置する第二の薄膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 健史 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の一主面上の少なくとも一部に薄
    膜トランジスタ素子,前記薄膜トランジスタ素子に接続
    した画素電極,配線、及び外部駆動回路との接続のため
    の端子を設けてなる絶縁基板と、前記絶縁基板の一主面
    上の少なくとも一部に対向電極を設けてなる絶縁基板
    を、互いの一主面側が対向するように向い合わせて得ら
    れる間隙に液晶を挟持した構造の液晶表示装置におい
    て、前記薄膜トランジスタ素子,画素電極,配線、及び
    端子を構成する複数の薄膜のうち、少なくとも一種類の
    薄膜のパターニング端部の段差形状が、異なる角度を有
    する複数の段差を膜厚方向に積層した構造で構成されて
    いることを特徴とする液晶表示装置。
  2. 【請求項2】請求項1において、前記異なる角度を有す
    る複数の段差の角度はいずれも90度以下の順テーパで
    あり、かつ、薄膜の表面側に行くに従って順テーパ角度
    がゆるやかになるように段差を積層することで、基板と
    の界面で薄膜のパターニング端部断面と基板とがなす伏
    角の角度が、薄膜表面で薄膜のパターニング端部断面と
    薄膜表面に水平な面とがなす仰角の角度よりも常に大き
    い角度で構成されている液晶表示装置。
  3. 【請求項3】請求項1または2において、前記パターニ
    ング端部を有する薄膜が、画素電極、または配線、また
    は外部駆動回路との接続のための引出し電極の一部を構
    成する透明導電膜である液晶表示装置。
  4. 【請求項4】請求項1または2において、前記パターニ
    ング端部を有する薄膜が、前記薄膜トランジスタ素子の
    端子電極、または配線、または外部駆動回路との接続の
    ための引出し電極の一部を構成する金属膜、または合金
    膜、または金属シリサイド膜である液晶表示装置。
  5. 【請求項5】請求項1または2において、前記パターニ
    ング端部を有する薄膜が、前記薄膜トランジスタ素子の
    ゲート絶縁膜、または層間絶縁膜、またはパッシベーシ
    ョン膜を構成する絶縁膜である液晶表示装置。
  6. 【請求項6】請求項1または2において、前記パターニ
    ング端部を有する薄膜が、前記薄膜トランジスタ素子の
    チャネル半導体膜である液晶表示装置。
  7. 【請求項7】請求項3において、前記透明導電膜として
    酸化インジウム,酸化スズ,酸化インジウムスズを用い
    た液晶表示装置。
  8. 【請求項8】請求項4において、前記金属膜、または合
    金膜、または金属シリサイド膜としてAl,Cr,T
    a,Ti,Mo等の金属膜、または合金膜、または金属
    シリサイド膜を用いた液晶表示装置。
  9. 【請求項9】請求項5において、前記絶縁膜として窒化
    シリコン膜,酸化シリコン膜を用いた液晶表示装置。
  10. 【請求項10】請求項6において、前記半導体膜として
    非晶質シリコン膜、または多結晶シリコン膜を用いた液
    晶表示装置。
  11. 【請求項11】請求項1,2,3,4,5,6,7,
    8,9または10において、前記薄膜をウエットエッチ
    ング法でパターニングする際に、膜厚方向と膜の横方向
    に異なるエッチング速度を有する異なる複数のエッチン
    グ液を用いて、エッチングの初期には膜厚方向,エッチ
    ングの終期には膜の横方向のエッチング速度が優先する
    ようにエッチング液を調合して、連続的にパターニング
    する液晶表示装置の製造方法。
  12. 【請求項12】請求項11において、前記複数のエッチ
    ング液として、レジストに対して異なるエッチング速度
    を有する複数のエッチング液、例えば硝酸,塩酸等の薬
    品添加量を変えた複数のエッチング液を用いた、液晶表
    示装置の製造方法。
  13. 【請求項13】請求項1,2,3,4,5,6,7,
    8,9または10において、前記薄膜をドライエッチン
    グ法でパターニングする際に、膜厚方向と膜の横方向に
    異なるエッチング速度を有する異なる複数のエッチング
    ガスを用いて、エッチングの初期には膜厚方向、エッチ
    ングの終期には膜の横方向のエッチング速度が優先する
    ようにエッチングガスを調合して、連続的にパターニン
    グする液晶表示装置の製造方法。
  14. 【請求項14】請求項13において、前記複数のエッチ
    ングガスとして、レジストに対して異なるエッチング速
    度を有する複数のエッチングガスである酸素,塩素,塩
    化水素ガスを用いてパターニングする液晶表示装置の製
    造方法。
  15. 【請求項15】請求項1,2,3,4,5,6,7,
    8,9または10において、前記薄膜をパターニングす
    る際に、膜厚方向と膜の横方向に異なるエッチング速度
    を有する異なる複数のエッチング方法を用いて、エッチ
    ングの初期には膜厚方向、エッチングの終期には膜の横
    方向のエッチング速度が優先するようにエッチング方法
    を組み合わせて、連続的にパターニングする液晶表示装
    置の製造方法。
  16. 【請求項16】請求項11,12または15において、
    前記薄膜をウエットエッチング法でパターニングする際
    に、前記複数のエッチング液に対応する複数のエッチン
    グ槽を有し、前記絶縁基板が槽間を移動して前記薄膜を
    連続的にエッチングする機構を有するウエットエッチン
    グ装置を用いた液晶表示装置の製造方法。
  17. 【請求項17】請求項13,14または15において、
    前記薄膜をドライエッチング法でパターニングする際
    に、前記複数のエッチングガスに対応する複数のエッチ
    ングガス導入機構を有し、前記薄膜を連続的にエッチン
    グする機構、または前記複数のエッチングガスに対応す
    る複数のエッチングチャンバを有し、前記絶縁基板がチ
    ャンバ間を移動して前記薄膜を連続的にエッチングする
    機構を有するドライエッチング装置を用いた液晶表示装
    置の製造方法。
JP18681495A 1995-07-24 1995-07-24 液晶表示装置及びその製造方法 Pending JPH0933949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18681495A JPH0933949A (ja) 1995-07-24 1995-07-24 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18681495A JPH0933949A (ja) 1995-07-24 1995-07-24 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0933949A true JPH0933949A (ja) 1997-02-07

Family

ID=16195067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18681495A Pending JPH0933949A (ja) 1995-07-24 1995-07-24 液晶表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0933949A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329300B1 (en) 1999-07-29 2001-12-11 Nec Corporation Method for manufacturing conductive pattern layer by two-step wet etching process
EP2395612A1 (en) 2010-06-11 2011-12-14 Ricoh Company, Ltd. Surface emitting laser element, surface emitting laser array, optical scanning unit, image forming apparatus and method of manufacturing surface emitting laser element
JP2016219802A (ja) * 2015-05-14 2016-12-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板
KR20170112314A (ko) * 2016-03-31 2017-10-12 동우 화인켐 주식회사 은 또는 은합금을 포함하는 단일막 또는 다층막의 습식 식각 방법, 및 은 또는 은합금을 포함하는 단일막 또는 다층막의 식각액 조성물, 및 박막트렌지스터의 제조방법 및 박막트랜지스터

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329300B1 (en) 1999-07-29 2001-12-11 Nec Corporation Method for manufacturing conductive pattern layer by two-step wet etching process
EP2395612A1 (en) 2010-06-11 2011-12-14 Ricoh Company, Ltd. Surface emitting laser element, surface emitting laser array, optical scanning unit, image forming apparatus and method of manufacturing surface emitting laser element
US8416821B2 (en) 2010-06-11 2013-04-09 Ricoh Company, Ltd. Surface emitting laser element, surface emitting laser array, optical scanning unit, image forming apparatus and method of manufacturing surface emitting laser element
JP2016219802A (ja) * 2015-05-14 2016-12-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ及びそれを含む表示装置のバックプレーン基板
KR20170112314A (ko) * 2016-03-31 2017-10-12 동우 화인켐 주식회사 은 또는 은합금을 포함하는 단일막 또는 다층막의 습식 식각 방법, 및 은 또는 은합금을 포함하는 단일막 또는 다층막의 식각액 조성물, 및 박막트렌지스터의 제조방법 및 박막트랜지스터

Similar Documents

Publication Publication Date Title
KR100293760B1 (ko) Ito 막 접촉 구조, tft 기판 및 그 제조방법
KR101167661B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7357878B2 (en) Etchant, and method for fabricating a thin film transistor subtrate including conductive wires using the etchant and the resulting structure
JP3362008B2 (ja) 液晶表示装置およびその製造方法
JP3420135B2 (ja) アクティブマトリクス基板の製造方法
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
JP4169896B2 (ja) 薄膜トランジスタとその製造方法
US6731364B2 (en) Liquid crystal display device
JP2002246607A (ja) 薄膜トランジスタ基板及びその製造方法
KR20070003719A (ko) 박막 트랜지스터 회로 장치의 제조 방법
JP2010199556A (ja) 多層膜の形成方法及び表示パネルの製造方法
JP3349356B2 (ja) 薄膜トランジスタおよびその製造方法
JPH0933949A (ja) 液晶表示装置及びその製造方法
JP2809153B2 (ja) 液晶表示装置及びその製造方法
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
USRE39452E1 (en) TFT substrate with low contact resistance and damage resistant terminals
JP2000029066A (ja) 表示装置用アレイ基板、及びその製造方法
JPH06104241A (ja) アルミニウム電極のパターニング方法
JP2002229065A (ja) 液晶表示装置とその製造方法
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH0766422A (ja) 液晶表示装置用アレイ基板
JP3265862B2 (ja) 液晶表示装置とその製造方法
JPH04357832A (ja) エッチング方法および薄膜トランジスタの製造方法
JP2000040827A (ja) 半導体装置並びに半導体装置の製造方法
JP2845962B2 (ja) アクティブマトリクス回路基板および画像表示装置