JP3265862B2 - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JP3265862B2 JP3265862B2 JP25784794A JP25784794A JP3265862B2 JP 3265862 B2 JP3265862 B2 JP 3265862B2 JP 25784794 A JP25784794 A JP 25784794A JP 25784794 A JP25784794 A JP 25784794A JP 3265862 B2 JP3265862 B2 JP 3265862B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- image signal
- film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを用い
たアクティブマトリクス駆動型液晶表示装置及びその製
造方法に関する。
たアクティブマトリクス駆動型液晶表示装置及びその製
造方法に関する。
【０００２】
【従来の技術】特公平5−84914号公報には、信号線を半
導体膜と少なくとも１種類の金属薄膜から成る多層膜と
して、段差乗り越え部での断線防止を図る構造が開示さ
れている。
導体膜と少なくとも１種類の金属薄膜から成る多層膜と
して、段差乗り越え部での断線防止を図る構造が開示さ
れている。
【０００３】
【発明が解決しようとする課題】特公平5−84914号公報
に開示された構造の信号線では、最上部に金属があるた
め外光の反射が大きく、画質が下がるという問題があ
る。
に開示された構造の信号線では、最上部に金属があるた
め外光の反射が大きく、画質が下がるという問題があ
る。
【０００４】本発明の目的は、上記問題を工程数を増加
することなく解決し、製造歩留まりが高く、しかも表示
品質の優れた液晶表示装置及びその製造方法を提供する
ことにある。
することなく解決し、製造歩留まりが高く、しかも表示
品質の優れた液晶表示装置及びその製造方法を提供する
ことにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、薄膜トランジスタ基板の画像表示領域内
の画像信号配線の形成部分に、走査電極配線と同一工程
で同一材料を用いて、前記走査電極配線及び前記画像信
号電極配線と接続しない遮光膜を形成する工程，ゲート
絶縁膜，半導体層の積層膜を成膜加工し、ゲート絶縁
膜，二つの半導体層の順にパターン幅が狭くなる積層構
造を形成する工程，ソース電極を兼ねる画素電極、及び
画像信号電極配線を透明導電膜を用いて同時に形成する
工程を含む製造方法、及び前記製造方法により構成され
る構造とする。
め、本発明は、薄膜トランジスタ基板の画像表示領域内
の画像信号配線の形成部分に、走査電極配線と同一工程
で同一材料を用いて、前記走査電極配線及び前記画像信
号電極配線と接続しない遮光膜を形成する工程，ゲート
絶縁膜，半導体層の積層膜を成膜加工し、ゲート絶縁
膜，二つの半導体層の順にパターン幅が狭くなる積層構
造を形成する工程，ソース電極を兼ねる画素電極、及び
画像信号電極配線を透明導電膜を用いて同時に形成する
工程を含む製造方法、及び前記製造方法により構成され
る構造とする。
【０００６】
【作用】本発明によれば、透明導電膜，半導体層、及び
ゲート絶縁膜の積層膜からなる画像信号電極配線部を外
光が透過することを、画像信号電極配線下部に設けた遮
光膜により防止できるため、反射を低減しかつ遮光性に
優れた画像信号電極配線の構造が得られる。
ゲート絶縁膜の積層膜からなる画像信号電極配線部を外
光が透過することを、画像信号電極配線下部に設けた遮
光膜により防止できるため、反射を低減しかつ遮光性に
優れた画像信号電極配線の構造が得られる。
【０００７】また、遮光膜を走査電極配線と同時に形成
する製造方法により、工程数を増やさずに得られる。
する製造方法により、工程数を増やさずに得られる。
【０００８】
【実施例】以下、本発明の構成を図を用いて説明する。
【０００９】図１は、本発明を適用した画像信号電極配
線の断面図である。図２は、本発明を適用したアクティ
ブマトリクス基板上の薄膜トランジスタの概略を示した
平面図である。
線の断面図である。図２は、本発明を適用したアクティ
ブマトリクス基板上の薄膜トランジスタの概略を示した
平面図である。
【００１０】本発明では、図１に示すように、ゲート絶
縁膜４と基板１との間に遮光膜３を設ける。遮光膜３上
には、ゲート絶縁膜４，半導体層６，不純物を導入した
半導体層７及び画像信号電極配線９が順に積層されてお
り、かつ隣接する画素電極１０と遮光膜３は重複しな
い。
縁膜４と基板１との間に遮光膜３を設ける。遮光膜３上
には、ゲート絶縁膜４，半導体層６，不純物を導入した
半導体層７及び画像信号電極配線９が順に積層されてお
り、かつ隣接する画素電極１０と遮光膜３は重複しな
い。
【００１１】本実施例では、以下に示すような効果があ
る。
る。
【００１２】（１）画像信号電極配線９を構成する透明
導電膜が金属からなる遮光膜３と直接接して積層され
ず、間にゲート絶縁膜４と半導体層６及び半導体層７が
挟まるため、遮光膜３の反射を低減できる。
導電膜が金属からなる遮光膜３と直接接して積層され
ず、間にゲート絶縁膜４と半導体層６及び半導体層７が
挟まるため、遮光膜３の反射を低減できる。
【００１３】（２）画像信号電極配線９及び画素電極１
０を形成する透明導電膜はエッチング残渣を生じやすい
が、図１に示すように、ゲート絶縁膜４，半導体層６，
半導体層７，画像信号電極配線９の順に幅が狭くなる構
造であるため、画像信号電極配線９と隣接する画素電極
１０との距離が遠くなり、エッチング残渣による短絡不
良を低減できる。
０を形成する透明導電膜はエッチング残渣を生じやすい
が、図１に示すように、ゲート絶縁膜４，半導体層６，
半導体層７，画像信号電極配線９の順に幅が狭くなる構
造であるため、画像信号電極配線９と隣接する画素電極
１０との距離が遠くなり、エッチング残渣による短絡不
良を低減できる。
【００１４】（３）遮光膜３が走査電極配線２と接続し
ていないことから、遮光膜３と上層の画像信号電極配線
９との間に形成される電気容量は走査電極配線２に影響
しないため、遮光膜３に起因する走査信号の遅延を起こ
さない。
ていないことから、遮光膜３と上層の画像信号電極配線
９との間に形成される電気容量は走査電極配線２に影響
しないため、遮光膜３に起因する走査信号の遅延を起こ
さない。
【００１５】（４）画像信号電極配線９を形成する透明
導電膜は、段差乗り越え部で断線しやすいが、遮光膜３
に対する画像信号電極配線９の乗り越え回数を２回と
し、かつ画像信号電極配線９はゲート絶縁膜４と半導体
層６及び半導体層７の積層膜パターン上に形成すること
により、乗り越え部の段差が緩和されて断線しにくくな
るため、画質向上の効果を得ながら段差乗り越え部での
断線の可能性を最小限にできる。また、遮光膜パターン
３内のゲート絶縁膜４と半導体層６及び半導体層７の積
層膜に、画像信号電極配線９と遮光膜３を接触させるこ
とを目的としたコンタクトホールを設けていない、なら
びに遮光膜パターン３を分割していないため、画像信号
電極配線９の段差乗り越え回数を最小限の２回にでき
る。
導電膜は、段差乗り越え部で断線しやすいが、遮光膜３
に対する画像信号電極配線９の乗り越え回数を２回と
し、かつ画像信号電極配線９はゲート絶縁膜４と半導体
層６及び半導体層７の積層膜パターン上に形成すること
により、乗り越え部の段差が緩和されて断線しにくくな
るため、画質向上の効果を得ながら段差乗り越え部での
断線の可能性を最小限にできる。また、遮光膜パターン
３内のゲート絶縁膜４と半導体層６及び半導体層７の積
層膜に、画像信号電極配線９と遮光膜３を接触させるこ
とを目的としたコンタクトホールを設けていない、なら
びに遮光膜パターン３を分割していないため、画像信号
電極配線９の段差乗り越え回数を最小限の２回にでき
る。
【００１６】本発明は、有機材料等の金属以外の材料で
ブラックマトリクス１８が形成されている液晶表示装置
に用いると効果が大きい。また、ブラックマトリクス１
８を必須としないノーマリブラックモードで駆動する液
晶表示装置では、画像信号電極配線部が透光性の場合、
透過した外光が直接観察されるとコントラスト比が下が
り画質が低下する。
ブラックマトリクス１８が形成されている液晶表示装置
に用いると効果が大きい。また、ブラックマトリクス１
８を必須としないノーマリブラックモードで駆動する液
晶表示装置では、画像信号電極配線部が透光性の場合、
透過した外光が直接観察されるとコントラスト比が下が
り画質が低下する。
【００１７】また、アクティブマトリクス基板を観察側
に設け、かつ画像信号電極配線横断方向のゲート絶縁膜
パターン幅が遮光膜の幅と等しいまたは狭い場合、金属
の加工よりも加工精度分布の悪いゲート絶縁膜４と半導
体層６及び半導体層７の積層膜の加工精度分布が、模様
として観察者に認識されることを防止できるので、画質
を高められる。
に設け、かつ画像信号電極配線横断方向のゲート絶縁膜
パターン幅が遮光膜の幅と等しいまたは狭い場合、金属
の加工よりも加工精度分布の悪いゲート絶縁膜４と半導
体層６及び半導体層７の積層膜の加工精度分布が、模様
として観察者に認識されることを防止できるので、画質
を高められる。
【００１８】図１では、ブラックマトリクス１８をカラ
ーフィルタ基板側に設けたが、アクティブマトリクス基
板側に設けても同様の効果が得られる。
ーフィルタ基板側に設けたが、アクティブマトリクス基
板側に設けても同様の効果が得られる。
【００１９】次に本発明の一実施例を用い、図を参照し
ながら製造プロセスを説明する。
ながら製造プロセスを説明する。
【００２０】図３，図６，図９は図２中のＡ−Ａ′の断
面図、図４，図７，図１０は図２中のＢ−Ｂ′での薄膜
トランジスタの断面図、図５，図８，図１１は薄膜トラ
ンジスタの平面図である。
面図、図４，図７，図１０は図２中のＢ−Ｂ′での薄膜
トランジスタの断面図、図５，図８，図１１は薄膜トラ
ンジスタの平面図である。
【００２１】（図３〜図５参照）ガラス基板１上にＣｒ
を１００ｎｍ堆積し、ホトリソグラフィ技術を用いてレ
ジストマスクを作製し、エッチングしレジストを除去し
て走査電極配線２と遮光膜３を同時に形成する（第一工
程）。
を１００ｎｍ堆積し、ホトリソグラフィ技術を用いてレ
ジストマスクを作製し、エッチングしレジストを除去し
て走査電極配線２と遮光膜３を同時に形成する（第一工
程）。
【００２２】（図６〜図８参照）基板１上に、化学気相
成長法を用いて窒化シリコンを200ｎｍ，不純物を導入
していない非晶質シリコンを１００ｎｍ，Ｐを１％導入
した不純物含有非晶質シリコンを５０ｎｍを順に連続し
て堆積する。ホトリソグラフィ技術を用いてレジストマ
スクを作製し、３層をＦ原子を含むガスを用いてドライ
エッチングし、ゲート絶縁膜４，半導体層６及び半導体
層７のパターンを形成する。同時に、エッチング部側面
をテーパ加工する（第二工程）。
成長法を用いて窒化シリコンを200ｎｍ，不純物を導入
していない非晶質シリコンを１００ｎｍ，Ｐを１％導入
した不純物含有非晶質シリコンを５０ｎｍを順に連続し
て堆積する。ホトリソグラフィ技術を用いてレジストマ
スクを作製し、３層をＦ原子を含むガスを用いてドライ
エッチングし、ゲート絶縁膜４，半導体層６及び半導体
層７のパターンを形成する。同時に、エッチング部側面
をテーパ加工する（第二工程）。
【００２３】（図９〜図１１参照）基板上に、多結晶Ｉ
ＴＯを１００ｎｍ堆積し、ホトリソグラフィ技術を用い
てレジストマスクを作製した後、臭化水素酸を用いてエ
ッチングしレジストを除去して、画像信号電極配線９と
ソース電極８と画素電極１０を同時に形成する。次にＩ
ＴＯパターンをマスクとして用いて、半導体層７をドラ
イエッチングし薄膜トランジスタを完成する（第三工
程）。
ＴＯを１００ｎｍ堆積し、ホトリソグラフィ技術を用い
てレジストマスクを作製した後、臭化水素酸を用いてエ
ッチングしレジストを除去して、画像信号電極配線９と
ソース電極８と画素電極１０を同時に形成する。次にＩ
ＴＯパターンをマスクとして用いて、半導体層７をドラ
イエッチングし薄膜トランジスタを完成する（第三工
程）。
【００２４】この後、絶縁保護膜，配向膜等を形成して
液晶表示装置となる。
液晶表示装置となる。
【００２５】製造プロセスの工程２で、ゲート絶縁膜４
と半導体層６及び半導体層７の積層膜のエッチング部側
面をテーパ加工するのは、透明導電膜よりなるパターン
が画素電極として積層膜パターンの段差を乗り越える際
の断線を防止するためである。テーパ加工する際には、
ゲート絶縁膜４，半導体層６，半導体層７の順に基板に
対する角度が大きくなるようにテーパ加工することが望
ましい。また、走査電極配線と同時に遮光膜を形成して
いるため、工程数を増加せずに本発明の構造を形成でき
る。
と半導体層６及び半導体層７の積層膜のエッチング部側
面をテーパ加工するのは、透明導電膜よりなるパターン
が画素電極として積層膜パターンの段差を乗り越える際
の断線を防止するためである。テーパ加工する際には、
ゲート絶縁膜４，半導体層６，半導体層７の順に基板に
対する角度が大きくなるようにテーパ加工することが望
ましい。また、走査電極配線と同時に遮光膜を形成して
いるため、工程数を増加せずに本発明の構造を形成でき
る。
【００２６】本実施例では、半導体層７にＩＴＯを積層
したが、ＳｉとオーミックコンタクトするＣｒ，Ｍｏ，
ＴｉＮ等の金属を半導体層７上に形成しＩＴＯを積層し
ても同様の効果が得られる。第二工程でゲート絶縁膜
４，半導体層６及び半導体層７の成膜後に金属を堆積
し、半導体層６及び半導体層７と同一マスクを用いてパ
ターニングする工程，第三工程でＩＴＯパターニング後
に薄膜トランジスタチャンネル部に残存する金属パター
ンをエッチング除去する工程を追加することにより、マ
スク数を増やさずに第三工程の増加のみで薄膜トランジ
スタ特性を向上できる。
したが、ＳｉとオーミックコンタクトするＣｒ，Ｍｏ，
ＴｉＮ等の金属を半導体層７上に形成しＩＴＯを積層し
ても同様の効果が得られる。第二工程でゲート絶縁膜
４，半導体層６及び半導体層７の成膜後に金属を堆積
し、半導体層６及び半導体層７と同一マスクを用いてパ
ターニングする工程，第三工程でＩＴＯパターニング後
に薄膜トランジスタチャンネル部に残存する金属パター
ンをエッチング除去する工程を追加することにより、マ
スク数を増やさずに第三工程の増加のみで薄膜トランジ
スタ特性を向上できる。
【００２７】第二の実施例として、図１２に製造プロセ
ス中の第一工程が終了した後の平面概略図を示した。図
１３には、薄膜トランジスタ完成後の、図１２中のＡ−
Ａ′に相当する断面図を示した。製造プロセスは製造プ
ロセスと同様である。
ス中の第一工程が終了した後の平面概略図を示した。図
１３には、薄膜トランジスタ完成後の、図１２中のＡ−
Ａ′に相当する断面図を示した。製造プロセスは製造プ
ロセスと同様である。
【００２８】本実施例では、遮光膜パターン３を延長し
走査電極配線２に近づけているため、遮光部の面積が大
きく、実施例よりも画像信号配線部の遮光性に優れる。
また本実施例では遮光膜パターンは、画像信号電極配線
９の横断方向に対して少なくとも１回方向を変えてい
る。画像信号電極配線９の段差乗り越え部のエッチング
端部から生じた亀裂は、段差に沿って内部に向かうが、
本実施例のように途中で乗り越えの方向を変えている場
合、亀裂は方向を変えず、画像信号電極配線９は断線し
ないことを実験により確認している。したがって、断線
不良低減に効果がある。また、乗り越え方向の変更回数
は、本実施例に示す１回のみに限らず、複数回であれば
同様の効果が得られることは自明である。
走査電極配線２に近づけているため、遮光部の面積が大
きく、実施例よりも画像信号配線部の遮光性に優れる。
また本実施例では遮光膜パターンは、画像信号電極配線
９の横断方向に対して少なくとも１回方向を変えてい
る。画像信号電極配線９の段差乗り越え部のエッチング
端部から生じた亀裂は、段差に沿って内部に向かうが、
本実施例のように途中で乗り越えの方向を変えている場
合、亀裂は方向を変えず、画像信号電極配線９は断線し
ないことを実験により確認している。したがって、断線
不良低減に効果がある。また、乗り越え方向の変更回数
は、本実施例に示す１回のみに限らず、複数回であれば
同様の効果が得られることは自明である。
【００２９】第三の実施例として、図１４に薄膜トラン
ジスタの平面図、図１５に図１４中のＡ−Ａ′に相当す
る断面図を示す。
ジスタの平面図、図１５に図１４中のＡ−Ａ′に相当す
る断面図を示す。
【００３０】本実施例では、図１５に示すように遮光膜
３よりもゲート絶縁膜４の方が幅が広く、遮光膜３と画
素電極１０の間にはゲート絶縁膜４が存在する。したが
って、画素電極１０と遮光膜４間の短絡不良、及び遮光
膜３を介して隣接する画素電極１０が短絡する不良を低
減できる効果がある。また本実施例と、第二の実施例を
組み合わせることにより、画像信号電極配線９の断線不
良及び画素電極１０と遮光膜３の短絡不良を同時に低減
できる。
３よりもゲート絶縁膜４の方が幅が広く、遮光膜３と画
素電極１０の間にはゲート絶縁膜４が存在する。したが
って、画素電極１０と遮光膜４間の短絡不良、及び遮光
膜３を介して隣接する画素電極１０が短絡する不良を低
減できる効果がある。また本実施例と、第二の実施例を
組み合わせることにより、画像信号電極配線９の断線不
良及び画素電極１０と遮光膜３の短絡不良を同時に低減
できる。
【００３１】なお三つの実施例中では遮光膜３をＣｒを
用いて形成したが、Ｍｏ，Ｔａ，Ｗ，Ｎｂ，Ｖ，Ｔｉ及
びその窒化物のいずれか一つ、もしくは少なくとも一つ
を主成分とする合金を用いても、同様の効果が得られ
る。
用いて形成したが、Ｍｏ，Ｔａ，Ｗ，Ｎｂ，Ｖ，Ｔｉ及
びその窒化物のいずれか一つ、もしくは少なくとも一つ
を主成分とする合金を用いても、同様の効果が得られ
る。
【００３２】また二つの実施例ではソース電極を兼ねる
画素電極１０、及び画像信号電極配線９を、ＩＴＯを用
いて形成したが、酸化インジウム，酸化スズ，酸化チタ
ン，酸化亜鉛のうちの少なくとも一つからなる透明導電
膜を用いても同様の効果が得られる。
画素電極１０、及び画像信号電極配線９を、ＩＴＯを用
いて形成したが、酸化インジウム，酸化スズ，酸化チタ
ン，酸化亜鉛のうちの少なくとも一つからなる透明導電
膜を用いても同様の効果が得られる。
【００３３】
【発明の効果】本発明によれば、パターン側面がテーパ
形状となるように加工されたゲート絶縁膜及び半導体層
の積層膜と、基板の間に走査電極配線及び画像信号電極
配線と接続していない遮光膜を設け、かつ遮光膜を走査
電極配線と同時に形成することにより、透明導電膜より
なる画像信号電極配線部での反射光及び透過光による画
質の低下を防止し、画像信号電極配線の断線不良を低減
できる。さらにゲート絶縁膜と半導体層の加工精度分布
が模様として観察者に認識されることを防止できる。ま
た、遮光膜は走査電極配線と同時に形成するため、工程
数は増えない。
形状となるように加工されたゲート絶縁膜及び半導体層
の積層膜と、基板の間に走査電極配線及び画像信号電極
配線と接続していない遮光膜を設け、かつ遮光膜を走査
電極配線と同時に形成することにより、透明導電膜より
なる画像信号電極配線部での反射光及び透過光による画
質の低下を防止し、画像信号電極配線の断線不良を低減
できる。さらにゲート絶縁膜と半導体層の加工精度分布
が模様として観察者に認識されることを防止できる。ま
た、遮光膜は走査電極配線と同時に形成するため、工程
数は増えない。
【図１】本発明の画像信号電極配線周辺の断面図。
【図２】本発明を説明した薄膜トランジスタの平面図。
【図３】本発明の実施例１の画像信号電極配線の製造プ
ロセスを示した断面図。
ロセスを示した断面図。
【図４】本発明の実施例１の薄膜トランジスタの製造プ
ロセスを示した断面図。
ロセスを示した断面図。
【図５】本発明の実施例１の薄膜トランジスタの製造プ
ロセスを示した平面図。
ロセスを示した平面図。
【図６】本発明の実施例１の画像信号電極配線の製造プ
ロセスを示した断面図。
ロセスを示した断面図。
【図７】本発明の実施例１の薄膜トランジスタの製造プ
ロセスを示した断面図。
ロセスを示した断面図。
【図８】本発明の実施例１の薄膜トランジスタの製造プ
ロセスを示した平面図。
ロセスを示した平面図。
【図９】本発明の実施例１の画像信号電極配線の製造プ
ロセスを示した断面図。
ロセスを示した断面図。
【図１０】本発明の実施例１の薄膜トランジスタの製造
プロセスを示した断面図。
プロセスを示した断面図。
【図１１】本発明の実施例１の薄膜トランジスタの製造
プロセスを示した平面図。
プロセスを示した平面図。
【図１２】本発明の実施例２の走査電極配線及び遮光膜
の平面図。
の平面図。
【図１３】本発明の実施例２の画像信号電極配線の断面
図。
図。
【図１４】本発明の実施例３の薄膜トランジスタの平面
図。
図。
【図１５】本発明の実施例３の画像信号電極配線の断面
図。
図。
１…ガラス基板、３…遮光膜、４…ゲート絶縁膜、６，
７…半導体層、９…画像信号電極配線、１０…画素電
極、１１…絶縁保護膜、１２，１４…配向膜、１３…液
晶、１５…共通電極、１６，１７…カラーフィルタ、１
８…ブラックマトリクス、１９…共通電極側ガラス基
板。
７…半導体層、９…画像信号電極配線、１０…画素電
極、１１…絶縁保護膜、１２，１４…配向膜、１３…液
晶、１５…共通電極、１６，１７…カラーフィルタ、１
８…ブラックマトリクス、１９…共通電極側ガラス基
板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 和宏 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (72)発明者 作田 弘樹 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平１−266513（ＪＰ，Ａ) 特開 平１−123217（ＪＰ，Ａ) 特開 平３−125123（ＪＰ，Ａ) 特開 平５−249493（ＪＰ，Ａ) 特開 平４−349430（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368
Claims (8)
- 【請求項１】絶縁基板上に複数の走査電極配線、及び透
明導電膜よりなる複数の画像信号電極配線を有し、前記
走査電極配線と前記画像信号電極配線との交点付近に形
成された薄膜トランジスタをマトリクス状に配したアク
ティブマトリクス基板を備えた液晶表示装置において、
前記画像信号電極配線の下部を横断し、前記画像信号電
極配線に隣接する画素電極と重複せず、前記走査電極配
線と同層で前記走査電極配線及び前記画像信号電極配線
と接続していない遮光膜が設けられている構造を特徴と
する液晶表示装置。 - 【請求項２】請求項１において、前記遮光膜と前記画像
信号電極配線との間に、ゲート絶縁膜、または前記ゲー
ト絶縁膜と半導体層の積層膜からなるパターンが設けら
れ、前記信号電極配線の横断方向に対するパターン幅
が、前記ゲート絶縁膜，前記半導体層，前記信号電極配
線の順に狭くなる液晶表示装置。 - 【請求項３】請求項１または２において、前記遮光膜は
前記走査電極配線と同じ材料で形成されている液晶表示
装置。 - 【請求項４】以下の工程を含むことを特徴とする液晶表
示装置の製造方法。 （１）絶縁基板上に走査電極配線と、前記走査電極配線
と接続しない遮光膜を同時に形成する工程。 （２）前記絶縁基板上にゲート絶縁膜、及び半導体層か
らなる積層膜を同一マスクを用いてパターニングする工
程。 （３）前記絶縁基板上に画素電極と画像信号電極配線と
ソース及びドレーン電極を透明導電膜を用いて形成する
工程。 - 【請求項５】請求項１または３において、前記半導体層
が、不純物を導入していない半導体層、及び不純物を導
入した半導体層からなる液晶表示装置。 - 【請求項６】請求項１，２，３，４または５において、
前記遮光膜がＣｒを主成分とする液晶表示装置。 - 【請求項７】請求項１，２，３，４または５において、
前記遮光膜がＭｏ，Ｔａ，Ｗ，Ｎｂ，Ｖ，Ｔｉ及びその
窒化物のうちの一つ以上を主成分とする合金からなる液
晶表示装置。 - 【請求項８】請求項１，２，３，４，５，６または７に
おいて、前記画素電極，前記画像信号電極配線，前記ソ
ース及び前記ドレーン電極が、ＩＴＯ，酸化インジウ
ム，酸化スズ，酸化チタン，酸化亜鉛のうちの一つ以上
から成る液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25784794A JP3265862B2 (ja) | 1994-10-24 | 1994-10-24 | 液晶表示装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25784794A JP3265862B2 (ja) | 1994-10-24 | 1994-10-24 | 液晶表示装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08122816A JPH08122816A (ja) | 1996-05-17 |
| JP3265862B2 true JP3265862B2 (ja) | 2002-03-18 |
Family
ID=17311983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25784794A Expired - Fee Related JP3265862B2 (ja) | 1994-10-24 | 1994-10-24 | 液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265862B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050405A (ja) * | 2000-11-15 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル |
| KR101731047B1 (ko) | 2010-12-01 | 2017-05-12 | 삼성디스플레이 주식회사 | 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법 |
-
1994
- 1994-10-24 JP JP25784794A patent/JP3265862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08122816A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4543385B2 (ja) | 液晶表示装置の製造方法 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP2771820B2 (ja) | アクティブマトリクスパネル及びその製造方法 | |
| KR100320661B1 (ko) | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 | |
| JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
| US6731364B2 (en) | Liquid crystal display device | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR20010092358A (ko) | 액정표시장치 | |
| KR20010040183A (ko) | 액티브 매트릭스 액정 표시 패널 | |
| JPH10253992A (ja) | 液晶表示装置及びその製造方法 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| US20030117535A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US6683660B1 (en) | Active matrix liquid crystal display and method of making the same | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP2002258324A (ja) | 液晶表示装置 | |
| JP3265862B2 (ja) | 液晶表示装置とその製造方法 | |
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH0568708B2 (ja) | ||
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |