JP2003050405A

JP2003050405A - 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル

Info

Publication number: JP2003050405A
Application number: JP2001348260A
Authority: JP
Inventors: Kazufumi Ogawa; 小川　　一文
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-11-15
Filing date: 2001-11-14
Publication date: 2003-02-21

Abstract

(57)【要約】【課題】工程が簡素なＴＦＴアレイの製造方法を提供す
る。【解決手段】基板上に形成された半導体材料膜を、その
所定の領域に導電性を付与することによって、ＴＦＴの
チャネル部、ソース部およびドレイン部に加工するとと
もに、ドレイン部に接続された画素電極を含む導電要素
に加工する。不純物を含まない真性半導体からなる領域
を薄膜トランジスタの活性層（チャネル領域）とし、不
純物を添加された領域を導電要素とする。透明な電極を
形成する場合には、酸化物半導体が用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネルや
電界発光（ＥＬ）表示パネルに代表される平面表示パネ
ルに用いられる、複数の薄膜トランジスタ（ＴＦＴ）が
マトリクス状に配されたＴＦＴアレイに関するものであ
って、より詳しくは、その製造工程を簡略化するための
改良に関する。

【０００２】

【従来の技術】これら表示パネルにおいて、単純マトリ
クス型のそれに代えて、画素の制御のためのスイッチン
グ素子として、アモルファスシリコン、多結晶シリコン
等を用いた薄膜トランジスタ（ＴＦＴ）が配されたアク
ティブマトリクス型のそれが広く普及している。ＴＦＴ
アレイの一例を図２８に示す。絶縁性の基板上に、薄膜
トランジスタ（ＴＦＴ）７１がマトリクス状に配され
る。同一列上のＴＦＴ７１のソース領域に接続されたソ
ース信号線７５は、駆動回路（図示せず）からのソース
信号をＴＦＴ７１に供給する。同一行上のＴＦＴ７１の
ゲート電極に接続されたゲート信号線７６は、駆動回路
（図示せず）からのゲート信号をＴＦＴ７１に供給す
る。画素電極７２は、ＴＦＴ７１のドレイン領域に接続
されている。

【０００３】液晶表示パネル用のＴＦＴアレイには、さ
らに表面に液晶分子の初期配向を規定するための配向膜
が形成される。液晶表示パネルは、ＴＦＴアレイと表面
に対向電極を備えた対向基板とが、液晶層を挟んで向か
い合って配される。液晶表示パネルは、バックライトか
らの光を表示に用いる透過型、入射光を反射して表示に
用いる反射型、および透過型と反射型の双方の機能を備
えた半透過型に大別される。いわゆるＩＰＳ（In-plane
Switching）型の液晶表示パネルでは、図２９に示すよ
うに、画素電極７２および対向電極（共通電極）７０は
ともに櫛形であって、ともにＴＦＴアレイ１上に配され
る。電界発光（ＥＬ）表示パネルでは、ＴＦＴアレイの
画素電極上に発光層および対向電極が積層して配され
る。

【０００４】従来、ＴＦＴアレイはたとえば以下のよう
にして製造されていた。たとえば、図３０に示すよう
に、ガラスからなる基板５２の表面に、酸化ケイ素から
なるアンダーコート層５３を形成した後、シリコンから
なる半導体材料膜を形成し、さらに所定の形状のマスク
５５ａを用いたエッチングにより、形成しようとする各
ＴＦＴ用の個片５４に半導体材料膜を加工する。次い
で、図３１に示すように、半導体材料膜５４が形成され
た基板５２の表面に酸化ケイ素からなる絶縁層５６を形
成し、さらに導電層５７を形成する。所定のパターンの
マスク５５ｂを用いたエッチングにより、導電層５７を
ゲート信号線（図示せず）およびゲート電極５８に加工
し、さらに図３２に示すように、ゲート電極５８をマス
クに用いて半導体材料膜５４にｐ型またはｎ型の不純物
を添加して半導体材料膜５７に、チャネル領域（活性
層）５４ａ、ソース領域５４ｂおよびドレイン領域５４
ｃを形成する。

【０００５】基板５２の表面にこれらを覆って絶縁層５
９を形成したのち、図３３に示すように、所定の形状の
マスク（図示せず）を用いてソース領域５４ｂおよびド
レイン領域５４ｃの直上の絶縁層５６および５９を貫通
するコンタクトホール６０を形成し、さらに基板５２の
表面に導電層６１を形成する。所定のパターンのマスク
５５ｃを用いて導電層６１を加工して、図３４に示すよ
うに、ソース領域５４ｂに接続したソース信号線６２お
よびドレイン領域５４ｃに接続したコンタクト層６３を
形成する。反射型液晶表示パネルなどの画素電極が不透
明であってもよいＴＦＴアレイでは、このコンタクト層
が画素電極として用いられる。また、半透過型液晶表示
パネル用アレイでは、コンタクト層が反射表示用の画素
電極として用いられる。

【０００６】透明な画素電極が求められるアレイでは、
基板５２の表面に、図３５に示すように、絶縁層６４を
形成する。図３６に示すように、絶縁層６４にコンタク
ト層６３が露出したコンタクトホール６５を形成し、さ
らにインジウム・スズ酸化物（ＩＴＯ）等の透明導電材
からなる導電膜６６を形成したのち、所定のパターンの
マスク５５ｄを用いたエッチングによって、図３７に示
すように、導電膜６６を画素電極６７に加工する。

【０００７】上記のようにして画素電極が形成されたの
ち、基板５２の表面にたとえば窒化ケイ素からなる保護
膜を形成すると、トップゲート型のＴＦＴアレイが得ら
れる。ボトムゲート型ＴＦＴアレイにおいては、ゲート
信号線およびゲート電極を形成したのち、絶縁層を隔て
て半導体材料膜を形成する。したがって、不純物の添加
にさらにマスクが必要である。

【０００８】上記のように、従来のＴＦＴアレイの製造
においては、半導体材料膜の加工、ゲート電極およびゲ
ート信号線の形成、コンタクトホールの形成、ソース信
号線の形成、画素電極の形成、不純物の添加等にそれぞ
れ特定のパターンを有するマスクを用いる必要がある。
したがって、一般に、ＴＦＴアレイの製造には、約５〜
９枚のフォトマスクが使用されている。

【０００９】そこで、マスク数の低減や工程の簡略化が
求められていた。たとえば、ダイオードアレイにおいて
は、特表昭６２−５０２３６１号公報に、フォトマスク
の使用枚数を２枚にまで減らすことが可能な製造方法が
提案されている。しかし、この技術をそのままＴＦＴア
レイの製造に転用することはできない。さらに、ダイオ
ードは、ＴＦＴと比較して、本質的に高速駆動における
特性に劣る。

【００１０】

【発明が解決しようとする課題】本発明は、上記問題点
を解決し、簡易な工程でＴＦＴアレイを製造することを
目的とする。

【００１１】

【課題を解決するための手段】本発明では、基板上に形
成された半導体材料膜の所定の領域に導電性を付与する
ことによって、半導体材料膜をＴＦＴのチャネル部（活
性層）、ソース部およびドレイン部に加工するととも
に、ドレイン部に接続された画素電極を含む導電要素に
加工する。画素電極は、ドレイン部と一体に形成され
る。

【００１２】半導体材料膜は、基本的には不純物を含ま
ない真性半導体、すなわちいわゆるｉ型半導体からな
る。半導体材料膜の導電要素に加工しようとする領域に
は、導電性付与のため、ｐ型またはｎ型の不純物とし
て、半導体材料膜を構成する元素以外の特定元素が添加
される。添加された不純物は、層の内部で電気伝導に寄
与するキャリアとして働く。したがって、添加された領
域では高い導電性を示す。すなわち、半導体材料膜の所
定の領域を導電要素に加工することができる。半導体材
料膜の不純物が添加されていない領域は、ＴＦＴのチャ
ネル部として機能する。

【００１３】不純物の添加には、熱拡散法、レーザドー
ピング法、プラズマドーピング法、イオン注入法など、
公知の技術が用いられる。たとえば、ソース信号線等、
形成された導電要素をソースとして熱拡散法によってそ
の構成元素を半導体材料膜に拡散させることができる。
チャネル部は、１０¹²個／ｃｍ²程度の低濃度の不純物
を含んでもよい。チャネル部に低濃度の不純物を拡散さ
せておくと、ソース部−ドレイン部間のリーク電流が小
さい。

【００１４】半導体材料膜は、それへの導電性付与の前
または後に、形成しようとする要素に対応した形状に加
工される。また、基板上に形成された半導体材料膜の形
状を加工することなく、ＴＦＴの各要素を形成すること
もできる。半導体材料膜の不純物が添加されていない領
域は、電界が形成されていない環境下では導電性を示さ
ないことから、電極等の導電要素との相対的な位置関係
によっては、絶縁要素としても機能する。したがって、
半導体材料膜を、チャネル部および導電要素に加工する
とともに、絶縁要素にも加工することができる。導電性
が付与された画素電極としての領域は、導電性が付与さ
れていない、信号線の直上または直下の領域により区画
される。信号線の直上または直下の領域の幅を、信号線
のそれよりも大きくし、オフセット領域を確保すること
で、隣接する画素電極間の絶縁性が確保される。

【００１５】半導体材料膜に、酸化亜鉛（ＺｎＯ）、酸
化マグネシウム亜鉛（Ｍｇ_xＺｎ_1-xＯ）、酸化カドミウ
ム亜鉛（Ｃｄ_xＺｎ_1-xＯ）、酸化カドミウム（ＣｄＯ）
等の酸化物半導体を用いると、透明な導電要素、たとえ
ば透明画素電極が得られる。なお、シリコンからなる半
導体材料膜を用いることもできる。半導体材料膜に導電
性を付与するための不純物には、ｐ型不純物としてIII
族元素（Ｂ、Ａｌ、Ｇａ、ＩｎおよびＴｉ）、またはｎ
型不純物としてＶ族元素（Ｎ、Ｐ、Ａｓ、ＳｂおよびＢ
ｉ）が用いられる。導電要素として、不純物の添加量を
たとえば１０¹⁷個／ｃｍ²程度とした高濃度不純物領域
を形成する。

【００１６】従来、半導体材料膜をチャネル領域、ソー
ス領域およびドレイン領域を含む半導体層に加工し、ソ
ース領域およびドレイン領域にそれぞれ接続して引出電
極を形成し、引出電極にそれぞれ接続して、ソース信号
線および画素電極を形成していた。すなわち、半導体層
のチャネル部および画素電極は、互いに異なる材料を用
いて、異なるプロセスによって形成されていた。

【００１７】一方、本発明では、ＴＦＴの半導体層と画
素電極に本質的に同じ材料を用い、それらを同じ工程で
一体に形成する。同一のマスクを用いた加工によって半
導体層と画素電極を形成することから、これらの形成の
プロセスは大きく簡略化される。また、チャネル部とソ
ース信号線は、チャネル部を構成する半導体材料を主体
とする単一の導電要素（ソース部）によって接続され
る。したがって、引出電極やコンタクトホールを形成す
る必要もなくなる。すなわち、本発明によれば、形成す
る膜の数や膜のパターニングに用いるマスクの数が大幅
に低減される。

【００１８】一体化された半導体層および画素電極が透
明な酸化物半導体により構成されると、高い画素開口率
が得られる。したがって、本発明によると、製造プロセ
スの簡略化とともに、より明るい表示が可能な表示装置
が得られる。画素電極が光反射性を有する必要がある場
合には、半導体材料膜は、チャネル部、ソース部および
ドレイン部に対応した形状に加工し、反射のための電極
を、たとえばソース信号線と同時に形成すればよい。反
射電極の材料としては、電気抵抗が低く、かつ光反射性
を有する金属、たとえばアルミニウムおよびその合金が
用いられる。

【００１９】また、いわゆる半透過型液晶表示パネルに
用いられる、画素電極として透明電極と反射電極の双方
を備えたＴＦＴアレイにおいては、半導体材料膜を加工
して形成された透明電極に接続して同様の反射電極を形
成すればよい。本発明で用いられるＴＦＴは、表示パネ
ルの画素のスイッチング素子としての使用に限られず、
スイッチング素子としてのＴＦＴ用の駆動回路にも用い
られる。たとえばアレイ基板の周縁部に、スイッチング
素子としてのＴＦＴと同様の構成のＴＦＴが、ソース信
号線またはゲート信号線の駆動用回路の素子として配さ
れる。

【００２０】

【発明の実施の形態】本発明は、ゲート電極がチャネル
部よりも上層に配された、いわゆるトップゲートＴＦＴ
を備えたＴＦＴアレイと、チャネル部よりも下層に配さ
れた、いわゆるボトムゲートＴＦＴを備えたＴＦＴアレ
イの双方に適用される。

【００２１】トップゲートＴＦＴを備えたＴＦＴアレイ
は、以下の工程１−Ａ〜１−Ｈによって製造される。

【００２２】［工程１−Ａ］絶縁性の基板の上に、スパ
ッタリング、プラズマＣＶＤ、メッキ等によって半導体
材料膜を形成する。基板には、ガラスや合成樹脂からな
るものが用いられる。好ましくは、半導体材料膜の形成
に先立って、基板上にアンダーコート膜を形成する。ア
ンダーコート膜を設けることで、基板中に含まれる微量
の不純物、例えば基板がガラス製の場合にはアルカリ金
属が、製造プロセスまたは機器の使用中にＴＦＴの半導
体層に拡散するのを防止できる。その結果、ＴＦＴの閾
値電圧の増大やキャリアの実効移動度の低下等に起因す
る他のＴＦＴ特性の劣化を防止できる。

【００２３】［工程１−Ｂ］半導体材料膜を、第１レジ
ストを用いたリソグラフィにより、ＴＦＴの半導体層お
よびそれに接続した画素電極を含む形状にパターニング
する。半導体材料膜上に、公知の方法によりレジスト材
料を塗布してレジスト層を形成した後、所定のパターン
形状を有する第１のマスクを用いてレジスト層を露光す
る。露光後、レジスト層を現像して第１のレジストを形
成する。この第１のレジストをマスクとして、半導体材
料膜をエッチングする。

【００２４】［工程１−Ｃ］パターニング後、半導体材
料膜が配された基板上に、例えばプラズマＣＶＤによっ
て、絶縁層（ゲート絶縁膜）を形成する。ゲート絶縁膜
の材料としては、ＳｉＮ_x、Ａｌ₂Ｏ₃、ＭｇＯ、Ｃｅ
Ｏ₂、ＳｉＯ ₂等が例示できる。

【００２５】［工程１−Ｄ］形成された絶縁層上に、ゲ
ート信号線およびゲート電極を形成する。スパッタリン
グ法等によって、第１金属層を形成する。第１金属層と
しては、導電率が高く、後の工程（１−Ｅ）において表
面に絶縁性に優れた絶縁膜を形成することができる材料
が用いられる。たとえば、中性溶液を用いた陽極酸化法
によって不純物の少ない酸化被膜を形成することができ
る、アルミニウムまたはその合金、例えばアルミニウム
−ジルコニウム合金が用いられる。アルミニウムの結晶
化を防ぐため、合金からなる層がより好ましい。形成さ
れた第１金属層上に、公知の方法によりレジスト材料を
塗布してレジスト層を形成し、所定のパターン形状を有
する第２のマスクを用いてレジスト層を露光する。露光
後、レジスト層を現像して第２のレジストを形成する。
この第２レジストをレジストマスクとして第１金属層を
エッチングする。

【００２６】［工程１−Ｅ］ゲート電極およびゲート信
号線の上面及び側面を被覆する絶縁性酸化膜を形成す
る。好ましくは、陽極酸化法によって、ゲート電極およ
びゲート信号線の表面を酸化する。陽極酸化法では、基
板を電解液に浸漬した状態で、陽極としてのゲート電極
およびそれに接続されたゲート信号線と陰極との間に電
圧を印加することにより、それらの表面を低温で酸化す
る。この方法によると、マスクを用いることなしに、ゲ
ート電極およびゲート信号線の露出した表面のみに選択
的に効率よく緻密な酸化膜を形成することができる。

【００２７】［工程１−Ｆ］ゲート電極をマスクとして
半導体材料膜に不純物を選択的に注入して、半導体材料
膜を領域毎に機能分離する。具体的には、不純物が導入
されないゲート電極直下の領域にはチャネル部（活性領
域）が形成される。チャネル部を挟み不純物が導入され
る領域にはソース部およびドレイン部が形成され、さら
にドレイン部に接続して画素電極が形成される。ゲート
電極の側面に形成された絶縁性酸化膜の直下の領域には
不純物が添加されないため、いわゆるオフセット構造の
ＴＦＴが形成される。オフセット構造では、ＴＦＴのリ
ーク電流が小さい。なお、イオンの添加を、上記の工程
１−Ｅの前に行うことも可能である。この場合、ＴＦＴ
のいわゆるオン抵抗が低い。

【００２８】［工程１−Ｇ］絶縁性酸化膜が形成された
ゲート電極をマスクとして絶縁層をエッチングして、ソ
ース部を露出させる。

【００２９】［工程１−Ｈ］ソース部等が露出した基板
の上に、ソース部に接して、ソース信号線を形成する。
蒸着法等により第２金属層を形成する。第２金属層とし
ては、例えばアルミニウム又はアルミニウム合金からな
るものが例示できる。その後、前記工程１−Ｄと同様に
して、第２金属層上にレジスト層を形成する。第３のマ
スクを用いてレジスト層を露光現像し、第３レジストを
形成する。この第３レジストをレジストマスクとして第
２金属層をエッチングする。

【００３０】なお、反射性の画素電極を形成する場合に
は、第２金属層を加工して、ソース信号線とともに画素
電極を形成する。半透過型液晶表示パネル用のＴＦＴア
レイにおいては、上記工程１−Ｂで形成された透明な画
素電極と電気的に接続して、他の画素電極として反射電
極を形成する。

【００３１】ＩＰＳ型液晶表示パネル用のＴＦＴアレイ
においては、共通電極（対向電極）および同一行上の共
通電極を接続する共通電極線を形成する。好ましくは、
または必要に応じて、以下の工程（１−Ｉ）が付加され
る。

【００３２】［工程１−Ｉ］形成されたソース信号線、
ＴＦＴ等を被覆する保護層を基板上に形成する。保護層
は、他の要素または外界からの影響によるＴＦＴ等の特
性の変動や、後工程における損傷を防ぐためのものであ
る。少なくともＴＦＴアレイの一部を覆う保護層を配す
ると、信頼性の高いアレイおよびそれを用いた表示装置
が得られる。また、保護層が無機物であると、さらに信
頼性は向上する。保護層としては、例えば酸化ケイ素
膜、窒化ケイ素膜等のケイ素系の無機物からなるものが
例示できる。特にゾルゲル型のケイ素化合物を保護層の
材料として用いると、印刷法によって選択的な形成が可
能となる。とりわけ、画素電極上に発光層および対向電
極が積層して形成されるＥＬ表示パネル用のＴＦＴアレ
イにおいては、画素電極が配された領域を除いて保護層
を配することで、両電極間の短絡を防止して、信頼性が
向上する。

【００３３】ボトムゲートＴＦＴを備えたＴＦＴアレイ
は、以下の工程２−Ａ〜２−Ｅによって製造される。

【００３４】［工程２−Ａ］絶縁性の基板の上に、ゲー
ト信号線およびゲート電極を形成する。スパッタリング
法等によって、基板上に第１金属層を形成する。第１金
属層としては、例えばアルミニウム−ジルコニウム合金
が例示できる。形成された第１金属層上に、公知の方法
によりレジスト材料を塗布してレジスト層を形成し、所
定のパターン形状を有する第１のマスクを用いてレジス
ト層を露光する。露光後、レジスト層を現像して第１の
レジストを形成する。この第１レジストをマスクとして
第１金属層をエッチングする。好ましくは、第１金属層
の形成に先立って、アンダーコート膜を基板上に形成す
る。

【００３５】［工程２−Ｂ］ゲート信号線等が形成され
た基板の表面に、絶縁層（ゲート絶縁膜）を形成する。
例えばプラズマＣＶＤによって、酸化ケイ素、窒化ケイ
素等からなる膜を形成する。

【００３６】［工程２−Ｃ］絶縁層上に、半導体材料膜
を形成し、さらに半導体材料膜をＴＦＴの半導体層およ
び画素電極を含む導電要素に加工する。ゲート電極等が
形成された基板上に、スパッタリング、プラズマＣＶ
Ｄ、メッキ等によって半導体材料膜を形成し、さらに第
２レジストを用いたリソグラフィによって半導体材料膜
をパターニングする。ついで、チャネル部を形成しよう
とする領域を被覆したマスクを用いて半導体材料膜に不
純物を注入して、半導体材料膜を複数の要素に機能的に
分離する。具体的には、不純物が導入されないチャネル
部が形成され、チャネル部を挟んで不純物が導入された
ソース部およびドレイン部が形成され、さらにドレイン
部に接続されて不純物が導入された画素電極が形成され
る。なお、絶縁層の形成に連続して半導体材料膜を形成
すると、両層間への異物の混入を防止することができ
る。

【００３７】半導体材料膜に不純物を注入した後、半導
体材料膜の形状を加工してもよい。光反射性の画素電極
を形成する場合には、半導体材料膜から画素電極を形成
する必要はない。

【００３８】［工程２−Ｄ］絶縁層上に、ソース信号線
を形成する。スパッタリング法等によって、第２金属層
を形成する。第２金属層としては、例えばアルミニウム
−ジルコニウム合金が例示できる。形成された第２金属
層上に、公知の方法によりレジスト材料を塗布してレジ
スト層を形成し、所定のパターン形状を有する第３のマ
スクを用いてレジスト層を露光する。露光後、レジスト
層を現像して第３のレジストを形成する。この第３レジ
ストをマスクとして、第３金属層をエッチングする。

【００３９】なお、反射性の画素電極を形成する場合に
は、第２金属層を加工して、ソース信号線とともに画素
電極を形成する。半透過型液晶表示パネル用のＴＦＴア
レイにおいては、上記工程Ｂで形成された透明な画素電
極と電気的に接続して他の画素電極として反射電極を形
成する。

【００４０】ＩＰＳ型液晶表示パネル用のＴＦＴアレイ
においては、共通電極（対向電極）および同一行上の共
通電極を接続する共通電極線を形成する。

【００４１】好ましくは、または必要に応じて、以下の
工程２−Ｅが付加される。

【００４２】［工程２−Ｅ］形成されたソース信号線、
ＴＦＴ等を被覆する保護層が基板上に設けられる。保護
層は、他の要素または外界からの影響によるＴＦＴ等の
特性の変動や、後工程における損傷を防ぐためのもので
ある。保護層としては、例えば酸化ケイ素膜、窒化ケイ
素膜等のシリカ系の無機物からなるものが例示できる。
特にゾルゲル型のケイ素系の無機物を保護層の材料とし
て用いると、印刷法によって選択的な保護層の形成が可
能となる。

【００４３】ＩＰＳ型液晶表示パネル用のＴＦＴアレイ
においては、共通電極（対向電極）および同一行上の共
通電極を接続する共通電極線を、保護層上に形成しても
よい。

【００４４】ボトムゲートＴＦＴを備えたＴＦＴアレイ
は、以下の工程３−Ａ〜３−Ｈによっても製造される。

【００４５】［工程３−Ａ］絶縁性の基板の上に、金属
層を形成する。スパッタリング法等によって、第１金属
層を形成する。第１金属層としては、例えばアルミニウ
ム−ジルコニウム合金が例示できる。好ましくは、第１
金属層の形成に先立って、基板上にアンダーコート膜を
形成する。

【００４６】［工程３−Ｂ］第１金属層が形成された基
板の表面に、絶縁層（ゲート絶縁膜）を形成する。例え
ばプラズマＣＶＤによって、酸化ケイ素、窒化ケイ素等
からなる膜を形成する。第１金属層の形成に連続して絶
縁層を形成すると、得られるＴＦＴの特性が安定する。

【００４７】［工程３−Ｃ］第１金属層および絶縁層を
ソース信号線、ゲート信号線およびゲート電極に対応し
た形状に加工する。形成された絶縁層上に、公知の方法
によりレジスト材料を塗布してレジスト層を形成し、所
定の形状を有する第１のマスクを用いてレジスト層を露
光する。露光後、レジスト層を現像して第１のレジスト
を形成する。この第１レジストをマスクとして第１金属
層および絶縁層をエッチングする。

【００４８】［工程３−Ｄ］ゲート電極およびゲート信
号線の露出した側面を被覆する絶縁性酸化膜を形成す
る。好ましくは、陽極酸化法によって、ゲート電極およ
びゲート信号線の表面を酸化する。陽極酸化法では、基
板を電解液に浸漬した状態で、陽極としてのゲート電極
およびゲート信号線と陰極との間に電圧を印加すること
により、それらの表面を低温で酸化する。

【００４９】［工程３−Ｅ］ゲート電極等が形成された
基板上に、スパッタリング、プラズマＣＶＤ、メッキ等
によって半導体材料膜を形成する。

【００５０】［工程３−Ｆ］半導体材料膜をＴＦＴアレ
イの構成要素に分化する。チャネル部および絶縁領域を
形成しようとする領域を被覆したマスクを用いて、半導
体材料膜に不純物を注入する。

【００５１】なお、光反射性の画素電極を形成する場合
には、半導体材料膜から画素電極を形成する必要はな
く、たとえば、工程３−Ｃにおいて、金属層を加工し
て、ソース信号線等とともに画素電極を形成する。ま
た、画素電極を形成する工程がさらに付加される。

【００５２】半透過型液晶表示パネル用のＴＦＴアレイ
においては、上記工程３−Ｆで形成された透明な画素電
極と電気的に接続して他の画素電極として反射電極を形
成する。

【００５３】ＩＰＳ型液晶表示パネル用のＴＦＴアレイ
においては、たとえば、工程３−Ｃにおいて、金属層を
加工して、共通電極（対向電極）および同一行上の共通
電極を接続する共通電極線を形成する。

【００５４】好ましくは、または必要に応じて、以下の
工程３−Ｇが付加される。

【００５５】［工程３−Ｇ］形成されたソース信号線、
ＴＦＴ等を被覆する保護層が基板上に設けられる。ＩＰ
Ｓ型液晶表示パネル用のＴＦＴアレイにおいては、共通
電極（対向電極）および共通電極線を、保護層上に形成
してもよい。

【００５６】上記のようにして作製されたＴＦＴアレイ
は、液晶表示パネル、ＥＬ表示パネル等のアレイ基板と
して用いられる。透過型の液晶表示パネルや、画素電極
に光を透過させるＥＬ表示パネルでは、画素電極に、半
導体材料を加工して形成された透明なものを用いる。反
射型の液晶表示パネルや、対向電極に光を透過させるＥ
Ｌ表示パネルでは、画素電極に、金属層を加工して形成
されたものを用いる。半透過型の液晶表示パネルでは、
画素電極として、半導体材料からなるものと金属からな
るものの双方を用いる。たとえば、以下のｉ）〜iii）
など、さまざまな配置が可能である。特に、露出した半
導体材料膜上にソース信号線を形成する場合には、容易
に所望の形状の反射電極を透明な画素電極に接して形成
することができる。

【００５７】ｉ）枠状の反射電極と、反射電極の開口部
を閉塞するように配された透明電極 ii）一様に形成された透明電極と、透明電極に接続して
一様に配された複数の微小な反射電極 iii）一様に形成された透明電極と、透明電極の約半分
を覆う様に配された矩形の反射金属電極

【００５８】なお、反射電極と透明電極は、反射電極が
表示に寄与する領域すなわち画素内の反射表示領域と、
透明電極が表示に寄与する領域すなわち透過表示領域と
の比が、３：１〜１：３の範囲内となる様に配されるの
が好ましい。

【００５９】液晶表示パネルのアレイ基板としては、表
面に、液晶分子を所定の方向に配向させるための液晶配
向膜が配される。同様の液晶配向膜と透明な対向電極と
を備えた公知の対向基板と、液晶層を挟んで向かい合わ
せて、液晶表示パネルが構成される。さらに対向基板の
表面には、たとえばそれぞれＲ（赤）、Ｇ（緑）または
Ｂ（青）からなるカラーフィルタが所定のパターンで配
される。

【００６０】有機ＥＬ表示パネルでは、画素電極上に電
界発光層が直接配され、さらに電界発光層上に対向電極
が形成される。電界発光層は、発光層単層のもの、正孔
輸送層、電子輸送層等をさらに備えたものなど、公知の
ものが用いられる。たとえば、それぞれＲ、ＧまたはＢ
の光を発する電界発光層が所定のパターンで配される。

【００６１】

【実施例】以下、好ましい実施例を図面を用いて詳細に
説明する。

【００６２】《実施例１》本実施例では、ＴＦＴのゲー
ト電極がチャネル部よりも上層に配されたいわゆるトッ
プゲートＴＦＴを用いたＴＦＴアレイについて説明す
る。本実施例のＴＦＴアレイを図１の（ａ）および
（ｂ）に示す。図に示すように、画素電極１０は、ＴＦ
Ｔの半導体層としてのチャネル部４ａ、ソース部４ｂお
よびドレイン部４ｃと同一層に配され、それらと一体に
形成されている。画素電極１０、チャネル部４ａ、ソー
ス部４ｂおよびドレイン部４ｃは、導電性を付与された
半導体材料からなる。

【００６３】本実施例のＴＦＴアレイは、たとえば以下
のようにして製造される。図２に示すように、洗浄され
た透明なガラス基板２の表面に化学気相堆積法（ＣＶ
Ｄ）により、アンダーコート層（保護膜）３としての厚
さが０．４μｍの酸化ケイ素からなる膜を形成し、さら
にアンダーコート層３の上に、厚さが５０ｎｍの酸化亜
鉛（ＺｎＯ）からなる透明な半導体材料膜４を、スパッ
タリング、プラズマＣＶＤ法またはメッキによって形成
する。半導体材料膜４の上にレジスト材料膜を形成し、
さらにフォトマスクを用いて露光、現像することによ
り、形成しようとする薄膜トランジスタの半導体層およ
びそれに連なる画素電極に対応したパターンのレジスト
５ａを形成する。得られたレジスト５ａを用いて、図３
に示すように半導体材料膜４をエッチングする。

【００６４】レジスト５ａを除去したのち、加工された
半導体材料膜４が配された基板２の表面に、プラズマＣ
ＶＤによって、図４に示すように、窒化ケイ素からなる
厚さが１５０ｎｍの絶縁層６を形成し、さらに、スパッ
タリングによって、絶縁層６上に、アルミニウムとジル
コニウムを９７：３の質量比で含む厚さが約２００ｎｍ
の金属層７を形成する。金属層７の上に、形成しようと
するゲート信号線およびゲート電極に対応したパターン
のレジスト５ｂを形成する。形成されたレジスト５ｂを
用いて金属層７をエッチングする。

【００６５】レジスト５ｂの除去ののち、ホウ酸アンモ
ニウムを含むｐＨが７付近の電解液を用いた陽極酸化に
よって、図５に示すように、加工された金属層７の露出
した表面、すなわち上面および側面に酸化アルミニウム
を主体とする絶縁膜８を形成する。このようにして、周
囲を絶縁層６および絶縁膜８により被覆されたゲート電
極９およびゲート信号線（図示せず）が形成される。

【００６６】図６に示すように、形成された絶縁膜８を
マスクに用いて、半導体材料膜４に、たとえばｎ型不純
物であるリンを２×１０¹⁷個／ｃｍ²添加する。このイ
オンの添加により、絶縁膜８に覆われたチャネル部とな
る領域を除いて、半導体材料膜４に導電性が付与され、
半導体材料膜４は、チャネル部４ａ、ソース部４ｂ、ド
レイン部４ｃおよびドレイン部４ｃに接続された画素電
極１０に機能的に分化される。次いで、絶縁膜８をマス
クに用いて、絶縁層６をエッチングする。このエッチン
グにより、ゲート信号線直下の領域およびゲート電極９
直下の領域を除いて絶縁層６が除去される。

【００６７】図７に示すように、エッチングによりソー
ス部４ｂ等が露出した基板２の表面に、ケイ素を１質量
％含むアルミニウム合金からなる厚さが０．５μｍの導
電膜１１を形成し、さらに形成しようとするソース信号
線に対応したパターンのレジスト５ｃを形成する。形成
されたレジスト５ｃを用いたエッチングによって、導電
膜１１は、図８に示すように、先のエッチングにより露
出したソース部４ｂに接続したソース信号線１２に加工
される。ソース信号線１２は、ゲート信号線１８と交差
するものの、図９に示すように、ゲート信号線１８の表
面は、酸化物からなる絶縁膜８により被覆されているた
め、両信号線間の絶縁性は確保される。

【００６８】必要に応じて、レジスト５ｃの除去のの
ち、以上のようにしてソース信号線１２が形成された基
板２の表面に、たとえばスピンコート法によって窒化ケ
イ素からなる保護層１３を形成することにより、図１の
（ａ）および（ｂ）に示すように、トップゲートＴＦＴ
を備えたＴＦＴアレイ１が得られる。このとき、駆動回
路と接続するための信号線の端子が配された領域への保
護層１３の形成は防ぐことが好ましい。もちろん、これ
ら端子が形成された領域の保護層１３をエッチングによ
って除去してもよい。

【００６９】上記のように、本実施例によると、３枚の
フォトマスクのみを用いてＴＦＴアレイが得られる。本
実施例のＴＦＴアレイの製造方法は、画素電極に反射電
極を用いる場合や、半透過型液晶表示パネル用のＴＦＴ
アレイのように透明電極と反射電極の双方を用いる場合
にも適用される。

【００７０】画素電極に反射電極を用いる場合には、た
とえば、半導体材料膜の形状を加工する工程において、
図１０（ａ）に示すように半導体材料膜４をチャネル
部、ソース部およびドレイン部に対応した形状、また
は、ドレイン部に連続したコンタクト領域をさらに含む
形状に加工し、さらにソース信号線を形成する工程にお
いて、導電膜をソース信号線１２に加工するとともに、
ドレイン部４ｃに接続または図１０（ｂ）に示すように
コンタクト領域４ｄに接続した反射画素電極１０ｂに加
工する。

【００７１】また、透明電極と反射電極の双方を用いる
場合には、たとえば、上記と同様に半導体材料膜に由来
する透明画素電極を形成するとともに、導電膜を加工し
てソース信号線を形成する工程において、それと同時に
反射画素電極を形成する。ソース信号線を形成する工程
では、半導体材料膜に由来する透明画素電極の表面が露
出しているため、形成しようとする反射画素電極を透明
画素電極と容易に接続することができる。

【００７２】いわゆるＩＰＳ型液晶表示パネル用のＴＦ
Ｔアレイの場合には、櫛形の画素電極を用い、ＴＦＴア
レイ上に共通電極（対向電極）が配される。

【００７３】たとえば、図１１に示すように、共通電極
１４は、ゲート信号線およびゲート電極９と同時に形成
される。導電膜をゲート信号線およびゲート電極９に加
工する工程において、同時に画素電極１０と対をなす櫛
形の共通電極１４および同一行上の共通電極１４を接続
する共通電極線（図示せず）を形成する。形成された共
通電極１４および共通電極線は、ゲート電極９等と同様
に、露出した表面に絶縁膜８を形成することによって、
ソース信号線等との絶縁性が確保される。また、図１２
に示すように、保護層１３上に櫛形状の共通電極１４を
配してもよい。保護層１３上への共通電極１４の形成に
は所定のパターンのマスクを用いた新たな工程が必要に
なるが、それらの形成は、対向基板上への形成の代替で
あって、表示パネルの製造の観点からは、新たな工程の
付加にはならない。

【００７４】以下、上記のようにして得られたＴＦＴア
レイを用いた表示パネルについて説明する。

【００７５】［I．液晶表示パネル］本実施例のＴＦＴ
アレイは、たとえば、図１３に示すような液晶表示パネ
ルに用いられる。液晶表示パネルにおいては、図１３に
示すように、ＴＦＴアレイ１は、所定の厚さの液晶層１
２０を隔てて対向基板１１０と向かい合って配される。
ＴＦＴアレイ１および対向基板１１０の液晶層１２０に
接する面には、それぞれ液晶配向膜１５および１０４が
形成されている。対向基板１１０のＴＦＴアレイ１と向
かい合った側の面には、さらにインジウム錫酸化物（Ｉ
ＴＯ）等からなる透明な対向電極１０３が配される。カ
ラー液晶表示パネルでは、さらにＴＦＴアレイまたは対
向基板の一方にＧ（緑）、Ｂ（青）およびＲ（赤）のカ
ラーフィルタ層１０２が配される。

【００７６】液晶表示パネルは、たとえば以下のように
して製造される。ＴＦＴアレイ１の保護層１３上に、ポ
リイミド樹脂材料を塗布し、その塗布膜を加熱硬化し
て、ポリイミド被膜を形成する。このポリイミド被膜の
表面を一定方向にラビングして液晶配向膜を形成する。
なお、保護膜を設けることなく、ＴＦＴ等の表面に直接
液晶配向膜を形成してもよい。ただし、半導体層への不
純物の侵入を防止するため、保護膜を設ける方が好まし
い。公知の方法によって、透明なガラス基板１０１上
に、カラーフィルタ層１０２を形成し、さらにその表面
に対向電極１０３を形成する。基板１０１の対向電極１
０３が形成された表面に、必要に応じて保護層としての
酸化ケイ素膜をしたのち、上記と同様にして液晶配向膜
１０４を形成する。

【００７７】以上のようにして得られた対向基板１１０
のＴＦＴアレイ１と向かい合わせる側の面の周縁部およ
びＴＦＴアレイ１のそれに対応する領域に、予め接着剤
１０５を塗布する。なお、ＴＦＴアレイ１には、接着剤
１０５上にスペーサ１０６を形成する。続いて、画素電
極１０と対向電極１０３とが向かい合うように、ＴＦＴ
アレイ１と対向基板１１０とを貼り合わせて、両基板間
の間隔がたとえば５μｍの空セルを組み立てる。このと
き、液晶配向膜１５の配向処理方向と液晶配向膜１０４
との配向処理方向が９０度で交差するようにした。スペ
ーサ１０６にあらかじめ設けられた開口部より、空セル
の内部に液晶材料（たとえばＺＬＩ１４７９２；メルク
・アンド・カンパニー・インコーポレイテッド（Merck
& Co., Inc.））を注入したのち、開口部を封口して、
液晶層１２０を形成する。更にその両外面に偏光板１０
７および１０８をクロスニコルとなる様に配すると、図
１３に示すいわゆるツイステッドネマティック（ＴＮ）
型の液晶表示パネル１００が得られる。液晶表示パネル
1００は、図中矢印方向に照射される、バックライト
（図示せず）からの光の透過を調節することにより、画
像を表示する。

【００７８】［II．電界発光表示パネル］本実施例のＴ
ＦＴアレイの画素電極上に電界発光層および対向電極を
形成すると、図１４に示すような電界発光（ＥＬ）表示
パネルが得られる。上記のＥＬ表示パネルは、たとえば
以下のようにして製造される。保護層を形成していない
ＴＦＴアレイの表面に、例えば真空蒸着によって電界発
光材料、緑色発光材料であるアルミキノリンからなる厚
さが１００ｎｍ程度の膜を形成する。形成された膜を所
定の形状にパターニングして、緑色発光する発光層２０
１を形成する。同様の方法で、赤色発光材料からなる発
光層及び青色発光材料からなる発光層（図示せず）を形
成する。発光層２０１が形成された基板の表面に、たと
えば光反射性の対向電極２０２として、アルミニウムを
主成分とする金属膜を形成すると、図１４に示すＥＬ表
示パネル２００が得られる。なお、必要に応じて、対向
電極２０２を覆う保護層を形成するとよい。

【００７９】このＥＬ表示パネルでは、画素電極が透明
電極であって、対向電極が光反射性を有することから、
発光層が発した光は、図中矢印で示すように、外部に出
射される。もちろん、画素電極に反射電極を用いる場合
には、ＩＴＯ等からなる透明な対向電極を用い、基板の
反対の面より光を出射させることもできる。

【００８０】《実施例２》本実施例では、ＴＦＴのゲー
ト電極がチャネル部よりも下層に配されたいわゆるボト
ムゲートＴＦＴを用いたＴＦＴアレイについて説明す
る。

【００８１】本実施例のＴＦＴアレイを図１５に示す。
図に示すように、画素電極１０は、ＴＦＴの半導体層と
してのチャネル部２３ａ、ソース部２３ｂおよびドレイ
ン部２３ｃと同一層に配され、それらと一体に形成され
ている。画素電極１０、チャネル部２３ａ、ソース部２
３ｂおよびドレイン部２３ｃは、導電性を付与された半
導体材料からなる。

【００８２】本実施例のＴＦＴアレイは、たとえば以下
のようにして製造される。

【００８３】図１６に示すように、洗浄された透明なガ
ラス基板２の表面に化学気相堆積法（ＣＶＤ）により、
アンダーコート層３としての厚さが０．４μｍの酸化ケ
イ素からなる膜を形成し、さらに、スパッタリングによ
って、アンダーコート層３上に、アルミニウムとジルコ
ニウムを９７：３の質量比で含む厚さが約２００ｎｍの
金属層２０を形成する。金属層２０の上に、レジスト材
料膜を形成し、さらにフォトマスクを用いて露光、現像
することにより、形成しようとするゲート電極およびゲ
ート信号線に対応したパターンのレジスト２１ａを形成
する。レジスト２１ａをマスクに用いたエッチングによ
り、金属層２０をゲート電極９およびゲート信号線（図
示せず）に加工する。

【００８４】レジスト２１ａを除去したのち、図１７に
示すように、ゲート電極９が配された基板２の表面に、
窒化ケイ素からなる厚さが１５０ｎｍの絶縁層２２をプ
ラズマＣＶＤによって形成し、さらに絶縁層２２上に、
厚さが５０ｎｍの酸化亜鉛（ＺｎＯ）からなる透明な半
導体材料膜２３を、スパッタリング、プラズマＣＶＤ
法、メッキ等によって形成する。次いで、図１８に示す
ように、半導体材料膜２３の上に、形成しようとする薄
膜トランジスタの半導体層および画素電極に対応したパ
ターンのレジスト２１ｂを形成する。得られたレジスト
２１ｂを用いて、半導体材料膜２３をエッチングする。

【００８５】半導体材料膜２３の加工の前または後に、
マスクを用いて、半導体材料膜２３にｎ型不純物である
リンをたとえば２×１０¹⁷個／ｃｍ²添加する。この不
純物の添加により、マスクに覆われた、チャネル部とな
る領域を除いて、半導体材料膜２３に導電性が付与さ
れ、半導体材料膜２３は、図１９に示すように、チャネ
ル部２３ａ、ソース部２３ｂ、ドレイン部２３ｃおよび
ドレイン部２３ｃに接続された画素電極１０に機能的に
分化される。

【００８６】図２０に示すように、ソース部２３ｂ等が
形成された基板２の表面に、ケイ素を１質量％含むアル
ミニウム合金からなる厚さが０．５μｍの導電膜２４を
形成し、さらにその上に、形成しようとするソース信号
線に対応したパターンのレジスト２１ｃを形成する。

【００８７】レジスト２１ｃを用いたエッチングによっ
て、図２１に示すように、導電膜２４は、先のエッチン
グにより露出したソース部２３ｂに接続したソース信号
線１２に加工される。必要に応じて、レジスト２１ｃの
除去ののち、ソース信号線１２が形成された基板２の表
面に、たとえばスピンコート法によって窒化ケイ素から
なる保護層１３を形成すると、図１５に示すように、ボ
トムゲートＴＦＴを備えたＴＦＴアレイ１が得られる。

【００８８】駆動回路と接続するための信号線の端子が
配された領域への保護層１３の形成は防ぐことが好まし
い。もちろん、これら端子が形成された領域の保護層１
３をエッチングによって除去してもよい。ゲート信号線
の表面に形成された保護層１３を除去することによりゲ
ート信号線を露出させる。上記のように、本実施例によ
ると、３枚のフォトマスクのみを用いてＴＦＴアレイが
得られる。

【００８９】本実施例のＴＦＴアレイの製造方法は、画
素電極に反射電極を用いる場合や、半透過型液晶表示パ
ネル用のＴＦＴアレイのように透明電極と反射電極の双
方を用いる場合にも適用される。

【００９０】画素電極に反射電極を用いる場合には、た
とえば、半導体材料膜の形状を加工する工程において、
半導体材料膜をチャネル部２３ａ、ソース部２３ｂおよ
びドレイン部２３ｃに対応した形状、または、チャネル
部２３ａに連続したコンタクト領域をさらに含む形状に
加工し、さらにソース信号線を形成する工程において、
導電膜をソース信号線１２に加工するとともに、ドレイ
ン部２３ｃまたはコンタクト領域に接続した反射画素電
極に加工する。

【００９１】また、透明電極と反射電極の双方を用いる
場合には、たとえば、上記と同様に半導体材料膜に由来
する透明画素電極を形成するとともに、導電膜を加工し
てソース信号線を形成する工程において、それと同時に
反射画素電極を形成する。ソース信号線を形成する工程
では、半導体材料膜に由来する透明画素電極の表面が露
出しているため、形成しようとする反射画素電極を透明
画素電極と容易に接続することができる。

【００９２】いわゆるＩＰＳ型液晶表示パネル用のＴＦ
Ｔアレイの場合には、櫛形の画素電極を用い、導電膜を
ゲート信号線およびゲート電極に加工する工程におい
て、同時に画素電極と対をなす櫛形の共通電極および同
一行上の共通電極を接続する共通電極線を形成する。形
成された共通電極および共通電極線は、ゲート信号線等
と同様に露出した表面に絶縁膜を形成することによっ
て、ソース信号線等との絶縁性が確保される。また、保
護層上に共通電極を形成してもよい。保護層上への櫛形
状の共通電極の形成には所定のパターンのマスクを用い
た新たな工程が必要になるが、それらの形成は、対向基
板上への形成の代替であって、表示パネルの製造の観点
からは、新たな工程の付加にはならない。

【００９３】《実施例３》本実施例では、半導体材料膜
を絶縁要素としても用いたＴＦＴアレイの例について説
明する。

【００９４】本実施例のＴＦＴアレイを図２２の（ａ）
および（ｂ）に示す。本実施例では、その形状を加工す
ることなく、半導体材料膜がＴＦＴアレイの各構成要素
に機能的に分離される。また、ゲート信号線１８、ゲー
ト電極９およびソース信号線１２の主たる要素が同一の
層を加工して形成される。したがって、ＴＦＴアレイの
製造プロセスが上記実施例と比べて、さらに簡略化され
る。

【００９５】本実施例のＴＦＴアレイは、たとえば以下
のようにして製造される。

【００９６】図２３に示すように、洗浄された透明なガ
ラス基板２の表面に化学気相堆積法（ＣＶＤ）により、
アンダーコート層３としての厚さが０．４μｍの酸化ケ
イ素からなる膜を形成し、さらにアンダーコート層３の
上に、スパッタリングによって、アルミニウムとジルコ
ニウムを９７：３の質量比で含む厚さが約２００ｎｍの
合金膜３１を形成する。次いで、合金膜３１の表面に窒
化ケイ素からなる厚さ１５０ｎｍの絶縁層３２を形成す
る。絶縁層３２の表面に、合金膜３１を加工して形成し
ようとするゲート電極、ゲート信号線およびソース信号
線の形状に対応したパターンを有するフォトリソグラフ
ィ用のレジスト３３ａを形成する。

【００９７】次いで、エッチングにより、合金膜３１お
よび絶縁層３２をレジスト層３３ａの形状に対応したパ
ターンに加工する。このエッチングによって、合金膜３
１は、ゲート電極、ゲート信号線、およびソース信号線
の線分要素に対応した形状に加工される。レジスト層３
３ａの除去の後、ホウ酸アンモニアを含むｐＨ７付近の
電解液を用いた陽極酸化によって、図２４に示すよう
に、露出した側面に酸化アルミニウムを主体とする絶縁
膜３４を備えたゲート電極９およびゲート信号線が形成
される。

【００９８】さらにゲート電極９等が配された基板２の
表面に、図２５に示すように、たとえばスパッタリング
によって厚さが７０ｎｍの酸化亜鉛からなる半導体材料
膜３５を形成する。酸化亜鉛はいわゆるｉ型半導体であ
って、形成された半導体材料膜３５は可視光を透過す
る。なお、半導体材料膜３５中に、ｐ型不純物、たとえ
ばボロンを２×１０¹²個／ｃｍ²程度の少量添加する
と、膜３５は、安定した導電性を示す。

【００９９】図２６に示すように、絶縁要素および薄膜
トランジスタのチャネル部に加工しようとする領域を被
覆したパターンのレジスト層３３ｂを形成し、これをマ
スクに用いて、ｎ型不純物であるリンをたとえば２×１
０¹⁷個／ｃｍ²添加する。この不純物の添加により、半
導体層のチャネル部３５ａ、ソース部３５ｂおよびドレ
イン部３５ｃが、画素電極１０と同時に形成される。ま
た、図２７に示すように、ゲート信号線１８と交差する
領域において分断されたソース信号線１２を電気的に接
続する接続要素３５ｄが形成される。レジスト層３３ｂ
を除去し、必要に応じて保護層１３を形成すると、図２
２の（ａ）および（ｂ）に示すＴＦＴアレイ１が得られ
る。

【０１００】なお、基板２からのレジストの除去をより
容易にするために、半導体材料膜３５の表面に、一様に
酸化ケイ素膜等の無機絶縁膜を形成した後、この無機絶
縁膜をレジストを用いたエッチングによってイオン注入
のためのマスクに加工し、このマスクを用いて半導体材
料膜の活性層に加工しようとする領域にイオンを注入し
てもよい。たとえば、ランプアニールによって注入され
た不純物を活性化して、薄膜トランジスタの活性層が形
成される。

【０１０１】上記のようにして基板２上に、マトリクス
状に薄膜トランジスタが形成され、さらに薄膜トランジ
スタに接続された信号線が形成される。

【０１０２】

【発明の効果】本発明によると、ＴＦＴアレイの製造工
程が大幅に簡略化される。

【図面の簡単な説明】

【図１】（ａ）は、本発明の一実施例のＴＦＴアレイの
要部を示す概略した縦断面図であって、（ｂ）は、同平
面図である。

【図２】同ＴＦＴアレイの製造工程の一段階における基
板の状態を示す要部の概略した縦断面図である。

【図３】同ＴＦＴアレイの製造工程の他の段階における
基板の状態を示す要部の概略した縦断面図である。

【図４】同ＴＦＴアレイの製造工程のさらに他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図５】同ＴＦＴアレイの製造工程のさらに他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図６】同ＴＦＴアレイの製造工程のさらに他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図７】同ＴＦＴアレイの製造工程のさらに他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図８】同ＴＦＴアレイの製造工程のさらに他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図９】同ＴＦＴアレイの要部を示す概略した縦断面図
である。

【図１０】（ａ）および（ｂ）は、それぞれ本発明の他
の実施例のＴＦＴアレイの製造工程の一段階における基
板の状態を示す要部の概略した縦断面図である。

【図１１】本発明のさらに他の実施例のＴＦＴアレイの
要部を示す概略した縦断面図である。

【図１２】本発明のさらに他の実施例のＴＦＴアレイの
要部を示す概略した縦断面図である。

【図１３】本発明の一実施例のＴＦＴアレイを用いた液
晶表示パネルを示す概略した縦断面図である。

【図１４】本発明の一実施例のＴＦＴアレイを用いた電
界発光表示パネルを示す概略した縦断面図である。

【図１５】本発明のさらに他の実施例のＴＦＴアレイの
要部を示す概略した縦断面図である。

【図１６】同ＴＦＴアレイの製造工程の一段階における
基板の状態を示す要部の概略した縦断面図である。

【図１７】同ＴＦＴアレイの製造工程の他の段階におけ
る基板の状態を示す要部の概略した縦断面図である。

【図１８】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図１９】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図２０】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図２１】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図２２】（ａ）は、本発明のさらに他の実施例のＴＦ
Ｔアレイの要部を示す概略した縦断面図であって、
（ｂ）は、同平面図である。

【図２３】同ＴＦＴアレイの製造工程の一段階における
基板の状態を示す要部の概略した縦断面図である。

【図２４】同ＴＦＴアレイの製造工程の他の段階におけ
る基板の状態を示す要部の概略した縦断面図である。

【図２５】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図２６】同ＴＦＴアレイの製造工程のさらに他の段階
における基板の状態を示す要部の概略した縦断面図であ
る。

【図２７】同ＴＦＴアレイの要部を示す概略した縦断面
図である。

【図２８】従来のＴＦＴアレイの構成を示す概略した平
面図である。

【図２９】ＩＰＳ型液晶表示パネルに用いるＴＦＴアレ
イの要部を示す概略した平面図である。

【図３０】従来のＴＦＴアレイの製造工程の一段階にお
ける基板の状態を示す要部の概略した縦断面図である。

【図３１】従来のＴＦＴアレイの製造工程の他の段階に
おける基板の状態を示す要部の概略した縦断面図であ
る。

【図３２】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【図３３】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【図３４】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【図３５】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【図３６】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【図３７】従来のＴＦＴアレイの製造工程のさらに他の
段階における基板の状態を示す要部の概略した縦断面図
である。

【符号の説明】

１薄膜トランジスタアレイ２、１０１ガラス基板３アンダーコート層４、２３、３５半導体材料膜４ａ、２３ａ、３５ａチャネル部４ｂ、２３ｂ、３５ｂソース部４ｃ、２３ｃ、３５ｃドレイン部５ａ、５ｂ、５ｃ、２１ａ、２１ｂ、２１ｃ、３３ａ
レジスト６、２２、３２絶縁層７、２０金属層８、３４絶縁膜９ゲート電極１０画素電極１０ａ同盟画素電極１０ｂ反射画素電極１１、２４導電膜１２ソース信号線１３保護層１４共通電極１５、１０４液晶配向膜１８ゲート信号線３１合金膜３５ｄ絶縁要素１００液晶表示パネル１０２カラーフィルタ層１０３、２０２対向電極１０５接着剤１０６スペーサ１０７、１０８偏光板１１０対向基板１２０液晶層２００電界発光（ＥＬ）表示パネル２０１発光層

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ６１８ＢＦターム(参考） 2H092 HA05 JA24 JA26 KA18 KB04 MA08 MA14 MA15 MA24 NA27 NA29 QA07 4M104 AA09 BB02 CC05 DD37 EE03 EE16 EE17 5C094 AA43 BA03 BA29 BA43 CA19 DA14 DA15 DB01 DB04 EA04 EA07 FB12 FB14 FB15 5F110 AA16 BB01 CC02 CC08 DD01 DD02 DD11 DD13 EE03 EE06 EE34 EE44 FF01 FF02 FF03 FF30 GG01 GG02 GG04 GG13 GG25 GG35 GG41 GG43 GG45 HJ01 HJ04 HJ13 HK03 HM14 HM19 NN02 NN23 NN24 NN32 NN72 QQ11

Claims

【特許請求の範囲】

【請求項１】絶縁性の基板と、前記基板上にマトリクス状に配された、チャネル部、ソ
ース部およびドレイン部からなる半導体層を備えた薄膜
トランジスタと、同一列上の前記薄膜トランジスタにソース信号を供給す
るソース信号線と、同一行上の前記薄膜トランジスタにゲート信号を供給す
るゲート信号線と、前記薄膜トランジスタのドレインに接続された画素電極
とを具備し、前記画素電極が、前記薄膜トランジスタの
半導体層を構成する材料と同じ半導体材料を含む薄膜ト
ランジスタアレイ。
【請求項２】前記半導体層および前記画素電極が、一
体に形成されたものである請求項１記載の薄膜トランジ
スタアレイ。
【請求項３】前記半導体層、前記画素電極、および前
記画素電極を区画する絶縁要素が、単一の半導体材料膜
に含まれる請求項１記載のトランジスタアレイ。
【請求項４】前記半導体材料が光透過性を有する請求
項１記載の薄膜トランジスタアレイ。
【請求項５】前記半導体材料が酸化物半導体である請
求項１記載の薄膜トランジスタアレイ。
【請求項６】前記酸化物半導体が、酸化亜鉛、酸化マ
グネシウム亜鉛、酸化カドミウム亜鉛および酸化カドミ
ウムからなる群より選択される一種である請求項５記載
の薄膜トランジスタアレイ。
【請求項７】前記半導体層と前記ソース信号線が直接
に接続された請求項１記載の薄膜トランジスタアレイ。
【請求項８】前記ゲート信号線および前記ソース信号
線は、互いに交差する領域を除いて、同じ材料からな
り、同一層に配された請求項１記載の薄膜トランジスタ
アレイ。
【請求項９】一方の前記信号線は、他方と交差する領
域を除いて配された線状要素と、前記画素電極を構成す
る材料と同じ半導体材料を含み、他方の信号線を隔てて
配された前記線状要素を接続する要素とを有する請求項
８記載の薄膜トランジスタアレイ。
【請求項１０】前記ゲート信号線および前記ソース信
号線は、一方の表面に形成された絶縁性の酸化膜によっ
て、交差する領域において互いに絶縁された請求項１記
載の薄膜トランジスタアレイ。
【請求項１１】前記画素電極が櫛形であって、前記画
素電極と対をなし、前記基板上に配された櫛形の対向電
極を備えた請求項１記載の薄膜トランジスタアレイ。
【請求項１２】前記対向電極が、前記信号線の一方と
同一層に配された請求項１１記載の薄膜トランジスタア
レイ。
【請求項１３】前記対向電極が、前記ゲート信号線と
同一層に配され、その表面に絶縁性の酸化膜を備えた請
求項１２記載の薄膜トランジスタアレイ。
【請求項１４】前記対向電極が、絶縁層を隔てて前記
画素電極よりも上層に配された請求項１１記載の薄膜ト
ランジスタアレイ。
【請求項１５】前記画素電極が光透過性を有し、前記
画素電極に電気的に接続された、光反射性を有する他の
画素電極をさらに具備する請求項１記載の薄膜トランジ
スタアレイ。
【請求項１６】薄膜トランジスタのゲート電極の表面
に絶縁性の酸化膜を備えた請求項１記載の薄膜トランジ
スタアレイ。
【請求項１７】前記基板の前記薄膜トランジスタが配
された側の表面に形成されたアンダーコート膜をさらに
具備する請求項１記載の薄膜トランジスタアレイ。
【請求項１８】絶縁性の基板と、前記基板上にマトリクス状に配された、チャネル部、ソ
ース部およびドレイン部からなる半導体層を備えた薄膜
トランジスタと、同一列上の前記薄膜トランジスタにソース信号を供給す
るソース信号線と、同一行上の前記薄膜トランジスタにゲート信号を供給す
るゲート信号線と、前記薄膜トランジスタのドレインに接続された画素電極
とを具備し、ソース部およびドレイン部がそれぞれ、互
いに同じ材料からなるソース信号線および画素電極と直
接に接続された薄膜トランジスタアレイ。
【請求項１９】前記ソース信号線および画素電極が、
アルミニウムまたはアルミニウム合金からなる請求項１
８記載の薄膜トランジスタアレイ。
【請求項２０】前記対向電極が、絶縁層を隔てて前記
画素電極よりも上層に配された請求項１８記載の薄膜ト
ランジスタアレイ。
【請求項２１】前記基板の前記薄膜トランジスタが配
された側の表面に形成されたアンダーコート膜をさらに
具備する請求項１８記載の薄膜トランジスタアレイ。
【請求項２２】絶縁性の基板と、前記基板上にマトリ
クス状に配された、チャネル部、ソース部およびドレイ
ン部からなる半導体層を備えた薄膜トランジスタと、同
一列上の前記薄膜トランジスタにソース信号を供給する
ソース信号線と、同一行上の前記薄膜トランジスタにゲ
ート信号を供給するゲート信号線と、前記薄膜トランジ
スタのドレインに接続された画素電極とを具備する薄膜
トランジスタアレイの製造方法であって、基板上に形成
された半導体材料膜の所定の領域にｐ型またはｎ型の不
純物を添加して、前記半導体材料膜を、画素電極および
薄膜トランジスタの半導体層を含む複数の要素に加工す
る薄膜トランジスタアレイの製造方法。
【請求項２３】前記半導体材料が酸化物半導体である
請求項２２記載の薄膜トランジスタアレイの製造方法。
【請求項２４】前記酸化物半導体が、酸化亜鉛、酸化
マグネシウム亜鉛、酸化カドミウム亜鉛および酸化カド
ミウムからなる群より選択される一種である請求項２３
記載の薄膜トランジスタアレイの製造方法。
【請求項２５】前記半導体材料膜に接続してあらかじ
め形成された導電要素を拡散源に用いた熱拡散法によ
り、前記導電要素の構成元素を前記半導体材料膜の所定
の領域に拡散させる請求項２２記載の薄膜トランジスタ
アレイの製造方法。
【請求項２６】前記不純物が注入される前の前記半導
体材料膜が所定量の不純物を含む請求項２２記載の薄膜
トランジスタアレイ基板の製造方法。
【請求項２７】基板上に半導体材料膜を形成する工程
と、前記半導体材料膜を、薄膜トランジスタの半導体層およ
び前記半導体層に接続した画素電極を形成しようとする
領域を含む形状に加工する工程と、加工された半導体材料膜の上に絶縁層を形成する工程
と、前記絶縁層の上に金属膜を形成する工程と、前記金属膜を、前記半導体材料膜のチャネル部を形成し
ようとする領域を覆うゲート電極、および前記ゲート電
極に接続されたゲート信号線に対応した形状に加工する
工程と、加工された金属膜の露出した表面に、酸化絶縁膜を形成
して、ゲート電極およびゲート信号線を得る工程と、前記ゲート電極をマスクにして前記半導体材料膜にｐ型
またはｎ型の不純物を添加することにより、前記半導体
材料膜をチャネル部、ソース部、ドレイン部および画素
電極に加工する工程と、前記半導体材料膜が形成された前記基板の表面に導電膜
を形成する工程と、前記導電膜を加工して、前記ソース部に接続された前記
ソース信号線を形成する工程とを含む請求項２２記載の
薄膜トランジスタアレイの製造方法。
【請求項２８】前記導電膜を加工する工程において、
前記導電膜を加工して前記画素電極に接続された他の画
素電極をさらに形成する請求項２７記載の薄膜トランジ
スタアレイ基板の製造方法。
【請求項２９】前記画素電極が櫛形であって、前記金
属膜を加工する工程において、前記金属膜を加工して前
記画素電極と対をなす櫛形の対向電極をさらに形成する
請求項２７記載の薄膜トランジスタアレイの製造方法。
【請求項３０】前記酸化絶縁膜を陽極酸化法によって
形成する請求項２７記載の薄膜トランジスタアレイの製
造方法。
【請求項３１】前記金属膜が、アルミニウムまたはア
ルミニウム合金からなる請求項２７記載の薄膜トランジ
スタアレイの製造方法。
【請求項３２】前記半導体材料膜を形成する工程に先
立って、前記基板上に無機物からなるアンダーコート層
を形成する工程をさらに含む請求項２７記載の薄膜トラ
ンジスタアレイの製造方法。
【請求項３３】前記ソース信号線が形成された前記基
板上に無機物からなる保護層を形成する工程をさらに含
む請求項２７記載の薄膜トランジスタアレイの製造方
法。
【請求項３４】基板上に導電膜を形成する工程と、前記導電膜を加工して薄膜トランジスタのゲート電極お
よび前記ゲート電極に接続されたゲート信号線を形成す
る工程と、前記ゲート電極および前記信号線が形成された前記基板
の表面に絶縁膜を形成する工程と、前記絶縁膜が形成された前記基板の表面に半導体材料膜
を形成する工程と、前記半導体材料膜を、薄膜トランジスタの半導体層と前
記半導体層に接続した画素電極とを形成しようとする領
域を含む形状に加工する工程と、前記半導体層のチャネル部を形成しようとする領域を覆
うマスクを用いて、前記半導体材料膜にｐ型またはｎ型
の不純物を注入することにより、前記半導体材料膜を前
記チャネル部、ソース部、ドレイン部および画素電極に
加工する工程と、前記チャネル部が形成された表面に導電膜を形成する工
程と、前記導電膜を加工して、前記ソース部に接続された前記
ソース信号線を形成する工程とを含む請求項２２記載の
薄膜トランジスタアレイの製造方法。
【請求項３５】前記導電膜を加工する工程において、
前記導電膜を加工して前記画素電極に接続された他の画
素電極をさらに形成する請求項３４記載の薄膜トランジ
スタアレイの製造方法。
【請求項３６】前記画素電極が櫛形であって、前記金
属膜を加工する工程において、前記金属膜を加工して前
記画素電極と対をなす櫛形の対向電極をさらに形成する
請求項３４記載の薄膜トランジスタアレイの製造方法。
【請求項３７】前記画素電極が櫛形であって、前記ソース信号線が形成された前記基板の表面に絶縁層
を形成する工程と、前記絶縁層上に前記画素電極と対をなす櫛形の対向電極
を形成する工程とをさらに含む請求項３４記載の薄膜ト
ランジスタアレイ基板の製造方法。
【請求項３８】基板上に導電膜を形成する工程に先立
って、前記基板上に無機物からなるアンダーコート層を
形成する工程をさらに含む請求項３４記載の薄膜トラン
ジスタアレイの製造方法。
【請求項３９】前記ソース信号線が形成された前記基
板上に無機物からなる保護層を形成する工程をさらに含
む請求項３４記載の薄膜トランジスタアレイの製造方
法。
【請求項４０】基板上に金属膜を形成する工程と、前記金属膜が形成された前記基板の表面に絶縁膜を形成
する工程と、前記金属膜および絶縁膜を、形成しようとするゲート信
号線、前記ゲート信号線に接続されたゲート電極および
前記ゲート信号線と交差する領域を除くソース信号線の
構成要素に略一致したパターンに加工する工程と、前記ゲート信号線およびゲート電極に加工しようとする
前記金属膜の露出した側壁面を酸化して絶縁酸化膜を形
成する工程と、前記基板の表面に半導体材料膜を形成する工程と、チャネル部を形成しようとする領域を被覆し、画素電極
を形成しようとする領域および前記ソース信号線の構成
要素を接続するための要素を形成しようとする領域が開
口したマスクを用いて、前記半導体材料膜にｐ型または
ｎ型の不純物を添加することにより、チャネル部および
画素電極を形成する工程とを含む請求項２２記載の薄膜
トランジスタアレイの製造方法。
【請求項４１】前記画素電極が櫛形であって、前記金
属膜および絶縁膜を加工する工程において、前記金属膜
を加工して前記画素電極と対をなす櫛形の対向電極をさ
らに形成し、前記不純物を注入する工程において、前記不純物の注入
によって複数の前記対向電極を電気的に接続するための
接続要素をさらに形成する請求項４０記載の薄膜トラン
ジスタアレイの製造方法。
【請求項４２】前記画素電極が櫛形であって、前記画素電極が形成された前記基板の表面に保護層を形
成する工程と、前記保護層上に前記画素電極と対をなす対向電極を形成
する工程とをさらに含む請求項４０記載の薄膜トランジ
スタアレイの製造方法。
【請求項４３】前記酸化絶縁膜を陽極酸化法によって
形成する請求項４０記載の薄膜トランジスタアレイの製
造方法。
【請求項４４】前記金属膜が、アルミニウムまたはア
ルミニウム合金からなる請求項４０記載の薄膜トランジ
スタアレイの製造方法。
【請求項４５】基板上に金属膜を形成する工程に先立
って、前記基板上に無機物からなるアンダーコート層を
形成する工程をさらに含む請求項４０記載の薄膜トラン
ジスタアレイの製造方法。
【請求項４６】前記画素電極が形成された前記基板上
に無機物からなる保護層を形成する工程をさらに含む請
求項４０記載の薄膜トランジスタアレイの製造方法。
【請求項４７】絶縁性の基板と、前記基板上にマトリ
クス状に配された、チャネル部、ソース部およびドレイ
ン部からなる半導体層を備えた薄膜トランジスタと、前
記基板上にマトリクス状に配された薄膜トランジスタ
と、同一列上の前記薄膜トランジスタにソース信号を供
給するソース信号線と、同一行上の前記薄膜トランジス
タにゲート信号を供給するゲート信号線と、前記薄膜ト
ランジスタのドレインに接続された画素電極とを具備す
る薄膜トランジスタアレイの製造方法であって、基板上
に形成された半導体層の露出したソース部およびドレイ
ン部に直接に接続して、それぞれソース信号線および画
素電極を形成する薄膜トランジスタアレイの製造方法。
【請求項４８】基板上に半導体材料膜を形成する工程
と、前記半導体材料膜を、薄膜トランジスタの半導体層を形
成しようとする領域を含む形状に加工する工程と、加工された前記半導体材料膜の上に絶縁層を形成する工
程と、前記絶縁層の上に金属膜を形成する工程と、前記金属膜を加工して前記チャネル部を覆う前記薄膜ト
ランジスタのゲート電極および前記ゲート電極に接続さ
れたゲート信号線を形成する工程と、前記ゲート電極の露出した表面およびゲート信号線の露
出した表面に、酸化絶縁膜を形成する工程と、前記ゲート電極をマスクにして前記半導体材料膜にｐ型
またはｎ型の不純物を注入することにより、前記半導体
材料膜を前記チャネル部、ソース部およびドレイン部に
加工する工程と、前記チャネル部が形成された表面に導電膜を形成する工
程と、前記導電膜を加工して、前記ソース部に接続された前記
ソース信号線および前記ドレイン部に直接に接続した画
素電極を形成する工程とを含む請求項４７記載の薄膜ト
ランジスタアレイの製造方法。
【請求項４９】前記画素電極が櫛形であって、前記画素電極が形成された前記基板の表面に絶縁層を形
成する工程と、前記絶縁層上に前記画素電極と対をなす櫛形の対向電極
を形成する工程とをさらに含む請求項４８記載の薄膜ト
ランジスタアレイの製造方法。
【請求項５０】前記酸化絶縁膜を陽極酸化法によって
形成する請求項４８記載の薄膜トランジスタアレイの製
造方法。
【請求項５１】前記金属膜が、アルミニウムまたはア
ルミニウム合金からなる請求項４８記載の薄膜トランジ
スタアレイの製造方法。
【請求項５２】基板上に半導体材料膜を形成する工程
に先立って、前記基板上に無機物からなるアンダーコー
ト層を形成する工程をさらに含む請求項４８記載の薄膜
トランジスタアレイの製造方法。
【請求項５３】前記画素電極が形成された前記基板上
に無機物からなる保護層を形成する工程をさらに含む請
求項４８記載の薄膜トランジスタアレイの製造方法。
【請求項５４】基板上に導電膜を形成する工程と、前記導電膜を加工して薄膜トランジスタのゲート電極お
よび前記ゲート電極に接続したゲート信号線を形成する
工程と、前記ゲート電極および前記信号線が形成された前記基板
の表面に絶縁膜を形成する工程と、前記絶縁膜が形成された前記基板の表面に半導体材料膜
を形成する工程と、前記半導体材料膜を、薄膜トランジスタの半導体層を形
成しようとする領域を含む形状に加工する工程と、前記薄膜トランジスタのチャネル部を形成しようとする
領域を覆うマスクを用いて、前記半導体材料膜にｐ型ま
たはｎ型の不純物を注入することにより、前記半導体材
料膜を前記チャネル部、ソース部およびドレイン部に加
工する工程と、前記チャネル部が形成された表面に導電膜を形成する工
程と、前記導電膜を所定のパターンに加工して、前記ソース部
に接続された前記ソース信号線および前記ドレイン部に
接続された画素電極を形成する工程とを含む請求項４７
記載の薄膜トランジスタアレイの製造方法。
【請求項５５】前記画素電極が櫛形であって、前記画素電極が形成された前記基板の表面に絶縁層を形
成する工程と、前記絶縁層上に前記画素電極と対をなす櫛形の対向電極
を形成する工程とをさらに含む請求項５４記載の薄膜ト
ランジスタアレイの製造方法。
【請求項５６】基板上に導電膜を形成する工程に先立
って、前記基板上に無機物からなるアンダーコート層を
形成する工程をさらに含む請求項５４記載の薄膜トラン
ジスタアレイの製造方法。
【請求項５７】前記画素電極が形成された前記基板上
に無機物からなる保護層を形成する工程をさらに含む請
求項５４記載の薄膜トランジスタアレイの製造方法。
【請求項５８】アレイ基板と、対向基板と、前記アレ
イ基板および対向基板に挟まれた液晶層とを具備し、前
記アレイ基板は、絶縁性の基板と、前記基板上にマトリクス状に配された、チャネル部、ソ
ース部およびドレイン部からなる半導体層を備えた薄膜
トランジスタと、同一列上の前記薄膜トランジスタにソース信号を供給す
るソース信号線と、同一行上の前記薄膜トランジスタにゲート信号を供給す
るゲート信号線と、前記薄膜トランジスタのドレインに接続され、前記薄膜
トランジスタの半導体層を構成する材料と同じ半導体材
料を含む画素電極とを具備する表示パネル。
【請求項５９】絶縁性の基板と、前記基板上にマトリクス状に配された、チャネル部、ソ
ース部およびドレイン部からなる半導体層を備えた薄膜
トランジスタと、同一列上の前記薄膜トランジスタにソース信号を供給す
るソース信号線と、同一行上の前記薄膜トランジスタにゲート信号を供給す
るゲート信号線と、前記薄膜トランジスタのドレイン部に接続された、前記
薄膜トランジスタの半導体層を構成する材料と同じ半導
体材料を含む画素電極と、前記画素電極に積層して配された電界発光層と、前記電界発光層に積層して配された対向電極と、を具備
する表示パネル。