JP2013254121A - 液晶表示装置及び液晶表示装置の製造方法 - Google Patents

液晶表示装置及び液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2013254121A
JP2013254121A JP2012130258A JP2012130258A JP2013254121A JP 2013254121 A JP2013254121 A JP 2013254121A JP 2012130258 A JP2012130258 A JP 2012130258A JP 2012130258 A JP2012130258 A JP 2012130258A JP 2013254121 A JP2013254121 A JP 2013254121A
Authority
JP
Japan
Prior art keywords
liquid crystal
semiconductor layer
crystal display
array substrate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012130258A
Other languages
English (en)
Other versions
JP5979781B2 (ja
JP2013254121A5 (ja
Inventor
Genshiro Kawachi
玄士朗 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2012130258A priority Critical patent/JP5979781B2/ja
Priority to PCT/JP2013/003072 priority patent/WO2013183230A1/ja
Publication of JP2013254121A publication Critical patent/JP2013254121A/ja
Priority to US14/539,506 priority patent/US9847350B2/en
Publication of JP2013254121A5 publication Critical patent/JP2013254121A5/ja
Application granted granted Critical
Publication of JP5979781B2 publication Critical patent/JP5979781B2/ja
Priority to US15/811,130 priority patent/US10276595B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

【課題】液晶表示装置に用いられるＴＦＴの構造を単純化すること。
【解決手段】アレイ基板２と、アレイ基板２上に形成された映像信号線Ｙと走査信号線Ｘにより区画された複数の画素と、前記画素毎に配置されるＴＦＴ５１と、前記画素内に配置される画素電極と、を有し、ＴＦＴ５１のチャネル半導体層と前記画素電極は一続きに連続する酸化物半導体の層６であり、ゲート電圧が印加されていない状態において、前記チャネル半導体層の電気伝導率より前記画素電極の電気伝導率が大きい液晶表示装置。
【選択図】図５

Description

本発明は液晶表示装置及び液晶表示装置の製造方法に関する。
近年、ＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の一種であるＩＧＺＯ（Ｉｎｄｉｕｍ−Ｇａｌｌｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）が、その電気伝導率の高さから注目を集めており、アクティブマトリクス型の液晶表示装置や、有機ＥＬ表示装置に用いられるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の構成材料としての検討がなされている。
引用文献１には、ＩＧＺＯからなるＴＦＴの半導体層の上にゲート絶縁膜を介して遮光性を備えるゲート電極を形成し、紫外線を該ゲート電極の側から該半導体層に向けて照射することにより照射前よりも導電率の高いアモルファスのソース領域及びドレイン領域を構成する薄膜トランジスタの製造方法が記載されている。
特開２０１０−２６３０６４号公報
液晶表示装置を製造するにあたり、ＴＦＴの構造を単純化することができれば、製造コストの低減や、ＴＦＴが占める領域を縮小することによる開口率の向上あるいは画素の高精細化といった有利な効果が期待できる。
本発明は、ＩＧＺＯ或いはそれに類する材料の性質に注目することによりなされたものであり、その課題は、液晶表示装置に用いられるＴＦＴの構造を単純化することである。
本出願において開示される発明は種々の側面を有しており、それら側面の代表的なものの概要は以下のとおりである。
（１）アレイ基板と、前記アレイ基板上に形成された映像信号線と走査信号線により区画された複数の画素と、前記画素毎に配置されるＴＦＴと、前記画素内に配置される画素電極と、を有し、前記ＴＦＴのチャネル半導体層と前記画素電極は一続きに連続する酸化物半導体の層であり、ゲート電圧が印加されていない状態において、前記チャネル半導体層の電気伝導率より前記画素電極の電気伝導率が大きい液晶表示装置。
（２）（１）において、前記酸化物半導体は、Ｉｎ、Ｇａ，Ｚｎ、Ｓｎ、Ｃｕ及びＣｄから選択された１つ乃至複数の金属元素を含む金属酸化物である液晶表示装置。
（３）（１）又は（２）において、平面視において、前記チャネル半導体層は、ゲート絶縁膜を介して前記走査信号線と重なり合い、前記走査信号線は、前記ＴＦＴのゲート電極として機能する液晶表示装置。
（４）アレイ基板を用意する工程と、前記アレイ基板上に走査信号線を形成する工程と、前記アレイ基板上にゲート絶縁膜を形成する工程と、前記アレイ基板上に酸化物半導体の層を形成する工程と、前記酸化物半導体の層の一部分と重なり合うように映像信号線を形成する工程と、前記酸化物半導体の層の一部分にエネルギー線を照射して画素電極を形成する工程と、を有する液晶表示装置の製造方法。
（５）（４）において、前記酸化物半導体の層は、平面視において、その一部分が前記ゲート絶縁膜を介して前記走査信号線と重なり合うように形成される液晶表示装置の製造方法。
（６）（４）又は（５）において、前記エネルギー線を照射して画素電極を形成する工程は、前記アレイ基板とカラーフィルタ基板を液晶層を狭持するよう貼り合わせた後に実施される液晶表示装置の製造方法。
（７）アレイ基板と、前記アレイ基板上に形成された映像信号線と走査信号線により区画された複数の画素と、前記画素内に配置された透明電極によって構成された共通電極と、前記画素毎に配置されるＴＦＴと、前記画素内に前記共通電極上に絶縁層を介して重畳するように配置された画素電極と、前記映像信号線上に絶縁層を介して重畳する遮蔽電極を有し、前記ＴＦＴのチャネル半導体層と前記画素電極は一続きに連続する酸化物半導体の層である液晶表示装置。
上記本発明の（１）、（２）又は（７）の側面によれば、液晶表示装置においてＴＦＴの構造を単純化できる。
上記本発明の（３）の側面によれば、画素の開口率の向上、又は画素の開口率を低下させることなく画素の高精細化ができる。
上記本発明の（４）の側面によれば、ＴＦＴの構造を単純化した液晶表示装置が製造できる。
上記本発明の（５）の側面によれば、紫外線を遮るための別途の遮光層あるいはマスクを用意することなく、画素電極を形成することができる。
上記本発明の（６）の側面によれば、ＴＦＴのチャネル部分の導電率に影響を与えることなく、画素電極部の導電率だけを選択的に増大させることが可能となる。また、液晶セル組み立て後に行うことで、増大した画素電極部の導電率を安定に保つことができる。
本発明の実施形態に係る液晶表示装置の外観斜視図である。 本発明の実施形態に係る液晶表示装置のアレイ基板上に形成された回路の構成を示す図である。 画像表示領域に形成される画素の一つを回路図により示した図である。 アレイ基板上の画像表示領域に含まれる画素の平面構造を示す部分拡大図である。 図４のＶ−Ｖ線による断面図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。 液晶表示装置の製造方法を説明する図である。
以下、本発明の実施形態を図面を参照しつつ説明する。
図１は、本発明の実施形態に係る液晶表示装置１の外観斜視図である。液晶表示装置１は、アレイ基板２とカラーフィルタ基板３の間に数マイクロメートル程度の厚みの液晶材料を挟み込んだ構造であり、カラーフィルタ基板３の外周に沿って設けられるシール材により、アレイ基板２とカラーフィルタ基板３が接着されるとともに、液晶材料が漏れ出ることが無いよう封止される。
アレイ基板２は、その前面に多数のスイッチング素子や画素電極を格子状に形成したガラス基板であり、スイッチング素子としてＴＦＴを用いていることから、ＴＦＴ基板とも呼ばれる。アレイ基板２は、図示のようにカラーフィルタ基板３より外形が大きく、その少なくとも一辺がカラーフィルタ基板３から飛び出していることにより、前面が露出している。アレイ基板２の前面の露出部分には、多数のＴＦＴのオン／オフや、各画素電極に印加される映像信号の制御を行う制御回路であるドライバＩＣ２１が実装されているとともに、液晶表示装置１を例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）等により外部の機器と電気的に接続するための接続端子２２が形成されている。
カラーフィルタ基板３は、液晶表示装置１が画像を形成する際の単位となる画素毎に赤、緑、青に塗り分けられた色付き薄膜が形成されたガラス基板であり、かかる色付き薄膜はアレイ基板２に形成された画素電極に対応する位置に設けられる。
また、アレイ基板２の背面及びカラーフィルタ基板３の前面には、偏光フィルム４が貼り付けられる。
なお、以上示した実施形態では、液晶表示装置１は、いわゆる透過型であり、アレイ基板２及びカラーフィルタ基板３はガラス等の透明基板であるが、反射型とする場合には、必ずしも透明である必要はなく、その材質もガラスに限定されない。また、ここで示した実施形態では、液晶表示装置１はフルカラー表示が可能なものであるため、カラーフィルタ基板３には赤、緑及び青の色付き薄膜が設けられているが、この色の組み合わせは異なるものとしてもよく、また、液晶表示装置１をモノクロ表示のものとして色付き薄膜を単色のものとし、あるいは省略してもよい。
図２は、本発明の実施形態に係る液晶表示装置１のアレイ基板２上に形成された回路の構成を示す図である。
アレイ基板２上には、多数の画素が格子状に配置された矩形の画像表示領域５が形成されている。なお、画像表示領域５の解像度や、左右方向及び上下方向の長さは、液晶表示装置１の用途に応じて定められる。本実施形態で例示する液晶表示装置１は縦長形状（左右方向の長さが上下方向の長さより短い）であるが、これは、液晶表示装置１がいわゆるスマートホン等の携帯情報端末向けの表示装置としての用途を想定しているためであり、用途によっては、画像表示領域５が横長形状（左右方向の長さが上下方向の長さより長い）であっても、左右方向と上下方向の長さが等しくともよい。
アレイ基板２上には、画像表示領域５を貫くように複数の走査信号線Ｘと複数の映像信号線Ｙが形成されている。走査信号線Ｘと映像信号線Ｙは互いに直交しており、画像表示領域５を格子状に区画する。そして隣接する２つの走査信号線Ｘと隣接する２つの映像信号線Ｙによって囲まれた領域が１つの画素となっている。
図３は、画像表示領域５に形成される画素の一つを回路図により示した図である。図中に示した、走査信号線Ｘｎ及びＸｎ＋１並びに映像信号線Ｙｎ及びＹｎ＋１に囲まれた領域が一つの画素となっている。ここで注目する画素は、映像信号線Ｙｎ及び走査信号線Ｘｎにより駆動されるものとする。各画素には、ＴＦＴ５１が設けられている。ＴＦＴ５１は走査信号線Ｘｎから入力される走査信号によってオン状態となる。映像信号線Ｙｎは当該画素の画素電極５２に、オン状態のＴＦＴ５１を介して電圧（各画素の階調値を表す信号）を加える。
また、画素電極５２に対応して、アレイ基板２とカラーフィルタ基板３間に挟まれて封入されている液晶層を介して容量を形成するように共通電極５３が形成されている。共通電極５３は、共通電位に電気的に接続される。そのため、画素電極５２に印加された電圧に応じて、画素電極５２と共通電極５３の間の電界が変化し、それにより液晶層中の液晶の配向状態が変化し、画像表示領域５を透過する光線の偏光状態を制御する。この液晶層により制御される偏光方向と、アレイ基板２とカラーフィルタ基板３に貼り付けられた偏光フィルム４の偏光方向との関係により、液晶表示装置１を透過する光線の透過率が決まり、各画素は光の透過率を制御する素子として機能する。そして、各画素の光の透過率を入力された画像データに応じて制御することにより画像が表示される。従って、液晶表示装置１において、画素が形成されている領域が、画像が表示される画像表示領域５となる。
なお、共通電極５３が形成される基板は、液晶の駆動方式により異なっており、例えばＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）と呼ばれる方式であればアレイ基板２に、また、例えばＶＡ（Ｖｅｒｔｉｃａｌ ａｌｉｇｎｍｅｎｔ）、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）と呼ばれる方式であればカラーフィルタ基板３に共通電極が形成される。本発明において、液晶の駆動方式は特段限定されないが、本実施形態においては、ＩＰＳ方式を用いるものとする。
図２に戻り、画像表示領域５の走査信号線Ｘと平行な辺の少なくとも一方の側、図示の例では画像表示領域の上側にドライバＩＣ２１が設けられる。ドライバＩＣ２１には、外部機器より電源電圧、接地電圧、タイミング信号や映像信号等の各種信号が入力される。また、ドライバＩＣには映像信号駆動回路２１２が含まれており、映像信号線Ｙと接続されている。なお、本実施形態では、共通電位は接地電位に等しいが、必ずしもこれに限定するものではない。また、ドライバＩＣ２１は必ずしも図１に示したようなチップ型集積回路をアレイ基板２上に実装したものとせずともよく、いわゆるＳＯＧ（Ｓｙｓｔｅｍ Ｏｎ Ｇｌａｓｓ）の手法により、アレイ基板２上に直接形成したものとしてもよい。
走査信号駆動回路２１１は画像表示領域の映像信号線Ｙと平行な辺のそれぞれの外側に設けられ、走査信号線Ｘと接続される。走査信号駆動回路２１１は外部機器から入力されるタイミング信号に応じたタイミングにより走査接続線６１を順番に選択し、選択した走査接続線６１にＴＦＴ５１（図３参照）をオンとする電圧（以降、オン電圧という。）を印加する。走査信号線Ｘにオン電圧が印加されると、当該走査信号線Ｘに接続されたＴＦＴ５１がオン状態となる。
また、映像信号駆動回路２１２は映像信号線Ｙに接続されている。映像信号駆動回路２１２は走査信号駆動回路２１１による走査信号線Ｘの選択に合わせて、当該選択された走査信号線Ｘに接続されるＴＦＴ５１のそれぞれのソース電極に、各画素の階調値を表す映像信号に応じた電圧を印加する。
図４は、アレイ基板２上の画像表示領域５に含まれる画素の平面構造を示す部分拡大図である。同図は、格子状に多数配置される画素の内の１つを示しており、走査信号線Ｘ及び映像信号線Ｙに囲まれた矩形の領域が１つの画素となっている。なお、同図では、各部分の位置関係及び形状を明らかとするため重なり合う部分についてもその外形を示している。
走査信号線Ｘは、図中横方向に連続して延びるストリップ線であり、本実施形態では、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）と銅の積層膜である。そのため、走査信号線Ｘは遮光性を有している。また、映像信号線Ｙは、走査信号線２４と直交するように図中縦方向に連続して延びる銅薄膜によるストリップ線である。
画素内部には、画素電極５２と、画素電極５２に重なり合う位置に形成される共通電極５３が配置される。画素電極５２は、図示のように画素の中心部を映像信号線Ｙと平行な方向に延びるストリップ形状であるか、又は櫛歯形状のパターンを持つ電極であり、適宜の電圧を印加された際に、共通電極５３との間に水平電界を形成するようになっている。共通電極５３は、画素全体を覆うベタパターンのＩＴＯ薄膜であり、走査信号線Ｘと平行な方向に隣接する共通電極５３同士は互いに接続されている。また、映像信号遮蔽電極５４は、映像信号線Ｙの直上に平行かつ重畳するように形成されるＩＴＯ薄膜によるストリップ線である。映像信号遮蔽電極５４は共通電位に接続され、映像信号線Ｙからのノイズ電界が画素電極５２に到達しないように、映像信号線Ｙを電気的に遮蔽する役割を有している。これにより、画像表示時における、映像信号のクロストークによる画像の劣化を防ぐ。なお、映像信号遮蔽電極２６は必須の構成ではなく、不要であれば省略してもよい。
また、走査信号線Ｘと重なり合う位置には、チャネル半導体層５１１が形成されている。チャネル半導体層５１１は、その一部が映像信号線Ｙと重なり合うとともに、画素電極５２に連続的に接続している。そのため、チャネル半導体層５１１の形状は、走査信号線Ｘと映像信号線Ｙが重なり合う部分から走査信号線Ｘに沿って延び、その後折れ曲がって画素電極５２に接続するよう、Ｌ字状となっている。このチャネル半導体層５１１は、電界効果トランジスタのチャネルとして働く部分である。従って、チャネル半導体層５１１の外形で示される部分がＴＦＴ５１として機能することになる。なお、後述するように、画素電極５２とチャネル半導体層５１１は一続きに連続する酸化物半導体層６であり、本実施形態では、ＴＡＯＳの一種であるＩＧＺＯである。
図５は、図４のＶ−Ｖ線による断面図である。同図は、ＴＦＴ５１及び画素電極５２を含む断面である。アレイ基板２上に絶縁層である下地層５５を形成し、かかる下地層５５の上面にＩＴＯ等による透明導電膜により、共通電極５３及び、走査信号線Ｘの下地が形成される。走査信号線Ｘは、透明導電膜上にさらに銅を積層したものである。共通電極５３と走査信号線Ｘはゲート絶縁膜５１２により覆われ、その上部に走査信号線Ｘ及び共通電極５３と絶縁した状態で酸化物半導体層６が設けられる。この酸化物半導体層６のうち、走査信号線Ｘとゲート絶縁膜５１２をはさんで向き合う部分はチャネル半導体層５１１として、また、それ以外の部分は画素電極５２として機能する（図４参照）。さらに、酸化物半導体層６のうち、チャネル半導体層５１１として機能する部分の一部分に重なり合い、導電接続される状態で映像信号線Ｙが設けられる。酸化物半導体層６、映像信号線Ｙは絶縁層である保護層５６に覆われる。さらに、保護層５６の上部に、平面視において映像信号線Ｙを覆うように、ＩＴＯ等による透明導電膜により映像信号遮蔽電極５４が設けられる。以上の構造の更に上部には、必要に応じて絶縁層である平坦化層５７が設けられ、さらに配向膜５８が設けられる。
この構造では、酸化物半導体層６のチャネル半導体層５１１と向き合う部分における走査信号線Ｘは、ＴＦＴのゲート電極として機能する。また、チャネル半導体層５１１の一部分と接続される映像信号線Ｙはソース（又はドレイン）電極として機能する。そして、一般的なＴＦＴでは、チャネル半導体層５１１の他の部分にソース電極と絶縁された形でドレイン電極が設けられるのであるが、本実施形態で示した構造では、チャネル半導体層５１１に連続的に連なる酸化物半導体層６の画素電極５２として機能する部分が、ドレイン電極としての機能を果たすことになる。かかる構造においては、映像信号線Ｙとソース電極を接続するためのスルーホール及び、画素電極５２とドレイン電極を接続するためのスルーホールを設ける必要がなく、画素を構成する各部材を接続するスルーホールが不要とされている。そのため、ＴＦＴ５１の構造が単純化され、また、スルーホールを形成するために必要とされるスペースが必要ないため、画素の開口率の向上、又は開口率を低下させることなく画素のサイズを縮小して高精細化を図ることができる。さらに、画素を形成する際に、ドレイン電極を作成する工程や、スルーホールを作成する工程が不要となるため、製造コストの低減が見込まれる。
ところで、酸化物半導体層６は、電界効果トランジスタのチャネルであるから、ゲート電極からの電界が作用しない状態では抵抗が大きく、キャリアを流すことができない。そして、酸化物半導体層６の画素電極５２として機能する部分には、ゲート電極として機能する部分は存在しないため、このままでは画素電極５２としての性能を得ることができない。そこで、図５の下側、すなわち、アレイ基板２の背面から紫外線、電子線等のエネルギー線を照射することにより、酸化物半導体層６のエネルギー線が照射された部分にキャリアを形成し、電気伝導率を高めることにより、画素電極５２として機能し得る程度に抵抗を下げるのである。このとき、走査信号線Ｘは銅の層を有しており、遮光性を持つため、チャネル半導体層５１１の特性が変化することはない。なお、本実施形態での酸化物半導体層６の材質であるＩＧＺＯは紫外線により電気伝導率を高めることができる。酸化物半導体層６として使用し得る材料はＩＧＺＯに限定されないが、遮蔽可能なエネルギー線の照射によりその電気伝導率を上昇させることができる材料であることが必要である。このような材料として、Ｉｎ、Ｇａ，Ｚｎ、Ｓｎ、Ｃｕ及びＣｄから選択された１つ乃至複数の金属元素を含む金属酸化物が挙げられる。また、酸化物半導体層６としてＩＧＺＯを用いる場合には、ＩＧＺＯに接する絶縁層（本実施形態では、ゲート絶縁膜５１２及び保護層５６があたる）として窒化膜を使用することができないので、ＳｉＯ２膜等窒素を含まない絶縁膜を用いる必要がある。
本実施形態のように、ＴＦＴ５１が、ゲート電極（すなわち、走査信号線Ｘ）が下層に配置されるボトムゲート型のものである場合にはエネルギー線をアレイ基板２の背面から照射し、逆の構造であるトップゲート型のものである場合にはエネルギー線をアレイ基板２の前面から照射するようにすると、遮光のための構造を別異に作成する必要がなく有利である。また、ボトムゲート型のものでは、アレイ基板２とカラーフィルタ基板３とを貼り合わせ、その間に液晶層を狭持させた後にエネルギー線を照射することができる。
アレイ基板２とカラーフィルタ基板３とを貼り合わせて液晶セルを組み立てた後には２００℃以上の高い温度での熱処理工程がない。ＩＧＺＯのような酸化物半導体の導電率は紫外光照射により増大し低抵抗状態となるが、熱処理工程を経ることにより元の高抵抗状態に回復する性質を持つ。したがって、画素電極の電導率を大きくした状態を安定に保つためには、紫外線照射後に高温での熱処理工程がないことが必要である。そのため、現在一般的に用いられている液晶表示装置１の製造工程においては、アレイ基板２の製造工程後ではなく、液晶セルの組み立て工程後に紫外光照射を行うことが望ましい。
なお、図５で示した断面構造は、液晶表示装置１がいわゆるＩＰＳ方式のものであるため共通電極５３が画素電極５２の下層に配置されるものとされているが、液晶の駆動方式が他の方式、例えば、ＶＡ方式あるいはＴＮ方式の場合には、共通電極５３はカラーフィルタ基板３側に作成されるため、アレイ基板２上には形成されない。
続いて、液晶表示装置１の製造方法を、アレイ基板２を中心に図６Ａ乃至図６Ｇを参照しつつ説明する。なお、図６Ａ乃至図６Ｇは、図５と同じ位置における断面を示している。
まず、アレイ基板２を用意する。
続いて、アレイ基板２上に絶縁層である下地層５５を形成する（図６Ａ）。
さらに、下地層５５上に共通電極５３と走査信号線Ｘを形成する（図６Ｂ）。この工程は、まず、透明導電膜（この場合はＩＴＯ）により共通電極５３と、走査信号線Ｘの下地を形成し、さらに走査信号線Ｘとなるべき部分に銅膜を積層する工程である。なお、液晶表示装置１の液晶の駆動方式がＩＰＳ方式でない場合には、共通電極５３の形成が省略される場合がある。
次に、ゲート絶縁膜５１２を形成する（図６Ｃ）。ゲート絶縁膜５１２は共通電極５３及び走査信号線Ｘを含む、画像表示領域５の全面を覆う。
さらに、ゲート絶縁膜５１２上に酸化物半導体層６を形成する（図６Ｄ）。この時点では、酸化物半導体層６の電気伝導率に部分による差異はない。
続いて、酸化物半導体層６の一部分、特に将来的にチャネル半導体層５１１として機能する部分と重なり合うように映像信号線Ｙを形成する（図６Ｅ）。映像信号線Ｙは、銅やアルミ等の金属膜である。なお、将来的にチャネル半導体層５１１として機能する部分は、走査信号線Ｘと重なり合う部分であるから、映像信号線Ｙは、酸化物半導体層６と走査信号線Ｘが重なり合う領域の一部分において、酸化物半導体層６と重なり合い接続されることになる。
次に、保護層５６を形成し、さらにその上部に映像信号遮蔽電極５４を形成し、必要に応じて平坦化層５７を設けた後、配向膜５８を形成する（図６Ｆ）。配向膜５８の配向処理は、いわゆるラビングによるものであっても、光配向処理によるものであってもよいが、光配向処理を行う場合、同処理において用いられる偏光紫外線によりチャネル半導体層５１１の特性が変化することがないように紫外線の波長や照射エネルギー総量を選択しなければならない。
以上の処理によりアレイ基板２と、別の工程において制作したカラーフィルタ基板３とを液晶層７を挟んで貼り合わせた後、アレイ基板２の背面からエネルギー線を照射して酸化物半導体層６の一部の特性を変化させ、画素電極５２を形成する（図６Ｇ）。
なお、以上の説明では、液晶表示装置１を製造する上で必要ではあるが本発明と直接の関係が薄い部分、例えば、液晶層の封止の工程や、走査信号駆動回路２１１等の周辺回路を形成する工程、ドライバＩＣ２１を実装する工程等の説明は省略した。
なお、以上説明した各実施形態において化体された具体的な構成は、本発明を説明する上で例示されたものであり、本発明の技術的範囲をかかる具体的な構成に限定するものではない。当業者は、上記各実施形態において開示された内容を適宜変形乃至最適化することができ、例えば、各部材の配置位置、数、形状等は必要に応じ任意に変更してよい。
１ 液晶表示装置、２ アレイ基板、３ カラーフィルタ基板、４ 偏光フィルム、５ 画像表示領域、６ 酸化物半導体層、２１ ドライバＩＣ、２２ 接続端子、２３ 機能膜、３１ 機能膜、５１ ＴＦＴ、５２ 画素電極、５３ 共通電極、５４ 映像信号遮蔽電極、５５ 下地層、５６ 保護層、５７ 平坦化層、５８ 配向膜、２１１ 走査信号駆動回路、２１２ 映像信号駆動回路、５１１ チャネル半導体層、５１２ ゲート絶縁膜。

Claims (7)

  1. アレイ基板と、
    前記アレイ基板上に形成された映像信号線と走査信号線により区画された複数の画素と、
    前記画素毎に配置されるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と、
    前記画素内に配置される画素電極と、
    を有し、
    前記ＴＦＴのチャネル半導体層と前記画素電極は一続きに連続する酸化物半導体の層であり、
    ゲート電圧が印加されていない状態において、前記チャネル半導体層の電気伝導率より前記画素電極の電気伝導率が大きい
    液晶表示装置。
  2. 前記酸化物半導体は、Ｉｎ、Ｇａ，Ｚｎ、Ｓｎ、Ｃｕ、Ｃｄから選択された１つ乃至複数の金属元素を含む金属酸化物である請求項１記載の液晶表示装置。
  3. 平面視において、前記チャネル半導体層は、ゲート絶縁膜を介して前記走査信号線と重なり合い、
    前記走査信号線は、前記ＴＦＴのゲート電極として機能する
    請求項１又は２記載の液晶表示装置。
  4. アレイ基板を用意する工程と、
    前記アレイ基板上に走査信号線を形成する工程と、
    前記アレイ基板上にゲート絶縁膜を形成する工程と、
    前記アレイ基板上に酸化物半導体の層を形成する工程と、
    前記酸化物半導体の層の一部分と重なり合うように映像信号線を形成する工程と、
    前記酸化物半導体の層の一部分にエネルギー線を照射して画素電極を形成する工程と、
    を有する液晶表示装置の製造方法。
  5. 前記酸化物半導体の層は、平面視において、その一部分が前記ゲート絶縁膜を介して前記走査信号線と重なり合うように形成される請求項４記載の液晶表示装置の製造方法。
  6. 前記エネルギー線を照射して画素電極を形成する工程は、前記アレイ基板とカラーフィルタ基板を液晶層を狭持するよう貼り合わせた後に実施される請求項４または５記載の液晶表示装置の製造方法。
  7. アレイ基板と、
    前記アレイ基板上に形成された映像信号線と走査信号線により区画された複数の画素と、
    前記画素内に配置された透明電極によって構成された共通電極と、
    前記画素毎に配置されるＴＦＴと、
    前記画素内に前記共通電極上に絶縁層を介して重畳するように配置された画素電極と、
    前記映像信号線上に絶縁層を介して重畳する遮蔽電極を有し、
    前記ＴＦＴのチャネル半導体層と前記画素電極は一続きに連続する酸化物半導体の層である液晶表示装置。
JP2012130258A 2012-06-07 2012-06-07 表示装置及び表示装置の製造方法 Active JP5979781B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012130258A JP5979781B2 (ja) 2012-06-07 2012-06-07 表示装置及び表示装置の製造方法
PCT/JP2013/003072 WO2013183230A1 (ja) 2012-06-07 2013-05-14 液晶表示装置及び液晶表示装置の製造方法
US14/539,506 US9847350B2 (en) 2012-06-07 2014-11-12 Liquid crystal display device and method of manufacturing a liquid crystal display device
US15/811,130 US10276595B2 (en) 2012-06-07 2017-11-13 Liquid crystal display device and method of manufacturing a liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012130258A JP5979781B2 (ja) 2012-06-07 2012-06-07 表示装置及び表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2013254121A true JP2013254121A (ja) 2013-12-19
JP2013254121A5 JP2013254121A5 (ja) 2015-02-19
JP5979781B2 JP5979781B2 (ja) 2016-08-31

Family

ID=49711639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012130258A Active JP5979781B2 (ja) 2012-06-07 2012-06-07 表示装置及び表示装置の製造方法

Country Status (3)

Country Link
US (2) US9847350B2 (ja)
JP (1) JP5979781B2 (ja)
WO (1) WO2013183230A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211212A (ja) * 2014-04-25 2015-11-24 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ Ｔｆｔアレイ基板、及びその製造方法
JP2016018036A (ja) * 2014-07-07 2016-02-01 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
WO2017150617A1 (ja) * 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 半導体－絶縁体可逆変化薄膜及びその製造方法
WO2017158967A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201614850A (en) * 2014-10-01 2016-04-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
CN111722445A (zh) * 2019-03-22 2020-09-29 咸阳彩虹光电科技有限公司 一种阵列基板、液晶显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397919A (ja) * 1986-10-15 1988-04-28 Seiko Epson Corp 液晶パネル
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2010147351A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010230744A (ja) * 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR101096718B1 (ko) * 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
JP2010263064A (ja) 2009-05-07 2010-11-18 Videocon Global Ltd 薄膜トランジスタ、液晶表示装置及びこれらの製造方法
JP5589408B2 (ja) * 2010-01-28 2014-09-17 三菱電機株式会社 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397919A (ja) * 1986-10-15 1988-04-28 Seiko Epson Corp 液晶パネル
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2010147351A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010230744A (ja) * 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
WO2013115052A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211212A (ja) * 2014-04-25 2015-11-24 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ Ｔｆｔアレイ基板、及びその製造方法
JP2016018036A (ja) * 2014-07-07 2016-02-01 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
US9543329B2 (en) 2014-07-07 2017-01-10 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same
US10050059B2 (en) 2014-07-07 2018-08-14 Mitsubishi Electric Corporation Thin film transistor substrate and method for manufacturing the same
WO2017150617A1 (ja) * 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 半導体－絶縁体可逆変化薄膜及びその製造方法
JPWO2017150617A1 (ja) * 2016-03-02 2018-12-27 国立研究開発法人産業技術総合研究所 半導体−絶縁体可逆変化薄膜及びその製造方法
WO2017158967A1 (ja) * 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法
US10747081B2 (en) 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device

Also Published As

Publication number Publication date
US20180069029A1 (en) 2018-03-08
JP5979781B2 (ja) 2016-08-31
US20150069388A1 (en) 2015-03-12
WO2013183230A1 (ja) 2013-12-12
US9847350B2 (en) 2017-12-19
US10276595B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US10276595B2 (en) Liquid crystal display device and method of manufacturing a liquid crystal display device
CN103728799B (zh) 具有最小边框的液晶显示装置
JP5659708B2 (ja) 液晶表示パネル、及び液晶表示装置
JP4589256B2 (ja) 横電界方式の液晶表示素子及びその製造方法
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20160114510A (ko) 터치 패널
TWI307803B (en) Transflective liquid crystal display
TWI519878B (zh) 顯示面板及其製作方法
US8553192B2 (en) Liquid crystal display
JP2003195330A (ja) 液晶表示装置
US9853164B2 (en) Semiconductor device and display device
JP6050379B2 (ja) 表示装置
JP6775325B2 (ja) 薄膜トランジスタ基板および液晶表示装置
CN108508661B (zh) 液晶显示面板及液晶显示装置
EP2821845B1 (en) Liquid crystal display device
WO2012090788A1 (ja) 表示素子
JP2008165029A (ja) 液晶表示装置
CN106066551A (zh) 一种阵列基板及显示装置
US20120319144A1 (en) Display panel and display device
US20110304791A1 (en) Display device
US20120081273A1 (en) Pixel structure, pixel array and display panel
US9684216B2 (en) Pixel structure and fabrication method thereof
JP2007248903A (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2014106322A (ja) 液晶表示装置
KR102081604B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160725

R150 Certificate of patent or registration of utility model

Ref document number: 5979781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250