JP2010263064A - 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 - Google Patents

Abstract

【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層の高導電率化工程やソース電極及びドレイン電極のエッチング工程において、半導体層にダメージを与えないような薄膜トランジスタ及びこれを用いた液晶表示装置を提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の向こう側にソース電極又はドレイン電極が形成されてなるトップゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、紫外線の表面照射によって照射された半導体層部分を高導電率化するため、半導体層へのダメージが生じない。従って、高導電率化工程及びエッチング工程のいずれにおいても半導体層はダメージを受けることがないため信頼性が向上する。
【選択図】図３

Description

本発明は、薄膜トランジスタ、液晶表示装置及びこれらの製造方法に関し、特に、金属酸化物系のアモルファス半導体薄膜を用いた薄膜トランジスタ、液晶表示装置及びその製造方法に関する。

近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で成膜することができ、また、可視光に対して透明な膜を形成できること等の特徴を有しており、プラスチック基板やフィルムなどの透明性基板上にフレキシブルで透明な薄膜トランジスタを形成することが可能である（特許文献１）。

また、薄膜トランジスタの活性層に用いる酸化物半導体膜として、Ｉｎ、Ｇａ及びＺｎを含む酸化物から構成される半絶縁性の透明なアモルファス薄膜が知られており、これをチャネル層に用いるとともに、電気伝導度の大きなＩｎＧａＺｎＯ_３（ＺｎＯ）_４の層にＡｕ膜を積層したものをソース電極及びドレイン電極として用いたトップゲート型薄膜トランジスタの構造が開示されており、さらに、アモルファスＩｎＧａＺｎＯ_４ 薄膜トランジスタはアモルファスシリコン薄膜トランジスタに比べて格段に大きな移動度を有することが開示されている（特許文献２）。そして、このような優れた特性を備える薄膜トランジスタを液晶表示装置に利用すべく、現在活発な研究開発が行われている。なお、本明細書においては、Ｉｎ、Ｇａ及びＺｎを含む酸化物を「ＩＧＺＯ」と呼ぶこととする。

特開２０００−１５０９００号公報 特開２００６−１６５５２９号公報

ＩＧＺＯ薄膜を例えばガラス基板上に成膜するには、一般に、スパッタリング法が用いられている。ＩＧＺＯ薄膜の形成にスパッタリング方式を用いることにより、一般にアモルファスのＩＧＺＯ薄膜を形成することができ、そして、その成膜時のガス流量や成膜雰囲気中の酸素分圧等の成膜条件を制御することで成膜の導電率やキャリア濃度、移動度等を制御することができる。

しかしながら、これらの成膜条件の範囲は非常に狭い上に、得られる導電率や移動度は限られた範囲のものに留まっており、移動度や導電率を飛躍的に向上することは困難である。そのため、スパッタリング法で成膜したアモルファスＩＧＺＯ薄膜の導電率が低いためにこれを薄膜トランジスタの半導体層として使用できない場合には、例えば、移動度や導電率を飛躍的に向上させるために、レーザーアニールによる結晶化やイオンドーピング等の方法が考えられている。しかし、いずれの方法もＩＧＺＯ半導体層にダメージを与えたり製造工程が複雑化したり高価な装置を必要とするため、より適切な方法によって半導体層の導電率を制御できる製造方法が求められている。

また、ＩＧＺＯを半導体層とするトップゲート型の薄膜トランジスタであって金属からなるソース電極及びドレイン電極が半導体層の直上に形成された構造を備える薄膜トランジスタを形成する場合には、金属層をエッチングする際にＩＧＺＯ半導体層がさらにダメージを受けるという不具合がある。即ち、このような金属層からなるソース電極及びドレイン電極がＩＧＺＯ半導体層の直上に形成された構造を備えるトップゲート型薄膜トランジスタ、言い換えれば、ゲート電極から見て金属層からなるソース電極及びドレイン電極がＩＧＺＯ半導体層の手前側にあるような構造のトップゲート型薄膜トランジスタにおいては、このような金属層に対してウェットエッチングを施すと、チャネル領域上の金属層がエッチングされるだけでなくチャネル領域となるＩＧＺＯ半導体層もエッチングされてしまい、ＩＧＺＯ半導体層の層厚が薄くなったりエッチングの際にエッチング液の濃度等の局所的な不均一によって半導体層自体が除去されたりする。

ＡｌやＭｏのような金属層のウェットエッチングに用いるエッチャントは、一部のエッチャントを除き、一般にＩＧＺＯに対してもエッチャントとして機能するため、このようなことが生じやすい。また、金属層からなるソース電極及びドレイン電極に対してドライエッチング法でエッチングをするという方法もあるが、薄膜トランジスタの半導体層のチャネル領域がプラズマによってダメージを受け薄膜トランジスタのスレッシュホールド電圧が大きくシフトしたり薄膜トランジスタのオフ電流（Ｉｏｆｆ）の値が増加したりするというような薄膜トランジスタの特性変動が生じ、信頼性上の問題がある。

このように、ＩＧＺＯを半導体層とするトップゲート型の薄膜トランジスタを形成するためには、ＩＧＺＯ半導体層の導電率を制御においても、また、エッチングにおいても、半導体層、特にチャネル領域にダメージを与えないような製造方法が必要となる。本発明は以上の点に鑑みてなされたものであり、本発明の目的は、ＩＧＺＯを半導体層とするトップゲート型薄膜トランジスタ及びこれを用いた液晶表示装置の製造方法であって、半導体層へのダメージを生じさせることなく半導体層の導電率を制御することが可能な方法を提供することにある。また、本発明の目的は、エッチングによってもチャネル領域へのダメージが生じないような方法を提供することにある。さらに、本発明の目的は、このようなダメージを受けない信頼性の高い薄膜トランジスタ及びこれを用いた液晶表示装置を提供することにある。

本発明の薄膜トランジスタの製造方法は、基板上に金属層からなるドレイン電極を形成する第１工程と、Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層をその一部が該ドレイン電極の一部を覆うように形成する第２工程と、該半導体層の上にゲート絶縁膜を形成する第３工程と、該ゲート絶縁膜の上に遮光性を備えるゲート電極を形成する第４工程と、紫外線を該ゲート電極の側から該半導体層に向けて照射することにより照射前よりも導電率の高いアモルファスのソース領域及びドレイン領域を構成する第５工程とを含むことを特徴とする。かかる構成をとることにより、ゲート電極から見て金属層からなるドレイン電極がＩＧＺＯ半導体層の向こう側にあるような構造のトップゲート型の薄膜トランジスタを形成することができる。

即ち、本発明は、薄膜トランジスタの半導体層の材料としてＩｎ、Ｇａ及びＺｎを含む透明なアモルファス酸化物を用いているため、これに紫外線を照射することにより、半導体層を導電材料並みに高導電率化することができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、半導体層のうちソース領域及びドレイン領域となるべき領域に紫外線を選択的に照射することにより、電極として機能する程度の高い導電率を備えた透明なソース領域及びドレイン領域を構成することができる。一方、半導体層のうち紫外線の照射がされてなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、薄膜トランジスタのチャネル領域となるべき領域には遮光性のあるゲート電極をシャドーマスクとして紫外線が照射されないようにすることにより、その領域は薄膜トランジスタのチャネルとして使用できる導電率を備える領域となる。その結果、このような紫外線照射工程を経てセルフアライン構造を備える薄膜トランジスタが形成される。そして、紫外線を照射するだけであるため、レーザー光照射やイオンドーピングを行う場合のように半導体層にダメージを与えることなく、薄膜トランジスタの半導体層の導電率の制御を行うことができる。

そして、半導体層の一部、即ちドレイン領域の一部はドレイン電極の上に形成されるため、本発明の薄膜トランジスタは、ゲート電極から見て金属層からなるドレイン電極が半導体層の向こう側にあるような構造のトップゲート型薄膜トランジスタとなる。そして、半導体層は、金属層の直上に成膜された後、所定の形状にパターニングすることにより形成される。このパターニングにおいては、ＩＧＺＯの半導体層の直上には金属層は存在しないため金属用のエッチャントを使用する必要がなく、従って金属用エッチャントがＩＧＺＯの半導体層にさらされることがない。また、ドライエッチングも使用する必要がないため、ＩＧＺＯ半導体層の、特にチャネル領域がプラズマによるダメージを受けることはない。このように、ＩＧＺＯを半導体層とするトップゲート型薄膜トランジスタにおいて、半導体層へのダメージを生じさせることなく半導体層の導電率を制御することが可能となり、また、エッチングによってもチャネル領域へのダメージが生じない。そのため、信頼性の高い薄膜トランジスタを製造することができる。

本発明の薄膜トランジスタの製造方法は、前記ソース領域又は前記ドレイン領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする。かかる構成をとることにより、ソース領域全体又はドレイン領域全体の抵抗による電圧降下を、例えば液晶表示装置であれば画像信号等の信号レベルの低下を小さくすることができる。本発明の薄膜トランジスタの製造方法は、前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする。かかる構成をとることにより、従来のように、チャネル領域よりも導電率の高いソース領域又はドレイン領域を形成するにあたってイオンドーピング等の処理をする必要がないため、製造設備の合理化に寄与する。また、イオンドーピングによるダメージを回避することができるため、薄膜トランジスタの信頼性の向上につながる。

本発明の薄膜トランジスタの製造方法は、前記紫外線を照射する光源は、面光源であることを特徴とする。本発明は、かかる構成をとるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がなく、スキャンによる半導体層の二重照射も生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、液晶表示装置のように大面積の表示画面全体にわたって多数の薄膜トランジスタを形成する場合に、工程の簡素化、量産性の向上のみならず、薄膜トランジスタの特性のばらつきを抑えて均一なものとすることができ、輝度ばらつきや輝度むらがなく表示品質の高い表示装置を得ることができる。

本発明の薄膜トランジスタの製造方法は、前記紫外線を照射する光源は、水銀ランプであることを特徴とする。本発明は、かかる構成をとるため、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。従って、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。

本発明の薄膜トランジスタの製造方法は、前記紫外線の波長は、２７０ｎｍから４５０ｎｍまでの範囲にわたることを特徴とする。このような波長の範囲の紫外線を照射することで、紫外線が照射されたソース領域及びドレイン領域の導電率を適正な程度にまで向上することができる。本発明の薄膜トランジスタの製造方法は、前記第５工程における紫外線の積算照射エネルギー密度は、導電率を１０^ｎ倍（但し、０＜ｎ≦６）に増加させる場合に、（３０９・ｎ）ないし（３９２・ｎ）Ｊ／ｃｍ^２とすることを特徴とする。本発明は、かかる構成をとるため、目的とする導電率を設定すれば紫外線の積算照射エネルギー密度、照射時間等をあらかじめ計算することができる。従って、成膜条件が厳しいために成膜直後の導電率が好ましくない値であっても、成膜後に導電率を容易に制御することができる。

本発明の薄膜トランジスタの製造方法は、前記第５工程における紫外線の積算照射エネルギー密度は、１６２０Ｊ／ｃｍ^２以上であることを特徴とする。本発明は、かかる構成をとるため、ソース領域又はドレイン領域の導電率を電極として機能するのに十分な導電率（例えば、約１０^−１Ｓ／ｍ以上）にまで高めることができる。本発明の薄膜トランジスタの製造方法は、前記第５工程における紫外線の照射エネルギー密度は、１００ｍＪ／ｓｅｃ・ｃｍ^２であることを特徴とする。本発明は、かかる構成をとるため、この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができるため、製造設備の合理化を図ることができる。

本発明の薄膜トランジスタの製造方法は、前記第２工程と前記第４工程との間に、さらに、前記半導体層に紫外線を照射して紫外線照射前よりも導電率の高いアモルファスの半導体層を構成するサブ紫外線照射工程を含むことを特徴とする。この工程を追加することにより、半導体層の成膜後の導電率が低いためにそのままでは薄膜トランジスタのチャネル領域の導電率としては好ましくないような場合でも、このようなサブ紫外線照射工程によってその導電率をチャネル領域として適切な導電率にまで向上させることができ、歩留まりの向上を図ることができる。本発明の薄膜トランジスタの製造方法は、前記サブ紫外線照射工程における紫外線の積算照射エネルギー密度を１４８ないし１０１２Ｊ／ｃｍ^２とすることを特徴とする。このような積算照射エネルギー密度をえらぶことにより、チャネル領域の導電率を適切なもの（例えば、約１０^−４ないし１０^−３Ｓ／ｍ）にすることができる。

本発明の薄膜トランジスタの製造方法は、前記半導体層を形成する前記第２工程は、前記アモルファス酸化物を成膜した後、蓚酸を含むエッチャントを用いたウェットエッチングによってパターニングする工程を含むことを特徴とする。かかる構成をとることにより、半導体層は、アモルファスＩＧＺＯを成膜した後、これに対して蓚酸によるウェットエッチングを施すことにより所定の形状にパターニングされる。ＩＧＺＯの化学的性質がＩＴＯ（インジウムスズ酸化物：Indium Tin Oxide）の化学的性質に似ていることから、紫外線の照射の前後にかかわらず、蓚酸等のＩＴＯ用のエッチャントを使用することができる。また、蓚酸は、ＡｌやＭｏ等の金属層をエッチングすることなくＩＧＺＯをエッチングすることができる。このようなウェットエッチングを施しても、ＩＧＺＯの半導体層の直上には金属層は存在しないため金属用のエッチャントを使用する必要がなく、従って金属用エッチャントがＩＧＺＯの半導体層にさらされることがない。また、ドライエッチングも使用する必要がないため、ＩＧＺＯ半導体層の、特にチャネル領域がプラズマによるダメージを受けることはない。

従って、従来構造のトップゲート型薄膜トランジスタであってゲート電極から見て金属層からなるソース電極又はドレイン電極がＩＧＺＯ半導体層の手前側にあるような構造のトップゲート型薄膜トランジスタのように、金属層に対してウェットエッチングを施すと、チャネル領域上においてはチャネル領域上の金属層がエッチングされるだけでなくチャネル領域となるＩＧＺＯ半導体層もエッチングされてしまい、ＩＧＺＯの半導体層の層厚が薄くなったりエッチング液の濃度等の局所的な不均一によって半導体層自体が除去されたりする、といった不具合を生じない。また、金属層からなるソース電極及びドレイン電極に対してドライエッチング法でエッチングをする場合のように、薄膜トランジスタの半導体層のチャネル領域がプラズマによってダメージを受けスレッシュホールド電圧が大きくシフトしたりオフ電流（Ｉｏｆｆ）の値が増加したりするというような薄膜トランジスタの特性変動も生じない。そのため、信頼性の高い薄膜トランジスタを製造することができる。

本発明の薄膜トランジスタは、基板上に形成された金属からなるドレイン電極と、チャネル領域と紫外線の照射によって高導電率化されたドレイン領域及びソース領域とからなり該ドレイン領域の一部が該ドレイン電極の一部を覆うように形成されＩｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層と、該半導体層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成された遮光性を備えるゲート電極とを含むことを特徴とする。

本発明の液晶表示装置の製造方法は、対向する基板間に液晶を挟持する液晶表示装置の製造方法であって、前記の薄膜トランジスタの製造方法によって薄膜トランジスタを形成する工程と、前記ゲート電極の上に絶縁層を形成する工程と、前記ソース領域と導通する画素電極を該絶縁層の上に形成する工程とを含むことを特徴とする。本発明の液晶表示装置は、対向する基板間に液晶を挟持する液晶表示装置であって、前記の薄膜トランジスタと、前記ゲート電極の上に形成された絶縁層と、前記ソース領域と導通し該絶縁層の上に形成された画素電極とを含むことを特徴とする。

かかる構成を備えるため、本発明は、ＩＧＺＯを半導体層とするトップゲート型薄膜トランジスタ及びこれを用いた液晶表示装置の製造方法であって、半導体層へのダメージを生じさせることなく半導体層の導電率を制御することが可能な方法を提供することができる。また、エッチングによってもチャネル領域へのダメージが生じないような方法を提供することができる。さらに、このようなダメージを受けない信頼性の高い薄膜トランジスタ及びこれを用いた液晶表示装置を提供することができる。

本発明の一実施形態である液晶表示装置の概略の構成図である。 本発明の一実施形態である画素部の概略の平面図である。 本発明の一実施形態である画素部の製造工程の説明図である。 本発明のアモルファスＩＧＺＯ半導体層の導電率と紫外線照射時間との関係を示すグラフである。 本発明の一実施形態の変形例である画素部の概略の断面図である。

以下、図面を参照しながら本発明の実施の形態を説明する。なお、便宜上、本明細書においては、薄膜トランジスタのソース及びドレインのうち、負荷（例えば、液晶）を接続する側をソースと呼び、他方をドレインと呼ぶこととするが、本発明は、ソースをドレインと呼び、またドレインをソースと呼んでもその作用及び効果は同じである。

［全体構成］
本実施の形態にかかる液晶表示装置は、セル・アレイ基板と対向基板との間に液晶を挟持した液晶パネルを含んで構成される。図１は、本実施の形態にかかるアクティブマトリックス型の液晶表示装置の液晶パネル部の模式的な概略の構成図である。図１（ａ）は、セル・アレイ基板１０１の模式的な平面図であり、図１（ｂ）は、画素部１０及びその周辺の各部材の機能を説明するための等価回路図である。なお、本明細書において説明に用いる各図面では、便宜上、縮尺又は縦横比等を適宜変更している。

セル・アレイ基板１０１には、Ｘ（行）方向に延び走査線外部端子７４と画素部１０内のスイッチング素子である薄膜トランジスタのゲート電極とに接続された複数本の走査線７２が形成されている。走査線７２を介して、薄膜トランジスタを選択的にスイッチングするための信号である走査信号が薄膜トランジスタに供給される。なお、複数本の走査線７２に対応する複数の走査線外部端子７４がセル・アレイ基板１０１の端部近くにＹ方向に沿って設けられている。走査線外部端子７４は、図示しないＡＣＦ（異方性導電体）等を介して走査線ドライバーＩＣ等の走査線駆動装置７０の図示しない所定の端子に接続される。

また、セル・アレイ基板１０１には、Ｙ（列）方向に延び信号線外部端子８４と画素部１０内の薄膜トランジスタのドレイン電極とに接続された複数本の信号線８２が形成されている。信号線８２を介して、走査信号によって選択された薄膜トランジスタに画像信号が供給される。なお、複数本の信号線８２に対応する複数の信号線外部端子８４がセル・アレイ基板１０１の端部近くにＸ方向に沿って設けられている。信号線外部端子８４は、図示しないＡＣＦ等を介して信号線ドライバーＩＣ等の信号線駆動装置８０の図示しない所定の端子に接続される。なお、上記走査線駆動装置７０や信号線駆動装置８０は、セル・アレイ基板１０１上に配設されていてもよい。

そして、セル・アレイ基板上の走査線７２と信号線８２の各交差に対応して、走査線７２と信号線８２とによって区画された領域に画素部１０がマトリクス状に配列されている。画素部１０は薄膜トランジスタ２０及び画素電極３２を含んで構成される（図１（ｂ））。薄膜トランジスタ２０のゲート電極１２は走査線７２に、ドレイン領域１６はドレイン電極２６を介して信号線８２に、それぞれ電気的に接続され導通している。ソース領域１５は、画素電極３２と電気的に接続され導通している。薄膜トランジスタ２０の詳細は後述する。

コモン電極（対向電極）３４は、画素電極３２と対向するように形成され、各画素部に共通な透明電極である。コモン電極３４は、例えば、ＴＮ（Twisted Nematic）モード又はＶＡ（Vertical Alignment）モード等で動作する液晶表示装置においては、図示しない対向基板上にパターニング形成される。また、例えば、ＩＰＳ（In-Plane Switching）モード又はＦＦＳ（Fringe Field Switching）モードで動作する液晶表示装置においては、コモン電極３４は、セル・アレイ基板１０１上の各画素部のそれぞれに対応してセル・アレイ基板上にパターニング形成される。コモン電極３４には共通電極線（コモン電極線）３５を介して所定の電圧のコモン信号が印加される。画素電極３２と対向電極３４との間には電気光学部材である液晶９９が配設され、セル・アレイ基板１０１と図示しない対向基板とが液晶９９を挟持する構造をなしている。なお、参照番号３８及び３９は、それぞれ、ゲート・ソース間寄生容量Ｃｇｓ及びゲート・ドレイン間寄生容量Ｃｇｄである。また、参照番号２７は保持容量Ｃｓであり、保持容量線２８を介して所定の電圧の保持容量信号が印加される。なお、図１（ａ）においては、保持容量線２８の図示を省略している。

このような画素部１０を備える液晶表示装置１００の動作は、例えば次のとおりである。走査線駆動装置７０は、液晶表示装置１００に入力される図示しない画像信号の同期信号その他の情報に基づいて、信号線８２からの画像信号を書き込むべき画素部１０を行単位で選択する走査信号を出力する。信号線駆動装置８０は、同じく画像信号の輝度情報等に基づいて、走査信号に同期して動作し、走査期間に選択された画素部１０に画像信号を供給する。そして、選択された画素部１０内にある薄膜トランジスタ２０を介して、信号線駆動装置８０からの画像信号に応じた電圧が画素電極３２に印加される。即ち、薄膜トランジスタ２０のソース領域１５から液晶の光変調を制御する信号である画像信号が画素電極３２に供給される。これによって、画素電極３２とコモン電極３４とからなる一対の電極の間に電界が生じ、この電界によって液晶９９の分子の向き（液晶分子の配向）が制御される。そして、この配向変化を利用して液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。

［画素部及びその周辺］
次に、図２及び図３（ｃ）を参照しながら、スイッチング素子としてトップゲート型薄膜トランジスタを用いた画素部及びその周辺の構成を説明する。図２は、画素電極３２の形成が終了した時の本実施の形態にかかる画素部１０及びその周辺を含む概略の平面図である。図３（ｃ）は、図２のＡ−Ａ’線における矢視方向の概略の断面構成図である。なお、図２においては、わかりやすく描くためにゲート絶縁膜１３及びパッシベーション層１９を取り除いて記載しており、また、見る層を適宜変更している。

画素部１０は、薄膜トランジスタ２０及び画素電極３２を含んで構成される。薄膜トランジスタ２０は、走査線７２と信号線８２との交差部の近傍に設けられる。また、薄膜トランジスタ２０は、半導体層１４と、半導体層１４の上に形成された第１絶縁層であるゲート絶縁膜１３と、半導体層１４の一部であるチャネル領域１７の上にゲート絶縁膜１３を介して形成されたゲート電極１２と、半導体層１４の一部でありチャネル領域１７を挟んで形成されているソース領域１５及びドレイン領域１６を含んで構成される。また、ゲート電極１２の上には第２絶縁層であるパッシベーション層１９が形成され、パッシベーション層１９の上には、パッシベーション層１９及びゲート絶縁膜１３を貫通するコンタクトホール２３を介してソース領域１５と導通する画素電極３２が形成されている。従って、画素電極３２及びソース領域１５は互いに導通している。

半導体層１４は、その材質としては、Ｉｎ、Ｇａ及びＺｎを含む酸化物（ＩＧＺＯ）からなる透明なアモルファス半導体であることが望ましい。半導体層１４は、ソース領域１５、ドレイン領域１６及びチャネル領域１７の三つの領域を含み、これらが一体に、即ち、これら３つの領域が互いに離間されることなく島状の一個の成形物として形成されている。半導体層１４の成膜時にはこれらの３つの領域のいずれにおいてもその導電率は同じであるが、後述するように半導体層の成膜後の所定の工程において紫外線を選択的に照射することにより、チャネル領域１７の導電率よりもドレイン領域１６及びソース領域１５の導電率が高くなるように構成される。紫外線照射と導電率との関係についても詳細は後述する。

ゲート電極１２は、遮光性の金属層により形成されており、各画素部１０において走査線７２からチャネル領域１７に向けて枝状に分岐したような形状でチャネル領域１７の上に形成されており、走査線７２はゲート電極１２と導通している。ドレイン電極２６は、信号線８２から各画素部１０において枝状に分岐したような形状で形成されており、ドレイン領域１６はドレイン電極２６即ち信号線８２と導通している。なお、ドレイン領域１６は枝状に形成されたドレイン電極２６の側端２６ｅ及びドレイン電極２６の一部を上から覆うように形成されている。また、ドレイン領域１６の一部はドレイン電極２６の一部と平面視で重なり合うように形成されている。ドレイン電極２６は半導体層１４の直下に形成されている第２金属層をパターニングして成形されたものである。従って、本実施の形態の薄膜トランジスタ２０は、ゲート電極１２から見て金属層からなるドレイン電極２６が半導体層１４の向こう側にあるような構造のトップゲート型薄膜トランジスタである。また、このような構成をとるため、後述の紫外線の表面照射の際に、遮光性のあるドレイン電極２６によってドレイン領域１６が遮光されるということは生じない。そのため、紫外線照射によってドレイン領域１６の全体が高導電率化される。

ソース領域１５は、少なくとも画素部１０内のコンタクトホール２３を囲むように、また、画素電極３２の一部と平面視で重なり合うように延びて形成されている。そして、本実施の形態にかかるソース領域１５は、後述のようにその導電率が紫外線の照射によってチャネル領域１７の導電率よりも高くなるように形成されている。そのため、ソース領域１５の抵抗は紫外線照射前に比べて小さく、電極として機能することができる。このように、高導電率化されたソース領域１５は、薄膜トランジスタ２０のキャリアの源としてのソース又はソース電極２５としての機能を果たす。

チャネル領域１７は、後述のようにゲート電極１２に対して自己整合的に、ソース領域１５とドレイン領域１６との間に挟まれるように形成されている。画素電極３２は、透明で導電性のある電極であり、走査線７２及び信号線８２と平面視で重なり合わないような形状と大きさを備え、画素部１０の内側におさまるように成形されている。なお、本実施の形態においては、ソース領域１５も画素電極３２も透明であり、しかもソース領域１５が高導電率化されているため、ＩＴＯ等の透明導電層からなる画素電極３２をコンタクトホール２３を通じて直接にソース領域１５に接続させ導通をとることができる。従って、コンタクトホール２３の周辺においても十分に光を透過することができ、開口率の向上に寄与する。

次に、薄膜トランジスタ２０等の各部材について、より詳細に説明する。基板１１としては、絶縁性及び透明性を備える基板であるガラス基板、石英基板等のほか、プラスチック系の基板を使用することができる。表示装置の表示の色を忠実に再現するためには、基板は可視光に対して透明であることがより望ましい。なお、基板１１はセル・アレイ基板１０１の基板となる。

ドレイン電極２６及び信号線８２は、基板１１上に第２金属層をパターニングすることにより形成される。第２金属層の材料又は構造は特に限定されず、ＡｌやＭｏの単層膜でもよいが、上層にＩＴＯ等の透明導電層が形成される可能性のあるときは、ＩＴＯ等とＡｌとの界面における絶縁性の酸化膜の生成を回避するために、積層構造とすることが望ましい。例えば、ＩＴＯと接する上層はＭｏとし下層はＡｌとするというような、ＡｌとＭｏを組み合わせて形成された積層膜（積層配線）が望ましい。また、半導体層の材料として酸化物半導体を用いる場合には、特に半導体層としてＩＧＺＯを用いる場合には、ＩＧＺＯはＩＴＯと化学的特性が似ていることから、ＩＧＺＯとＡｌとの界面における絶縁性の酸化膜の生成を回避するために、ＡｌとＩＴＯ又はＩＧＺＯとを接続するときには、Ｍｏ−Ａｌ−Ｍｏのような３層構造の金属層を用い、ＩＴＯやＩＧＺＯがＭｏを介してＡｌと接続されるような構造にすることが望ましい。

このように最上層及び最下層がＭｏを含む金属で構成される第２金属層を用いることにより、Ｍｏがいわゆるカバーメタルとして機能して絶縁性の酸化膜形成が回避されるため、第２金属層の下層が酸化物半導体に接続し上層がＩＴＯ等の透明導電層に接続するような場合でも、Ａｌと酸化物半導体層との界面、及びＡｌとＩＴＯ等の透明導電層との界面においても低抵抗で良好なオーミックコンタクトを得ることができ、良好で信頼性の高い電気的接続をすることができる。本実施の形態においてはドレイン電極２６の上にＩＧＺＯの半導体層１４を形成する構成をとっているため、ドレイン電極２６と半導体層１４との接続だけを考えれば、上層のみをＭｏとする２層の積層金属層でもよいが、第２金属層を他の配線にも使用する可能性も考慮してこのようなＭｏ−Ａｌ−Ｍｏの３層構造の積層金属層を第２金属層として用いることが望ましい。第２金属層の厚さは２００ｎｍから４００ｎｍであり、より望ましくは３００ｎｍである。

半導体層１４の厚さは、特に限定されないが、５０ｎｍから１５０ｎｍが望ましく、より望ましくは１００ｎｍ程度である。第１絶縁層であるゲート絶縁膜１３は、その材質として、酸化シリコン系や窒化シリコン系のＳｉＯｘ、ＳｉＮｘ、又はＳｉＯｘＮｙの単層膜、あるいはこれらを組み合わせた積層膜を使用することができるが、酸化シリコン系が望ましい。ゲート絶縁膜１３はＩＧＺＯと接するため、窒化シリコン系をゲート絶縁膜としてＣＶＤ法で形成する場合には、原料ガスの一つとして用いるアンモニアの窒素がＩＧＺＯ中の酸素と結合してＩＧＺＯ中の酸素を不足気味にする傾向があり、ＩＧＺＯの特性が変化しやすい。酸化シリコン系であればこのような不都合は生じないため、酸化シリコン系を使用することによりＩＧＺＯの組成比を維持することができる。また、膜厚を薄く形成できる場合には液体性の酸化シリコンを用いることもできる。これにより、絶縁性と透明性のある層を形成することができる。ゲート絶縁膜１３は、一般に、基板１１全体を覆うように形成される。これにより、半導体層１４、信号線８２及びドレイン電極２６はゲート絶縁膜１３によって覆われる。ゲート絶縁膜１３の膜厚は、１００ｎｍから５００ｎｍが望ましく、より望ましくは２５０ｎｍから３００ｎｍである。

ゲート電極１２及び走査線７２は、第１金属層をパターニングすることにより形成される。第１金属層は、例えば、ＡｌＮｄ、Ａｌ、又はＭｏの単層膜、あるいはＡｌＮｄ、Ａｌ、Ｍｏ、及びＣｕから選択された任意の要素を組み合わせて形成された積層膜でもよい。例えば、形成しようとする配線がＡｌを含み、しかも酸化物半導体やＩＴＯ等の透明導電層と接続するような構造をとる可能性があるときには、第１金属層を積層構造とすることが望ましい。例えば、後工程においてＩＴＯ等と接続される可能性のある上層はＭｏを含む金属とし下層はＡｌＮｄのようなＡｌを含む金属層とすることが望ましい。このような材質や構造をとることにより、ＩＴＯとＡｌとの界面における絶縁性の酸化膜の生成を回避し、良好な電気的接続をとることができる。第１金属層の厚さは２００ｎｍから４００ｎｍが望ましく、より望ましくは３００ｎｍである。なお、薄膜トランジスタ特性の外光による影響を防止する必要がある場合には、少なくともゲート電極には遮光性の高い材料を用いることが望ましい。

第２絶縁層であるパッシベーション層１９の材質は、特に限定されないが、絶縁性と透明性とを備える窒化シリコン系や酸化シリコン系等を用いることができる。パッシベーション層１９の膜厚は２００ｎｍから５００ｎｍである。パッシベーション層１９は、基板全面を覆うように形成される。これにより第１金属層から形成されたゲート電極１２及び走査線７２等がパッシベーション層１９によって覆われる。画素電極３２の材質は、透明性と導電性を備える材質が望ましく、特に限定されないが、例えば、ＩＴＯが用いられる。その膜厚は望ましくは４０ｎｍから６０ｎｍであり、より望ましくは５０ｎｍである。

［製造方法］
次に、図３を参照して、本実施の形態にかかる画素部及びその周辺の製造方法を工程順に説明する。同図は本発明の一実施形態である画素部等の製造工程の説明図である。まず、図３（ａ）に示すように、基板１１の上に第２金属層を成膜し、これをパターニングすることにより、第２金属層からなるドレイン電極２６及び信号線８２等を形成する（第１ステップ）。その形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。第２金属層の材質や構造は前述のとおりである。なお、第２金属層をエッチングする際には、ドレイン電極２６の側端２６ｅが順テーパをなすような形状にエッチングすることが望ましい。このようにすることにより、側端２６ｅを覆うように形成される半導体層１４の段切れを防止することができる。また、本製造方法によれば、最下層が遮光性を備える第２金属層となるため、半導体層１４の形成にあたって露光位置合せ精度が向上する。

次に、ＩＧＺＯからなる半導体層を形成する（第２ステップ）。ＩＧＺＯの成膜方法は、特に限定されないが、スパッタリング方式が望ましい。ＩＧＺＯの成膜にスパッタリング方式を用いることにより、成膜時のガス流量や成膜雰囲気中の酸素分圧を制御することで導電率やキャリア濃度、移動度等をある程度制御することが可能となり、より安定した組成の成膜をすることができる。また、プラスチック基板にアモルファスＩＧＺＯを成膜する場合には、基板の耐熱性を考慮し、また基板に対するダメージを少なくするために、スパッタリング法が好ましい。

スパッタのターゲットとしては、Ｉｎ、Ｇａ、Ｚｎ及びＯ（酸素）を含む固体のＩｎＧａＺｎＯ_４を用いる。ＩｎＧａＺｎＯ_４の分子式で表されている組成比（化学量論比）はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４であるが、これに比べてＺｎや酸素がプア（ｐｏｏｒ）であるような、例えばＩｎ：Ｇａ：Ｚｎ：Ｏが１：１：０．５：３．５であるような酸化物を成膜前のターゲットとして使用することもできる。成膜後のＩＧＺＯ層は透明なアモルファス半導体層であり、Ｉｎ、Ｇａ、Ｚｎ及びＯの各成分の組成比は、１：１：１：４に限られず、略１：１：０．５：２のようにＺｎや酸素がプアなものでもよい。なお、本発明において、「アモルファス」とは、完全にアモルファス状態を持つものだけをいうのではなく、本発明の趣旨を損なわない限り、微結晶を含むものも含まれる。

次に、成膜されたアモルファスＩＧＺＯ層は、蓚酸等によってウェットエッチングを施すことにより所定の形状にパターニングされ、これにより、アモルファスＩＧＺＯからなる薄膜トランジスタ２０の半導体層１４が形成される。この半導体層１４は、単一の島状をなし、後工程の紫外線照射によって、薄膜トランジスタ２０のソース領域１５、ドレイン領域１６及びチャネル領域１７の三つの領域から構成される層となる。ＩＧＺＯの化学的性質がＩＴＯの化学的性質に似ていることから、紫外線の照射の前後にかかわらず、蓚酸等のＩＴＯ用のエッチャントを使用することができる。このようなウェットエッチングであっても、本実施の形態にかかる薄膜トランジスタでは、ＩＧＺＯの半導体層１４の直上には金属層は存在しないため金属用のエッチャントを使用する必要がなく、従って金属用エッチャントがＩＧＺＯの半導体層にさらされることがない。また、ドライエッチングも使用する必要がないため、ＩＧＺＯ半導体層の、特にチャネル領域１７がプラズマによるダメージを受けることはない。

従って、ゲート電極から見て金属層からなるソース電極及びドレイン電極がＩＧＺＯ半導体層の手前側にあるような構造のトップゲート型薄膜トランジスタのように、金属層に対してウェットエッチングを施すと、チャネル領域上においてはチャネル領域上の金属層がエッチングされるだけでなくチャネル領域となるＩＧＺＯ半導体層もエッチングされてしまい、ＩＧＺＯ半導体層の層厚が薄くなってしまったりエッチングの際にエッチング液の濃度等の局所的な不均一によって半導体層自体が除去されたりするといった不具合は生じない。また、金属層からなるソース電極及びドレイン電極に対してドライエッチング法でエッチングをする場合のように、薄膜トランジスタの半導体層のチャネル領域がプラズマによってダメージを受け薄膜トランジスタのスレッシュホールド電圧が大きくシフトしたり薄膜トランジスタのオフ電流（Ｉｏｆｆ）の値が増加したりするというような薄膜トランジスタの特性変動も生じない。そのため、信頼性の高い薄膜トランジスタを製造することができる。また、ＩＧＺＯのエッチャントとしてＩＴＯのエッチャントを兼用することができるため、薄膜トランジスタ製造工程の簡素化を図ることができる。なお、ＩＧＺＯ半導体層のエッチャントは蓚酸に限られるものではなく、上記のような蓚酸と同様の性質を備えるエッチャントであれば、本発明の趣旨を損なわない限り、使用することができる。

次に、ゲート絶縁膜１３をＣＶＤ法等により基板全面に形成する（第３ステップ）。これにより、半導体層１４及び第２金属層はゲート絶縁膜１３により覆われる。形成方法としては、ＣＶＤ法が望ましく、熱ＣＶＤ法やプラズマＣＶＤ法等を使用することができる。基板温度の上昇を抑えたい場合、例えば、プラスチック系の基板を用いている場合には、ゲート絶縁膜形成時の基板温度は２５０℃程度以下にすることが望ましく、プラズマＣＶＤ法によって形成することができる。次に、第１金属層を成膜しこれをパターニングすることにより、ゲート電極１２及び走査線７２を形成する（第４ステップ）。第１金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第１金属層の材質や構造は前述のとおりである。次に、図３（ｂ）に示すように、紫外線２２を照射する（第５ステップ）。照射の方法としては、例えば、遮光性のあるゲート電極１２をシャドーマスクとして、ゲート電極１２の側から半導体層１４に向けて、即ち基板１１の表面（正面）からゲート電極１２及び半導体層１４に向けて紫外線２２を照射する（表面照射）。

このようにゲート電極１２をシャドーマスクとして半導体層１４に向けて紫外線２２を照射することにより、半導体層１４に対して選択的に紫外線を照射することができる。本実施の形態においては、薄膜トランジスタの半導体層の材料としてＩＧＺＯからなる透明なアモルファス酸化物を用いているため、これに紫外線２２を照射することにより、半導体層の導電率を導電材料並みに高めることができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、薄膜トランジスタ２０の半導体層１４のうちソース領域１５及びドレイン領域１６となるべき領域に紫外線を選択的に照射することにより、電極として使用できる程度の導電率を備えるソース領域１５及びドレイン領域１６を構成することができる。そのため、例えばアモルファスシリコン薄膜トランジスタのように、金属からなるドレイン電極等と接続するためにｎ＋アモルファスシリコン層のような低抵抗半導体層を別途形成する必要がない。一方、半導体層のうち紫外線の照射がされなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、薄膜トランジスタのチャネル領域１７となるべき領域には遮光層等を用いて紫外線を照射しないようにすることにより、その領域は薄膜トランジスタのチャネルとして使用できる導電率を備える領域となる。紫外線照射と導電率との関係の詳細は後述する。

このように本実施の形態においては、ゲート電極１２をシャドーマスクとして、紫外線２２を表面照射することにより、高導電率化されたソース領域１５、ドレイン領域１６及び紫外線照射前の導電率を持つチャネル領域１７の三領域が、ゲート電極１２に対して自己整合的に形成されることになる（セルフアライン）。このような自己整合型の構造がとられるため、ゲート電極１２とソース電極又はソース領域１５との重なり合いによるゲート・ソース間寄生容量Ｃｇｓ及びそのばらつきは非常に小さくなる。そのため、いわゆる突き抜け電圧（フィードスルー電圧）及びそのばらつきも小さくなり、かかる薄膜トランジスタを例えば液晶の画素のスイッチング素子として液晶表示装置に使用することにより、表示画面上での輝度のばらつきや輝度むらを著しく低減することができる。

なお、Ｃｇｓによるこのような突き抜け電圧による不具合を少なくするために、従来と同等又はそれ以上の大きさの保持容量Ｃｓ２７を備えるような構造にすればよいことが知られている。Ｃ_ＬＣを１画素あたりの液晶の容量とすれば、突き抜け電圧は、Ｃｇｓ／（Ｃｇｓ＋Ｃ_ＬＣ＋Ｃｓ）に比例するため、このようにＣｇｓに比べてＣｓの容量を大きくすることで突き抜け電圧自体を小さくするとともに、Ｃｇｓのばらつきによる突き抜け電圧のばらつきも小さくすることができる。しかし、Ｃｓを構成する一方の電極に遮光性のある金属を用いる場合にはＣｓを大きくするとＣｓによる遮光面積が増加するため、この方法では画素部の開口率の向上ができないという別の不具合が生じる。しかし、本実施の形態にかかる液晶表示装置や薄膜トランジスタにおいては、Ｃｇｓが小さくＣｓを大容量化する必要がないためこのような不具合は生じず開口率を低下させることはない。

次に、紫外線照射の条件をより詳しく説明する。まず、紫外線照射工程については、少なくとも半導体層１４が形成されており、ソース領域１５及びドレイン領域１６となるべき半導体層が遮光されておらず、かつ、シャドーマスクとなるゲート電極１２のような遮光層がチャネル領域１７となるべき位置に形成されていれば、本発明の趣旨を損なわない限り、これ以降の工程でなされてもよい。

次に、紫外線照射工程における紫外線の光源、波長、照射エネルギー密度や照射時間等の照射条件は、以下のとおりである。照射する紫外線光源は、面光源であることが望ましい。面光源を用いるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がないため、スキャンによる半導体層への二重照射やそれに伴う薄膜トランジスタの特性の面内ばらつきも生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、大面積の表示画面全体にわたって多数の薄膜トランジスタを形成する場合に、工程の簡素化、量産性の向上のみならず、薄膜トランジスタの特性のばらつきを抑えて均一なものとすることができ、表示品質の高い、輝度ばらつきや輝度むらのない表示装置を得ることができる。

また、紫外線光源は、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。レーザー光源を用いないため、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。紫外線光源として使用するランプの種類は、特に限定されないが、例えば、水銀ランプを使用することができる。照射する紫外線の波長は、約２７０ｎｍから約４５０ｎｍまでにわたる波長であることが望ましい。この波長の範囲の紫外線を照射することで、照射された領域の導電率を向上させることができる。紫外線照射時の基板の温度や照射雰囲気は、特に限定されないが、室温で大気中でも可能である。

次に、紫外線の照射エネルギー密度と照射時間について説明する。図４は、アモルファスのＩＧＺＯ半導体層に対して、照射エネルギー密度が１００ｍＪ／ｓｅｃ・ｃｍ^２の紫外線を照射したときの、アモルファスＩＧＺＯ半導体層の導電率と紫外線照射時間との関係を示したグラフである。同図から、照射エネルギー密度１００ｍＪ／ｓｅｃ・ｃｍ^２で約６時間以上照射すると導電率の上昇が飽和する傾向が認められるが、それまでの間は、照射時間が６時間で、導電率が、サンプル＃１では照射前の６×１０^−５Ｓ／ｍに比べて約３．３３×１０^５倍（＝１０^５．５２倍）の２×１０^１Ｓ／ｍに、サンプル＃２では同じく照射前の４×１０^−７Ｓ／ｍに比べて約１０^７倍の４Ｓ／ｍに、指数関数的に向上することが認められる。６時間の照射時間で導電率が約３．３３×１０^５倍（＝１０^５．５２倍）ないし約１０^７倍に指数関数的に向上するということは、言い換えれば、約０．８６ないし約１．０９時間ごとに導電率が約１桁増加することを意味する。

紫外線の照射時間の目安としては、照射エネルギー密度を１００ｍＪ／ｓｅｃ・ｃｍ^２とした場合に、紫外線照射後の導電率（目的導電率）を紫外線照射前の導電率に対して１０^ｎ倍に向上させるときは、概ね、０．８６・ｎ時間ないし１．０９・ｎ時間（但し、０＜ｎ≦６）を目安に照射を行えばよい。これは積算照射エネルギー密度（＝照射エネルギー密度×照射時間）でいえば、約（３０９・ｎ）Ｊ／ｃｍ^２ないし（３９２・ｎ）Ｊ／ｃｍ^２に当たる。導電率は紫外線の積算照射エネルギー密度によるから、例えば、同じ導電率を得るのであれば、照射エネルギー密度を４倍にすれば照射時間は１／４でよい。従って、照射前の導電率を測定したうえで目的導電率を決めれば容易に照射エネルギー密度と照射時間とを設定することができ、紫外線の適切な照射によって所望の導電率を持つアモルファスＩＧＺＯからなる半導体層を得ることができる。

例えば、同図によれば、４．５時間程度（積算照射エネルギー密度で１６２０Ｊ／ｃｍ^２程度）の紫外線照射をすることにより、その導電率は約１０^−１Ｓ／ｍ程度以上に向上することが認められる。また、サンプル＃１のように、紫外線照射前の導電率によっては、約３．５２時間程度（積算照射エネルギー密度で１２６７Ｊ／ｃｍ^２程度）でもこの程度の導電率に達する。そして、この程度の高い導電率であれば、電極として機能させることができる。

なお、ソース領域１５及びドレイン領域１６に照射すべき紫外線の積算照射エネルギー密度は、一般的に、ソース領域１５全体及びドレイン領域１６全体の抵抗がそれぞれ薄膜トランジスタ２０のオン抵抗よりも低くなるような値とすることが望ましい。従って、このような観点から照射すべき積算照射エネルギー密度を設定してもよい。このようにすることにより、ソース領域全体又はドレイン領域全体の抵抗による電圧降下を、表示装置の場合であれば画像信号等の信号レベルの低下を小さくすることができる。

このように、半導体層１４のソース領域１５又はドレイン領域１６とすべき領域に選択的に紫外線を照射することにより、成膜後に導電率を容易に制御することができる。しかも、半導体層１４にダメージを与えることなくその導電率を所望の値に制御することができる。そのため、チャネル領域１７よりも導電率の高いソース領域１５又はドレイン領域１６を形成するために従来のようにイオンドーピング等によって不純物注入を行う必要がなく、チャネル領域１７、ドレイン領域１６及びソース領域１５の不純物濃度は同じでよい。従って、高価なイオンドーピング装置等が不要となり製造工程の合理化を図ることができるだけでなく、イオンドーピングによる半導体層のダメージを回避することができる。なお、紫外線の積算照射エネルギー密度は、アモルファスＩＧＺＯ半導体層の膜厚にも依存し、一般に、膜厚が厚ければより大きなエネルギー密度を必要とする。

このように紫外線照射工程を経た後、図３（ｃ）に示すように、酸化シリコン等を用いてＣＶＤ法により第２絶縁層であるパッシベーション層１９を基板全面に形成し、さらに、コンタクトホール２３を形成する（第６ステップ）。これにより、ゲート電極１２及び走査線７２はパッシベーション層１９に覆われるとともに、ソース領域１５に接続するためのコンタクトホール２３を形成できる。コンタクトホール２３は、パッシベーション層１９及びゲート絶縁膜１３を貫通しソース領域１５に到達している。次に、透明導電層をスパッタリング法等により基板全面に形成し、これをパターニングすることにより、画素電極３２を形成する（第７ステップ）。以上の工程により、ＩＧＺＯを半導体層とするトップゲート型の薄膜トランジスタ２０、画素電極３２及び各種配線等が形成され、セル・アレイ基板１０１が形成される。

次に、セル・アレイ基板１０１とカラーフィルター等を設けた対向基板とに配向処理等を行い、その後、両基板をシール材で貼り合わせる。シール材は、例えば光硬化型のアクリル樹脂のような、紫外線硬化型のシール材を用いる。このようにしてシールされた液晶基板の間に液晶を注入し、駆動回路や偏光板及びバックライト等の光学部材などを取り付けることにより液晶表示装置１００が完成する。なお、ＦＦＳ型やＩＰＳ型の液晶表示装置の場合においても、コモン電極（対向電極）がセル・アレイ基板に備えられる等の構造上の違いはあるが、本発明を適用することができる。

以上のとおり、本実施の形態によれば、ＩＧＺＯを半導体層とするトップゲート型薄膜トランジスタ及びこれを用いた液晶表示装置の製造において、半導体層の導電率の制御による半導体層へのダメージやエッチングによるチャネル領域へのダメージが生じないような薄膜トランジスタ及び液晶表示装置の製造が可能となり、信頼性の高い薄膜トランジスタ及び液晶表示装置を提供することができる。

［具体例］
以下、本発明の製造方法の具体例を説明する。絶縁性及び透明性のあるガラス基板１１上に、まず、第２金属層を形成した。第２金属層はＭｏ−Ａｌ−Ｍｏの３層構造の金属層を用いた。第２金属層の形成後、パターニングによりドレイン電極２６及び信号線８２を形成した。次に、半導体層１４の形成にあたっては、スパッタリング法を用いた。ターゲットは、Ｉｎ、Ｇａ、Ｚｎ、及びＯの各成分の組成比を１：１：１：４とするインゴットを用いた。スパッタ装置の投入パワーは、０．５ＫＷとした。成膜時の基板温度は室温とし、雰囲気は、全圧０．２６５Ｐａ、酸素分圧は０．０１１Ｐａとした。成膜時のガス流量は、キャリアガスとしてのＡｒは６７ｓｃｃｍ、ホルダーガスとしてのＡｒは２２ｓｃｃｍ、酸素は４ｓｃｃｍとした。なお、ｓｃｃｍとは、ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎの略である。成膜レートは４３．２ｎｍ／ｍｉｎである。これにより、膜厚１００ｎｍの透明なｎ型アモルファスＩＧＺＯ半導体層を成膜することができた。

図４に示すとおり、この半導体層の導電率は、常温で、約６×１０^−５Ｓ／ｍないし４×１０^−７Ｓ／ｍであったため、薄膜トランジスタの半導体層１４として使用できる。なお、導電率の測定には２探針測定法を用いた。このように成膜されたアモルファスＩＧＺＯ半導体層を、フォトリソグラフィー法とエッチング法を用いることにより、適当な大きさと形状にパターニングして成形し、薄膜トランジスタのチャネル領域１７、ドレイン領域１６及びソース領域１５となるべき半導体層１４を形成した。エッチング液には濃度３．２％の蓚酸を用いた。エッチングの温度は３０℃とした。このエッチングによる下層の第２金属層への影響はなかった。

次に、プラズマＣＶＤ法により酸化シリコンを用いてゲート絶縁膜１３を形成した。ゲート絶縁膜１３の形成時の基板温度は２００℃とした。膜厚は３００ｎｍであった。次に、第１金属層を形成した。下層をＡｌＮｄ層とし、上層をＭｏとする２層の積層された第１金属層をスパッタ法により形成し、これをパターニングしてゲート電極１２及び走査線７２を形成した。下層のＡｌＮｄ層の組成はＡｌにＮｄを約２％含有させたものを使用した。この金属層は、遮光性を有する。第１金属層の厚さは３００ｎｍとした。

次に、基板１１の表面から、ゲート電極１２をシャドーマスクにして半導体層１４に向けて紫外線を照射した。光源装置として、ＨＯＹＡ ＣＡＮＤＥＯ ＯＰＴＲＯＮＩＣＳ社製のＵＶ照射装置（型番ＵＬ７５０）を用いた。この装置は超高圧水銀ランプを光源とする装置であり、このランプは波長が約２７０ｎｍから約４５０ｎｍまでにわたる紫外線を放射する。紫外線照射時の基板１１の温度は室温であり、照射雰囲気は大気中で行った。なお、成膜後、紫外線照射工程の前に、特殊な雰囲気で特殊な温度でのアニール処理は行わなかった。また、レーザー照射もイオンドーピングも行わなかった。

紫外線照射エネルギー密度は１００ｍＪ／ｓｅｃ・ｃｍ^２とした。この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができるため、製造設備の合理化を図ることができる。そして、照射時間を約４．５時間（積算照射エネルギー密度で約１６２０Ｊ／ｃｍ^２）としたところ、ソース領域１５及びドレイン領域１６の導電率を約１０^−１Ｓ／ｍまで向上させることができた。

なお、紫外線照射後のＩＧＺＯ半導体層をＳＳＩ社製ＸＰＳ（Ｘ線光電子分光）分析器ＸＰＳ Ｍ−Ｐｒｏｂｅを用いて化学量論比の解析を行ったところ、Ｉｎ、Ｇａ、Ｚｎ、及びＯ（酸素）の各成分の組成比は略１：１：０．６：３であった。また、紫外線照射前後のＩＧＺＯ半導体層は、いずれも透明であり、リガク社のＸ線回折装置ＲＩＮＴ−２０００を用いて入射角１度でＸ線回折を行ったところ、ＩｎＧａＺｎＯ_４結晶に見られるような回折ピークは認められず、いずれもアモルファスＩＧＺＯ半導体層であることが確認された。次に、酸化シリコンを用いてＣＶＤ法でパッシベーション層１９を形成し、コンタクトホール２３を開口し、次に、ＩＴＯを用いて画素電極３２を形成して所定のパターニングを行った。これ以降の工程は、製造方法の欄で説明したとおりである。

［変形例１］
本実施の形態においては、上述のとおり、ソース領域１５は紫外線照射によって高導電率化されているため、液晶表示装置の画素電極３２とソース領域１５との接続にはソース電極２５を設ける必要はないが、ドレイン電極２６と同様に、第２金属層をパターニングすることによってソース電極２５を設けることもできる。これについて、図５に基づいて説明する。

図５は、本変形例にかかる薄膜トランジスタ２０周辺の概略の断面構成図である。本変形例においては、前述の実施の形態と比べ、金属層からなるソース電極２５を設けている点等で相違するに過ぎないため、このような相違点を中心に説明するとともに、前記実施の形態で説明した構成要素と同一又は相当するものには同一符号を付し、その詳細な説明を省略する。

本変形例においては、薄膜トランジスタ２０のソース領域１５と基板１１との間にソース電極２５が設けられている。ソース電極２５は、第２金属層をパターニングすることによって形成されソース領域１５と接続されている。そして、ソース電極２５を介して画素電極３２とソース領域１５とが導通している。また、ソース領域１５の一部は、ドレイン電極２６と同様、ソース電極２５の一部を覆うように形成されている。そして、ソース領域１５は、ドレイン領域１６と同様、紫外線照射によってソース領域１５の全体が高導電率化されている。また、ソース電極２５は、少なくとも画素部１０内のコンタクトホール２３を囲むように、また、画素電極３２の一部と平面視で重なり合うように延びて形成されている。

このように形成することにより、金属層からなるソース電極２５及びドレイン電極２６が半導体層１４の直下に形成された構造を備えるトップゲート型薄膜トランジスタ、言い換えれば、ゲート電極１２から見て金属層からなるソース電極２５及びドレイン電極２６が半導体層１４の向こう側にあるような構造のトップゲート型薄膜トランジスタを構成することができる。そしてこのような構造をとる薄膜トランジスタも本実施の形態で説明した薄膜トランジスタと同様の作用及び効果を奏する。また、金属層からなるソース電極２５を備えることにより、画素電極３２に接続されたスイッチング素子としてだけでなく、走査線駆動装置７０に含まれるゲートドライバー回路等を構成する薄膜トランジスタとしても使用することができる。なお、ドレイン電極２６の側端２６ｅと同様に、ソース電極２５の側端２５ｅが順テーパとなるように形成することが望ましい。

［変形例２］
上記実施の形態における走査線７２及びゲート電極１２となる第１金属層を成膜する前の工程において、さらに、紫外線を半導体層１４に照射する工程（「サブ紫外線照射工程」という）を加えてもよい。例えば、前記実施の形態で説明した紫外線照射工程（「メイン紫外線照射工程」という。）とは別に、半導体層１４の形成後第１金属層を成膜する前の工程において、紫外線を基板１１の表面から半導体層１４に向けて照射すること（表面照射）によりその導電率を向上させることができる。このサブ紫外線照射工程を追加することにより、半導体層成膜時の導電率が低いためにそのままでは薄膜トランジスタのチャネル領域１７とすることが好ましくないような場合でも、その導電率をチャネル領域１７として適切な導電率にまで向上させることができる。

サブ紫外線照射工程は、半導体層１４をパターニングする前、即ちＩＧＺＯ層の成膜後エッチング前でもよいし、又は、パターニングをした後でもよい。また、サブ紫外線照射は、ゲート絶縁膜１３が透明であればゲート絶縁膜１３の形成後でもよい。表面照射であるため、ソース電極２５やドレイン電極２６によって紫外線が遮光されることはない。紫外線を照射する領域は、半導体層のパターニング前後を問わず半導体層全体でもよいし、選択的に照射してもよく、少なくとも、将来薄膜トランジスタ２０のチャネル領域１７となるべき領域に照射する。なお、将来ソース領域１５やドレイン領域１６となるべき領域にも同時に又は異時に、同量又は異なる量の紫外線を照射してもよい。サブ紫外線照射工程は、半導体層１４のチャネル領域１７の導電率を制御する工程であるため、成膜後の半導体層の導電率がチャネル領域１７の導電率としてはじめから適切なものである場合には照射を行う必要はない。

サブ紫外線照射工程において半導体層１４の全面に紫外線を照射することにより、チャネル領域１７、ドレイン領域１６及びソース領域１５は、いずれもその導電率が同じ目的導電率を持つ半導体層１４として形成される。サブ紫外線照射の照射時間は、図４に示すとおり、照射エネルギー密度が１００ｍＪ／ｓｅｃ・ｃｍ^２の場合には、約０．４１時間ないし２時間以上（積算照射エネルギー密度でいえば約１４８ないし７２４Ｊ／ｃｍ^２以上）にすればその導電率を約１０^−４Ｓ／ｍ（ジーメンス／ｍ）程度にまで高くすることができる。また、約１．４７時間ないし２．８１時間以下（積算照射エネルギー密度でいえば約５２９ないし１０１２Ｊ／ｃｍ^２以下）にすればその導電率を約１０^−３Ｓ／ｍ程度以下に留めることができる。このようにすることにより、約１０^−４ないし１０^−３Ｓ／ｍの導電率を持つチャネル領域１７を形成することができる。また、このようなサブ紫外線照射工程によって半導体層にダメージを与えることはない。

なお、サブ紫外線照射工程における紫外線の積算照射エネルギー密度は、ソース領域１５及びドレイン領域１６の最終的な目的導電率に応じて、メイン紫外線照射工程における紫外線の積算照射エネルギー密度を考慮して決定することができる。また、サブ紫外線照射工程での照射時間や積算照射エネルギー密度以外の照射条件（紫外線光源や光源装置等）は、上記実施の形態で説明したものと同様であり、また、サブ紫外線照射後の工程は、上記実施の形態及びその具体例で説明したものと同様である。以上のようにして製造された薄膜トランジスタは、液晶表示装置等の各種の表示装置に使用することができる。また、液晶表示装置等の表示装置は、テレビジョン受像機、パーソナルコンピューター用のモニター、携帯電話、車載用モニター、及びゲーム機その他のフラットパネルディスプレーとして使用することができる。

なお、図１ないし図３及び図５は本実施の形態を説明するために、本実施の形態に関連する主要な部材や部材間の関係を簡略化して記載したに過ぎないものである。ここまでの説明で言及した以外にも、薄膜トランジスタや表示装置を構成するには多くの部材が使われる。しかしそれらは当業者には周知であるので、ここでは詳しく言及しない。また、本実施の形態で説明した表示装置はあくまで一例に過ぎず、それら以外の表示装置であっても、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。そして、これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。

１０…画素部
１１…基板
１２…ゲート電極（第１金属層）
１３…ゲート絶縁膜（第１絶縁層）
１４…半導体層
１５…ソース領域
１６…ドレイン領域
１７…チャネル領域
１９…パッシベーション層（第２絶縁層）
２０…薄膜トランジスタ
２２…紫外線
２５…ソース電極（第２金属層）
２６…ドレイン電極（第２金属層）
３２…画素電極
７２…走査線
８２…信号線
１００…液晶表示装置
１０１…セル・アレイ基板

Claims (15)

1. 基板上に金属層からなるドレイン電極を形成する第１工程と、
   Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層をその一部が該ドレイン電極の一部を覆うように形成する第２工程と、
   該半導体層の上にゲート絶縁膜を形成する第３工程と、
   該ゲート絶縁膜の上に遮光性を備えるゲート電極を形成する第４工程と、
   紫外線を該ゲート電極の側から該半導体層に向けて照射することにより照射前よりも導電率の高いアモルファスのソース領域及びドレイン領域を構成する第５工程と
   を含むことを特徴とする薄膜トランジスタの製造方法。
2. 前記ソース領域又は前記ドレイン領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
3. 前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする請求項１又は請求項２記載の薄膜トランジスタの製造方法。
4. 前記紫外線を照射する光源は、面光源であることを特徴とする請求項１ないし請求項３のいずれかに記載の薄膜トランジスタの製造方法。
5. 前記紫外線を照射する光源は、水銀ランプであることを特徴とする請求項１ないし請求項４のいずれかに記載の薄膜トランジスタの製造方法。
6. 前記紫外線の波長は、２７０ｎｍから４５０ｎｍまでの範囲にわたることを特徴とする請求項１ないし請求項５のいずれかに記載の薄膜トランジスタの製造方法。
7. 前記第５工程における紫外線の積算照射エネルギー密度は、導電率を１０^ｎ倍（但し、０＜ｎ≦６）に増加させる場合に、（３０９・ｎ）ないし（３９２・ｎ）Ｊ／ｃｍ^２とすることを特徴とする請求項１ないし請求項６のいずれかに記載の薄膜トランジスタの製造方法。
8. 前記第５工程における紫外線の積算照射エネルギー密度は、１６２０Ｊ／ｃｍ^２以上であることを特徴とする請求項１ないし請求項７のいずれかに記載の薄膜トランジスタの製造方法。
9. 前記第５工程における紫外線の照射エネルギー密度は、１００ｍＪ／ｓｅｃ・ｃｍ^２であることを特徴とする請求項１ないし請求項８のいずれかに記載の薄膜トランジスタの製造方法。
10. 前記第２工程と前記第４工程との間に、さらに、前記半導体層に紫外線を照射して紫外線照射前よりも導電率の高いアモルファスの半導体層を構成するサブ紫外線照射工程を含むことを特徴とする請求項１ないし請求項９のいずれかに記載の薄膜トランジスタの製造方法。
11. 前記サブ紫外線照射工程における紫外線の積算照射エネルギー密度を１４８ないし１０１２Ｊ／ｃｍ^２とすることを特徴とする請求項１０記載の薄膜トランジスタの製造方法。
12. 前記半導体層を形成する前記第２工程は、前記アモルファス酸化物を成膜した後、蓚酸を含むエッチャントを用いたウェットエッチングによってパターニングする工程を含むことを特徴とする請求項１ないし請求項１１のいずれかに記載の薄膜トランジスタの製造方法。
13. 基板上に形成された金属からなるドレイン電極と、
    チャネル領域と紫外線の照射によって高導電率化されたドレイン領域及びソース領域とからなり該ドレイン領域の一部が該ドレイン電極の一部を覆うように形成されＩｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層と、
    該半導体層の上に形成されたゲート絶縁膜と、
    該ゲート絶縁膜の上に形成された遮光性を備えるゲート電極と
    を含むことを特徴とする薄膜トランジスタ。
14. 対向する基板間に液晶を挟持する液晶表示装置の製造方法であって、
    請求項１ないし請求項１２のいずれかに記載の薄膜トランジスタの製造方法によって薄膜トランジスタを形成する工程と、
    前記ゲート電極の上に絶縁層を形成する工程と、
    前記ソース領域と導通する画素電極を該絶縁層の上に形成する工程と
    を含むことを特徴とする液晶表示装置の製造方法。
15. 対向する基板間に液晶を挟持する液晶表示装置であって、
    請求項１３記載の薄膜トランジスタと、
    前記ゲート電極の上に形成された絶縁層と、
    前記ソース領域と導通し該絶縁層の上に形成された画素電極と
    を含むことを特徴とする液晶表示装置。

Images